[go: up one dir, main page]

TW201603125A - 金屬閘極結構與其製作方法 - Google Patents

金屬閘極結構與其製作方法 Download PDF

Info

Publication number
TW201603125A
TW201603125A TW103123373A TW103123373A TW201603125A TW 201603125 A TW201603125 A TW 201603125A TW 103123373 A TW103123373 A TW 103123373A TW 103123373 A TW103123373 A TW 103123373A TW 201603125 A TW201603125 A TW 201603125A
Authority
TW
Taiwan
Prior art keywords
layer
metal
gate structure
metal layer
dielectric layer
Prior art date
Application number
TW103123373A
Other languages
English (en)
Other versions
TWI612563B (zh
Inventor
林世雄
陳俊隆
廖琨垣
張峰溢
童宇誠
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW103123373A priority Critical patent/TWI612563B/zh
Priority to US14/462,574 priority patent/US9324620B2/en
Priority to CN201410421839.2A priority patent/CN105244370B/zh
Publication of TW201603125A publication Critical patent/TW201603125A/zh
Application granted granted Critical
Publication of TWI612563B publication Critical patent/TWI612563B/zh

Links

Classifications

    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明提供一種金屬閘極結構包含一基底，基底劃分為一密集區域和一寬疏區域，一第一金屬閘極結構設置於密集區域，第一金屬閘極結構包含一第一溝渠設於密集區域，一第一金屬層設於第一溝渠中，一第二金屬閘極結構設置於寬疏區域，第二金屬閘極結構包含一第二溝渠設於寬疏區域中以及一第二金屬層設於第二溝渠中，其中第二金屬層的高度較第一金屬層的高度大。

Description

金屬閘極結構與其製作方法
本發明係關於一種金屬閘極結構與其製作方法，特別是關於一種形成寬疏區域的金屬閘極較密集區域的金屬閘極高的結構及其製作方法。
隨著積體電路領域的快速發展，高效能、高積集度、低成本、輕薄短小已成為電子產品設計製造上所追尋之目標。對目前的半導體產業而言，為了符合上述目標，往往需要在同一晶片上，製造出多種功能的元件。換言之，在同一晶片上，同一層材料層之不同區塊上，所形成的圖案密度會有高低不同的情形。
然而，以蝕刻作為圖案化的方法時，往往會因為圖案密度的差異而導致蝕刻速率的不平均。在圖案密度大，也就是設置小尺寸圖案的密集區域，每單位表面積接受到較少的蝕刻劑，蝕刻速率會比較慢；在圖案密度小，也就是設置大寸圖案的寬疏區域，每單位表面積接受到較多的蝕刻劑，蝕刻速率則會比較快，此種情形稱為微負載效應，此微負載效應將導致在密集區域和在寬疏區域的材料層被蝕刻的深度不一致，最後使得在密集區域的材料層高度較寬疏區域的材料層高，甚至在寬疏區域的材料層也會因為被過度蝕刻使得前層的材料層被曝露出來。
如此一來，不但會影響元件整體的均一性，也會增加後續製程的複雜度。
有鑑於此，本發明提出一種金屬閘極結構的製作方法，可以形成
寬疏區域的金屬閘極較密集區域的金屬閘極高的結構。
根據本發明之第一較佳實施例，一種金屬閘極結構的製作方法，前述製作方法應用於一金屬閘極結構的半成品，前述半成品包含一基底包含一密集區域和一寬疏區域，一介電層覆蓋基底的密集區域和寬疏區域，一第一溝渠設於密集區域的介電層中，一第一閘極介電層、一第一材料層和一第一金屬層設於第一溝渠中，第一閘極介電層接觸基底，第一材料層位在第一金屬層和第一閘極介電層之間，其中第一材料層呈U型，並且具有一第一垂直側邊，此外，第一金屬層、第一閘極介電層、第一材料層和介電層彼此切齊，第二金屬層、第二閘極介電層、第二材料層和介電層彼此切齊，本發明之金屬閘極結構的製程包含以下步驟：
步驟(a)：移除部分的第一材料層的第一垂直側邊。
步驟(b)：在移除部分的第一垂直側邊之後，移除部分的第一金屬層使得第一金屬層的一上表面和第一垂直側邊的一上表面切齊。
步驟(d)：移除部分的第一閘極介電層，使第一閘極介電層的一上表面和第一垂直側邊的上表面切齊。
根據本發明之第二較佳實施例，一種金屬閘極結構，包含：一基底包含一密集區域和一寬疏區域，一第一金屬閘極結構設置於密集區域，第一金屬閘極結構包含一第一溝渠設於密集區域，一第一金屬層設於第一溝渠中，一第二金屬閘極結構設置於寬疏區域， 第二金屬閘極結構包含一第二溝渠設於寬疏區域以及一第二金屬層設於第二溝渠中，其中第二金屬層的高度較第一金屬層的高度大。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者
10‧‧‧基底
11‧‧‧上表面
12‧‧‧虛置閘極
14‧‧‧蝕刻停止層
16‧‧‧介電層
18‧‧‧第一溝渠
20‧‧‧第一閘極介電層
22‧‧‧第一材料層
24‧‧‧第一金屬層
26‧‧‧第一金屬閘極結構的 半成品
28‧‧‧上表面
30‧‧‧第一垂直側邊
32‧‧‧第一高分子薄膜
34‧‧‧上表面
36‧‧‧上表面
38‧‧‧第一帽蓋層
100‧‧‧第一金屬閘極結構
118‧‧‧第二溝渠
120‧‧‧第二閘極介電層
122‧‧‧第二材料層
124‧‧‧第二金屬層
126‧‧‧第二金屬閘極結構的半成品
128‧‧‧上表面
130‧‧‧第二垂直側邊
132‧‧‧第二高分子薄膜
134‧‧‧上表面
136‧‧‧上表面
138‧‧‧第二帽蓋層
200‧‧‧第二金屬閘極結構
第1圖至第9圖為根據本發明之較佳實施例繪示的是本發明金屬閘極結構的製作方法。
第1圖至第9圖為根據本發明之較佳實施例繪示的是本發明金屬閘極結構的製作方法。如第1圖所示，首先提供一基底10，基底10上定義有一寬疏區域A和一密集區域B，在寬疏區域A設置的元件圖案密度小，也就是在寬疏區域A中總共的元件尺寸除以寬疏區域A的面積所得的值較小；在密集區域B的元件圖案密度大，也就是在密集區域B中總共的元件尺寸除以密集區域B的面積所得的值較大。基底10可以一矽基底、一鍺基底、一砷化鎵基底、一矽鍺基底、一矽覆絕緣基底或是其它適合的材料，此外，基底10可以為一鰭狀結構或者一平面結構。接著在基底10上的寬疏區域A和密集區域B內分別形成至少一虛置閘極12，之後形成一側壁子(圖未示)虛置閘極12之兩側，然後選擇性地形成一蝕刻停止層14順應地覆蓋前述的虛置閘極12，之後再形成一介電層16全面覆蓋寬疏區域A和密集區域B，接著蝕刻介電層16直至曝露出寬疏區域A和密集區域B的虛置閘極12。
如第2圖所示，移除在寬疏區域A和密集區域B的虛置閘極12，移除虛置閘極12後在介電層16中的密集區域B和寬疏區域A分別形成一第一溝渠18和一第二溝渠118，之後依序在第一溝渠18中 填入第一閘極介電層20、第一材料層22和第一金屬層24，此外也在第二溝渠118中填入第二閘極介電層120、第二材料層122和第二金屬層124。第一閘極介電層20和第二閘極介電層120可以高介電常數介電層，例如氧化鉿(hafnium oxide，HfO2)、氧化鉿(zirconium oxide，ZrO2)等或是其它適合的介電材料。第一材料層22可以包含功函數層、阻障層或其組合；第二材料層122可以包含功函數層、阻障層或其組合。功函數層可以為一氮化鋁金屬層、一氮化鈦金屬層或其他金屬層，其材質之選用係由之後所要形成的電晶體是P型或N型而定，舉例來說，當電晶體是P型時功函數層可為一氮化鈦金屬層；而當電晶體是N型時功函數層可為一氮化鋁金屬層。阻障層係用來來防止各材料層之間因材質中的成分擴散而相互污染。在一實施例中，阻障層例如為一氮化鈦層、一氮化鉭層或由氮化鈦層及氮化鉭層所組成之複合結構層，但本發明不以此為限。此外，第一金屬層24和第二金屬層124可以獨立地選自鋁、鎢或其它適合的金屬或合金。視不同的產品需求，第一閘極介電層20和第二閘極介電層120可以為相同或不同材料，第一材料層22和第二材料層122可以為相同或不同材料，第一金屬層24和第二金屬層124可以為相同或不同材料，第一閘極介電層20和第二閘極介電層120若為相同材料則可以在同一步驟形成，同樣地第一材料層22和第二材料層122若為相同材料也可以在同一步驟形成，第一金屬層24和第二金屬124若為相同材料也可以在同一步驟形成。
如第3圖所示，平坦化第一金屬層24、第二金屬層124、第一材料層22、第二材料層122、第一閘極介電層20和第二閘極介電層120，直至介電層16曝露出來，至此形成一第一金屬閘極結構的半成品26以及一第二金屬閘極結構的半成品126。此時第一金屬層24和第二金屬層等高124，並且第一金屬層24、第一閘極介電層 20、第一材料層22和介電層16彼此切齊，第二金屬層124、第二閘極介電層120、第二材料層122和介電層16彼此切齊。
此外，第一金屬層24的上表面28至基底10之上表面11定義為第一金屬層24的高度H1，第二金屬層124的一上表面128至基底10之上表面11定義為第二金屬層124的高度H2，高度H1和高度H2相同。此外，在本實施中，第二金屬層124的寬度W2較該第一金屬層24的寬度W1大，然而在另外的實施例中，也可以是第二金屬層124的寬度W2較該第一金屬層24的寬度W1小的情形。另外，此時第一材料層22和第二材料層122皆呈U型，第一材料層22具有一第一垂直側邊30，第二材料層122具有一第二垂直側邊130。第一閘極介電層20和第二閘極介電層120也呈U型。
如第4圖所示，進行一第一蝕刻步驟，利用一乾蝕刻同時非等向移除部分的第一垂直側邊30和部分的第二垂直側邊130，根據本發明之一較佳實施例，乾蝕刻的蝕刻劑可以為Cl2/BCl3/O2的混合物。在進行乾蝕刻時，在第一金屬層24和第二金屬層124上分別會形成一第一高分子薄膜32和一第二高分子薄膜132，第二高分子薄膜132較第一高分子薄膜32厚，第一高分子薄膜32和第二高分子薄膜132係由蝕刻殘留物所構成。
如第5圖所示，進行一第二蝕刻步驟，再利用另一乾蝕刻同時非等向移除部分的第一金屬層24和部分的第二金屬層124，直至第一金屬層24的上表面28和第一垂直側邊30的上表面34切齊，在移除部分的第一金屬層24和部分的第二金屬層124之前，需先蝕刻去除第一高分子薄膜32和第二高分子薄膜132，才能蝕刻到第一金屬層24和第二金屬層124，由於第二高分子薄膜132較厚，因此蝕刻時會第一高分子薄膜32會先消耗掉，失去第一高分子薄膜32後，第一金屬層24會比第二金屬層124先開始被蝕刻，最後，在第 二蝕刻步驟結束後，第一金屬層24被蝕刻的厚度就會較第二金屬層124被蝕刻的厚度大。此時第二金屬層124由高度H2變成高度H2’，而第一金屬層24由高度H1變成高度H1’，此時第二金屬層124的高度H2’較第一金屬層24的高度H1’大。第一金屬層24的上表面28至基底10之上表面11定義為第一金屬層24的高度H1’，第二金屬層124的一上表面128至基底10之上表面11定義為第二金屬層124的高度H2’。此外，第二金屬層124的上表面128較第二垂直側邊130的上表面134高，第二蝕刻步驟的蝕刻劑可以為Cl2/O2/N2/NF3/SiCl4的混合物。
之後檢查第一金屬層24的高度H1’是否已到達一預定高度，第一金屬層24的寬度W1配合第一金屬層24的預定高度，可使得第一金屬層24具有一適當的電阻值。若是已到達，則進行移除閘極介電層的步驟。若還未達前述預定高度，則重覆進行第一蝕刻步驟和第二蝕刻步驟，直至第一金屬層24的高度H1’到達預定高度，第一蝕刻步驟和第二蝕刻步驟重覆的次數不限。舉例而言，如第6圖所示，當第一金屬層24的高度H1’未達預定高度時，則再度進行第一蝕刻步驟，利用乾蝕刻同時非等向移除部分的第一垂直側邊30和部分的第二垂直側邊130，同樣地，蝕刻過程中也會形成第一高分子薄膜32和第二高分子薄膜132，關於此步驟的詳細敘述，請參考前文對於第4圖的描述，在此不再贅述。
之後如第7圖所示，再度進行第二蝕刻步驟，利用另一乾蝕刻同時非等向移除部分的第一金屬層24和部分的第二金屬層124，直至第一金屬層24的上表面28和第一垂直側邊30的上表面34切齊，此時第二金屬層124由高度H2’變成高度H2”，而第一金屬層24由高度H1’變成高度H1”，第二金屬層124的高度H2”較第一金屬層24的高度H1”。第一金屬層24的上表面28至基底10之 上表面11定義為第一金屬層24的高度H1”，第二金屬層124的一上表面128至基底10之上表面11定義為第二金屬層124的高度H2”。大。關於此步驟的詳細敘述，請參考前文對於第5圖的描述，在此不再贅述。
此時檢查第一金屬層24的高度H1”是否已到達一預定高度。於本實施中，假設已到第一金屬層24的高度H1”已到達預定高度，則進行移除閘極介電層的步驟，如第8圖所示，先利用乾蝕刻同時移除部分的第一閘極介電層20和第二閘極介電層120，使得第一閘極介電層20的上表面36和第一垂直側邊30的上表面34切齊，並且第二閘極介電層120的上表面136和第二垂直側邊130的上表面134切齊，在本步驟的蝕刻劑可以為Cl2/BCl3的混合物。之後為確保在第一垂直側邊30的上表面34之上的第一閘極介電層20以及在第二垂直側邊130的上表面134之上的第二閘極介電層120被完全移除，可選擇性地利用稀釋的氫氟酸清洗第一閘極介電層20和第二閘極介電層120。
然後如第9圖所示，分別形成一材料層(圖未示)於第一金屬層24和第二金屬層124上，之後進行化學研磨步驟，使得材料層和介電層16彼此切齊，以形成一第一帽蓋層38和一第二帽對層138於第一金屬層24和第二金屬層124上，至此本發明的第一金屬閘極結構100和第二金屬閘極結構200業已完成。
請參閱第9圖，根據本發明之一較佳實施例，本發明的金屬閘極結構，包含：一基底10其上定義有密集區域B和寬疏區域A，一介電層16覆蓋基底的密集區域B和寬疏區域A，一第一金屬閘極結構100設置於密集區域B，一第二金屬閘極結構200設置於寬疏區域A。第一金屬閘極結構200包含一第一溝渠18設於密集區域B的介電層16中，一第一閘極介電層20、一第一材料層22和一第一金屬層24設於第一溝渠18中，第一閘極 介電層20接觸基底10，第一材料層22位在第一金屬層24和第一閘極介電層20之間，且第一材料層22為U型並且第一材料層22具有一第一垂直側邊30。第二金屬閘極結構200包含一第二溝渠118設於寬疏區域A的介電層16中，一第二閘極介電層120、一第二材料層122和一第二金屬層124設於第二溝渠118中，第二閘極介電層120接觸基底10，一第二材料層122位在第二金屬層124和第二閘極介電層120之間，且第二材料層122為U型並且第二材料層122具有一第二垂直側邊130。此外，在第第一閘極介電層20和介電層16之間以及第二閘極介電層120和介電層16之間，可以選擇性設置一蝕刻停止層14。一第一帽蓋層38覆蓋第一金屬層24，一第二帽蓋層138覆蓋第二金屬層124。第二金屬層124的寬度W2較該第一金屬層24的寬度W1大。基底10可以一矽基底、一鍺基底、一砷化鎵基底、一矽鍺基底、一矽覆絕緣基底或是其它適合的材料，此外，基底10可以為一鰭狀結構或者一平面結構。第一閘極介電層20和第二閘極介電層120可以高介電常數介電層，例如氧化鉿(hafnium oxide，HfO2)、氧化鉿(zirconium oxide，ZrO2)等或是其它適合的介電材料。第一材料層22可以包含功函數層、阻障層或其組合；第二材料層120可以包含功函數層、阻障層或其組合。功函數層可以為一氮化鋁金屬層、一氮化鈦金屬層或其他金屬層，其材質之選用係由之後所要形成的電晶體是P型或N型而定，舉例來說，當電晶體是P型時功函數層可為一氮化鈦金屬層；而當電晶體是N型時功函數層可為一氮化鋁金屬層。阻障層係用來來防止各材料層之間因材質中的成分擴散而相互污染。在一實施例中，阻障層例如為一氮化鈦層、一氮化鉭層或由氮化鈦層及氮化鉭層所組成之複合結構層，但本發明不以此為限。此外，第一金屬層24和第二金屬層124可以獨立地選自鋁、鎢或其它適合的金屬或合金。視不同的產品需求，第一閘極介電層20和第二閘極介 電層120可以為相同或不同材料，第一材料層22和第二材料層122可以為相同或不同材料，第一金屬層24和第二金屬層124可以為相同或不同材料。第一金屬層24的上表面28至基底10之上表面11定義為第一金屬層24的高度H1”，第二金屬層124的一上表面128至基底10之上表面11定義為第二金屬層124的高度H2”，值得注意的是：第二金屬層124的高度H2”較第一金屬層24的高度H1”大，此外，第二垂直側邊130之一上表面134較第一材料層30之一上表面34高，第一金屬層24的上表面28和第一垂直側邊30的上表面34切齊，第一閘極介電層20的上表面36和第一垂直側邊30的上表面34切齊，並且第二閘極介電層120的上表面136和第二垂直側邊130的上表面134切齊。
本發明之金屬閘極結構的製作方法，使得在寬疏區域的金屬閘極之高度大於在密集區域的金屬閘極，由於製程的參數係以密集區域的金屬閘極之高度來計算，只要確保密集區域的金屬閘極達到一預定高度，就可以保證寬疏區域的金屬閘極不會被過度蝕刻，因此可有效避免傳統製程過度蝕刻寬疏區域的金屬閘極而使得前層的材料層曝露出來的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧基底
11‧‧‧上表面
14‧‧‧蝕刻停止層
16‧‧‧介電層
18‧‧‧第一溝渠
20‧‧‧第一閘極介電層
22‧‧‧第一材料層
24‧‧‧第一金屬層
28‧‧‧上表面
30‧‧‧第一垂直側邊
34‧‧‧上表面
36‧‧‧上表面
38‧‧‧第一帽蓋層
100‧‧‧第一金屬閘極結構
118‧‧‧第二溝渠
120‧‧‧第二閘極介電層
122‧‧‧第二材料層
124‧‧‧第二金屬層
128‧‧‧上表面
130‧‧‧第二垂直側邊
134‧‧‧上表面
136‧‧‧上表面
138‧‧‧第二帽蓋層
200‧‧‧第二金屬閘極結構

Claims (20)

  1. 一種金屬閘極結構的製作方法，該製作方法應用於一金屬閘極結構的半成品，該半成品包含一基底，該基底包含一密集區域和一寬疏區域，一介電層覆蓋該基底的該密集區域和該寬疏區域，一第一溝渠設於該密集區域的該介電層中，一第一閘極介電層、一第一材料層和一第一金屬層設於該第一溝渠中，該第一閘極介電層接觸該基底，該第一材料層位在該第一金屬層和該第一閘極介電層之間，其中該第一材料層呈U型，並且具有一第一垂直側邊，該金屬閘極結構的製程包含以下步驟：步驟(a)：移除部分的該第一材料層的該第一垂直側邊；步驟(b)：在移除部分的該第一垂直側邊之後，移除部分的該第一金屬層使得該第一金屬層的一上表面和該第一垂直側邊的一上表面切齊；步驟(d)：移除部分的該第一閘極介電層，使該第一閘極介電層的一上表面和該第一垂直側邊的該上表面切齊。
  2. 如申請專利範圍第1項所述之金屬閘極結構的製作方法，另包含：步驟(c)：重覆步驟(a)和步驟(b)至該第一金屬層達到一預定高度。
  3. 如申請專利範圍第1項所述之金屬閘極結構的製作方法，其中該金屬閘極結構的半成品另包含：一第二溝渠設於該寬疏區域的該介電層中；以及一第二閘極介電層、一第二材料層和一第二金屬層設於該第二 溝渠中，該第二閘極介電層接觸該基底，該第二材料層位在該第二金屬層和該第二閘極介電層之間，其中該第二材料層呈U型，並且具有一第二垂直側邊。
  4. 如申請專利範圍第3項所述之金屬閘極結構的製作方法，其中步驟(a)另包含以下步驟：在移除部分的該第一垂直側邊時，同時移除部分的該第二垂直側邊，步驟(b)另包含以下步驟：在移除部分的該第一金屬層時，同時移除部分的該第二金屬層，步驟(d)另包含以下步驟：在移除部分的該第一閘極介電層時，同時移除部分的該第二閘極介電層，使該第二閘極介電層的一上表面和該第二垂直側邊的一上表面切齊。
  5. 如申請專利範圍第4項所述之金屬閘極結構的製作方法，另包含：步驟(c)：重覆步驟(a)和步驟(b)至該第一金屬層達到一預定高度。
  6. 如申請專利範圍第4項所述之金屬閘極結構的製作方法，另包含：在進行步驟(d)之後，以稀釋的氫氟酸清洗該第一閘極介電層和該第二閘極介電層。
  7. 如申請專利範圍第5項所述之金屬閘極結構的製作方法，其中在進行步驟(c)之後，該第二金屬層的高度較該第一金屬的高度大。
  8. 如申請專利範圍第4項所述之金屬閘極結構的製作方法，其中在進行步驟(b)之後，該第二金屬層的高度較該第一金屬層的高度大。
  9. 如申請專利範圍第4項所述之金屬閘極結構的製作方法，其中在 進行步驟(a)時，係利用乾蝕刻移除部分的該第一垂直側邊和部分的該第二垂直側邊，並且同時在該第一金屬層和該第二金屬層上分別形成一第一高分子薄膜和一第二高分子薄膜，該第二高分子薄膜較該第一高分子薄膜厚。
  10. 如申請專利範圍第3項所述之金屬閘極結構的製作方法，其中該第二金屬層的寬度較該第一金屬層的寬度大。
  11. 如申請專利範圍第3項所述之金屬閘極結構的製作方法，其中該第一閘極介電層和該第二閘極介電層係利用相同步驟以相同材料製作，該第一金屬層和該第二金屬層係利用相同步驟以相同材料製作。
  12. 如申請專利範圍第1項所述之金屬閘極結構的製作方法，其中該第一材料層包含一第一阻障層和一第一功函數層。
  13. 如申請專利範圍第1項所述之金屬閘極結構的製作方法，另包含分別形成一第一帽蓋層和一第二帽蓋層於該第一金屬層和該第二金屬層，以完成該金屬閘極結構。
  14. 一種金屬閘極結構，包含：一基底包含一密集區域和一寬疏區域；一第一金屬閘極結構設置於該密集區域，該第一金屬閘極結構包含；一第一溝渠設於該密集區域；一第一金屬層設於該第一溝渠中；一第二金屬閘極結構設置於該寬疏區域，該第二金屬閘極結構包含； 一第二溝渠設於該寬疏區域；以及一第二金屬層設於該第二溝渠中，其中該第二金屬層的高度較該第一金屬層的高度大。
  15. 申請專利範圍第14項所述之金屬閘極結構，其中該第一金屬閘極結構另包含：一第一閘極介電層設於該第一溝渠中，該第一閘極介電層接觸該基底；以及一第一材料層設於該第一溝渠中並且位在該第一金屬層和該第一閘極介電層之間，該第一材料層為U型。
  16. 如申請專利範圍第15項所述之金屬閘極結構，其中該第一金屬閘極結構另包含：一第二閘極介電層設於該第二溝渠中，該第二閘極介電層接觸該基底；以及一第二材料層設於該第二溝渠中並且位在該第二金屬層和該第二閘極介電層之間，該第二材料層為U型。
  17. 如申請專利範圍第16項所述之金屬閘極結構，其中該第一材料層具有一第一垂直側邊，該第二材料層具有一第二垂直側邊，該第二垂直側邊之一上表面較該第一材料層之一上表面高。
  18. 如申請專利範圍第14項所述之金屬閘極結構，另包含一介電層覆蓋該基底的該密集區域和該寬疏區域，其中該第一金屬閘極結構和該第二金屬閘極結構皆設置於該介電層內。
  19. 如申請專利範圍第14項所述之金屬閘極結構，其中該第一金屬層的一上表面至基底之一上表面定義為該第一金屬層的高度，該第二金屬層的一上表面至基底之該上表面定義為該第二金屬層的高度。
  20. 申請專利範圍第14項所述之金屬閘極結構，另包含一第一帽蓋層覆蓋該第一金屬層，一第二帽蓋層覆蓋該第二金屬層。
TW103123373A 2014-07-07 2014-07-07 金屬閘極結構與其製作方法 TWI612563B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103123373A TWI612563B (zh) 2014-07-07 2014-07-07 金屬閘極結構與其製作方法
US14/462,574 US9324620B2 (en) 2014-07-07 2014-08-19 Metal gate structure and method of making the same
CN201410421839.2A CN105244370B (zh) 2014-07-07 2014-08-25 金属栅极结构与其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103123373A TWI612563B (zh) 2014-07-07 2014-07-07 金屬閘極結構與其製作方法

Publications (2)

Publication Number Publication Date
TW201603125A true TW201603125A (zh) 2016-01-16
TWI612563B TWI612563B (zh) 2018-01-21

Family

ID=55017524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103123373A TWI612563B (zh) 2014-07-07 2014-07-07 金屬閘極結構與其製作方法

Country Status (3)

Country Link
US (1) US9324620B2 (zh)
CN (1) CN105244370B (zh)
TW (1) TWI612563B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701810B (zh) * 2017-11-13 2020-08-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583485B2 (en) * 2015-05-15 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device structure with uneven gate structure and method for forming the same
US9818841B2 (en) * 2015-05-15 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with unleveled gate structure and method for forming the same
CN106531776B (zh) * 2015-09-11 2021-06-29 联华电子股份有限公司 半导体结构
US9824920B2 (en) * 2016-04-04 2017-11-21 Globalfoundries Inc. Methods of forming self-aligned contact structures by work function material layer recessing and the resulting devices
US9929271B2 (en) 2016-08-03 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10043713B1 (en) * 2017-05-10 2018-08-07 Globalfoundries Inc. Method to reduce FinFET short channel gate height
CN108766878B (zh) * 2018-05-21 2021-01-29 上海华力集成电路制造有限公司 金属栅极的制造方法
US11728171B2 (en) 2020-06-25 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with metal gate fill structure
KR102855378B1 (ko) * 2021-04-21 2025-09-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20240047581A1 (en) * 2022-08-02 2024-02-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
US20250006555A1 (en) * 2023-06-29 2025-01-02 Applied Materials, Inc. Flexible monomer for smooth polymer surface

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530971B2 (en) 2009-11-12 2013-09-10 International Business Machines Corporation Borderless contacts for semiconductor devices
CN102074548B (zh) * 2009-11-23 2015-03-04 联华电子股份有限公司 一种电路布局结构
US8436404B2 (en) 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US8598028B2 (en) * 2011-12-22 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Gate height loss improvement for a transistor
US20130181265A1 (en) 2012-01-18 2013-07-18 Globalfoundries Inc. Methods of Forming a Gate Cap Layer Above a Replacement Gate Structure and a Semiconductor Device That Includes Such a Gate Structure and Cap Layer
KR101887414B1 (ko) * 2012-03-20 2018-08-10 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8896030B2 (en) * 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
US8877580B1 (en) * 2013-05-17 2014-11-04 Globalfoundries Inc. Reduction of oxide recesses for gate height control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701810B (zh) * 2017-11-13 2020-08-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TWI612563B (zh) 2018-01-21
US20160005658A1 (en) 2016-01-07
CN105244370B (zh) 2020-09-01
US9324620B2 (en) 2016-04-26
CN105244370A (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
TWI612563B (zh) 金屬閘極結構與其製作方法
CN105280486B (zh) 金属栅极结构的制作方法
TWI601207B (zh) 形成半導體裝置之方法
CN108962825B (zh) 半导体元件及其制作方法
CN102104003B (zh) 半导体装置的制造方法
TWI591733B (zh) 半導體裝置及其形成方法
TWI596766B (zh) 半導體裝置與其製造方法
TWI613761B (zh) 三維非揮發性記憶體及其製造方法
TW201732899A (zh) 半導體元件、鰭式場效電晶體元件及其形成方法
US9728407B2 (en) Method of forming features with various dimensions
CN107204278B (zh) 在材料层中形成开口的方法
CN104241359B (zh) 半导体结构及其制作方法
TWI515825B (zh) 半導體結構及其製造方法
CN103545256B (zh) 形成cmos器件的方法
TWI579899B (zh) 半導體裝置之製造方法
CN104425592B (zh) 半导体器件及其形成方法、静态随机存储器及其形成方法
US9875909B1 (en) Method for planarizing material layer
CN104979292A (zh) 一种形成不同侧墙结构的方法
CN106356293A (zh) 金属栅极及其制备方法
US20180012810A1 (en) Semiconductor structures and fabrication methods thereof
CN110504302A (zh) 一种高k金属栅极结构及其制作方法
US9466535B2 (en) Method of forming target patterns
CN104103587B (zh) 一种半导体器件的制造方法
TWI671853B (zh) 防止產生孔洞的半導體結構及其製造方法
CN117153788A (zh) 去除因化学机械研磨产生的残留的方法