[go: up one dir, main page]

TW201601334A - 深溝渠隔離結構、光伏元件及其製作方法 - Google Patents

深溝渠隔離結構、光伏元件及其製作方法 Download PDF

Info

Publication number
TW201601334A
TW201601334A TW103135384A TW103135384A TW201601334A TW 201601334 A TW201601334 A TW 201601334A TW 103135384 A TW103135384 A TW 103135384A TW 103135384 A TW103135384 A TW 103135384A TW 201601334 A TW201601334 A TW 201601334A
Authority
TW
Taiwan
Prior art keywords
deep trench
layer
functional layer
semiconductor substrate
depth
Prior art date
Application number
TW103135384A
Other languages
English (en)
Other versions
TWI578556B (zh
Inventor
周正賢
周世培
賴志育
陳昇照
陳志達
杜友倫
蔡嘉雄
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201601334A publication Critical patent/TW201601334A/zh
Application granted granted Critical
Publication of TWI578556B publication Critical patent/TWI578556B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates

Landscapes

  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本揭露之一些實施例係有關於一種深溝渠隔離(DTI)結構，用以提升光伏元件之效率與性能。此光伏元件包含功能層設於半導體基材之上表面、以及一對像素形成於半導體基材中，此對像素被深溝渠隔離結構所分開。深溝渠隔離結構設置在深溝渠中。在蝕刻深溝渠前，以沿著功能層形成之保護套局部覆蓋深溝渠之側壁。在蝕刻深溝渠時，保護套防止功能層的蝕刻，藉此防止汙染物擴散至此對像素中。保護套亦窄化深溝渠隔離結構之寬度，而可增加像素面積，進而可增進光伏元件之效率與性能。

Description

深溝渠隔離結構、光伏元件及其製作方法
本揭露是有關於一種深溝渠隔離(DTI)技術，例如應用在光伏元件(photovoltaic device)中。
光伏元件應用在相當多種電子應用中，從影像感測器到光學檢測器、電信等。許多光伏元件利用像素陣列，此像素陣列包含數個光電二極體，以將影像轉換成數位資料。光電二極體由排列在陽極與陰極之間的p-n接合所組成。當來自一影像之入射輻射在p-n接合之空乏區附近被吸收時，會產生電子-電洞對。電子被拉至陰極，而電洞被拉至陽極，而產生光電流。
在半導體製作製程中，一些光電二極體直接沿著積體電路的邊而形成在半導體基材上。相較於形成於此半導體基材外的光電二極體，這些光電二極體提供較低功耗、較小尺寸、較快速之資料處理以及較低之製作成本。形成在半導體基材上之光電二極體的性質取決於半導體基材之能隙，因能隙決定怎樣的入射光波長會激發電子-電洞對來產生光電流。
本發明之一目的就是在提供一種深溝渠隔離結構、光伏元件及其製作方法，其中深溝渠隔離結構包含保護套，而可在深溝渠隔離結構製作期間，防止汙染物從功能層經由深溝渠之側壁擴散至半導體基材中。
本發明之另一目的是在提供一種深溝渠隔離結構、光伏元件及其製作方法，其深溝渠隔離結構包含保護套，而可縮減深溝渠寬度上方的不透光性，因此可增加可被光伏元件吸收之入射輻射的量，進而可增加光伏元件之量子效率(quantum efficiency，QE)。
根據本發明之上述目的，提出一種深溝渠隔離結構。此深溝渠隔離結構包含半導體基材、功能層、覆蓋層、深溝渠、填充材料以及保護套。半導體基材具有上半導體表面。功能層設於上半導體表面上方。覆蓋層設於功能層上方。深溝渠具有在深溝渠之相對側壁之間量測之深溝渠寬度，且穿設於覆蓋層與功能層中，並延伸至上半導體表面下第一深度。填充材料位於深溝渠中。保護套局部地沿著深溝渠之側壁而安排在填充材料與功能層之間。
依據本發明之一實施例，上述之保護套沿著深溝渠之側壁而延伸至上半導體表面下第二深度，第二深度小於第一深度。
依據本發明之另一實施例，上述之深溝渠隔離結構更包含介電襯形成在深溝渠之下表面與側壁上，且位於填充材料與保護套之間，以分開填充材料與半導體基材。
依據本發明之又一實施例，上述之功能層包含氧化 鉿(HfO2)層配置來作為抗反射塗層、以及氧化鉭(Ta2O5)層設於氧化鉿層上方，且配置以鈍化氧化鉿層之上表面。
根據本發明之上述目的，另提出一種光伏元件，其包含半導體基材、功能層、覆蓋層、一對像素、深溝渠、填充材料以及保護套。半導體基材具有上半導體表面。功能層設於上半導體表面上方。覆蓋層設於功能層上方。此對像素形成於半導體基材中，且配置以透過吸收入射輻射來產生電流。深溝渠具有在深溝渠之相對側壁之間量測之深溝渠寬度，且配置來使此對像素彼此隔離，並穿設於覆蓋層中，且延伸至上半導體表面下第一深度。填充材料位於深溝渠中。保護套局部地沿著深溝渠之側壁而安排在填充材料與功能層之間。
依據本發明之一實施例，上述之保護套沿著深溝渠之側壁而延伸至上半導體表面下第二深度，第二深度小於第一深度。
依據本發明之另一實施例，上述之光伏元件更包含介電襯設於深溝渠之下表面與側壁上，且位於填充材料與保護套之間，以分開填充材料與半導體基材。
根據本發明之上述目的，又提出一種光伏元件之製作方法。在此方法中，形成功能層於半導體基材之上半導體表面上方。利用第一蝕刻劑形成凹陷於功能層中，其中此凹陷具有第一深度，且經由此凹陷暴露出半導體基材之一部分。形成保護層沿著凹陷之下表面與側壁。在設於側壁上之保護層防止功能層之蝕刻時，利用第二蝕刻劑，來 將凹陷延伸至上半導體表面下之第二深度，以形成深溝渠。
依據本發明之一實施例，在半導體基材暴露於第二蝕刻劑之前，設於側壁上之保護層縮減凹陷之凹陷寬度，以使深溝渠具有在保護層之邊緣之間量測之深溝渠寬度。
依據本發明之另一實施例，上述形成功能層之步驟包含設置抗反射層於半導體基材之上半導體表面上方，抗反射層包含氧化鉿(HfO2)、以及設置鈍化層於抗反射層上方，鈍化層包含氧化鉭(Ta2O5)。此外，第一蝕刻劑蝕刻抗反射層與鈍化層，以在半導體基材中形成包含鉭或鉿之數個汙染物。在半導體基材暴露於第二蝕刻劑之前，進行濕式清潔，以從凹陷內移除這些汙染物。
104‧‧‧半導體基材
104a‧‧‧上基材表面
108‧‧‧覆蓋層
109‧‧‧功能層
109a‧‧‧側壁
110‧‧‧上半導體表面
112A‧‧‧深溝渠隔離結構
112B‧‧‧深溝渠隔離結構
114‧‧‧寬度
116‧‧‧側壁
116a‧‧‧側壁
116b‧‧‧側壁
118‧‧‧填充材料
120‧‧‧第一深度
122‧‧‧保護套
124‧‧‧第二深度
134‧‧‧上覆蓋表面
154‧‧‧介電襯
156‧‧‧下表面
158‧‧‧抗反射層
160‧‧‧鈍化層
162‧‧‧氧化層
166‧‧‧晶種層
168‧‧‧套寬
200A‧‧‧光伏元件
200B‧‧‧光伏元件
200C‧‧‧光伏元件
201‧‧‧深度
202‧‧‧深度
202A‧‧‧第一像素
202B‧‧‧第二像素
204‧‧‧基材
206‧‧‧入射輻射
208‧‧‧覆蓋層
209‧‧‧功能層
210‧‧‧上半導體表面
211‧‧‧暴露表面
212A‧‧‧第一深溝渠隔離結構
212C‧‧‧第三深溝渠隔離結構
214‧‧‧深溝渠寬度
214A‧‧‧最大值
214B‧‧‧最小值
216‧‧‧側壁
218‧‧‧填充材料
218C‧‧‧填充材料
220‧‧‧第一深度
222‧‧‧保護套
224‧‧‧第二深度
226‧‧‧有效寬度
230A‧‧‧第一光電二極體
230B‧‧‧第二光電二極體
232‧‧‧p型區
238‧‧‧空乏區
240‧‧‧p-n接合
242‧‧‧陽極
246‧‧‧陰極
250‧‧‧電子
252‧‧‧電洞
254‧‧‧介電襯
256‧‧‧下表面
258‧‧‧抗反射層
260‧‧‧鈍化層
262‧‧‧覆蓋層
264‧‧‧彩色濾光層
266‧‧‧晶種層
270‧‧‧微透鏡
300‧‧‧光伏元件
302‧‧‧氧化物厚度
304‧‧‧第一蝕刻劑
306‧‧‧凹陷
308‧‧‧第二蝕刻劑
310‧‧‧深溝渠
312A‧‧‧光敏像素
312B‧‧‧光敏像素
322‧‧‧保護層
400‧‧‧光伏元件
402‧‧‧汙染物
500‧‧‧方法
502‧‧‧方塊
504‧‧‧方塊
506‧‧‧方塊
508‧‧‧方塊
510‧‧‧方塊
從以下結合所附圖式所做的詳細描述，可對本揭露之態樣有更佳的了解。需注意的是，根據業界的標準實務，各特徵並未依比例繪示。事實上，為了使討論更為清楚，各特徵的尺寸都可任意地增加或減少。
第1圖係繪示依照一些實施例的一種深溝渠隔離結構的透視圖。
第2A圖至第2C圖係繪示依照一些實施例之光伏元件的剖面圖。
第3A圖至第3F圖係繪示依照一些實施例之一系列剖面圖，這些剖面圖共同描繪出深溝渠隔離結構的製作。
第4圖係繪示依照一些實施例的一種深溝渠隔離結構 的剖面圖。
第5圖係繪示依照一些實施例的一種深溝渠隔離結構的製作方法。
以下的揭露提供了許多不同實施例或例子，以實施本揭露之不同特徵。以下所描述之構件與安排的特定例子係用以簡化本揭露。當然這些僅為例子，並非用以做為限制。舉例而言，於描述中，第一特徵形成於第二特徵上方或上，可能包含第一特徵與第二特徵以直接接觸的方式形成的實施例，亦可包含額外特徵可能形成在第一特徵與第二特徵之間的實施例，如此第一特徵與第二特徵可能不會直接接觸。此外，本揭露可能會在各例子中重複參考數字及/或文字。這樣的重複係基於簡化與清楚之目的，以其本身而言並非用以指定所討論之各實施例及/或配置之間的關係。
一些半導體元件利用深溝渠隔離結構來互相隔離半導體基材之數個鄰近主動區。這些深溝渠隔離結構之製作係利用蝕刻製程在半導體基材中形成深溝渠，接著以填充材料填充深溝渠。在一些應用中，於蝕刻深溝渠之前，在半導體基材之上表面上方設置功能層。此功能層可提升半導體元件之性能，但也包含一或多個潛在之基材汙染物。在一些情況中，在深溝渠的成形過程中，用來形成深溝渠之蝕刻製程將這些汙染物從功能層中分解出來，分解出來的這些汙染物接著經由深溝渠之側壁而擴散至半導體 基材中。這些汙染物會降低最終半導體元件之性能，例如由縮減形成之深溝渠隔離結構所提供之隔離、或由改變深溝渠隔離結構之邊緣附近的光學性質所導致。
因此，本揭露之一些實施例係有關於改進之深溝渠隔離結構，這樣的深溝渠隔離結構112A如第1圖所示。為了減緩來自功能層109分解出來之汙染物進入下方之深溝渠隔離的側壁116b，深溝渠隔離結構112A包含保護之覆蓋層108與保護套122設於半導體基材104之上方。在製作期間，覆蓋層108與保護套122配合地運作，以在製作深溝渠隔離結構112A時限制功能層109的分解。特別地，為了形成此深溝渠隔離結構112A，第一蝕刻製程形成延伸至深度201之淺溝渠。由於在形成此淺溝渠時，第一蝕刻製程蝕刻移除部分之功能層109，因此隨著功能層109的蝕刻移除，第一蝕刻製程可將汙染物自功能層109分解出來。為了限制任何汙染物汙染鄰近下方深溝渠隔離的側壁116b之深溝渠隔離結構的較深區的範圍，在功能層109已經完全從淺溝渠移除後，第一蝕刻馬上停止。接著沿著上深溝渠隔離之側壁116a形成保護套122，以覆蓋功能層109之暴露表面，其中保護套122通常為共形保護襯的形式。當保護套122在適當的地方後，第二蝕刻製程接著將淺溝渠從深度201延伸至形成深溝渠，此深溝渠延伸至深度202，其中第二蝕刻製程通常為非等向性蝕刻的型式(例如單向垂直蝕刻)。在此第二蝕刻製程期間，保護套122維持在適當位置，以持續不斷地覆蓋功能層109之側壁109a，來防 止源自功能層109之汙染物的分解。因此，不像傳統深溝渠隔離製程，可形成實質無產生自功能層109之汙染物的下方深溝渠隔離的側壁116b。接著，將填充材料118，例如連續介電材料、或與鎢芯之介電襯，填入深溝渠，而形成最中之深溝渠隔離結構112A。
在一些實施例中，深溝渠隔離結構112A具有範圍介於約0.05μm至約0.2μm之深溝渠寬度114，寬度114係在相對之深溝渠側壁116a之間量測。在一些實施例中，調整深溝渠隔離結構112A而使其落在具有第一深度120大於約0.5μm之高深寬比(high-aspect-ratio)的深溝渠中，第一深度120係從上基材表面104a量測。深溝渠可沿著深度202之方向漸縮(即窄化)，如此寬度114在其頂端具有最大值214A，在其底部具有最小值214B。在一些實施例中，保護套122具有範圍介於約0.001μm與約0.01μm之間的套寬168。
將可了解到，保護套122與對應之製作技術自身可在種種不同半導體元件科技中顯露，以下將進一步提供保護套122與對應之製作技術的一些例子。這樣的保護套的應用是優勢的一個特別科技為光伏元件的領域，如下所述。
第2A圖係繪示光伏元件200A之剖面圖，此光伏元件200A包含第一像素202A與第二像素202B形成於半導體基材204中(例如矽、鍺、砷化鎵等等)，且第一像素202A與第二像素202B被第一深溝渠隔離結構212A所分開。第一像素202A與第二像素202B分別包含第一光電二 極體230A與第二光電二極體230B，第一光電二極體230A與第二光電二極體230B由形成在n型之基材204中之p型區232所組成，如此空乏區238形成在上半導體表面210下方之p-n接合240之相對側周圍。在光伏元件200A運作期間，當足夠能量之入射輻射206照到第一光電二極體230A與230B時，它產生一對電子電洞對(即，電子250與電洞252)。電洞252加速朝向陽極242，電子250加速朝向陰極246，而產生光電流。在一些實施例中，彩色濾光層264選擇性地設置在第一像素202A與第二像素202B之上覆蓋表面234的上方，且微透鏡270選擇性地設於彩色濾光層264之上方。
第一像素202A與第二像素202B包含功能層209設於半導體基材204之上半導體表面210的上方，以及覆蓋層208，例如氧化物(例如二氧化矽)，設於功能層209之上方。在一些實施例中，功能層209包含抗反射塗膜，例如氧化鉿(HfO2)、或氧化物與氧化鉿之異質結構(Ox/HfO2)，以增加入射輻射206被第一像素202A與第二像素202B所吸收之量。
第一深溝渠隔離結構212A包含填充材料218(例如氧化物、鎢)設於深溝渠內。深溝渠具有深溝渠寬度214，此深溝渠寬度214係在深溝渠之相對側壁216之間量測。第一深溝渠隔離結構212A穿設覆蓋層208與功能層209，且延伸至上半導體表面210下第一深度220。保護套222[例如氧化矽(SiO2)與氮化矽(SiN)]順著深溝渠之側壁216(或相 等地，第一深溝渠隔離結構212A)局部設置，且介於填充材料218與功能層209之間。保護套222沿著側壁216而延伸至上半導體表面210下第二深度224，此第二深度224小於第一深度220。
保護套222配置以在深溝渠蝕刻期間防止功能層209的蝕刻，藉此在第一深溝渠隔離結構212A製作期間，防止汙染物從功能層209經由深溝渠之側壁216擴散至第一像素202A與第二像素202B中。為了製作保護套222，第一蝕刻製程於覆蓋層208與功能層209中形成凹陷，此凹陷延伸至上半導體表面210下第二深度224。接著，順著凹陷之側壁216形成保護套222，此保護套216覆蓋功能層209之暴露表面。於保護套222形成後，第二蝕刻製程接著延伸凹陷，以在保護套222防止來自功能層209之汙染物經由深溝渠之側壁216穿過第一像素202A或第二像素202B的情況下，形成具有第一深度220之深溝渠。
關於第2A圖之實施例，保護套222圖例為延伸於上半導體表面210下方，以在保護套222通過暴露表面211而有額外之重疊餘裕下，確保功能層209之暴露表面211被完全覆蓋。然而，在一些實施例中，第二深度224可實質為0(即，無額外重疊餘裕)。保護套222具有下緣，此下緣保持與深溝渠之最底面分隔開。此間隔的產生是因為延伸在保護套222下方之深溝渠的下部(即，第一深度220減掉第二深度224)係由第二蝕刻製程所形成，而第二蝕刻製程係在保護套222形成後發生。
如在此將進一步更詳細了解的(例如，在第3A圖至第3F圖之實施例的描述中)，從不透光的立場，保護套222亦縮減了深溝渠寬度214。陣列之相鄰像素可能會因來自被照像素之入射輻射206對相鄰像素所產生之載子(即電子或電洞)的擴散，而遭受電性干擾(crosstalk)。相鄰像素亦可能會因來自被照像素之入射輻射206對相鄰像素的散射，而遭受光學干擾。為了減輕光學干擾，填充材料218對入射輻射206為不透光，因此可吸收或反射入射輻射206。因此，就某些方面而言，第一深溝渠隔離結構212A縮減了半導體基材204上可吸收入射輻射206之表面積的量。故，在保護套222可透光的實施例中，保護套222的存在可縮減深溝渠寬度214上方的不透光性，並可增加第一像素202A與第二像素202B之有效寬度226。如此可增加可被光伏元件200A吸收之入射輻射的量，因而可增加光伏元件200A之量子效率。
第2B圖係繪示光伏元件200B之剖面圖，光伏元件200B在許多方面都類似於第2A圖，但光伏元件200A包含介電襯254，介電襯254配置以補抓電荷與減少暗電流(dark current)。暗電流係一種會降低影像品質的情況，且當光伏元件甚至在光並未入射光電二極體時就產生電流的情況下發生。為了減少暗電流，於導入填充材料118前，先沿著深溝渠之下表面256與側壁216設置介電襯254。介電襯254因此將填充材料218與半導體基材204隔開。在一些實施例中，介電襯254包含氧化鉿及/或氧化物(例如二 氧化矽)。在一些實施例中，介電襯254包含摻雜有鋁(Al)、鉭(Ta)、鈷(Co)、鍺(Ge)或其他適合摻質的氧化鉿。
第2C圖係繪示光伏元件200C之剖面圖，此光伏元件200C包含被第三深溝渠隔離結構212C所分開之第一光電二極體230A與第二光電二極體230B。第三深溝渠隔離結構212C包含介電襯254來提供電性隔離及/或電荷補捉、以及鎢體所構成之填充材料218C填充於深溝渠之核心區中。在深溝渠為高深寬比之深溝渠的例子中，可能難用一些傳統的填充技術與填充材料，例如氧化物，來填充深溝渠。因此，第三深溝渠隔離結構212C使用鎢(W)來作為填充材料218C。鎢具有優於一些傳統填充材料的優點，因為鎢之高填充特性可使其輕易填充高深寬比之溝渠、以及鎢有助於防止第一光電二極體230A與第二光電二極體230B之間的電性與光學干擾。當使用鎢來作為填充材料218C時，設置包含氮化鈦(TiN)之晶種層266在位於深溝渠之下表面256與側壁216上之介電襯254的上方。晶種層266促進鎢沉積在高深寬比之深溝渠中。
此外，第2C圖繪示出一例子，在此例子中，抗反射層258、鈍化層260與覆蓋層262設於基材204之上方。亦可將此配置應用在其他實施例中，雖然因為簡潔之故而未繪示。在第2C圖之一些實施例中，抗反射層258包含氧化鉿(HfO2)、或氧化物與氧化鉿之異質結構(Ox/HfO2)，且配置以防止入射輻射的反射。在一些實施例中，鈍化層260包含氮化矽(SiN)、二氧化矽(SiO2)、二氧化鈦(TiO2)或氧化 鉭(Ta2O5)，且配置以降低在上半導體表面210附近之電子-電洞的再結合。舉例而言，覆蓋層262可包含氧化物，例如二氧化矽；或氮化物，例如氮化矽(SiN)。
第3A圖至第3F圖係繪示依照一些實施例之一系列剖面圖，這些剖面圖共同描繪出深溝渠隔離結構112A的製作。可了解的是，第2A圖至第2C圖之其他深溝渠隔離結構的製作可類推而加以仿效。第3A圖係繪示光伏元件300之剖面圖，此光伏元件300包含功能層109設於半導體基材104之上半導體表面110的上方、以及覆蓋層108設於功能層109之上方。在一些實施例中，覆蓋層108包含氧化層(例如二氧化矽)，此氧化層具有足以抵擋化學機械研磨(CMP)步驟(例如，請參見第3F圖)之氧化物厚度302。在一些實施例中，氧化物厚度302之範圍為約1μm至約5μm。在一些實施例中，功能層109包含氧化鉿(HfO2)，配置以作為抗反射塗膜。在一些實施例中，功能層109更包含氧化鉭(Ta2O5)，配置以鈍化上半導體表面110。
在第3B圖中，將覆蓋層108之上覆蓋表面暴露於第一蝕刻劑304，第一蝕刻劑304在覆蓋層108與功能層109中形成凹陷306。此凹陷306延伸至上半導體表面110下第二深度124。在一些實施例中，第二深度124為0，如此凹陷306之底面與上半導體表面110一致。在一些實施例中，第一蝕刻劑304包含氟(F2)基氣體，以確保凹陷306之高深寬比。亦可使用其他各種濕式與乾式蝕刻劑，包含但不限於氯(Cl2)或溴化氫(HBr)。於凹陷306形成後，沿著 凹陷306之下表面156與側壁116設置保護層322。在一些實施例中，保護層322包含氧化物(例如二氧化矽)。在一些實施例中，保護層322包含氮化物(例如氮化矽)。在一些實施例中，保護層322之厚度範圍為約0.001μm至約0.01μm。
在第3C圖中，將結構暴露於第二蝕刻劑308，第二蝕刻劑308將凹陷306進一步延伸至上半導體表面110下第一深度120，以形成深溝渠310。第二蝕刻劑308蝕刻移除沿著凹陷306之下表面156設置之保護層322的部分，並留下設於側壁116上且實質未受損之保護層322的部分，以形成保護套122。保護套122保護側壁116，並防止第二蝕刻劑308蝕刻功能層109。保護套122亦可在半導體基材104暴露於第二蝕刻劑308之前，縮減凹陷306之深溝渠的寬度114，如此深溝渠310具有在保護套122之內側緣之間量測的深溝渠寬度114。
在一些實施例中，第二蝕刻劑308包含氟基氣體，以確保凹陷306之高深寬比。可了解的是，利用氟基蝕刻化學物，以在矽基材中完成高深寬比溝渠，因氟基蝕刻化學物之高效率的自由基(free radical)分離與所造成之高蝕刻速率。然而，氟基蝕刻實質上為等向性製程。因此，保護層322有助於在利用第二蝕刻劑進行蝕刻時實現非等向性，藉以保持高深寬比之深溝渠310。
在第3D圖中，順著深溝渠310之上覆蓋表面134、側壁116與下表面156設置介電襯154。在一些實施例中， 介電襯154包含氧化鉿且配置以作為電荷捕捉層，藉此減小光伏元件300中的暗電流。在一些實施例中，介電襯154之厚度的範圍為約0.01μm至約0.1μm。在一些實施例中，介電襯154的設置包含利用低溫氧化製程。
在第3E圖中，以填充材料118(例如氧化物、鎢)填充深溝渠310，以在形成於半導體基材104中之一對光敏像素312A與312B之間形成邊界。
在第3F圖中，上覆蓋表面134遭受平坦化製程(即化學機械研磨)，以移除過多之填充材料118，而形成深溝渠隔離結構112B。
第4圖係繪示光伏元件400之剖面圖，此光伏元件400包含功能層109設於半導體基材104之上半導體表面110上、以及覆蓋層108設於功能層109上。功能層109的製作係藉由依序設置抗反射層158[例如氧化鉿(HfO2)]於上半導體表面110、以及設置鈍化層160[例如氧化鉭(Ta2O5)]於抗反射層158上。覆蓋層108的製作係藉由設置氧化層162(例如二氧化矽)於功能層109上。
在此元件製作期間，第一蝕刻劑304蝕刻功能層109中的氧化鉿與氧化鉭，而形成包含鉭或鉿的汙染物402，汙染物402會在第一蝕刻期間經由深溝渠之上部側壁116而擴散至半導體基材104中。因此，將半導體基材104暴露於第二蝕刻劑308之前，先進行濕式清潔，以從凹陷之上部中移除汙染物402。於濕式清潔後，形成保護套122以防止功能層109受到第二蝕刻劑308的進一步蝕刻。
於保護套122形成後，進行第二蝕刻，以深化溝渠。接下來，順著深溝渠之下表面156與側壁116形成介電襯154(例如氧化鉿)，並設置晶種層166[例如氮化鈦(TiN)]於介電襯154上方。接著，利用鎢填充深溝渠之剩餘部分。
第5圖係繪示依照一些實施例的一種製作深溝渠隔離結構的方法500。
在方塊502中，形成功能層於半導體基材之上半導體表面上方。在一些實施例中，功能層包含氧化鉭(Ta2O5)鈍化層。在一些實施例中，功能層包含氧化物/氧化鉿抗反射層。
在方塊504中，形成覆蓋層於功能層之上方。在一些實施例中，覆蓋層包含氧化物，且配置以在深溝渠隔離結構形成後抵擋平坦化步驟(例如化學機械研磨)。
在方塊506中，將上半導體表面暴露於第一蝕刻劑，第一蝕刻劑在覆蓋層與功能層中形成延伸於上半導體表面下至第一深度的凹陷。在許多實施例中，第一蝕刻劑包含氟、氯或溴化氫基的蝕刻化學物。
在方塊508中，沿著凹陷之下表面與側壁形成保護層。保護層配置以在後續蝕刻步驟期間保護功能層之暴露側壁。在許多實施例中，保護層包含氧化物(例如二氧化矽)、氮化物(例如氮化矽)、或其組合。在一些實施例中，保護層之厚度範圍為約0.001μm至約0.01μm。
在方塊510中，將半導體基材暴露於第二蝕刻劑，第二蝕刻劑將凹陷進一步延伸至上半導體表面下第二深 度，以形成深溝渠。在許多實施例中，第二蝕刻劑包含氟基蝕刻化學物，用以實現高深寬比蝕刻外形。第二蝕刻劑移除保護層設於凹陷之下表面上的部分，並留下設於凹陷之側壁上且實質未受損之保護層的部分，以形成保護套來防止功能層的蝕刻。保護套防止汙染物因暴露於第二蝕刻劑而從功能層離開，因而可降低白像素(WP)效果。保護套亦在半導體基材暴露於第二蝕刻劑之前，先縮減凹陷寬度，如此保護套可將深溝渠窄化成具有在保護套邊緣之間量測的深溝渠寬度。深溝渠寬度的縮減可增加入射輻射被半導體基材吸收的量，因此可增加形成在此半導體基材中之光伏元件的量子效率。
因此，本揭露之一些實施例係有關於一種配置以提升光伏元件之效率與性能的深溝渠隔離結構。光伏元件包含功能層設於半導體基材之上表面、以及一對像素形成在半導體基材中，此對像素被深溝渠隔離結構所分開。深溝渠之側壁局部覆蓋有保護套，此保護套係在深溝渠蝕刻前，沿著功能層而形成。在蝕刻深溝渠時，保護套防止功能層的蝕刻，藉以防止汙染物滲入此對像素。保護套亦窄化深溝渠隔離結構之寬度，而可增加像素面積，進而可增進光伏元件之效率與性能。
一些實施例係有關於一種深溝渠隔離結構，其包含具有上半導體表面之半導體基材。功能層設於上半導體表面之上方，且覆蓋層設於功能層之上方。深溝渠穿設於覆蓋層與功能層並於上半導體表面下延伸至第一深度，此深 溝渠具有在深溝渠之相對側壁之間量測之深溝渠寬度。填充材料填充深溝渠，且保護套局部地沿著深溝渠之側壁而安排在填充材料與功能層之間。
另一些實施例係有關於一種光伏元件，其包含具有上半導體表面之半導體基材。功能層設於上半導體表面上方，且覆蓋層設於功能層上方。一對像素形成於半導體基材中，且配置以透過吸收入射輻射來產生電流。深溝渠具有在深溝渠之相對之側壁之間量測之深溝渠寬度，且配置來使此對像素彼此隔離，並穿設於覆蓋層中，且延伸至上半導體表面下第一深度。填充材料填充深溝渠，以及保護套局部地沿著深溝渠之側壁而安排在填充材料與功能層之間。
又一些實施例係有關於一種光伏元件之製作方法，包含形成功能層於半導體基材之上半導體表面上方。此方法更包含利用第一蝕刻劑形成凹陷於功能層中，其中凹陷具有第一深度，且經由凹陷暴露出半導體基材之一部分。此方法更包含形成保護層沿著凹陷之下表面與數個側壁。此方法更包含在設於側壁上之保護層防止功能層之蝕刻時，利用第二蝕刻劑，來將凹陷延伸至上半導體表面下第二深度，以形成深溝渠。
方法500已以一系列動作或情況來加以描述，將了解到的是，這些動作或情況所例示之安排不以限制意義來加以解讀。舉例而言，一些動作可能以不同順序發生、及/或與所例示的及/或在此描述之外的其他動作或情況同時 發生。此外，在此所描述之一或多個態樣或實施例可無需所有例示之動作來執行。再者，可以一或多個獨立動作及/或階段實行在此所描述之一或多個動作。
此外，在此可能會使用空間相對用語，例如「上方(above)」、「上(on)」、「向下(beneath)」、「下方(below)」、「較低(lower)」「在上面(above)」、「較高(upper)」等等，以方便說明如圖式所繪示之一元件或一特徵與另一(另一些)元件或特徵之關係。除了在圖式中所繪示之方向外，這些空間相對用詞意欲含括元件在使用或操作中的不同方位。設備可能以不同方式定位(旋轉90度或在其他方位上)，因此可利用同樣的方式來解釋在此所使用之空間相對描述符號。
上述已概述數個實施例的特徵，因此熟習此技藝者可更了解本揭露之態樣。熟悉此技藝者應了解到，其可輕易地利用本揭露做為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施例相同之目的及/或達到相同的優點。熟悉此技藝者也應了解到，這類對等架構並未脫離本揭露之精神和範圍，且熟悉此技藝者可在不脫離本揭露之精神和範圍下，進行各種之更動、取代與潤飾。
104‧‧‧半導體基材
104a‧‧‧上基材表面
108‧‧‧覆蓋層
109‧‧‧功能層
109a‧‧‧側壁
110‧‧‧上半導體表面
112A‧‧‧深溝渠隔離結構
114‧‧‧寬度
116a‧‧‧側壁
116b‧‧‧側壁
118‧‧‧填充材料
120‧‧‧第一深度
122‧‧‧保護套
168‧‧‧套寬
201‧‧‧深度
202‧‧‧深度
214A‧‧‧最大值
214B‧‧‧最小值

Claims (10)

  1. 一種深溝渠隔離結構，包含：一半導體基材，具有一上半導體表面；一功能層，設於該上半導體表面上方；一覆蓋層，設於該功能層上方；一深溝渠，具有在該深溝渠之相對之複數個側壁之間量測之一深溝渠寬度，且穿設於該覆蓋層與該功能層中，並延伸至該上半導體表面下一第一深度；一填充材料，位於該深溝渠中；以及一保護套，局部地沿著該深溝渠之該些側壁而安排在該填充材料與該功能層之間。
  2. 如請求項1所述之深溝渠隔離結構，其中該保護套沿著該些側壁而延伸至該上半導體表面下一第二深度，該第二深度小於該第一深度。
  3. 如請求項1所述之深溝渠隔離結構，更包含一介電襯形成在該深溝渠之一下表面與該些側壁上，且位於該填充材料與該保護套之間，以分開該填充材料與該半導體基材。
  4. 如請求項1所述之深溝渠隔離結構，其中該功能層包含：一氧化鉿(HfO2)層，配置來作為一抗反射塗層；以及一氧化鉭(Ta2O5)層，設於該氧化鉿層上方，且配置以鈍化該氧化鉿層之一上表面。
  5. 一種光伏元件，包含：一半導體基材，具有一上半導體表面；一功能層，設於該上半導體表面上方；一覆蓋層，設於該功能層上方；一對像素，形成於該半導體基材中，且配置以透過吸收入射輻射來產生電流；一深溝渠，具有在該深溝渠之相對之複數個側壁之間量測之一深溝渠寬度，且配置來使該對像素彼此隔離，並穿設於該覆蓋層中，且延伸至該上半導體表面下一第一深度；一填充材料，位於該深溝渠中；以及一保護套，局部地沿著該深溝渠之該些側壁而安排在該填充材料與該功能層之間。
  6. 如請求項5所述之光伏元件，其中該保護套沿著該些側壁而延伸至該上半導體表面下一第二深度，該第二深度小於該第一深度。
  7. 如請求項5所述之光伏元件，更包含一介電襯設於該深溝渠之一下表面與該些側壁上，且位於該填充材料與該保護套之間，以分開該填充材料與該半導體基材。
  8. 一種光伏元件之製作方法，包含：形成一功能層於一半導體基材之一上半導體表面上方；利用一第一蝕刻劑形成一凹陷於該功能層中，其中該凹陷具有一第一深度，且經由該凹陷暴露出該半導體基材之一部分； 形成一保護層沿著該凹陷之一下表面與複數個側壁；以及在設於該些側壁上之該保護層防止該功能層之蝕刻時，利用一第二蝕刻劑，來將該凹陷延伸至該上半導體表面下之一第二深度，以形成一深溝渠。
  9. 如請求項8所述之方法，其中在該半導體基材暴露於該第二蝕刻劑之前，設於該些側壁上之該保護層縮減該凹陷之一凹陷寬度，以使該深溝渠具有在該保護層之複數個邊緣之間量測之一深溝渠寬度。
  10. 如請求項8所述之方法，其中形成該功能層之步驟包含：設置一抗反射層於該半導體基材之該上半導體表面上方，該抗反射層包含氧化鉿(HfO2)；以及設置一鈍化層於該抗反射層上方，該鈍化層包含氧化鉭(Ta2O5)；該第一蝕刻劑蝕刻該抗反射層與該鈍化層，以在該半導體基材中形成包含鉭或鉿之複數個汙染物；以及在該半導體基材暴露於該第二蝕刻劑之前，進行一濕式清潔，以從該凹陷內移除該些汙染物。
TW103135384A 2014-06-25 2014-10-13 深溝渠隔離結構、光伏元件及其製作方法 TWI578556B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/314,193 US9653507B2 (en) 2014-06-25 2014-06-25 Deep trench isolation shrinkage method for enhanced device performance

Publications (2)

Publication Number Publication Date
TW201601334A true TW201601334A (zh) 2016-01-01
TWI578556B TWI578556B (zh) 2017-04-11

Family

ID=54931383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103135384A TWI578556B (zh) 2014-06-25 2014-10-13 深溝渠隔離結構、光伏元件及其製作方法

Country Status (2)

Country Link
US (3) US9653507B2 (zh)
TW (1) TWI578556B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108307095A (zh) * 2016-09-09 2018-07-20 豪威科技股份有限公司 具有单独遮光的相机的无盖板玻璃阵列相机
US10276563B2 (en) 2016-09-12 2019-04-30 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
TWI705561B (zh) * 2016-02-01 2020-09-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TWI711171B (zh) * 2018-11-30 2020-11-21 台灣積體電路製造股份有限公司 影像感測器及形成其的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570297B1 (en) * 2015-12-09 2017-02-14 International Business Machines Corporation Elimination of defects in long aspect ratio trapping trench structures
JP2017108062A (ja) 2015-12-11 2017-06-15 ソニー株式会社 固体撮像素子、撮像装置、および、固体撮像素子の製造方法
CN106981495B (zh) * 2016-01-15 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制作方法
US9659989B1 (en) * 2016-04-19 2017-05-23 Omnivision Technologies, Inc. Image sensor with semiconductor trench isolation
KR102589016B1 (ko) * 2016-08-25 2023-10-16 삼성전자주식회사 반도체 소자
US10243047B2 (en) * 2016-12-08 2019-03-26 Globalfoundries Inc. Active and passive components with deep trench isolation structures
US10825853B2 (en) * 2017-11-09 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor device with deep trench isolations and method for manufacturing the same
JP2019176089A (ja) * 2018-03-29 2019-10-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
KR102553314B1 (ko) * 2018-08-29 2023-07-10 삼성전자주식회사 이미지 센서
EP3828932B1 (en) * 2019-11-29 2022-09-07 Infineon Technologies Dresden GmbH & Co . KG Method for manufacturing a sensor device with a buried deep trench structure and sensor device
US11670661B2 (en) * 2019-12-20 2023-06-06 Samsung Electronics Co., Ltd. Image sensor and method of fabricating same
US11538836B2 (en) * 2020-08-13 2022-12-27 Omnivision Technologies, Inc. Cell deep trench isolation pyramid structures for CMOS image sensors
US11705490B2 (en) * 2021-02-08 2023-07-18 Applied Materials, Inc. Graded doping in power devices
US20230197826A1 (en) * 2021-12-21 2023-06-22 Christine RADLINGER Self-aligned gate endcap (sage) architectures with improved cap
US12532537B2 (en) * 2022-08-03 2026-01-20 Vanguard International Semiconductor Corporation Semiconductor device with a deep trench isolation structure and buried layers for reducing substrate leakage current and avoiding latch-up effect, and fabrication method thereof
CN115881750B (zh) * 2023-02-02 2023-05-23 合肥晶合集成电路股份有限公司 图像传感器及其制作方法
CN119545937B (zh) * 2023-08-25 2026-01-30 中芯国际集成电路制造(北京)有限公司 半导体器件、半导体器件的制备方法及电子装置
CN118553757B (zh) * 2024-07-29 2024-12-13 合肥晶合集成电路股份有限公司 图像传感器及其制备方法
US12317557B1 (en) 2024-10-08 2025-05-27 Globalfoundries Singapore Pte. Ltd. Structures with deep trench isolation regions for a high-voltage field-effect transistor

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4685198A (en) * 1985-07-25 1987-08-11 Matsushita Electric Industrial Co., Ltd. Method of manufacturing isolated semiconductor devices
JPH0779133B2 (ja) * 1986-06-12 1995-08-23 松下電器産業株式会社 半導体装置の製造方法
DE3809218C2 (de) * 1987-03-20 1994-09-01 Mitsubishi Electric Corp Halbleitereinrichtung mit einem Graben und Verfahren zum Herstellen einer solchen Halbleitereinrichtung
DE59205665D1 (de) * 1991-10-02 1996-04-18 Siemens Ag Verfahren zur Herstellung einer Grabenstruktur in einem Substrat
US5915192A (en) * 1997-09-12 1999-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming shallow trench isolation
KR100244300B1 (ko) * 1997-12-26 2000-03-02 김영환 반도체 소자의 격리영역 형성방법
US6214696B1 (en) * 1998-04-22 2001-04-10 Texas Instruments - Acer Incorporated Method of fabricating deep-shallow trench isolation
US6350657B1 (en) * 1998-08-03 2002-02-26 Stmicroelectronics S.R.L. Inexpensive method of manufacturing an SOI wafer
TW410423B (en) * 1998-10-21 2000-11-01 United Microelectronics Corp Manufacture method of shallow trench isolation
TW400614B (en) * 1998-11-06 2000-08-01 United Microelectronics Corp The manufacture method of Shallow Trench Isolation(STI)
US6140208A (en) * 1999-02-05 2000-10-31 International Business Machines Corporation Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications
US6165871A (en) * 1999-07-16 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Method of making low-leakage architecture for sub-0.18 μm salicided CMOS device
US6313008B1 (en) * 2001-01-25 2001-11-06 Chartered Semiconductor Manufacturing Inc. Method to form a balloon shaped STI using a micro machining technique to remove heavily doped silicon
US6723618B2 (en) * 2002-07-26 2004-04-20 Micron Technology, Inc. Methods of forming field isolation structures
US20040237997A1 (en) * 2003-05-27 2004-12-02 Applied Materials, Inc. ; Method for removal of residue from a substrate
US20060180885A1 (en) * 2005-02-14 2006-08-17 Omnivision Technologies, Inc. Image sensor using deep trench isolation
KR100670828B1 (ko) * 2005-12-12 2007-01-19 한국전자통신연구원 적외선 레이저 레이다의 영상 신호를 검출하기 위한 광검출기 및 그 제조방법
KR100809323B1 (ko) * 2006-01-31 2008-03-05 삼성전자주식회사 크로스토크가 감소하고 감도가 증가한 이미지 센서
KR100801053B1 (ko) * 2006-10-27 2008-02-04 삼성전자주식회사 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법
US7981303B2 (en) * 2007-09-20 2011-07-19 Micronic Mydata AB Method of manufacturing monocrystalline silicon micromirrors
US20090230488A1 (en) 2008-03-17 2009-09-17 Sony Corporation Low dark current image sensor
JP5418049B2 (ja) * 2009-08-03 2014-02-19 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
CN101996922B (zh) * 2009-08-13 2013-09-04 上海丽恒光微电子科技有限公司 Soi晶片及其形成方法
US8685831B2 (en) * 2010-10-28 2014-04-01 Texas Instruments Incorporated Trenches with reduced silicon loss
FR2977329B1 (fr) * 2011-07-01 2014-06-13 Essilor Int Article optique comprenant un revetement anti-reflets ayant des proprietes de resistance aux fissures sous contrainte mecanique amelioree
US8557649B2 (en) * 2011-10-21 2013-10-15 International Business Machines Corporation Method for controlling structure height
JP2014086538A (ja) * 2012-10-23 2014-05-12 Toshiba Corp 固体撮像装置の製造方法および固体撮像装置
US8962430B2 (en) * 2013-05-31 2015-02-24 Stmicroelectronics, Inc. Method for the formation of a protective dual liner for a shallow trench isolation structure
US9917003B2 (en) * 2013-06-28 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Trench liner passivation for dark current improvement
JP6303803B2 (ja) * 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
JP6465545B2 (ja) * 2013-09-27 2019-02-06 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
US9847364B2 (en) * 2014-08-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor devices and design and manufacturing methods thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705561B (zh) * 2016-02-01 2020-09-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
CN108307095A (zh) * 2016-09-09 2018-07-20 豪威科技股份有限公司 具有单独遮光的相机的无盖板玻璃阵列相机
CN108307095B (zh) * 2016-09-09 2020-08-07 豪威科技股份有限公司 具有单独遮光的相机的无盖板玻璃阵列相机
US10276563B2 (en) 2016-09-12 2019-04-30 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
TWI711171B (zh) * 2018-11-30 2020-11-21 台灣積體電路製造股份有限公司 影像感測器及形成其的方法

Also Published As

Publication number Publication date
US10325956B2 (en) 2019-06-18
US20150380447A1 (en) 2015-12-31
US9653507B2 (en) 2017-05-16
US20190259804A1 (en) 2019-08-22
TWI578556B (zh) 2017-04-11
US20170243915A1 (en) 2017-08-24
US10964746B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
TWI578556B (zh) 深溝渠隔離結構、光伏元件及其製作方法
US11374046B2 (en) Semiconductor structure and method of manufacturing the same
CN109427832B (zh) 影像感应器集成芯片
TWI591810B (zh) 互補式金氧半影像感測器及其形成方法
US9899436B1 (en) Image sensor and related fabrication method
JP4718532B2 (ja) 半導体装置の製造方法及びイメージセンサ装置
CN108615739B (zh) 形成图像传感器装置的方法
US9484376B2 (en) Semiconductor isolation structure and manufacturing method thereof
CN109728010B (zh) 集成芯片及其形成方法
TWI645555B (zh) 影像感測裝置及其製造方法
US9647022B2 (en) Multi-layer structure for high aspect ratio etch
US8698217B2 (en) Metal shield structures in backside illumination image sensor chips
TW201914045A (zh) 包括畫素單元的光感測器裝置
CN101436605A (zh) 图像传感器及其制造方法
CN106129073B (zh) 高介电常数介电层形成方法、图像传感器器件及其制造方法
US20250366249A1 (en) Semiconductor devices and methods of fabricatimg the same
TWI406429B (zh) 半導體裝置及製造半導體裝置的方法
CN107403787B (zh) 金属隔离栅的形成方法
US10014424B2 (en) Reduced junction area barrier-based photodetector
US9202829B2 (en) Light sensors with infrared photocurrent suppression
KR20110077409A (ko) 이미지 센서 및 그 제조 방법
US20220320155A1 (en) Semiconductor structure and method of manufacturing the same
US12543395B2 (en) Semiconductor structure and method of manufacturing the same
KR20070096555A (ko) 소자 분리 영역 형성 방법 및 이를 이용한 이미지 소자형성 방법
US20150084152A1 (en) Photodiode