[go: up one dir, main page]

TW201528337A - 由選擇性及保形性磊晶的結合的用於互補金屬氧化物半導體的圖案化矽基板上的非矽裝置異質層 - Google Patents

由選擇性及保形性磊晶的結合的用於互補金屬氧化物半導體的圖案化矽基板上的非矽裝置異質層 Download PDF

Info

Publication number
TW201528337A
TW201528337A TW103133279A TW103133279A TW201528337A TW 201528337 A TW201528337 A TW 201528337A TW 103133279 A TW103133279 A TW 103133279A TW 103133279 A TW103133279 A TW 103133279A TW 201528337 A TW201528337 A TW 201528337A
Authority
TW
Taiwan
Prior art keywords
fin
layer
epitaxial
top surface
conformal
Prior art date
Application number
TW103133279A
Other languages
English (en)
Other versions
TWI564938B (zh
Inventor
尼堤 高爾
羅伯特 喬
傑克 卡瓦萊羅斯
班傑明 朱功
馬修 梅茲
尼洛依 穆可吉
南西 薛力格
吉伯特 狄威
威利 瑞奇曼第
馬可 拉多撒福傑維克
凡 雷
拉維 皮拉瑞斯提
山薩塔克 達斯古塔
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201528337A publication Critical patent/TW201528337A/zh
Application granted granted Critical
Publication of TWI564938B publication Critical patent/TWI564938B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10P14/3211—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/795—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in lateral device isolation regions, e.g. STI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H10P14/3411—
    • H10P14/3421—
    • H10P14/3458—
    • H10P14/271—
    • H10P14/276—
    • H10P14/2905—
    • H10P14/3218—
    • H10P14/3221—
    • H10P14/3248—
    • H10P14/3418—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

單一鰭或一對共整合n型及p型單晶電子裝置鰭在淺凹槽隔離(STI)區之間形成之一個或一對凹槽底部從基板表面磊晶地生長。圖案化鰭並蝕刻STI區以形成鰭之高度，於STI區之蝕刻頂表面之上延伸。鰭高度可為其寬度之1.5倍。以一個或多個保形性磊晶材料磊晶地被覆暴露之側壁表面及每一鰭之頂表面以於鰭上形成裝置層。在生長鰭之前，可從基板表面生長圍包緩衝磊晶材料；及於圍包層之上形成之STI凹槽中生長鰭。該等鰭之形成減少材料介面晶格不匹配之缺陷。

Description

由選擇性及保形性磊晶的結合的用於互補金屬氧化物半導體的圖案化矽基板上的非矽裝置異質層
電路裝置及基於電路裝置之鰭的製造及結構。
增加基板上電路裝置之性能及產量(例如半導體(例如矽)基板上之積體電路(IC)電晶體、電阻器、電容器等)典型地為該些裝置之設計、製造、及作業期間考量的主要因子。例如，在諸如互補金屬氧化物半導體(CMOS)中使用之金屬氧化物半導體(MOS)電晶體裝置的設計及製造或形成期間，通常需要增加N型MOS裝置(n-MOS)通道中電子之運動，及增加P型MOS裝置(p-MOS)通道中正帶電電洞之運動。然而，性能及運動藉用以形成MOS之材料層間產生之晶格不匹配及缺陷而減緩。
對若干CMOS實施而言，如同矽上III-V及 IV材料磊晶生長之晶格不匹配材料的共整合是一大挑戰。目前對於單一矽基板上共整合n-及p-MOS材料磊晶生長的技藝解決方案並無論述。此外，在目前應用中，因材料中嚴重晶格不匹配，當新穎材料(例如III-V及IV型(例如鍺))在矽材料基板上生長時，產生結晶缺陷。
101‧‧‧基板
102、132、142、522、622、632、662、1222、1232、1322‧‧‧材料
103、116、117、118、155、165、216、217、218、555、655、675、1255、1265、1403‧‧‧頂表面
104‧‧‧STI材料
105、106、1206、1405、1406‧‧‧凹槽
107、108、110、207、208、1407、1408、1410‧‧‧STI區
112、113、114、115、156、162、166、168、170、172、 266、267、270、271、1267、1271、1412、1413、1414、1415‧‧‧側壁
122‧‧‧第一材料層
130‧‧‧第二材料層
140‧‧‧第三材料層
145、146、945、1046、1645、1745、1746‧‧‧磊晶區
160、860、960、1160、1162‧‧‧遮罩
245、1145、1146、1845、1846、1864‧‧‧鰭
521、621、631、1221、1231‧‧‧保形性磊晶「被覆」
566、570、666、670、676、680、1266、1270‧‧‧側壁表面
1212、1214‧‧‧STI材料表面
2000‧‧‧程序
2004、2006、2008、2010、2012、2014、2016、2018‧‧‧方塊
2100‧‧‧運算裝置
2102‧‧‧電路板
2104‧‧‧處理器
2106‧‧‧通訊晶片
H1、H2、H3、HF‧‧‧高度
L、L1‧‧‧長度
T1、T2、T3、T4、T5‧‧‧保形厚度
W1、W2‧‧‧寬度
圖1為於基板之頂表面上形成淺凹槽隔離(STI)材料層後，一部分半導體基板基底之示意截面圖。
圖2顯示形成STI區及STI區間之凹槽後，圖1之半導體基板。
圖3顯示於STI區間之凹槽中形成磊晶材料後，圖1之半導體基板。
圖4顯示圖案化於凹槽中形成之磊晶材料後，及蝕刻STI區以從鰭層之高度形成電子裝置鰭，於STI區之蝕刻頂表面之上延伸後，圖1之半導體基板。
圖5顯示形成從電子裝置鰭之側壁表面及頂表面生長之第一保形性磊晶「被覆」材料之第一保形厚度後，圖1之半導體基板。
圖6A顯示形成從第一保形厚度之側壁表面及頂表面生長之第二及第三保形性磊晶「被覆」材料之第二及第三保形厚度後，圖1之半導體基板。
圖6B為圖6A之範例之示意頂部透視截面 圖，具有通道材料之一部分總長度上形成之裝置閘極緩衝材料；裝置閘極緩衝材料上形成之閘極電介質材料或閘極電極材料；以及通道材料之二部分總長度上形成之(二接面區之)接面區材料。
圖6C為圖6A之範例之示意頂部透視截面圖，具有裝置通道材料；裝置通道材料之一部分總長度上形成之閘極電介質材料或閘極電極材料；以及通道材料之二其他部分總長度上形成之(二接面區之)接面區材料。
圖7顯示形成STI區及STI區間之二凹槽後，圖1之半導體基板。
圖8顯示形成第二凹槽中材料上之遮罩，及形成第一凹槽中第二磊晶材料後，圖1之半導體基板。
圖9顯示拋光及圖案化第一凹槽中所形成之磊晶材料，從第二凹槽上移除遮罩，於第一凹槽上形成遮罩，及於第二凹槽中形成第二及第三磊晶材料後，圖1之半導體基板。
圖10顯示拋光第二凹槽中磊晶材料及移除第一凹槽上之遮罩以形成第二凹槽中之磊晶區後，圖1之半導體基板。
圖11顯示圖案化凹槽中所形成之磊晶材料後，及蝕刻STI區以從鰭層之高度形成電子裝置鰭，於STI區之蝕刻頂表面之上延伸後，圖1之半導體基板。
圖12顯示形成從電子裝置鰭之側壁表面及頂表面生長之保形性磊晶「被覆」材料之保形厚度後，圖1 之半導體基板。
圖13為於基板頂表面上形成磊晶材料層，及磊晶材料頂表面上形成STI材料層後，一部分半導體基板基底之示意截面圖。
圖14顯示形成STI區間之凹槽後，圖13之半導體基板。
圖15顯示形成第二凹槽中之材料上之遮罩，及形成第一凹槽中之第二磊晶材料後，圖13之半導體基板。
圖16顯示拋光及圖案化第一凹槽中所形成之磊晶材料，從第二凹槽上移除遮罩，於第一凹槽上形成遮罩，及於第二凹槽中形成第二及第三磊晶材料後，圖13之半導體基板。
圖17顯示拋光第二凹槽中磊晶材料及移除第一凹槽上之遮罩以形成第二凹槽中之磊晶區後，圖13之半導體基板。
圖18顯示圖案化凹槽中所形成之磊晶材料後，及蝕刻STI區以從鰭層之高度形成電子裝置鰭，於STI區之蝕刻頂表面之上延伸後，圖13之半導體基板。
圖19顯示形成從電子裝置鰭之側壁表面及頂表面生長之保形性磊晶「被覆」材料之保形厚度後，圖13之半導體基板。
圖20為於STI區之間形成之凹槽中磊晶地生長鰭，及圖案化以形成鰭層之高度後，磊晶地被覆單晶電 子裝置鰭之側壁表面及頂表面上之第一保形性磊晶材料之第一保形厚度的範例程序。
圖21描繪依據一實施之運算裝置。
【發明內容與實施方式】
當某些材料(例如III-V及IV型(例如鍺(Ge))原子元素材料)在矽材料基板(例如單晶矽)上磊晶地生長時，材料中嚴重晶格不匹配可產生缺陷。在若干狀況下，材料可於淺凹槽隔離(STI)區間之凹槽中，從基板表面磊晶地生長。生長可圖案化及蝕刻以形成其中或其上可形成裝置之材料的「鰭」。因而，在從生長圖案化及蝕刻鰭之後，缺陷可存在於其中或其上可形成裝置之材料的「鰭」中。若該些缺陷傳播遍及凹槽，便可導致於從凹槽之上延伸之磊晶生長形成之裝置層上建立之裝置中的產量及變化問題。此傳播可存在於從凹槽之上延伸之磊晶生長圖案化及蝕刻之鰭中所形成之「鰭」裝置中。該等鰭裝置可包括從半導體(例如矽)基板或其他材料生長或於其之上延伸之「鰭」之側壁中或上形成之鰭積體電路(IC)電晶體、電阻器、電容器等。該等裝置可包括鰭金屬氧化物半導體(MOS)電晶體裝置，諸如基於N型(例如經摻雜而具有電子電荷載體)MOS裝置(n-MOS)通道中電子之運動及P型(例如經摻雜而具有電洞電荷載體)MOS裝置(p-MOS)通道中正帶電電洞之運動而用於互補金屬氧化物半導體(CMOS)中者。
文中實施例描述提供解決方案來處理僅以鰭之一方向捕捉缺陷(沿寬度W，諸如圖2-6中所示)。解決方案可包括使用鰭之高度(H)大於寬度(W)之高寬比捕捉觀念的程序。然而，此方案遺留大量缺陷，朝鰭之長方向的裝置層傳播。依據實施例，藉由使凹槽之高度(H)大於凹槽之寬度(W)及長度(L)，使得比例H/W>=1.5及H/L>=1.5，而沿形成凹槽之STI的側壁(例如沿W及長度L方向)捕捉缺陷，可避免該等缺陷。此比例(例如高寬比捕捉或「ART」)可提供最小H/W比例限制，而將許多缺陷封鎖於凹槽內所形成之緩衝層內。因而，文中所描述之程序可避免因層界面中晶格不匹配之鰭中的結晶缺陷。例如，凹槽中之缺陷(例如結晶缺陷)可未延伸進入或未存在於磊晶區(例如區之上裝置材料)中。因而，從可提供電子裝置材料(例如井及/或通道)之材料形成鰭，其中可形成基於無缺陷鰭之裝置。
依據若干實施例，可使用下列生長鰭FET井及通道材料或層：(1)圍包緩衝層生長，(2)凹槽中生長，及(3)環繞Si鰭之被覆層生長。當考量該些之每一者時，請注意途徑(1)不允許p-及n-共整合，並需生長厚緩衝層以減少裝置層中之缺陷。而且，途徑(2)允許CMOS整合，然而需要極深窄凹槽以容納將於凹槽內生長之所有緩衝及裝置層(例如詳上述ART)。其次，若Si鰭及被覆層間存在嚴重晶格不匹配，則途徑(3)不允許厚或多層被覆層環繞Si鰭生長。
結果，文中所描述之若干實施例包括凹槽中緩衝層之生長，接著生長裝置層做為「被覆」。該途徑協助緩和其他鰭FET及鰭FET形成程序(諸如上述)中出現之問題。若干建議之實施例藉由結合選擇性及保形性(例如「被覆」)磊晶而將非Si裝置異質層整合於CMOS之圖案化Si上。凹槽中生長多緩衝層使得凹槽中之頂層具有等同於通道層之晶格常數。頂ART層可為通道層或通道層下方之高帶隙緩衝。下一STI可向下凹陷以於頂層中形成鰭。一或多被覆層接著可環繞鰭生長而產生其上之後沉積高k電介質/金屬閘極之閘極層，或形成組合通道及閘極層被覆。在另一實施例中，可於閘極被覆層上生長深度摻雜磊晶材料以減少源極/汲極區之電阻。
此外，藉由整合超大型積體電路(VLSI)相容鰭結構與選擇性磊晶生長及其上製造裝置，文中描述之實施例提供從相同基板形成p及n型磊晶電子裝置鰭之更有效率及可靠之程序。該整合可包括於具有界定凹槽之第一寬度及第一高度之STI側壁之複數淺凹槽隔離(STI)區之間形成之凹槽的底部從基板表面磊晶地生長鰭磊晶材料之鰭層。凹槽高度可為其寬度的至少1.5倍。接著，可圖案化鰭層之頂表面並可蝕刻STI區而於複數STI區之蝕刻頂表面之上延伸(例如「暴露」裝置井或閘極層)從鰭層之高度形成電子裝置鰭。接著，從電子裝置鰭之側壁表面及頂表面生長第一保形性磊晶「被覆」材料之第一保形厚度。可從第一被覆材料及/或電子裝置鰭之側壁表面及 頂表面生長保形性磊晶「被覆」材料之其餘保形厚度。
在若干狀況下，凹槽中或暴露鰭之磊晶生長可為或包括凹槽中之緩衝層，接著為裝置層之生長，諸如環繞鰭之表面之被覆層之生長，以形成「三閘極」裝置。接著可於鰭側壁及頂表面上形成電晶體裝置。
在若干狀況下，二鰭係形成於鄰近凹槽中並以該等被覆材料被覆。在若干狀況下，在生長鰭層之前，可從基板表面生長圍包緩衝磊晶材料，並於圍包層之上形成之STI凹槽中生長鰭層。該等鰭之形成減少來自材料介面晶格不匹配之缺陷。
文中所描述之實施例允許CMOS之p及n共整合。此外，排除(或減少)鰭及被覆層間之晶格不匹配允許生長多被覆層而未製造缺陷。第三，實施例減少裝置層於凹槽中生長之前，製造深凹槽以捕捉緩衝層內所有錯位之迫切需求。
因而，文中描述之實施例提供用於(1)CMOS實施之相同矽表面上(及如文中提及之某些長度L、寬度W、及高度H需求內)n-及p-MOS之共整合(例如形成n-及p-MOS之磊晶凹槽材料或區)；(2)大量減少傳播至n-及p-端電子裝置鰭之裝置層的缺陷；(3)沿(例如長度L)及垂直於(例如寬度W)電子裝置鰭(垂直或高度)方向捕捉缺陷，因而諸如藉由允許從鰭材料之側壁及頂表面生長單一或多個裝置或閘極層，而最小化達到作用裝置層或裝置鰭之缺陷密度(例如提供結晶缺陷之 雙向高寬比(例如選擇性「包覆」)捕捉)。在若干狀況下，可利用建議之異積體解決方案以製造任何裝置架構，諸如三閘極、奈米線、奈米帶等。
圖1為於基板之頂表面上形成STI材料層後，一部分半導體基板基底之示意截面圖。圖1顯示具有頂表面103之材料102的半導體基板或基底101。基板101可包括以矽、多晶矽、單晶矽沉積或從其生長，或用於形成諸如矽晶圓之矽基底或基板的各式其他適合技術予以形成。例如，依據實施例，可藉由生長具有100埃及1000埃間之純矽厚度的單晶矽基板基底材料而形成基板101。另一方面，藉由各式適當矽或矽合金材料102之充分化學蒸氣沉積(CVD)形成具有之一及三微米間之厚度的材料層，諸如藉由CVD形成二微米厚度，可形成基板101。亦認為基板101可為鬆弛、非鬆弛、漸變、及/或非漸變矽合金材料102。於表面103，材料102可為鬆弛材料(例如具有非應變晶格)。材料102可為單晶矽材料。基板101可以矽製造並具有具(100)結晶導向材料(例如依據米勒指數)之頂表面103。基板101可為「誤切」基板。
圖1亦顯示形成或生長於基板101之頂表面103上的淺凹槽隔離(STI)材料104層。STI材料104可以氧化物或氮化物或其結合形成。STI材料104可以SiC或如本技藝中已知之另一材料形成。STI材料104可由原子層沉積(ALD)或化學蒸氣沉積(CVD)形成。STI材 料104通常經由等離子體增強化學沉積(PECVD)沉積。在若干狀況下，如本技藝中所知，於形成STI材料104之程序(例如PECVD)期間，可使用任何各式氧先質、矽烷先質、或同屬先質。在若干狀況下，藉由於400℃下使用TEOS+O2+RF之程序可形成STI材料104。
在若干狀況下，材料104之底部表面可具有與材料102相同之(100)結晶方向(例如在表面103)。在若干狀況下，材料104之底部表面可具有與材料102相同之結晶晶格尺寸(例如在表面103)。材料104相對於其與表面103之界面(例如其中其化學或原子黏合至表面以下)可為鬆弛材料(例如具有非應變晶格)。
圖2顯示形成STI區及STI區間之凹槽後，圖1之半導體基板。圖2顯示STI區107及108及表面103之間界定之凹槽105。如本技藝中所知，可藉由圖案化及蝕刻形成區107及108。此可包括形成STI材料104之圍包層，接著圖案化及蝕刻材料104以形成STI區107及108。在若干狀況下，圖案化及蝕刻材料104以形成STI區包括使用抗蝕劑或抗蝕劑下之硬遮罩進行圖案化材料。在若干狀況1、2、或3下，抗蝕劑層可用於圖案化材料。在若干狀況下，圖案化及蝕刻材料104以形成STI區包括在10-100毫托壓力及室溫下使用O2或O2/Ar等離子體蝕刻。該等圖案化及蝕刻亦可包括在10-100毫托壓力及室溫下以氟碳化物(例如CF4及/或C4F8)、O2及 Ar蝕刻包括STI材料之氧化物。
STI區107具有側壁113及頂表面117。STI區108具有側壁115及頂表面116。側壁113及115可為垂直於(例如直角相對於)水平平面表面103及水平平面表面117及116之垂直平面。側壁可包含或為STI材料104。STI區107及108可具有介於100及1000奈米(nm)間之寬度。
凹槽105可由區107及108之側壁界定。更具體地，圖2顯示凹槽105具有區107之側壁113的側面、區108之側壁115的側面、頂表面103之底部、及鄰近(例如緊鄰)頂表面117或116之頂部，或由它們界定。凹槽105可包括暴露於凹槽底部之材料102之表面103，諸如結晶材料之平面或平坦表面。在若干狀況下，每一凹槽105係由其他STI區的其餘側壁界定，諸如具有類似於側壁113及115之側壁的正面及背面STI，及類似於表面117或116之頂表面，但界定凹槽105之長度L。
凹槽105可具有由區107之側壁113及區108之側壁115之側面間之水平距離界定的寬度W1。寬度W1可為10及100奈米(nm)間之寬度。在若干狀況下，W1約為25nm。
凹槽105可具有由頂表面103及頂表面117或116間之垂直距離界定的高度H1。高度H1可為30及300奈米(nm)間之高度。在若干狀況下，H1約為75nm。凹槽之H1可大於凹槽之W1，使得比例H1/W1>= 1.5。在若干狀況下，比例H1/W1=1.5。在若干狀況下，比例H1/W1>=2.0。
凹槽105可具有長度L1，界定為進入頁面並沿側壁113或側壁115之長度。長度L1可為介於10及100奈米(nm)間之長度。在若干狀況下，L1約為25nm。在若干狀況下，L1等於(或概相同於)W1。凹槽之H1可大於凹槽之L1，使得比例H1/L1>=1.5。在若干狀況下，比例H1/L1=1.5。在若干狀況下，比例H1/L1>=2.0。依據若干實施例，W1可介於10及15奈米(nm)之間且H1可為350奈米(nm)。L1可選地等於W1。
圖2顯示STI區107及108及表面103間界定之凹槽105。然而，考量更多類似凹槽及區可存在於基板101上(諸如至少數百或數十萬)。
圖3顯示於STI區間之凹槽中形成磊晶材料後，圖1之半導體基板。圖3顯示從凹槽105中之表面103磊晶地生長之第一材料層122。材料122可從基板表面103之結晶表面103磊晶地生長。材料122可藉由使用原子層磊晶(ALE)、化學蒸氣沉積(CVD)、金屬有機化學蒸氣沉積(MOCVD)或金屬有機蒸氣相位磊晶(MOVPE)之磊晶生長(例如異質磊晶生長)形成，並可僅從凹槽中之「晶種」頂表面103生長，而未從STI側壁或STI頂表面生長。在若干狀況下，材料122可藉由使用分子束磊晶(MBE)或遷移增強磊晶(MEE)之磊晶生長(例如異質磊晶)形成。類似生長溫度、氣體流量壓力 等生長沉積的選擇可界定磊晶生長之選擇性。在若干狀況下，材料122之生長係藉由挑選或使用預定生長溫度範圍、氣體流量壓力範圍等而從表面103選擇性生長，如同已知材料122係從表面103之材料生長，而非從STI側壁或頂表面之材料上生長或開始。
材料122可為結晶材料之第一層，具有從表面103之高度H2，其小於H1。材料122可具有底部表面，其具有從表面103生長之(100)結晶導向材料，及具有側表面，其具有沿或鄰近側壁113及115之(110)結晶導向材料。在若干實施例中，接近或沿形成凹槽之STI之側壁113及115的材料122中可存在結晶缺陷。在若干實施例中，因包括仍保留在凹槽105中之源自STI側壁113或115之堆積缺陷的缺陷，材料122中可存在結晶缺陷。
材料122可具有頂表面，其具有(100)結晶方向(米勒指數)。材料122之頂表面可拋光或蝕刻而形成具有(100)結晶指數之平坦表面。材料122可具有側壁113及115間之寬度W2。W2可小於或等於W1。在若干狀況下，寬度差異可因材料122中之結晶缺陷。材料122可具有長度L1。
材料122可具有由頂表面103及材料122之頂表面間之垂直距離界定之高度H2。高度H2可為介於50-150奈米(nm)間之高度。在若干狀況下，H2約為70nm。
材料122之底部表面可具有與材料102相同之(100)結晶方向(例如在表面103)。在若干狀況下，材料122之底部表面可具有與材料102相同之結晶晶格尺寸(例如在表面103)。相對於與表面103之界面，材料122可為鬆弛材料(例如具有非應變晶格)。在若干狀況下，相對於基板(例如表面103)，材料122為鬆弛層(部份或完全)。
圖3顯示從材料122之頂表面磊晶地生長之第二材料層132。材料132可藉由磊晶生長(例如異質磊晶生長)而從材料122之結晶頂表面磊晶地生長，並類似於從表面103生長材料122之描述，可僅從凹槽頂部以下之材料122的「晶種」頂表面生長，而未從側壁或STI頂表面生長。
材料132可為結晶材料之第二層，具有由頂表面103及材料132之頂表面間之垂直距離界定之高度H3。高度H3可小於H1。材料132可具有底部表面，其具有從材料122生長之(100)結晶導向材料，及具有側表面，其具有沿或鄰近側壁113及115之(110)結晶導向材料。在若干實施例中，接近或沿形成凹槽之STI之側壁的材料132中可存在結晶缺陷。材料132可具有頂表面，其具有(100)結晶方向(米勒指數)。材料132之頂表面可拋光或蝕刻而形成具有(100)結晶指數之平坦表面。
材料132可具有凹槽105中之側壁113及115 間之寬度W1。材料132可具有長度L1。
高度H3可為介於10-400奈米(nm)間之高度。在若干狀況下，H3約為200或300nm。依據若干實施例，材料122之頂部及材料132之頂部間之高度差異可為200奈米(nm)。
材料132之底部表面可具有與材料122相同之(100)結晶方向(例如在其頂表面)。在若干狀況下，材料132之底部表面可具有與材料122相同之結晶晶格尺寸(例如在其頂表面)。相對於與材料122之界面(例如在其頂表面)，材料132可為鬆弛材料(例如具有非應變晶格)。在若干狀況下，相對於材料122(例如材料122之頂表面)，材料132為鬆弛層(大部份或完全)。
圖3顯示從材料132之頂表面磊晶地生長之第三材料層142。材料142可生長至表面103以上之高度H1。在若干狀況下，材料142具有高度H1-H3。
在若干狀況下，材料142可為「裝置」層，如本技藝中所知，諸如於其上或其中形成迂曲裝置之層。因而，從材料142形成之鰭可提供電子裝置材料(例如井及/或通道)，其中可形成基於無缺陷鰭之裝置。該等裝置可包括文中所描述之裝置。在若干狀況下，材料142可為「緩衝」層，如本技藝中所知，諸如於其上或上方形成「裝置」層之層。材料142可用以從於STI區107及108之蝕刻頂表面之上延伸之鰭層之材料142之暴露高度(例 如「暴露」裝置井或閘極層)形成電子裝置鰭(例如詳圖4)。
在若干實施例中，材料122或132為可選的且未形成於凹槽中，諸如材料142係形成於層132而非層122上，或材料142係形成於層122而非層132上。在若干實施例中，僅形成材料122、132或142。在若干實施例中，如以上所描述，凹槽中之材料122、132及/或142係指單一區、層或材料。
材料142可從材料132之結晶頂表面磊晶地生長。材料142可藉由磊晶生長(例如異質磊晶生長)而從材料132之結晶頂表面磊晶地生長，並類似於從表面103生長材料122之描述，可僅從凹槽頂部以下之材料132的「晶種」頂表面生長，而未從側壁或STI頂表面生長。
材料142可為結晶材料之第三層，具有或延伸至由頂表面103及材料142之頂表面間之垂直距離界定之高度H1。依據實施例，生長或形成材料142可包括從具有界定凹槽之第一寬度W1及第一高度H1之STI側壁113及115之淺凹槽隔離(STI)區107及108間形成之凹槽105底部之基板表面103磊晶地生長鰭磊晶材料(例如材料142)之「鰭層」。
材料142可具有底部表面，其具有從材料132生長之(100)結晶導向材料，及具有側表面，其具有沿平行於側壁113及115之方向之(110)結晶導向材料。 在若干實施例中，接近或沿未延伸進入或至材料142頂部(例如未延伸進入高度H3以上之高度H1)之STI之側壁的材料122或132中可存在結晶缺陷。
材料142可具有頂表面，其具有(100)結晶方向(米勒指數)。材料142可具有延伸跨越或超越STI區107及108之凹槽及頂表面116及117的水平寬度。材料142可具有長度L1。
在若干狀況下，當材料142為多疊層時，高度H1可為介於50及300奈米(nm)間之高度。在若干狀況下，當材料142為單一層時，高度H1可為介於20及300奈米(nm)間之高度。在若干狀況下，H1約為50nm。依據若干實施例，材料132之頂部及材料142之頂部間之高度差異可為50、100、或200奈米(nm)。
材料142之底部表面可具有與材料132相同之(100)結晶方向(例如在其頂表面)。在若干狀況下，材料142之底部表面可具有與材料132相同之結晶晶格尺寸(例如在其頂表面)。相對於與材料132之界面(例如在其頂表面)，材料142可為鬆弛材料(例如具有非應變晶格)。在若干狀況下，材料142具有與材料122之底部或表面103之底部相同之晶格常數。在若干狀況下，相對於材料132(例如材料132之頂表面)，材料142為晶格匹配。在若干狀況下，相對於材料132(例如材料132之頂表面)，材料142為完全應變。應變可為拉伸或壓縮應變，適於增加載子移動性。
在若干實施例中，圖3亦可顯示材料142經拋光或平面化至表面103以上之高度H1。材料142之頂表面可經拋光而形成平坦表面，具有材料142之頂表面155之高度H1或以上之(100)結晶指數。頂表面155可具有與頂表面116及117相同高度及平坦。在若干狀況下，在拋光後或拋光之結果，凹槽105中之材料122、132及142可描述為磊晶區145。可以本技藝中所知之化學、物理或機械拋光實施拋光或平面化磊晶材料142，以形成材料142之頂部平面155。
磊晶區145可具有W1、L1、及H1。在若干狀況下，材料122、132及142可描述為「磊晶區」；或磊晶層或材料之「疊層」(例如在拋光至高度H1後)。在若干實施例中，凹槽中之材料122、132及142可描述為單一「磊晶區」(例如單一區145)；或磊晶層或材料之單一「疊層」(例如在拋光至高度H1後)。在若干實施例中，材料122或132為可選的且未形成於凹槽中，諸如材料142係形成於層132而非層122上，或材料142係形成於層122而非層132上。在若干實施例中，僅形成材料122、132或142。在若干實施例中，如以上所描述，凹槽中之材料122、132及/或142稱為單一區、層或材料。
依據若干實施例，W1可介於10及15奈米(nm)之間；H1可為350奈米(nm)；H2可為70奈米(nm)；材料122之頂部及材料132之頂部間之高度差 異可為200奈米(nm)；及材料132之頂部(例如高度H3)及材料142之頂部(例如高度H1)或磊晶區145間之高度差異可為50奈米(nm)。而且，L1可等於W1。
圖4顯示圖案化於凹槽中形成之磊晶材料後，及蝕刻STI區以從鰭層(例如材料142)之高度形成電子裝置鰭，於STI區之蝕刻頂表面之上延伸後，圖1之半導體基板。圖4顯示形成於磊晶區145之頂表面155上之圖案或遮罩160。在若干狀況下，遮罩160具有寬度W1及表面155以上之高度。遮罩160可具有長度L1。在若干狀況下，遮罩160係僅由光抗蝕劑，或光抗蝕劑/氧化物組合，或光抗蝕劑/氮化物組合形成。
遮罩160可具有側壁113及115之上或鄰近之側壁166及170。在若干狀況下，內側壁166及170可為平行於並與平坦側壁113及115對齊(例如正上方)之平面。遮罩160亦可具有表面116及117上之內側壁166及170。諸如側壁113及115之描述，側壁166及170可為平行於平坦側壁113及115並在其上方之平面。
依據實施例，材料142可圖案化(例如由遮罩160保護)，且STI區107及108可經蝕刻而從於STI區之蝕刻頂表面216及217之上延伸之鰭層的高度HF形成電子裝置鰭245。在若干狀況下，鰭或裝置材料142之頂表面155係以遮罩160圖案化，接著蝕刻STI區108及107之頂表面116及117以移除STI區108及107之厚度(例如高度HF)，形成具有於複數蝕刻STI區208及 207之蝕刻頂表面216及217之上延伸之鰭層(例如材料142)之高度HF的電子裝置鰭245。該等蝕刻可使用「定時」蝕刻，諸如已知時段之蝕刻以移除STI區之高度HF；或可使用已知實施該等蝕刻之另一程序。鰭245可為或包括於蝕刻STI區208及207之上延伸或配置高度HF之「暴露」裝置井或閘極層。
鰭245可為磊晶地生長層或鰭，具有於表面216及217之上延伸高度HF之垂直側壁266及270的第一磊晶材料(例如變成P或N型材料)。鰭245具有側壁266及270，其可為平行於並與平坦側壁166及170對齊(例如正下方)之平面。在若干狀況下，側壁266及270可為平行於並在平坦側壁113及115之上的平面。在蝕刻之後及從該些表面生長物質(諸如生長裝置通道或閘極緩衝層)之前，鰭之側壁及頂表面可視為「暴露」。
在若干狀況下，STI區107及108相對於遮罩160而選擇性蝕刻以形成鰭245。可藉由溼式或乾式蝕刻來蝕刻區107及108以移除不受遮罩160保護或在其下之材料104。蝕刻區107及108可包括以上所描述蝕刻材料104以形成STI區107及108。在若干狀況下，可使用(HF之)溼式蝕刻或乾式蝕刻來蝕刻區107及108，以僅移除或移除不多於區107及108之材料的高度HF。在若干狀況下，STI區108及107為同步蝕刻，諸如施加同步效果或移除STI區108及107之材料的處理期間。
鰭245可具有寬度W1，高度H3以上之高度 HF，及長度L1。在若干狀況下，鰭245之寬度W1、高度HF及長度L1等於區145之寬度W1、高度H1-H3、及長度L1。在若干狀況下，高度HF可小於H1-H3，諸如因(1)蝕刻小於STI區108及107之高度HF，及/或(2)在形成遮罩160之前，拋光材料142至小於高度H1。在若干狀況下，鰭245之高度HF及長度L1與區145相等，但寬度及長度小於區145，因蝕刻移除了若干鰭寬度及長度。在若干狀況下，鰭245可由遮罩160移除後之暴露頂表面155、磊晶區145之側壁270及266界定。
在若干狀況下，高度HF可為介於25及100奈米(nm)間之高度。在若干狀況下，高度HF可為介於30及70奈米(nm)間之高度。在若干狀況下，HF可約為50nm。
圖5顯示形成從電子裝置鰭之側壁表面及頂表面生長之第一保形性磊晶「被覆」材料之第一保形厚度後，圖1之半導體基板。圖5顯示移除遮罩160以暴露頂表面155後，圖4之鰭245，以及從電子裝置鰭245之側壁表面266及270及頂表面155生長磊晶材料522之保形性磊晶「被覆」521之保形厚度T1。
遮罩160可藉由乾式蝕刻程序蝕刻，其移除遮罩160之垂直厚度。在若干狀況下，蝕刻可為異向性蝕刻。在若干狀況下，蝕刻可為消減蝕刻，諸如除材料142、207及208之其他材料外，蝕刻掉遮罩160。在若干 狀況下，蝕刻可使用氯或另一酸性乾化學。在若干狀況下，遮罩160係使用(例如HF之)溼式蝕刻或乾式蝕刻而選擇性蝕刻，以移除全部遮罩160。
在若干實施例中，材料522係從側壁表面266及270生長而形成或生長為「被覆」層或材料以形成側壁表面566及570；及從頂表面155生長以形成頂表面555。材料522(例如側壁表面566及570)可不從表面216及217生長但可與其接觸。
在若干狀況下，「被覆」材料(例如材料522)可僅從所欲單晶材料(例如在此情況下為材料142)「選擇性」生長，而非其他多晶、電介質、氧化物、氮化物或非結晶暴露材料(例如非所欲或單晶材料)。在若干狀況下，「被覆」材料(例如材料522)可藉由在非所欲之材料上掩蔽或形成氧化物層以具有從其形成或生長之「被覆」材料，而僅從所欲單晶材料(例如在此情況下為材料142)「選擇性」生長。
依據若干實施例，材料522可藉由使用原子層磊晶(ALE)、化學蒸氣沉積(CVD)、金屬有機化學蒸氣沉積(MOCVD)或金屬有機蒸氣相位磊晶(MOVPE)之磊晶生長(例如異質磊晶生長)形成，並可僅從材料142之「晶種」側壁及頂表面生長。在若干狀況下，材料522可藉由使用分子束磊晶(MBE)或遷移增強磊晶(MEE)之磊晶生長(例如異質磊晶)形成，並可僅從材料142之「晶種」側壁及頂表面生長。材料522可 為從材料142之單晶表面生長而磊晶地生長之結晶材料。
材料522可形成於材料142之上或與其接觸。材料522可形成為鰭245上之保形厚度(例如增加頂表面上之「高度」及側壁上之「寬度」的厚度)。保形厚度T1可介於1及10奈米(nm)之間。在若干狀況下，保形厚度T1約為2nm。在若干狀況下，保形厚度T1約為5nm。依據若干實施例，形成材料522包括沿、跨越、接觸或針對電子裝置鰭245之側壁表面及頂表面而磊晶地被覆或生長材料522。
材料522可具有等於(W1+2(T1))之寬度、等於(HF+T1)之高度、及長度L1。在若干狀況下，材料522可由暴露之頂表面555、磊晶區之側壁566及570界定。在若干狀況下，側壁566及570可為平行於並與平坦側壁266及270對齊(例如直接鄰近或較厚度T1寬)之平面。
在若干狀況下，材料522可具有L1之長度，諸如其中材料142為裝置緩衝材料，及材料522為形成於緩衝材料之全部總長度上之通道材料。在此情況下，材料142之側壁及頂表面於材料522被覆至材料142上之期間可不被掩蔽或圖案化。
在若干狀況下，材料522可具有小於L1之長度，諸如其中材料142為裝置通道材料，及材料522為形成於通道材料142之僅部分(或二部分)總長度上之閘極緩衝材料或(一或二接面區之)接面區材料。若材料522 為閘極緩衝材料，則可從閘極緩衝材料被覆閘極電介質或電極材料或形成於閘極緩衝材料之上。
在此情況下，於材料522被覆至材料142上之期間，可遮罩或圖案化沿一長度(或二長度)材料142之材料142的側壁及頂表面，使得僅沿通道材料142之所欲部分(或二部分)總長度被覆材料522。
在若干狀況下，材料522為閘極緩衝材料，其藉由具有材料142及522間(例如其中材料522係從材料142生長)之界面之減少的斷鍵，而協助避免通道材料142及形成於材料522上之高K閘極電介質材料間之缺陷(例如對三閘極裝置而言)。
在若干狀況下，材料522為閘極緩衝材料，且介於2及3nm間之保形厚度的高K閘極電介質或電極材料諸如藉由文中所描述或另一程序之被覆而形成於材料522之上(例如對三閘極裝置而言)。在若干狀況下，高K閘極電介質或電極材料為或包括鉭、SiO、HfO、及/或AlO。
在若干狀況下，材料522為閘極緩衝材料，且介於10及30nm間之保形厚度的高K閘極電介質及閘極電極材料諸如藉由文中所描述或另一程序之被覆而形成於閘極電介質材料之上(例如對三閘極裝置而言)。在若干狀況下，閘極電極材料為或包括氮化鈦及/或氮化鉭。
圖6A顯示形成從第一保形厚度之側壁表面及頂表面生長之第二及第三保形性磊晶「被覆」材料之第二 及第三保形厚度後，圖1之半導體基板。圖6B為圖6A之範例之示意頂部透視截面圖，諸如其中材料522為通道材料142之一部分總長度上形成之裝置閘極緩衝材料；材料622為材料522上形成之閘極電介質材料或閘極電極材料；以及材料632為通道材料142之二部分總長度上形成之(二接面區之)接面區材料。圖6C為圖6A之範例之示意頂部透視截面圖，諸如其中材料522為裝置通道材料；材料622為材料522之一部分總長度上形成之閘極電介質材料或閘極電極材料；以及材料632為通道材料522之二其他部分總長度上形成之(二接面區之)接面區材料。
圖6A-C顯示在從側壁表面566及570及從電子裝置鰭245上之頂表面555生長磊晶材料622之保形性磊晶「被覆」621之保形厚度T2後，圖5之材料522的保形厚度521。在若干實施例中，從側壁表面566及570形成或生長材料622以形成側壁表面666及670；並從頂表面555形成或生長材料622以形成頂表面655。材料622(例如側壁表面666及670)可不從表面216及217生長，但可與其接觸。在若干狀況下，類似於材料522為「被覆」材料從材料142「選擇性」生長之以上描述，材料622為「被覆」材料從材料522「選擇性」生長。
依據若干實施例，可藉由使用ALE、CVD、MOCVD、MOVPE、MBE、或MEE之磊晶生長(例如異質磊晶生長)形成材料622，並可僅從材料522之「晶 種」側壁及頂表面生長。材料622可為磊晶地生長之結晶材料，從材料522之單晶表面生長。
材料622可形成於材料522之上或與其接觸。材料622可於材料522之上形成至保形厚度T2。保形厚度T2可介於1及10奈米(nm)之間。在若干狀況下，保形厚度T2約為2nm。在若干狀況下，保形厚度T2約為5nm。
材料622可具有等於(W1+2(T1)+2(T2))之寬度、等於(HF+T1+T2)之高度、及長度L1。在若干狀況下，材料622可由暴露之頂表面655、磊晶區之側壁666及670界定。在若干狀況下，側壁666及670可為平行於並與平坦側壁566及570對齊(例如直接鄰近並較厚度T2寬)之平面。
在若干狀況下，材料622可具有小於L1之長度，諸如其中材料522為裝置閘極緩衝材料，及材料622為形成於通道材料142之僅部分總長度上之閘極電介質材料或閘極電極(例如詳圖6B)。若材料622為閘極緩衝材料，則可從閘極緩衝材料被覆閘極電介質或電極材料或形成於閘極緩衝材料之上。
在若干狀況下，材料622可具有小於L1之長度，諸如其中材料522為裝置通道材料，且材料622為閘極電介質材料(例如詳圖6C)、形成於通道材料522之僅部分(或二部分)總長度上之閘極電極材料或(一或二接面區之)接面區材料。
在若干狀況下，於材料622被覆至材料522上之期間，可遮罩或圖案化沿一長度(或二長度)材料522之材料522的側壁及頂表面，使得僅沿通道材料522之所欲部分(或二部分)總長度被覆材料522。
圖6A-C顯示生長磊晶材料632之保形性磊晶「被覆」631的保形厚度T3，其係從：(1)側壁表面266及270，及從電子裝置鰭245上之材料142的頂表面555(例如詳圖6B)；或(2)側壁表面566及570，及從電子裝置鰭245上之材料522的頂表面555(例如詳圖6C)。在若干實施例中，係從材料142或522之側壁表面形成或生長材料632以形成側壁表面676及680；及從材料142或522之頂表面形成或生長材料632以形成頂表面675。材料632(例如側壁表面676及680)可不從表面216及217生長但可與其接觸。在若干狀況下，類似於材料522為「被覆」材料從材料142「選擇性」生長之以上描述，材料632為「被覆」材料從材料142或522「選擇性」生長。
依據若干實施例，可藉由使用ALE、CVD、MOCVD、MOVPE、MBE、或MEE之磊晶生長(例如異質磊晶生長)形成材料632，並可僅從材料142或522之「晶種」側壁及頂表面生長。材料632可為磊晶地生長之結晶材料，從材料142或522之單晶表面生長。
材料632可形成於材料142或522上或與其接觸，但不碰觸或接觸材料622。材料632可於材料142 或522之上形成至保形厚度T3。保形厚度T3可介於5及20奈米(nm)之間。在若干狀況下，保形厚度T3約為10nm。在若干狀況下，保形厚度T3約為15nm。
材料632可具有等於(W1+2(T1)+2(T2)+2(T3))之寬度、等於(HF+T1+T2+T3)之高度、及長度L1。在若干狀況下，材料632可由暴露之頂表面655、磊晶區之側壁666及670界定。在若干狀況下，側壁676及680可為平行於並與平坦側壁566及570對齊(例如直接鄰近並較厚度T3寬)之平面。
在若干狀況下，諸如圖6B中所示，材料632可具有小於L1之長度，諸如其中材料522為閘極緩衝材料，形成於通道材料142之僅部分總長度上，材料622為閘極電介質材料或閘極電極材料形成之材料522，及材料632為形成於通道材料142之僅部分(或二部分)總長度上之(二接面區之)接面區材料。在此情況下，於材料632被覆至材料142上之期間，可遮罩或圖案化沿二長度材料142之材料142的側壁及頂表面，使得僅沿通道材料142之所欲部分(或二部分)總長度被覆材料142。
在若干狀況下，諸如圖6C中所示，材料632可具有小於L1之長度，諸如其中材料522為裝置通道材料，及材料632為形成於通道材料522之僅部分(或二部分)總長度上之閘極電介質材料、閘極電極材料或(一或二接面區之)接面區材料。
在此情況下，於材料632被覆至材料522上 之期間，可遮罩或圖案化沿一長度(或二長度)材料522之材料522的側壁及頂表面，使得僅沿通道材料522之所欲部分(或二部分)總長度被覆材料522。
依據若干實施例，材料622可為形成於通道材料522之僅部分總長度上之閘極電介質材料或閘極電極材料；且材料632代表形成於通道材料522之二其他部分總長度之接面區材料的二區段(例如源極及汲極)(例如詳圖6C)。
在此情況下，材料522之側壁及頂表面可圖案化以被覆材料622至材料522上，接著於材料632被覆至材料522上之期間，材料622隨後可圖案化(例如詳圖6C)。對若干實施例而言，可理解的是此順序可相反。
依據第一組示範實施例，材料122為「緩衝」材料，具有從(例如Si之表面103)生長之材料122之晶格常數及從材料122生長之材料(例如從層122生長或形成於其上之材料132)之晶格常數間之晶格常數。在若干實施例中，層122為單一層，同時在其他實施例中，層122為多層。在若干狀況下，層122為漸變緩衝層，具有從表面103之百分之零增加至其頂表面之百分之30的Ge濃度。在若干狀況下，層122為選擇性生長之磊晶層。
在若干狀況下，材料122為InP材料層(例如百分之50的In及百分之50的P)，諸如針對從鰭245形成之N型裝置而言；或為SiGe材料層(例如百分之70 的Si及百分之30的Ge)，諸如針對從鰭245形成之P型裝置而言。
在若干狀況下，層122為選擇性生長之磊晶層，其僅從凹槽中之部分表面103生長，而非從凹槽中形成之STI材料或表面生長。在若干狀況下，層122代表個別選擇性生長之磊晶層，其係從二鄰近凹槽中之部分表面103生長，而非從凹槽中形成之STI材料或表面生長，諸如以下針對圖6-12所描述。在若干狀況下，層122為從STI材料以下及二不同凹槽之全部表面103生長的圍包(例如非選擇性)磊晶層，諸如以下針對圖13-19所描述。
在若干狀況下，材料132為鬆弛「緩衝」材料，具有與從材料132生長之材料(例如從層132生長或形成於其上之材料142)之晶格常數相同或接近的晶格常數。在若干實施例中，層132為單一層，同時在其他實施例中，層132為多層。在若干狀況下，層132為漸變緩衝層，具有從其底部至其頂表面增加之濃度。在若干狀況下，層132為本技藝中所知之ART磊晶緩衝層。在若干狀況下，層132為選擇性生長之磊晶層。在若干狀況下，材料132為InAlAs材料層(例如百分之52的In，百分之48的Al)，諸如針對從鰭245形成之N型裝置而言；或為SiGe材料層(例如百分之30的Si，及百分之70的Ge)，諸如針對從鰭245形成之P型裝置而言。在若干狀況下，InAlAs材料層為百分之70的In及百分之30的 Al；或InxAl1-xAs，其中x=0.7；或70%In及30% Al，針對III族側，及100%As，其係V族材料。
依據若干實施例，材料132及142為相同材料。在該等狀況下，材料132及142可為相同生長程序期間或時間生長之相同材料。在若干該等狀況下，材料142為形成被覆材料之裝置材料或層的緩衝材料(例如材料522為通道材料)。在若干狀況下，層142為藉由ART凹槽105中生長層122、132及142之ART避免而無結晶缺陷。
依據若干實施例，材料132及142為不同材料。在該等狀況下，材料132及142可為不同生長程序期間或不同時間生長之不同材料。在該些狀況下，材料142可為裝置材料或層(例如材料142為通道材料)。依據若干實施例，材料142可為通道材料或層，諸如針對具有沿側壁之通道傳導電荷及材料142之頂部材料的三閘極裝置而言；及材料522可為閘極區或層(例如閘極電介質及閘極電極)，諸如針對具有偏壓沿側壁之傳導電荷之閘極及材料142之頂部材料的三閘極裝置而言。在若干狀況下，材料142為Ge、InGaAs或InAs材料之單一層。
在若干狀況下，材料142為InGaAs材料之通道層(例如百分之70的InAs及百分之30的GaAs；或70% In及30% Ga針對III族側，及100%As，其係V族材料；或InxGa1-xAs，其中x=0.53)，及材料522為形成於層522之部分長度上之閘極電介質層的InP被覆閘極 緩衝材料，諸如針對從鰭245形成之N型裝置而言。在若干狀況下，材料142為Ge裝置材料之通道層，及材料522為形成於層522之一部分長度上之閘極電介質層的Si被覆閘極緩衝材料，諸如針對從鰭245形成之P型裝置而言。在若干狀況下，層142為藉由ART凹槽105中生長層122、132及142之ART避免而無結晶缺陷。在若干狀況下，材料142可為其上被覆裝置材料或層之另一緩衝材料(例如通道材料522)。在該些狀況下，材料142可於表面216及217以下延伸，諸如其中H3小於圖中所示，且HF於表面216及217以下延伸。
在若干狀況下，材料122為SiGe材料層(例如百分之70的Si，及百分之30的Ge)，諸如「緩衝」材料；材料132為SiGe材料層(例如百分之30的Si，及百分之70的Ge)，諸如鬆弛「緩衝」材料；及層142為以下任一項之材料142之總長度上之通道層，(1)InP材料層(例如百分之50的In，及百分之50的P)，或(2)InAlAs材料層(例如百分之50的In，百分之25的Al及百分之25的As)，諸如針對從鰭245形成之N型裝置而言。在若干狀況下，InAlAs層為百分之70的InAs及百分之30的AlAs；或InxAl1-xAs，其中x=0.7；或III族側之70% In及30% Al，及100%As，其係V族材料。
依據若干實施例，材料622係生長於材料522上，及材料632係生長於材料522。在該等狀況下，材料142可為緩衝材料；材料522可為通道材料或層，諸如針 對具有沿側壁之通道傳導電荷及材料522之頂部材料的三閘極裝置而言；材料622可為閘極區或層(例如閘極電介質及閘極電極)，諸如針對具有偏壓沿側壁之部分長度之傳導電荷之閘極及材料522之頂部材料的三閘極裝置而言；及材料632可為或包括材料522上或與其接觸之二接面區或層，諸如針對具有在或跨越沿側壁之不同部分長度L1之個別源極及汲極區及材料522之頂部材料的三閘極裝置而言。
依據若干實施例，材料622係生長於材料522上，但材料632並非生長於材料622上。在該等狀況下，材料142可為緩衝材料；材料522可為通道材料或層，諸如針對具有沿側壁之通道傳導電荷及材料522之頂部材料的三閘極裝置而言；及材料622可為(1)閘極區或層(例如閘極電介質及閘極電極)，諸如針對具有偏壓沿側壁之部分長度之傳導電荷之閘極及材料522之頂部材料的三閘極裝置而言，或(2)材料522上或與其接觸之二接面區或層，諸如針對具有在或跨越沿側壁之不同部分長度L1之個別源極及汲極區及材料522之頂部材料的三閘極裝置而言。
在若干狀況下，材料522為摻雜N型InGaAs通道材料(例如百分之70的InAs及百分之30的GaAs；或III族側之70% In及30% Ga，及100%As，其係V族材料；或InxGa1-xAs其中x=0.53)之被覆層；材料622為被覆於鰭245上之材料522形成之N型通道上之InP被 覆材料(例如百分之50的In，及百分之50的P)的閘極電介質或電極；及材料632代表InGaAs材料(例如百分之70的InAs及百分之30的GaAs；或III族側之70% In及30% Ga，及100%As，其係V族材料；或InxGa1-xAs，其中x=0.53)之二接面區，如從通道材料142生長之被覆材料。
在若干狀況下，材料522為摻雜P型Ge通道材料之被覆層；及材料622為被覆於鰭245上之材料522形成之P型通道上之Si被覆材料的閘極電介質或電極。此外，在若干狀況下，材料632代表鈦及/或鋁為主之接面材料的二接面區，如從通道材料142生長之被覆材料。
依據第二組示範實施例，材料122為單一「緩衝」材料層，具有表面103及材料132之晶格常數間之晶格常數。在該些狀況下，層122為選擇性生長之磊晶層，其係從凹槽105中之部分表面103生長，但非從形成凹槽之STI材料或表面生長。
在該些狀況下，材料122為InP材料層(例如百分之50的In，及百分之50的P)，諸如針對鰭245中之材料142形成之N型通道而言。在該些狀況下，材料132為鬆弛「緩衝」材料，具有與材料142相同或接近之晶格常數。在該些狀況下，材料132為InAlAs材料層(例如百分之50的In、百分之25的Al及百分之25的As)，諸如針對鰭245中之材料142形成之N型通道而言。在若干狀況下，InAlAs層為百分之70的InAs及百分 之30的AlAs；或InxAl1-xAs，其中x=0.7；或III族側之70% In及30% Al，及100%As，其係V族材料。
在該些狀況下，材料142為具有沿側壁之通道傳導電荷及材料142之頂部材料之三閘極裝置的通道材料或層；及材料522為具有偏壓沿側壁之傳導電荷之閘極及材料142之頂部材料之三閘極裝置的閘極區或層(例如閘極電介質及閘極電極)。在該些狀況下，材料142為摻雜N型InGaAs通道材料層(百分之70的InGa及百分之30的GaAs；或III族側之70% In及30% Ga，及100%As，其係V族材料；或InxGa1-xAs，其中x=0.53)。在該些狀況下，材料522為從鰭245中之材料142形成之N型通道之部分長度生長之InP被覆材料(例如百分之50的In，及百分之50的P)的閘極緩衝層，其上可形成閘極電介質層，諸如針對從鰭245或其上形成之N型裝置而言。
依據第三組示範實施例，材料122為單一「緩衝」材料層，具有表面103及材料132之晶格常數間之晶格常數。在該些狀況下，層122為選擇性生長之磊晶層，其係從凹槽105中之部分表面103生長，但非從形成凹槽之STI材料或表面生長。在該些狀況下，材料122為SiGe材料層(例如百分之70的Si，及百分之30的Ge)，諸如針對鰭245中之材料142形成之P型通道而言。在該些狀況下，材料132為鬆弛「緩衝」材料，具有與材料142相同或接近之晶格常數。在該些狀況下，材料 132為SiGe材料層(例如百分之30的Si，及百分之70的Ge)，諸如針對鰭245中之材料142形成之P型通道而言。
在該些狀況下，材料142為具有沿側壁之通道傳導電荷及材料142之頂部材料之三閘極裝置的通道材料或層；及材料522為閘極區或層(例如閘極電介質及閘極電極)，諸如針對具有偏壓沿側壁之傳導電荷之閘極及材料142之頂部材料之三閘極裝置而言。在該些狀況下，材料142為摻雜P型Ge通道材料層。在該些狀況下，材料522為從鰭245中之材料142形成之P型通道之部分長度生長之Si被覆材料的閘極緩衝層，其上可形成閘極電介質層，諸如針對從鰭245或其上形成之P型裝置而言。
依據第四組示範實施例，材料122為單一「緩衝」材料層，具有表面103及材料132之晶格常數間之晶格常數。在該些狀況下，層122為選擇性生長之磊晶層，其係從凹槽105中之部分表面103生長，但非從形成凹槽之STI材料或表面生長。在該些狀況下，材料122為InP材料層(例如百分之50的In，及百分之50的P)，諸如針對鰭245中之材料522形成之N型通道而言。
在該些狀況下，材料132及142為相同材料(例如材料132/142)。在該些狀況下，材料132/142為鬆弛「緩衝」材料，具有與鰭245上被覆之材料522相同或接近之晶格常數。在該些狀況下，材料132/142為InAlAs材料層(例如百分之50的In、百分之25的Al及 百分之25的As)，諸如針對鰭245上被覆之材料522形成之N型通道而言。在若干狀況下，InAlAs層為百分之70的InAs及百分之30的AlAs；或InxAl1-xAs，其中x=0.7；或III族側之70% In及30% Al，及100%As，其係V族材料。
在該等狀況下，材料522為通道材料或層，諸如針對具有沿側壁之通道傳導電荷及材料522之頂部材料之三閘極裝置而言；材料622為閘極區或層(例如閘極電介質及閘極電極)，諸如針對具有偏壓沿側壁之傳導電荷之閘極及材料522之頂部材料之三閘極裝置而言；及材料632包括材料522上與其接觸之接面區或層，諸如針對具有在或跨越沿側壁之不同部分長度L1之個別源極及汲極區及材料522之頂部材料的三閘極裝置而言。在該些狀況下，材料522為摻雜N型InGaAs通道材料(例如百分之70的InAs及百分之30的GaAs；或III族側之70% In及30% Ga，及100%As，其係V族材料；或InxGa1-xAs，其中x=0.53)之被覆層。
在該些狀況下，材料622為鰭245上被覆之材料522形成之N型通道上之InP被覆材料(例如百分之50的In，及百分之50的P)的閘極電介質或電極。在該些狀況下，材料632代表InGaAs材料(例如百分之70的InAs及百分之30的GaAs；或III族側之70% In及30% Ga，及100%As，其係V族材料；或InxGa1-xAs，其中x=0.53)之二接面區，如從通道材料142生長之被覆材 料。
依據第五組示範實施例，材料122為單一「緩衝」材料層，具有表面103及材料132之晶格常數間之晶格常數。在該些狀況下，層122為選擇性生長之磊晶層，從凹槽105中之部分表面103生長，而非從形成凹槽之STI材料或表面生長。在該些狀況下，材料122為SiGe材料層(例如百分之70的Si，及百分之30的Ge)，諸如針對鰭245中之材料522形成之P型通道而言。
在該些狀況下，材料132及142為相同材料(例如材料132/142)。在該些狀況下，材料132/142為鬆弛「緩衝」材料，具有與鰭245上被覆之材料522相同或接近之晶格常數。在該些狀況下，材料132/142為SiGe材料層(例如百分之30的Si，及百分之70的Ge)，諸如針對鰭245上被覆之材料522形成之P型通道而言。
在該等狀況下，材料622生長於材料522上，但材料632並非生長於材料622上。在該等狀況下，材料142為緩衝材料；材料522為通道材料或層，諸如針對具有沿側壁之通道傳導電荷及材料522之頂部材料的三閘極裝置而言；及材料622可為閘極區或層(例如閘極電介質及閘極電極)，諸如針對具有偏壓沿側壁之傳導電荷之閘極及材料522之頂部材料的三閘極裝置而言。
在該些狀況下，材料522為摻雜P型Ge通道材料之被覆層。在該些狀況下，材料622為鰭245上被覆 之材料522形成之P型通道上之Si被覆材料之閘極電介質或電極。
依據第六組示範實施例，材料122為單一「緩衝」材料層，具有表面103及材料132之晶格常數間之晶格常數。在該些狀況下，層122為選擇性生長之磊晶層，其係從凹槽105中之部分表面103生長，但非從形成凹槽之STI材料或表面生長。在該些狀況下，材料122為SiGe材料層(例如百分之70的Si，及百分之30的Ge)，諸如針對鰭245上被覆之材料522形成之N型通道而言。
在該些狀況下，材料132為鬆弛「緩衝」材料，具有與材料522相同或接近之晶格常數。在該些狀況下，材料132為SiGe材料層(例如百分之30的Si，及百分之70的Ge)，諸如針對鰭245上被覆之材料522形成之N型通道而言。
在該些狀況下，材料142可為其上被覆裝置材料或層之另一緩衝材料(例如通道材料522)。在該些狀況下，材料142可於表面216及217以下延伸，諸如其中H3小於圖中所示，且HF於表面216及217以下延伸。
在該些狀況下，層142為以下任一項，(1)InP材料層(例如百分之50的In，及百分之50的P)，或(2)InAlAs材料層(例如百分之50的In、百分之25的Al及百分之25的As)，諸如針對鰭245上被覆之材 料522形成之N型通道而言。在若干狀況下，InAlAs層為百分之70的InAs及百分之30的AlAs；或InxAl1-xAs，其中x=0.7；或III族側之70% In及30% Al，及100%As，其係V族材料。
在該等狀況下，材料522為通道材料或層，諸如針對具有沿側壁之通道傳導電荷及材料522之頂部材料的三閘極裝置而言；材料622為閘極區或層(例如閘極電介質及閘極電極)，諸如針對具有偏壓沿側壁之傳導電荷之閘極及材料522之頂部材料的三閘極裝置而言；及材料632包括材料522上或與其接觸之接面區或層，諸如針對具有在或跨越沿側壁之不同部分長度L1之個別源極及汲極區及材料522之頂部材料的三閘極裝置而言。
在該些狀況下，材料522為摻雜N型InGaAs通道材料之被覆層(例如百分之70的InAs及百分之30的GaAs；或III族側之70% In及30% Ga，及100%As，其係V族材料；或InxGa1-xAs，其中x=0.53)。在該些狀況下，材料622為鰭245上被覆之材料522形成之N型通道上之InP被覆材料(例如百分之50的In，及百分之50的P)的閘極電介質或電極。在該些狀況下，材料632代表InGaAs材料(例如百分之70的InAs及百分之30的GaAs；或III族側之70% In及30% Ga，及100%As，其係V族材料；或InxGa1-xAs，其中x=0.53)之二接面區，如從通道材料142生長之被覆材料。
圖7顯示形成STI區及STI區間之二凹槽 後，圖1之半導體基板。圖7顯示STI區107、108及110及表面103間界定之凹槽105及106。可如以上形成區107、108及凹槽105之描述形成區110及凹槽106。凹槽105及106可為鄰近凹槽，其彼此相鄰而無其他裝置鰭形成於凹槽105及106間之區108中。
STI區108具有側壁112及115，及具有頂表面116。STI區110具有側壁114及頂表面118。側壁112及114可為垂直於(例如直角相對於)水平平面表面103及水平平面表面116及118之垂直平面。側壁可包含或為STI材料104。STI區108及110可具有由其側壁間之水平距離界定之寬度W1。STI區108可具有由區107之側壁115及區108之側壁112之側面間之水平距離界定之寬度W1。STI區110可具有由頂表面103及頂表面118間之垂直距離界定之高度H1。STI區110可具有長度L1，界定為進入頁面並沿側壁114之長度。
凹槽106可由區108及110之側壁界定。更具體地，圖7顯示凹槽106，由下列界定或具有區108之側壁112的側面、區110之側壁114的側面、頂表面103之底部、及鄰近頂表面116或118之頂部(例如開口或角隅)。凹槽106可包括於凹槽底部暴露之材料102的表面103，諸如結晶材料之平坦或平面化表面。在若干狀況下，凹槽106係由其他STI區之其餘側壁界定，具有類似於側壁112及114之側壁的前及後STI，及類似於表面117或118之頂表面，但界定凹槽106之長度L。
凹槽106可具有由區108之側壁112及區110之側壁114之側面間之水平距離界定的寬度W1。在若干狀況下，W1為磊晶區中所形成之鰭之間距的三倍，諸如鰭1145及1146之中點間之水平間距，或鰭1845及1846之中點間之水平間距的三倍(例如詳圖11及18)。凹槽106可具有由頂表面103及頂表面117或118間之垂直距離界定之高度H1。
凹槽106可具有長度L1，界定為進入頁面並沿側壁112或114之長度。在若干狀況下，L1為鰭上所形成之電晶體裝置之閘極之間距的二倍，諸如鰭1145及1146或鰭1845及1846上所形成之電晶體裝置之閘極間之間距的二倍(例如詳圖11及18)。
圖7顯示STI區107、108及110及表面103間界定之凹槽105及106。然而，可預期的是基板101上可存在更多類似凹槽及STI區(諸如至少數百或數十萬)。圖7顯示形成STI區及STI區間之凹槽中之磊晶材料122後，圖1之半導體基板。圖3顯示從凹槽105及106中之表面103磊晶地生長之第一材料層122。相對於STI材料表面112、114、116及118，材料122可從凹槽106中之基板表面103之結晶表面磊晶地生長，類似於以上針對分別相對於STI材料表面113、115、117及116生長凹槽105中之材料122的描述。
圖8顯示形成凹槽106中材料122上之遮罩，及形成凹槽105中第二磊晶材料142後，圖1之半導 體基板。圖8顯示凹槽106中之材料122之頂表面、凹槽106之側壁表面、及至少部分頂表面116及118上所形成之圖案或遮罩860。在若干狀況下，遮罩860具有跨越頂表面116及118並大於W1之寬度，及表面103以上並大於H1之高度。遮罩860可具有長度L1。在若干狀況下，遮罩860係僅由光抗蝕劑，或光抗蝕劑/氧化物組合，或光抗蝕劑/氮化物組合形成。遮罩860可具有頂表面116及118之上之側壁，並可具有平面化頂表面。遮罩860可密封凹槽106，使得在形成遮罩860後，凹槽105中所生長或沉積之材料不進入凹槽106。
圖8顯示從材料122之頂表面磊晶地生長之第二材料層142。材料142可從材料122之結晶頂表面磊晶地生長。材料142可為「裝置」層，如本技藝中所知，諸如於其上或其中形成迂曲裝置之層。該等裝置可包括文中所描述之裝置。
材料142可藉由磊晶生長(例如異質磊晶)而從材料122形成，類似於以上針對從材料132生長材料142之描述。材料142可相對於STI材料表面113、115、116及117而從凹槽105中之材料132之結晶表面磊晶地生長，類似於以上圖3之描述。材料142可生長至表面103之上大於H1之高度。
材料142之底部表面可具有與材料122相同之(100)結晶方向(例如在其頂表面)。在若干狀況下，材料142之底部表面可具有與材料122相同結晶晶格 尺寸(例如在其頂表面)。相對於與材料122之界面(例如在其頂表面)，材料142可為鬆弛材料(例如具有非應變晶格)。在若干狀況下，材料142具有與表面103之底部相同晶格常數。在若干狀況下，材料142為相對於材料122之頂表面之匹配晶格。在若干狀況下，相對於材料122之頂表面，材料142為完全應變。應變可為拉伸或壓縮應變，適於增加載子移動性。
圖9顯示拋光及圖案化凹槽105中所形成之磊晶材料142，移除遮罩860，形成遮罩960，及於凹槽106中形成第二及第三磊晶材料後，圖1之半導體基板。在若干實施例中，圖9亦可顯示經拋光或平面化為表面103以上之高度H1的材料142。在若干狀況下，拋光之材料142具有高度H1-H2。依據若干實施例，材料122之頂部及拋光之材料142之頂部間之高度差異可為100、200、或300奈米(nm)。在若干實施例中，如以上所描述，凹槽中之材料122及/或拋光之材料142係指單一區、層或材料。材料142之頂表面可拋光以形成在材料142之頂表面155之高度H1或以上之具有(100)結晶指數的平坦表面，諸如圖4之描述。在若干狀況下，在拋光後或拋光之結果，凹槽105中之材料142可描述為磊晶區145。
圖9亦顯示移除遮罩860後之磊晶區945以暴露頂表面155。遮罩860可藉由乾式蝕刻程序蝕刻，其移除遮罩860之垂直厚度，如移除遮罩160之描述。在若 干狀況下，藉由材料142以上拋光至高度H1而移除遮罩860。
在拋光材料142後，圖9顯示凹槽105中拋光之材料142之頂表面及至少部分頂表面116及117上形成之圖案或遮罩960。在若干狀況下，遮罩960具有跨越頂表面116及117大於W1之寬度，及表面103以上大於H1之高度。遮罩960可具有長度L1。在若干狀況下，類似於形成遮罩860而形成遮罩960。遮罩960可密封凹槽105及材料142，使得在形成遮罩960後，於凹槽106中生長或沉積之材料不進入凹槽105或接觸材料142。
圖9顯示從材料122之頂表面磊晶地生長之第二材料層130。材料130可生長至表面103以上之高度H3。材料130可藉由磊晶生長(例如異質磊晶)而從材料122形成，類似於以上圖3之從材料122生長材料132之描述。材料130可相對於STI材料表面112、114、116及118而從凹槽106中之材料122之結晶表面磊晶地生長，類似於以上圖3之描述，分別相對於STI材料表面113、115、117及116而生長凹槽105中之材料132。材料130可為「緩衝」層，諸如針對材料132之描述。
圖9顯示從材料132之頂表面磊晶地生長第三材料層140。材料140可生長至表面103以上大於H1之高度。在若干狀況下，材料142具有高度H1-H3。材料140可藉由磊晶生長(例如異質磊晶)而從材料130形成，類似於圖3之從材料132生長材料142。材料140可 相對於STI材料表面112、114、116及118而從凹槽106中之材料130之結晶表面磊晶地生長，類似於以上圖3之描述，分別相對於STI材料表面113、115、117及116而生長凹槽105中之材料142。
在若干狀況下，材料140可為「裝置」層，諸如於其上或其中形成迂曲裝置之層，如本技藝中所知，諸如針對材料142之描述。該等裝置可包括文中所描述之裝置。在若干狀況下，材料140可為「緩衝」層，如本技藝中所知，諸如於其上或上方形成「裝置」層之層，諸如針對材料142之描述。
材料140可具有底部表面，其具有從材料130生長之(100)結晶導向材料，及具有側表面，其具有沿平行於側壁112及114之方向的(110)結晶導向材料。在若干實施例中，接近或沿STI之側壁的材料122或130中存在之結晶缺陷未延伸進入或至材料140之頂部(例如未延伸進入高度H3以上之高度H1)。
圖10顯示拋光磊晶材料140及移除遮罩960以形成磊晶區1046後，圖1之半導體基板。區945及1046可為STI區間形成之凹槽105及106之基板表面及側壁上之第一磊晶材料(例如變成P或N型材料)的磊晶地生長區。區145及146可描述為磊晶區，其於淺凹槽隔離(STI)區108旁(例如左側或右側)形成之凹槽105及106底部之基板表面103上磊晶地生長第一型磊晶材料(例如p或n型)。
圖10顯示拋光或平面化至表面103以上之高度H1的材料140。材料140之頂表面可拋光以形成平坦表面，具有於材料140之頂表面156之高度H1以上之(100)結晶指數，諸如圖4之拋光材料142之描述。頂表面156可具有與頂表面116或118相同高度並如其平坦。在若干狀況下，在拋光後或拋光之結果，凹槽106中之材料140可描述為磊晶區1046。
可以本技藝中所知之化學、物理或機械拋光實施拋光或平面化磊晶材料140，以形成材料140之頂部平面156。磊晶區146可具有W1、L1、及H1。在若干狀況下，材料122、130及拋光之材料140可描述為「磊晶區」；或磊晶層或材料之「疊層」(例如在拋光至高度H1後)，分別類似於區145中之材料122、132及142之實施例。
在若干狀況下，拋光之材料140具有高度H1-H3。依據若干實施例，材料130之頂部及拋光之材料140之頂部間之高度差異可為50、100、或200奈米(nm)。
圖10亦顯示移除遮罩960以暴露頂表面155後之磊晶區945。可藉由乾式蝕刻程序蝕刻遮罩960，其移除遮罩960之垂直厚度，如移除遮罩860之描述。在若干狀況下，藉由材料140以上拋光至高度H1而移除遮罩960。
圖11顯示圖案化凹槽中所形成之磊晶材料後，及蝕刻STI區以從鰭層(例如材料142及140)之高 度形成電子裝置鰭，於STI區之蝕刻頂表面之上延伸後，圖1之半導體基板。圖11顯示於磊晶區945及1046之頂表面155及165上形成之圖案或遮罩1160及1162。在若干狀況下，遮罩1160及1162具有寬度W1及表面155及156以上之高度。遮罩可具有長度L1。在若干狀況下，遮罩係僅由光抗蝕劑，或光抗蝕劑/氧化物組合，或光抗蝕劑/氮化物組合形成。
遮罩160及162可具有側壁115及112之上或鄰近之側壁166及168。在若干狀況下，內側壁166及168可為平行於並與平坦側壁112及114對齊(例如正上方)之平面。遮罩160及162亦可具有表面113及114上之內側壁170及172。諸如相對於側壁112及115之側壁160及162之描述，側壁170及172可為平行於平坦側壁113及114並在其上方之平面。
依據實施例，材料142及140可圖案化(例如由遮罩1160及1162保護)，且STI區107、108及110可經蝕刻而從於STI區之蝕刻頂表面216、217及218之上延伸之鰭層的高度HF形成電子裝置鰭1145及1146。在若干狀況下，鰭或裝置材料142及140之頂表面155及165係以遮罩1160及1162圖案化，接著蝕刻頂表面116、117及118以移除STI區108、107及110之厚度(例如高度HF)，形成具有於蝕刻頂表面216之上延伸之鰭層之高度HF的電子裝置鰭。鰭1145及1146可各為或包括於蝕刻STI區之上延伸或配置高度HF之「暴露」 裝置井或閘極層。
鰭1145可為磊晶地生長層或鰭，具有於蝕刻STI表面之上延伸高度HF之垂直側壁266及270的第一磊晶材料(例如變成P或N型材料)。側壁266及270可為平行於並與平坦側壁166及170對齊(例如正下方)之平面。在若干狀況下，側壁266及270可為平行於並在平坦側壁113及115之上的平面。
鰭1146可為磊晶地生長層或鰭，具有於蝕刻STI表面之上延伸高度HF之垂直側壁267及271之不同的第二磊晶材料(例如變成N或P型材料)。側壁267及271可為平行於並與平坦側壁168及172對齊(例如正下方)之平面。在若干狀況下，側壁267及271可為平行於並在平坦側壁112及114之上的平面。
在若干狀況下，STI區107、108及110相對於遮罩1160及1162而選擇性蝕刻以形成鰭1145及1146。可藉由溼式或乾式蝕刻來蝕刻STI區以移除不受遮罩保護或在其下之材料104。蝕刻STI區可包括以上所描述蝕刻材料104以形成STI區107及108。在若干狀況下，可使用(HF之)溼式蝕刻或乾式蝕刻來蝕刻STI區，以僅移除或移除不多於STI區之材料的高度HF。在若干狀況下，STI區107、108及110為同步蝕刻，諸如施加同步效果或移除該些STI區之材料的處理期間。
每一鰭1145及1146可具有寬度W1，STI區以上之高度HF，及長度L1。在若干狀況下，鰭之寬度 W1、高度HF及長度L1等於區145之寬度W1、高度H1-H3、及長度L1。
在若干狀況下，鰭1145及1146可由暴露之頂表面155及156(移除遮罩1160及1162後)，及鰭1145及1146之側壁界定。
依據實施例，鰭1145及1146之高度、長度、寬度及頂表面及側壁之表面可類似於鰭145之描述。
圖12顯示形成從電子裝置鰭之側壁表面及頂表面生長之保形性磊晶「被覆」材料之保形厚度後，圖1之半導體基板。圖12顯示移除遮罩1160及1162以暴露頂表面155及156後，圖11之鰭1145及1164。
遮罩可藉由類似於移除遮罩160所描述之程序蝕刻。在若干狀況下，蝕刻可為消減蝕刻，諸如除STI材料及磊晶材料(例如材料142及140)之其他材料外，蝕刻掉遮罩。在若干狀況下，遮罩係使用(例如HF之)溼式蝕刻或乾式蝕刻而選擇性蝕刻，以移除全部遮罩。
在移除遮罩後，圖12顯示在從側壁表面267及271及從電子裝置鰭1146之材料140之頂表面156生長磊晶材料522之保形性磊晶「被覆」521的保形厚度T1後之鰭1146。在若干實施例中，材料522係從側壁表面267及271生長以形成側壁表面566及570，及從頂表面555生長，而形成或生長為「被覆」層或材料，類似於圖5之描述，形成側壁表面566及570，及從頂表面155生長以形成頂表面555。材料522(例如側壁表面566及 570)可不從表面216及218生長但可與其接觸。
在若干狀況下，「被覆」材料(例如材料522)可僅從所欲單晶材料(例如在此情況下為材料140)「選擇性」生長，而非從其他材料，類似於圖5之描述。依據若干實施例，材料522可藉由磊晶生長(例如異質磊晶生長)形成，類似於圖5之描述。材料522可於材料140上形成或與其接觸，成為鰭1146上之保形厚度(例如增加頂表面上之「高度」及側壁上之「寬度」的厚度)，類似於圖5之描述。
圖12顯示從側壁表面566及570及從電子裝置鰭1146上之材料522之頂表面555磊晶地生長磊晶材料622之保形性磊晶「被覆」621之保形厚度T2後之鰭1146。在若干實施例中，材料622係從材料522形成或生長，如圖6之描述。材料622(例如側壁表面666及670)可不從表面216及218生長但可與其接觸。在若干狀況下，材料622可由暴露之頂表面655、磊晶區之側壁666及670界定。在若干狀況下，側壁666及670可為平行於並與平坦側壁566及570對齊(例如直接鄰近或較厚度T2寬)之平面。圖12顯示從側壁表面566及570及從電子裝置鰭1146上之材料522之頂表面555磊晶地生長磊晶材料632之保形性磊晶「被覆」631之保形厚度T3後之鰭1146。
在若干實施例中，材料632係從材料522形成或生長，如圖6之描述。材料662(例如側壁表面676 及680)可不從表面216及218生長但可與其接觸。在若干狀況下，材料632可由暴露之頂表面655、磊晶區之側壁666及670界定。在若干狀況下，側壁676及680可為平行於並與平坦側壁566及570對齊(例如直接鄰近或較厚度T3寬)之平面。
在移除遮罩後，圖12顯示從側壁表面266及270及從電子裝置鰭1145之材料142之頂表面155生長磊晶材料1222之保形性磊晶「被覆」1221之保形厚度T4後之鰭1145。在若干實施例中，材料1222係從材料142生長而形成或生長為「被覆」層或材料，類似於圖5之描述，從材料142之總長度或部分長度生長材料522。在若干實施例中，材料1222係從側壁表面266及270生長以形成側壁表面1266及1270，及從頂表面1255生長，而形成或生長為「被覆」層或材料，類似於圖5之描述，形成側壁表面566及570，及從頂表面155生長以形成頂表面555。材料1222(例如側壁表面1266及1270)可不從表面216及217生長但可與其接觸。
在若干狀況下，「被覆」材料(例如材料1222)可僅從所欲單晶材料(例如在此情況下為材料142)「選擇性」生長，而非從其他材料，類似於圖5之描述。依據若干實施例，材料1222可藉由磊晶生長(例如異質磊晶生長)形成，類似於圖5之描述。材料1222可於材料142上形成或與其接觸，成為鰭1145上之保形厚度(例如增加頂表面上之「高度」及側壁上之「寬度」 的厚度)，類似於圖5之描述。
圖12顯示從側壁表面1266及1270及從電子裝置鰭1145上之材料1222之頂表面1255磊晶地生長磊晶材料1232之保形性磊晶「被覆」1231之保形厚度T5後之鰭1145。在若干實施例中，材料1232係從材料522生長而形成或生長為「被覆」層或材料，如圖6之描述，從材料522之總長度或部分長度生長材料622。材料1232(例如側壁表面1266及1270)可不從表面216及217生長但可與其接觸。在若干狀況下，材料1322可由暴露之頂表面1265、磊晶區之側壁1267及1271界定。在若干狀況下，側壁1267及1271可為平行於並與平坦側壁1266及1270對齊(例如直接鄰近或較厚度T5寬)之平面。
可理解的是以上描述(例如相對於圖7-12)亦可應用於凹槽105上之第一形成遮罩860及形成凹槽106中之鰭1146；接著形成凹槽106上之遮罩960(及鰭1146)及形成凹槽105中之鰭1145。
依據第七組示範實施例，材料122為單一「緩衝」材料層，具有表面103及材料132之晶格常數間之晶格常數。在該些狀況下，層122為選擇性生長之磊晶層，其係從凹槽105及106中之部分表面103生長，但非從形成凹槽之STI材料或表面生長。在該些狀況下，在凹槽105中，材料122、132、522、及622類似於以上針對第五組實施例之描述。在該些狀況下，在凹槽106中，材 料122、132、522、622及632類似於以上針對第六組實施例之描述。
依據第九組示範實施例，材料122為單一「緩衝」材料層，具有表面103及材料132之晶格常數間之晶格常數。在該些狀況下，層122為選擇性生長之磊晶層，其係從凹槽105及106中之部分表面103生長，但非從形成凹槽之STI材料或表面生長。在該些狀況下，在凹槽105中，材料122、132、522、及622類似於以上針對第五組實施例之描述。在該些狀況下，在凹槽106中，材料122、132、522、622及632類似於以上針對第四組實施例之描述。
依據另一組示範實施例，材料122為單一「緩衝」材料層，具有表面103及材料132之晶格常數間之晶格常數。在該些狀況下，層122為選擇性生長之磊晶層，其係從凹槽105及106中之部分表面103生長，但非從形成凹槽之STI材料或表面生長。在該些狀況下，在凹槽105中，材料122、132、522、及622類似於以上針對第一至第六組實施例之描述。在該些狀況下，在凹槽106中，材料122、132、522、622及632類似於以上針對第一至第六組實施例之描述。
圖13為於基板頂表面上形成磊晶材料層，及磊晶材料頂表面上形成STI材料層後，一部分半導體基板基底之示意截面圖。圖13顯示半導體基板或具有頂表面103之材料102之基底101。
圖13顯示從表面103磊晶地生長之第一材料層122，做為圍包層。材料122可沿全部表面103從基板表面103之結晶表面磊晶地生長，諸如以上圖3之生長凹槽105中之材料122之描述，差異在於材料122未相對於STI材料表面113、115、117及116生長。材料122可在形成STI材料104之前磊晶地生長。材料122可生長至高度H2。在若干狀況下，材料122經平面化或拋光至高度H2並具有平坦頂表面。
圖13亦顯示材料122之頂表面1403上形成或生長之淺凹槽隔離(STI)材料104層，諸如以上圖1之表面103上生長材料104之描述，差異在於材料104係從材料122生長。材料104可生長至高度H1。在若干狀況下，材料122平面化或拋光至高度H1，並具有平坦頂表面。
在若干狀況下，材料104之底部表面可具有與材料122之頂表面1403相同之(100)結晶方向。在若干狀況下，材料104之底部表面可具有與材料122之頂表面1403相同之結晶晶格尺寸。材料104相對其於與材料122之頂表面1403之界面(例如其中其化學或原子黏合至表面以下)可為鬆弛材料(例如具有非應變晶格)。
圖14顯示形成STI區間之凹槽後，圖13之半導體基板。圖14顯示STI區1407、1408及1410及頂表面1403之間界定之凹槽1405及1406。該些區及凹槽可形成如以上形成區107、108及凹槽105之描述，除了 材料104係向下蝕刻至材料122之表面1403。該等蝕刻可包括如圖7之蝕刻材料104之描述的蝕刻，但可相對於(例如僅延伸至)頂表面1403而可選擇。凹槽1405及1406可為鄰近凹槽，其彼此相鄰而無其他裝置鰭形成於凹槽1405及1406間之區108中。
更具體地，STI區1407具有側壁1413及頂表面117。STI區1408具有側壁1412及1415，及具有頂表面116。STI區1410具有側壁1414及頂表面118。側壁1412、1413、1414及1415可為垂直於(例如直角相對於)水平平面表面103及水平平面表面116、117及118之垂直平面。側壁可包含或為STI材料104。STI區1407、1408及1410可具有由其側壁間之水平距離界定之寬度W1。STI區1407、1408及1410可具有分別由頂表面1403及頂表面116、117及118間之垂直距離界定之高度H1-H2。STI區1407、1408及1410可具有長度L1。
凹槽1405及1406可由區1407、1408及1410之側壁及表面1403界定。凹槽1405及1406可包括凹槽底部暴露之材料122的表面1403，諸如結晶材料之平坦或平面化表面。在若干狀況下，每一凹槽1405及1406係由其他STI區之其餘側壁界定，諸如具有類似於側壁1412、1413、1414及1415之側壁的前及後STI，及界定凹槽1405及1406之長度L1的頂表面。凹槽1405及1406可具有由其側壁間之水平距離界定之寬度W1。凹槽1405及1406可具有高度H1-H2。凹槽1405及1406可具 有長度L1。
圖14顯示凹槽1405及1406。然而，可預期的是基板101上可存在更多類似凹槽及STI區(諸如至少數百或數十萬)。
圖15顯示形成凹槽1406中之材料122上之遮罩，及形成凹槽1405中之第二磊晶材料142後，圖13之半導體基板。圖15顯示凹槽1406中之材料122之頂表面、凹槽1406之側壁表面、及至少部分頂表面116及118上形成之圖案或遮罩860。
圖15之於凹槽1406中之材料122之頂表面、凹槽1406之側壁表面、及至少部分頂表面116及118上形成遮罩860，可類似於圖8之於凹槽106中之材料122之頂表面、凹槽106之側壁表面、及至少部分頂表面116及118上形成遮罩860。遮罩860可密封凹槽1406，使得在形成遮罩860後，凹槽1405中所生長或沉積之材料不進入凹槽1406。
圖15顯示從材料122之頂表面磊晶地生長之第二材料層142。材料142可生長至表面1403以上之高度H3。材料142可從材料122之結晶頂表面磊晶地生長。材料142可藉由磊晶生長(例如異質磊晶)而從材料122形成，類似於以上圖3針對從材料122生長材料132之描述。材料142可相對於STI材料表面1413、1415、116及117而從凹槽1406中之材料122之結晶表面磊晶地生長，類似於以上圖8之描述，分別相對於STI材料表 面113、115、117及118而生長凹槽105中之材料142。
圖16顯示拋光及圖案化凹槽1405中所形成之磊晶材料142，移除遮罩860，形成遮罩960，及於凹槽1406中形成第二磊晶材料後，圖13之半導體基板。在若干實施例中，材料142可經拋光或平面化，可移除遮罩860，及可形成圖16之遮罩960，類似於圖9之描述。
在若干狀況下，在拋光後或拋光之結果，凹槽1405中之材料142可描述為磊晶區1645。遮罩960可密封凹槽1405及材料142，使得在形成遮罩960後，於凹槽1406中生長或沉積之材料不進入凹槽1405或接觸材料142。
圖16顯示從材料122之頂表面磊晶地生長之第二材料層140。材料140可生長至表面103以上之高度H1。在若干狀況下，材料142具有高度H1-H3。材料140可藉由磊晶生長(例如異質磊晶)而從材料122形成，類似於以上圖9之從材料122生長材料142之描述。材料140可相對於STI材料表面1212、1214、116及118而從凹槽1206中之材料122之結晶表面磊晶地生長，類似於以上圖9之描述，分別相對於STI材料表面113、115、117及116而生長凹槽105中之材料142。
材料140可為「裝置」層，諸如於其上或其中形成迂曲裝置之層，如本技藝中所知，諸如針對材料142之描述。該等裝置可包括文中所描述之裝置。
圖17顯示拋光磊晶材料140及移除遮罩960 以形成磊晶區1746後，圖13之半導體基板。區1645及1746可為STI區間形成之凹槽1405及1406之基板表面及側壁上之第一磊晶材料(例如變成P或N型材料)的磊晶地生長區。區1745及1846可描述為磊晶區，其於淺凹槽隔離(STI)區1408旁(例如左側或右側)形成之凹槽1405及1406底部之基板表面103上磊晶地生長第一型磊晶材料(例如p或n型)。
圖17顯示拋光或平面化至表面103以上之高度H1的材料140。材料140之頂表面可拋光以形成平坦表面，具有於材料140之頂表面156之高度H1以上之(100)結晶指數，諸如圖4之拋光材料142之描述。頂表面156可具有與頂表面116或118相同高度並如其平坦。在若干狀況下，在拋光後或拋光之結果，凹槽106中之材料140可描述為磊晶區1846。
可以本技藝中所知之化學、物理或機械拋光實施拋光或平面化磊晶材料140，以形成材料140之頂部平面156。磊晶區1846可具有W1、L1、及H1。在若干狀況下，材料122及拋光之材料140可描述為「磊晶區」；或磊晶層或材料之「疊層」(例如在拋光至高度H1後)，分別類似於區145中之材料122、132及142之實施例。在若干狀況下，拋光之材料140具有高度H1-H3。依據若干實施例，材料122之頂部及拋光之材料140之頂部間之高度差異可為100、200、或300奈米(nm)。
圖17亦顯示移除遮罩960以暴露頂表面155後之磊晶區1745。可藉由乾式蝕刻程序蝕刻遮罩960，其移除遮罩960之垂直厚度，如移除遮罩860之描述。在若干狀況下，藉由材料140以上拋光至高度H1而移除遮罩960。
圖18顯示圖案化凹槽中所形成之磊晶材料後，及蝕刻STI區以從鰭層(例如材料142及140)之高度形成電子裝置鰭，於STI區之蝕刻頂表面之上延伸後，圖13之半導體基板。圖18顯示於磊晶區1645及1746之頂表面155及165上形成之圖案或遮罩1160及1162，類似於圖11之於磊晶區945及1046之頂表面155及165上形成遮罩1160及1162。
依據實施例，材料142及140可圖案化(例如由遮罩1160及1162保護)，且STI區1407、1408及1410可經蝕刻而從於蝕刻STI區之蝕刻頂表面216、217及218之上延伸之鰭層的高度HF形成電子裝置鰭1845及1846。在若干狀況下，可以類似於圖11之描述實施，以遮罩1160及1162圖案化鰭或裝置材料142及140之頂表面155及165，接著蝕刻頂表面116、117及118以移除STI區108、107及110之厚度(例如高度HF)，形成具有於蝕刻頂表面216之上延伸之鰭層之高度HF的電子裝置鰭。鰭1845及1846可各為或包括於蝕刻STI區之上延伸或配置高度HF之「暴露」裝置井或閘極層。
鰭1845可為磊晶地生長層或鰭，具有於蝕刻 STI表面之上延伸高度HF之垂直側壁266及270的第一磊晶材料(例如變成P或N型材料)。鰭1846可為磊晶地生長層或鰭，具有於蝕刻STI表面之上延伸高度HF之垂直側壁267及271之不同的第二磊晶材料(例如變成N或P型材料)。
每一鰭1845及1846可具有寬度W1，STI區以上之高度HF，及長度L1。在若干狀況下，鰭之寬度W1、高度HF及長度L1等於區1645之寬度W1、高度H1-H3、及長度L1。在若干狀況下，鰭1845及1846可由暴露之頂表面155及156(移除遮罩1160及1162後)，及鰭1845及1846之側壁界定。依據實施例，鰭1845及1846之高度、長度、寬度及頂表面及側壁之表面可類似於鰭1145及1146之描述。
圖19顯示形成從電子裝置鰭之側壁表面及頂表面生長之保形性磊晶「被覆」材料之保形厚度後，圖13之半導體基板。圖19顯示移除遮罩1160及1162以暴露頂表面155及156後，圖18之鰭1845及1864。遮罩可藉由類似於圖12中移除遮罩所描述之程序蝕刻。
在移除遮罩後，圖19顯示在從側壁表面267及271及從電子裝置鰭1846之材料140之頂表面156生長磊晶材料522之保形性磊晶「被覆」521的保形厚度T1後之鰭1846。在若干實施例中，材料522係從材料140之側壁表面及頂表面形成或生長為「被覆」層或材料，類似於圖12之描述。
圖19顯示從側壁表面566及570及從電子裝置鰭1846上之材料522之頂表面555磊晶地生長磊晶材料622之保形性磊晶「被覆」621之保形厚度T2後之鰭1846。在若干實施例中，材料622係從材料522形成或生長，如圖12之描述。
圖19顯示從側壁表面566及570及從電子裝置鰭1846上之材料522之頂表面555磊晶地生長磊晶材料632之保形性磊晶「被覆」631之保形厚度T3後之鰭1846。在若干實施例中，材料632係從材料522形成或生長，如圖12之描述。
在移除遮罩後，圖19顯示從側壁表面266及270及從電子裝置鰭1845之材料142之頂表面155生長磊晶材料1222之保形性磊晶「被覆」1221之保形厚度T4後之鰭1845。在若干實施例中，材料1222係從材料142形成或生長，如圖12之描述。
圖19顯示從側壁表面1266及1270及從電子裝置鰭1845上之材料1222之頂表面1255磊晶地生長磊晶材料1232之保形性磊晶「被覆」1231之保形厚度T5後之鰭1845。在若干實施例中，材料1232係從材料1222形成或生長，如圖12之描述。
在若干狀況下，依據實施例，圖19中之材料522、622、632、1222及1232之高度、長度、寬度及頂表面及側壁之表面可類似於圖12之描述。可理解的是以上描述(例如相對於圖13-19)亦可應用於凹槽1405上之 第一形成遮罩860及形成凹槽1406中之鰭1846；接著形成凹槽1406上之遮罩960(及鰭1846)及形成凹槽1405中之鰭1845。
依據第八組示範實施例，材料122為單一「緩衝」材料層，具有表面103及材料132之晶格常數間之晶格常數。在該些狀況下，層122為在形成凹槽之STI材料之前從STI材料及二不同凹槽以下之全部表面103圍包(例如非選擇性)磊晶層生長。
在該些狀況下，凹槽1405、材料122(但如上述圍包層)、142(例如材料132/142)、1222、及1232類似於以上第七組實施例之描述。在該些狀況下，在凹槽1406中，材料122(但做為以上提及之圍包層)類似於以上第七組實施例之描述。
在該些狀況下，材料132及142為相同材料(例如材料132/142)。在該些狀況下，材料132/142為緩衝材料，其上被覆裝置材料或層(例如做為通道材料522)。在該些狀況下，材料142可於表面216及217以下延伸，諸如其中H3小於圖中所示且HF於表面216及217以下延伸。在該些狀況下，層142為下列任一項之裝置緩衝層，(1)InP材料層(例如百分之50的In，及百分之50的P)，或(2)InAlAs材料層(例如百分之50的In、百分之25的Al及百分之25的As)，諸如鰭245上被覆之材料522形成之N型通道。在若干狀況下，InAlAs層為百分之70的InAs及百分之30的AlAs；或 InxAl1-xAs，其中x=0.7；或III族側之70% In及30% Al，及100%As，其係V族材料。
在該等狀況下，材料522為通道材料或層，諸如具有沿側壁之通道傳導電荷及材料522之頂部材料的三閘極裝置；材料622為閘極區或層(例如閘極電介質及閘極電極)，諸如具有沿側壁偏壓傳導電荷之閘極及材料522之頂部材料的三閘極裝置；及材料632包括材料522上或與其接觸之接面區或層，諸如具有在或跨越沿側壁之不同部分長度L1之個別源極及汲極區及材料522之頂部材料的三閘極裝置。
在該些狀況下，材料522為摻雜N型InGaAs通道材料(例如百分之70的InAs及百分之30的GaAs；或III族側之70% In及30% Ga，及100%As，其係V族材料；或InxGa1-xAs，其中x=0.53)之被覆層。在該些狀況下，材料622為鰭245上被覆之材料522形成之N型通道上之InP被覆材料(例如百分之50的In，及百分之50的P)的閘極電介質或電極。在該些狀況下，材料632代表InGaAs材料(例如百分之70的InAs及百分之30的GaAs；或III族側之70% In及30% Ga，及100%As，其係V族材料；或InxGa1-xAs，其中x=0.53)之二接面區，做為從通道材料142生長之被覆材料。
依據另一組示範實施例，材料122為單一「緩衝」材料層，具有表面103及材料132之晶格常數間之晶格常數。在該些狀況下，層122為在形成凹槽之STI 材料之前從STI材料及二不同凹槽以下之全部表面103生長之圍包(例如非選擇性)磊晶層。
在該些狀況下，在凹槽1405中，材料122(但做為上述圍包層)、132、142、1222、及1232類似於以上針對任一第一至第六組實施例之描述。在該些狀況下，在凹槽1406中，材料122(但做為上述圍包層)、132、522、622及632類似於以上針對任一第一至第六組實施例之描述。
圖20為(1)於從STI區之間形成之凹槽底部之基板表面磊晶地生長鰭後，及(2)圖案化鰭同時蝕刻STI區以形成於STI區之蝕刻頂表面之上延伸之鰭層高度後，磊晶地被覆單晶電子裝置鰭之側壁表面及頂表面上之第一保形性磊晶材料之第一保形厚度的範例程序2000。圖20顯示程序2000始自方塊2004，其中從STI區之淺凹槽隔離(STI)側壁間形成之凹槽底部磊晶地生長鰭磊晶材料之鰭層。鰭磊晶材料可包括各由複數淺凹槽隔離(STI)區形成之一或二凹槽底部之基板表面上磊晶地生長之第一、第二及第三磊晶材料層。STI區可具有STI側壁，界定凹槽之第一寬度W1及第一高度H1。第一高度H1可為第一寬度W1之至少1.5倍。基板表面可為矽及具有(100)結晶方向指數。如文中所描述，此可包括於一個或多個凹槽105、106、1405及/或1406中形成鰭材料。方塊2004可包括如文中所描述之形成區145、945、1046、1645、及/或1746之描述。
在若干可選的狀況下，在生長鰭層之前，從基板表面、形成第一及第二凹槽底部之圍包層之頂表面磊晶地生長圍包緩衝磊晶材料之圍包緩衝層。此處，第一及第二鰭層係從圍包層之頂表面，於第一及第二凹槽中生長。如文中所描述，此可包括於一個或多個凹槽1405及/或1406中生長鰭。如文中所描述，此可包括形成區1645及/或1746之描述。
在若干可選的狀況下，在生長鰭層之前，蝕刻STI層(於基板上或可選的圍包磊晶層上形成)以形成STI側壁間之一或二凹槽。如文中所描述，此可包括於一個或多個凹槽105及106或1405及1406中形成鰭。如文中所描述，此可包括形成區945及1046或1645及1746。
在方塊2006，圖案化鰭層之頂表面及蝕刻複數STI區而從於複數STI區之蝕刻頂表面延伸之鰭層高度形成電子裝置鰭。如文中所描述，此可包括於一個或多個凹槽105、106、1405及/或1406中形成鰭。如文中所描述，方塊2006可包括形成鰭245、1145、1146、1845、及/或1846之描述。
在方塊2008，於電子裝置鰭之側壁表面及頂表面上磊晶地被覆第一保形性磊晶材料之第一保形厚度。如文中所描述，此可包括形成被覆材料522、632、1222、及/或1232。
在方塊2010，在若干可選的狀況下，於第一 保形厚度之側壁表面及頂表面上磊晶地被覆不同之第二保形性磊晶材料之第二保形厚度。如文中所描述，此可包括形成被覆材料622、632、1222、及/或1232。
在方塊2012，在若干可選的狀況下，於鰭材料之第一保形厚度之側壁表面及頂表面上磊晶地被覆不同之第三保形性磊晶材料之第三保形厚度。如文中所描述，此可包括形成被覆材料632。
在方塊2014，在若干可選的狀況下，從STI區之淺凹槽隔離(STI)側壁間形成之第二凹槽底部磊晶地生長另一鰭磊晶材料之另一鰭層。如文中所描述，此可包括方塊2004之描述，但應用至於鄰近第一凹槽之第二凹槽中生長鰭材料。如文中所描述，此可包括於一個或多個凹槽106及/或1406中形成鰭。如文中所描述，方塊2014可包括形成鰭1146及/或1846之描述。
在方塊2016，在若干可選的狀況下，圖案化其他鰭層之頂表面及蝕刻複數STI區，以從於複數STI區之蝕刻頂表面之上延伸之鰭層高度形成另一電子裝置鰭。如文中所描述，此可包括方塊2006之描述，但應用至於鄰近第一凹槽之第二凹槽中形成鰭。如文中所描述，此可包括於一個或多個凹槽106及/或1406中形成鰭。如文中所描述，方塊2016可包括形成鰭1146及/或1846之描述。
在方塊2018，在若干可選的狀況下，於其他電子裝置鰭之側壁表面及頂表面上磊晶地被覆另一保形性 磊晶材料之另一保形厚度。如文中所描述，此可包括方塊2008之描述，但應用至於鄰近第一凹槽之第二凹槽中之另一鰭上形成另一保形性磊晶材料。如文中所描述，此可包括於鄰近第一凹槽之第二凹槽中之另一鰭上形成被覆材料522、632、1222、及/或1232。
因而，文中所描述之實施例提供更有效率及更可靠之程序，藉由整合VLSI相容鰭結構與選擇性磊晶生長及其上製造裝置，而從相同基板形成p及n型磊晶電子裝置鰭。該等整合可包括於從相同基板生長之不同、鄰近磊晶區中形成或生長不同類型之P及N型材料；接著於每一不同磊晶區中形成不同類型材料之一對電子裝置鰭。因而，相較於其他程序及裝置，文中所描述之若干實施例亦提供優勢及優點，包括(1)從相同矽表面103或其上生長之磊晶區共整合n-及p-mos電子裝置鰭，進行CMOS實施(例如在文中提及之某些長度L、寬度W、及高度H需求內)。該等n-及p-mos之共整合可包括如文中所描述從一個或多個凹槽105、106、1405及/或1406中之相同矽表面103(或1403)形成n-及p-mos鰭245、1145、1146、1845、及/或1846。該等n-及p-mos之共整合可包括在從該些區蝕刻n-及p-mos電子裝置鰭之前從n-及p-mos裝置之一個或多個凹槽105、106、1405及/或1406中之相同矽表面103(或1403)形成n-及p-mos區145、945、1046、1645、及/或1746。
相較於其他程序及裝置，文中所描述之若干 實施例亦提供優勢及優點，包括(2)大量減少傳播至n及p側電子裝置鰭之裝置層的缺陷。在若干實施例中，由於凹槽105、106、1405及/或1406中之缺陷(例如結晶缺陷)未延伸進入或不存在於裝置材料142(當材料142為通道材料時)、522、622、632、1222、及/或1232中，鰭(例如裝置材料側壁及頂表面)可提供電子裝置材料(例如井及通道等)，其中可形成基於無缺陷鰭之裝置(例如三閘極裝置)。例如，藉由形成文中所描述之電子裝置鰭(或部分)，當某些材料(例如III-V型、或IV型(例如Ge)材料)磊晶地生長於凹槽中之矽材料基板上時，可避免或最小化因或來自材料中之嚴重晶格不匹配造成鰭中之結晶缺陷。該等缺陷包括捕捉或沿形成凹槽之STI之側壁者。藉由避免或最小化結晶缺陷，可導致安裝於鰭之裝置層或裝置側壁上之裝置中的產量及變化問題。
相較於其他程序及裝置，文中所描述之若干實施例亦提供優勢及優點，包括(3)大量減少傳播至於n及p側電子裝置鰭上形成之高K閘極層電介質材料之缺陷。在若干實施例中，由於凹槽105、106、1405及/或1406中之缺陷(例如結晶缺陷)未延伸進入或不存在於裝置材料142(當材料142為通道材料時)、522、622、632、1222、及/或1232中，任一該些材料形成之高K閘極層電介質材料可具有減少之斷鍵及/或額外電荷，因而為基於鰭之裝置(例如三閘極裝置)提供改進之電子閘極電介質材料。
圖21描繪依據一實施之運算裝置2100。運算裝置2100包含電路板2102。電路板2102可包括若干組件，包括但不侷限於處理器2104及至少一個通訊晶片2106。處理器2104物理及電氣連接至電路板2102。在若干實施中，至少一個通訊晶片2106亦物理及電氣連接至電路板2102。在進一步實施中，通訊晶片2106為處理器2104之一部分。
依據其應用，運算裝置2100可包括其他組件，其可或不可物理及電氣連接至電路板2102。該些其他組件包括但不侷限於揮發性記憶體(例如DRAM)、非揮發性記憶體(例如ROM)、快閃記憶體、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻加解碼器、視訊加解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、相機、及大量除存裝置(諸如硬碟機、光碟(CD)、數位影音光碟(DVD)等)。
通訊晶片2106致能無線通訊進行資料轉移至及自運算裝置2100。「無線」用詞及其衍生字可用以描述可經由使用調變電磁輻射而傳遞資料至非固態媒體之電路、裝置、系統、方法、技術、通訊通道等。此用詞未暗示相關裝置不包含任何線路，儘管在若干實施例中未包含任何線路。通訊晶片2106可實施任何數量無線標準或協定，包括但不侷限於Wi-Fi(IEEE 802.11系列)、 WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、Bluetooth、其衍生字，以及指定作為3G、4G、5G及更先進之任何其他無線協定。運算裝置2100可包括複數通訊晶片2106。例如，第一通訊晶片2106可專用於較短距離無線通訊諸如Wi-Fi及Bluetooth，及第二通訊晶片2106可專用於較長距離無線通訊諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他。
運算裝置2100之處理器2104包括封裝於處理器2104內的積體電路晶粒。在若干實施中，在鰭(1)從STI區之間形成之凹槽底部之基板表面磊晶地生長，及(2)圖案化同時蝕刻STI區以形成於STI區之頂表面以上延伸之鰭層高度後，如參照圖1-20之描述，積體電路晶粒包括於單晶電子裝置鰭之側壁表面及頂表面上磊晶地被覆第一保形性磊晶材料之第一保形厚度。「處理器」用詞可指處理來自暫存器及/或記憶體之電子資料，而將電子資料轉換為可儲存於暫存器及/或記憶體之其他電子資料的任何裝置或部分裝置。
通訊晶片2106亦包括封裝於通訊晶片2106內之積體電路晶粒。依據另一實施，包括通訊晶片之封裝結合具有諸如以上所描述之被覆裝置層的一個或多個鰭裝置。在進一步實施中，運算裝置2100內所包含之另一組件可包含微電子封裝，包括具有諸如以上所描述之被覆裝 置層的鰭裝置。
在各式實施中，運算裝置2100可為膝上型電腦、輕省筆電、筆記型電腦、超筆電、智慧手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。在進一步實施中，運算裝置2100可為處理資料之任何其他電子裝置。
範例
下列範例關於實施例。
範例1為一種形成電子裝置鰭之方法，包含：在複數淺凹槽隔離(STI)區之間形成之凹槽底部，從基板表面磊晶地生長鰭磊晶材料之鰭層，該STI區具有界定該凹槽之第一寬度及第一高度的STI側壁；圖案化該鰭層之頂表面及蝕刻該複數STI區，而從該鰭層之高度形成電子裝置鰭，於該複數STI區之蝕刻頂表面之上延伸；以及磊晶地被覆該電子裝置鰭之側壁表面及頂表面上之第一保形性磊晶材料的第一保形厚度。
在範例2中，範例1之技術主題可選地包括其中，磊晶地被覆包括從該側壁表面及從該電子裝置鰭之該頂表面生長單晶保形性磊晶材料之該第一保形厚度。
在範例3中，範例1之技術主題可選地包括其中，磊晶地被覆包括跨越該複數STI區之頂表面部分生 長單晶保形性磊晶材料之該第一保形厚度；但未從該複數STI區之該頂表面部分之多晶材料生長該第一保形性磊晶材料之該第一保形厚度。
在範例4中，範例1之技術主題可選地包括其中，該鰭磊晶材料包含裝置通道材料，及該第一保形性磊晶材料包含於該通道材料之一部分總長度上形成之閘極緩衝材料。
在範例5中，範例4之技術主題可選地包括其中，第一緩衝磊晶材料包含ART磊晶InP或SiGe材料；第二緩衝磊晶材料包含ART磊晶緩衝InAlAs或SiGe材料；該裝置通道材料包含InGaAs或Ge材料；以及該第一保形性磊晶材料包含於該通道材料之一部分總長度上形成之InP或Si材料。
在範例6中，範例1之技術主題可選地包括其中，該鰭材料包含緩衝材料，及該第一保形性磊晶材料包含於該通道材料之全部總長度上形成之通道材料。
在範例7中，範例6之技術主題可選地包括其中，該第一緩衝材料包含磊晶InP或SiGe材料；該第二緩衝材料包含磊晶緩衝InAlAs或SiGe材料；以及該第一保形性磊晶材料包含於該通道材料之總長度上形成之InGaAs或Ge通道材料。
在範例8中，範例1之技術主題可選地包括進一步包含：於該第一保形厚度之側壁及頂表面上磊晶地被覆第二保形性磊晶材料之第二保形厚度。
在範例9中，範例8之技術主題可選地包括其中，該鰭材料包含緩衝材料及裝置通道材料之一者；該第一保形性磊晶材料包含通道材料及閘極緩衝材料之一者；以及該第二保形性磊晶材料包含於該第一保形性磊晶材料上形成之裝置閘極電介質及接面區材料之一者。
在範例10中，範例8之技術主題可選地包括進一步包含：於該第一保形厚度之側壁及頂表面上磊晶地被覆第三保形性磊晶材料之第三保形厚度。
在範例11中，範例10之技術主題可選地包括其中，該鰭材料包含緩衝材料及裝置通道材料之一者；該第一保形性磊晶材料包含通道材料及閘極緩衝材料之一者；第二保形性磊晶材料包含裝置閘極電介質；以及該第三保形性磊晶材料包含於該第一保形性磊晶材料上形成之接面區材料。
在範例12中，範例1之技術主題可選地包括其中，該鰭層為第一鰭層，該鰭磊晶材料為第一鰭磊晶材料，該凹槽為第一凹槽，該複數STI區為具有第一STI側壁之第一複數STI區，該鰭層之該頂表面為第一頂表面，並進一步包含：在第二複數STI區之間形成之第二凹槽底部，從該基板表面磊晶地生長第二鰭磊晶材料之第二鰭層，該第二複數STI區具有界定該第二凹槽之該第一寬度及該第一高度的第二STI側壁；圖案化該第二鰭層之第二緩衝頂表面及蝕刻該第二複數STI區，而從該第二鰭層之高度形成第二電子裝置鰭，於該第二複數STI區之蝕刻頂 表面上延伸；以及磊晶地被覆該第二電子裝置鰭之側壁及頂表面上之第二保形性磊晶材料的第二保形厚度。
在範例13中，範例12之技術主題可選地包括其中，該第一鰭層包含第一緩衝磊晶材料之第一緩衝層，以及從該第一凹槽中之該第一緩衝磊晶材料生長之第二緩衝磊晶材料之第二緩衝層；其中，該第二鰭層包含該第一緩衝磊晶材料之該第一緩衝層，從該第一緩衝磊晶材料生長之該第二緩衝磊晶材料之該第二緩衝層，以及從該第二凹槽中之該第二緩衝磊晶材料生長之第三緩衝磊晶材料之第三緩衝層；其中，該第一保形性磊晶材料包含於該第一凹槽上之該第二緩衝層之全部總長度上形成之第一通道材料；且其中，第四保形性磊晶材料包含於該第二凹槽上之該第三緩衝層之全部總長度上形成之不同的第二通道材料。
在範例14中，範例12之技術主題可選地包括進一步包含：在生長該鰭層之前，從該基板表面磊晶地生長圍包緩衝磊晶材料之圍包緩衝層，該圍包層之頂表面形成該第一凹槽及該第二凹槽之底部，其中，該第一鰭層及該第二鰭層係從該圍包層之該頂表面生長於該第一凹槽及該第二凹槽中；從該第一凹槽中之該圍包緩衝磊晶材料之該頂表面磊晶地生長第二緩衝磊晶材料；以及從該第二凹槽中之該圍包緩衝磊晶材料之該頂表面磊晶地生長不同的第三緩衝磊晶材料。
範例15為一種電子裝置鰭，包含：在複數淺 凹槽隔離(STI)區之間形成之凹槽底部之基板表面上之鰭磊晶材料之鰭層，該複數STI區具有界定該凹槽之第一寬度及第一高度之STI側壁；包含該鰭層之高度之電子裝置鰭，於該複數STI區之蝕刻頂表面上延伸；以及該電子裝置鰭之側壁及頂表面上之第一保形性磊晶材料之第一保形厚度。
在範例16中，範例15之技術主題可選地包括其中，該鰭磊晶材料磊晶地具有從該基板表面生長之單晶結構，其中，該第一保形厚度具有從該電子裝置鰭之該側壁表面及該頂表面生長之單晶結構，且其中，該第一保形厚度結晶結構為與該複數STI區之多晶原子結構不同的原子結構。
在範例17中，範例15之技術主題可選地包括其中，該鰭磊晶材料包含裝置通道材料，且該第一保形性磊晶材料包含於該通道材料之一部分總長度上形成之閘極緩衝材料。
在範例18中，範例17之技術主題可選地包括其中，該鰭磊晶材料包含緩衝材料，且該第一保形性磊晶材料包含於該通道材料之全部總長度上形成之通道材料。
在範例19中，範例15之技術主題可選地包括進一步包含：該第一保形厚度之側壁及頂表面上之第二保形性磊晶材料之第二保形厚度。
在範例20中，範例15之技術主題可選地包 括其中，該鰭層為為第一鰭層，該鰭磊晶材料為第一鰭磊晶材料，該凹槽為第一凹槽，該複數STI區為具有第一STI側壁之第一複數STI區，該鰭層之該頂表面為第一頂表面，並進一步包含：在第二複數淺凹槽隔離(STI)區之間形成之第二凹槽底部，該基板表面上之第二鰭磊晶材料之第二鰭層，該第二複數STI區具有界定該第二凹槽之該第一寬度及該第一高度的第二STI側壁；包含該第二鰭層之第二高度之第二電子裝置鰭，於該第二複數STI區之蝕刻頂表面上延伸；以及該第二電子裝置鰭之側壁及頂表面上之第二保形性磊晶材料的第二保形厚度。
在範例21中，範例20之技術主題可選地包括進一步包含：該基板表面上之圍包緩衝磊晶材料之圍包緩衝層，該圍包層之頂表面形成該第一凹槽及該第二凹槽之底部，其中，該第一鰭層及該第二鰭層係從該圍包層之該頂表面生長於該第一凹槽及該第二凹槽中；該第一凹槽中之該圍包緩衝磊晶材料之該頂表面上之第二緩衝磊晶材料；以及該第二凹槽中之該圍包緩衝磊晶材料之該頂表面上之不同的第三緩衝磊晶材料。
範例22為一種運算系統，包含：耦接至記憶體之微處理器，該微處理器具有至少一電子裝置鰭，該等電子裝置鰭具有：在複數淺凹槽隔離(STI)區之間形成之凹槽底部之基板表面上之鰭磊晶材料之鰭層，該複數STI區具有界定該凹槽之第一寬度及第一高度之STI側壁；包含該鰭層之高度之電子裝置鰭，於該複數STI區之 蝕刻頂表面上延伸；以及該電子裝置鰭之側壁及頂表面上之第一保形性磊晶材料之第一保形厚度。
在範例23中，範例22之技術主題可選地包括其中，該鰭磊晶材料磊晶地具有從該基板表面生長之單晶結構，其中，該第一保形厚度具有從該電子裝置鰭之該側壁表面及該頂表面生長之單晶結構，且其中，該第一保形厚度結晶結構為與該複數STI區之多晶原子結構不同的原子結構。
在範例24中，範例22之技術主題可選地包括進一步包含：該第一保形厚度之側壁及頂表面上之第二保形性磊晶材料之第二保形厚度。
範例25為一種設備，包含實施申請項1-14項任一項之方法的機制。
在以上描述中，為了說明之目的，已提出許多特定細節以便提供實施例之徹底了解。熟悉本技藝之人士將理解可實現一個或多個其他實施例而無該些特定細節。所描述之特定實施例並非提供用以侷限本發明之實施例，而係予以描繪。本發明之實施例之範圍並非由以上所提供之特定範例決定，而係僅由以下申請項決定。在其他情況下，熟知結構、裝置、及作業已以方塊圖形式顯示或無細節以便避免混淆描述之了解。圖式中在適當處重複代號或代號末端部分以表示相應或相似元件，其可選地具有類似特性。
亦應理解的是本說明書通篇中提及例如「一 實施例」、「實施例」、「一個或多個實施例」、或「不同實施例」表示在實施例之實現中可包括特定部件。類似地，應理解的是在描述中，為精簡揭露及輔助了解實施例之各式發明觀點之目的，各式部件有時群集於單一實施例、圖式、或其描述中。然而，所揭露之方法並非解譯為反映較每一申請項中所提及者需要更多部件之實施例。而是，如下列申請項所反映，實施例之發明觀點可基於少於單一揭露之實施例之所有部件。例如，儘管以上描述及圖式描述形成鄰近鰭1146之鰭1145，及鄰近鰭1846之鰭1845，可應用以上描述及圖式以形成鄰近任一該些鰭之任一該些鰭(例如包括鄰近鰭1145之鰭1145)。因而，在「實施方式」後之申請項文中明確併入「實施方式」，且每一申請項基於其本身而做為本發明之不同實施例。
132、142、522、622、632‧‧‧材料
103、155、216、217、555、655、675‧‧‧頂表面
207、208‧‧‧STI區
266、270‧‧‧側壁
122‧‧‧第一材料層
145‧‧‧磊晶區
245‧‧‧鰭
521、621、631‧‧‧保形性磊晶「被覆」
566、570、666、670、676、680‧‧‧側壁表面
H1、H3、HF‧‧‧高度
T1、T2、T3‧‧‧保形厚度

Claims (24)

  1. 一種形成電子裝置鰭之方法，包含：在複數淺凹槽隔離(STI)區之間形成之凹槽底部，從基板表面磊晶地生長鰭磊晶材料之鰭層，該複數STI區具有界定該凹槽之第一寬度及第一高度的STI側壁；圖案化該鰭層之頂表面及蝕刻該複數STI區，而從於該複數STI區之蝕刻頂表面之上延伸的該鰭層之高度形成電子裝置鰭；以及磊晶地被覆該電子裝置鰭之側壁表面及頂表面上之第一保形性磊晶材料的第一保形厚度。
  2. 如申請專利範圍第1項之方法，其中，磊晶地被覆包括從該側壁表面及從該電子裝置鰭之該頂表面生長單晶保形性磊晶材料之該第一保形厚度。
  3. 如申請專利範圍第1項之方法，其中，磊晶地被覆包括跨越該複數STI區之頂表面部分生長單晶保形性磊晶材料之該第一保形厚度；但未從該複數STI區之該頂表面部分之多晶材料生長該第一保形性磊晶材料之該第一保形厚度。
  4. 如申請專利範圍第1項之方法，其中，該鰭磊晶材料包含裝置通道材料，及該第一保形性磊晶材料包含於該通道材料之一部分總長度上形成之閘極緩衝材料。
  5. 如申請專利範圍第4項之方法，其中，第一緩衝磊晶材料包含ART磊晶InP或SiGe材料；第二緩衝磊晶材料包含ART磊晶緩衝InAlAs或SiGe材料；該裝置通 道材料包含InGaAs或Ge材料；以及該第一保形性磊晶材料包含於該通道材料之一部分總長度上形成之InP或Si材料。
  6. 如申請專利範圍第1項之方法，其中，該鰭材料包含緩衝材料，及該第一保形性磊晶材料包含於該通道材料之全部總長度上形成之通道材料。
  7. 如申請專利範圍第6項之方法，其中，該第一緩衝材料包含磊晶InP或SiGe材料；該第二緩衝材料包含磊晶緩衝InAlAs或SiGe材料；以及該第一保形性磊晶材料包含於該通道材料之總長度上形成之InGaAs或Ge通道材料。
  8. 如申請專利範圍第1項之方法，進一步包含：於該第一保形厚度之側壁及頂表面上磊晶地被覆第二保形性磊晶材料之第二保形厚度。
  9. 如申請專利範圍第8項之方法，其中，該鰭材料包含緩衝材料及裝置通道材料之一者；該第一保形性磊晶材料包含通道材料及閘極緩衝材料之一者；以及該第二保形性磊晶材料包含於該第一保形性磊晶材料上形成之裝置閘極電介質及接面區材料之一者。
  10. 如申請專利範圍第8項之方法，進一步包含：於該第一保形厚度之側壁及頂表面上磊晶地被覆第三保形性磊晶材料之第三保形厚度。
  11. 如申請專利範圍第10項之方法，其中，該鰭材料包含緩衝材料及裝置通道材料之一者；該第一保形性磊 晶材料包含通道材料及閘極緩衝材料之一者；第二保形性磊晶材料包含裝置閘極電介質；以及該第三保形性磊晶材料包含於該第一保形性磊晶材料上形成之接面區材料。
  12. 如申請專利範圍第1項之方法，其中，該鰭層為第一鰭層，該鰭磊晶材料為第一鰭磊晶材料，該凹槽為第一凹槽，該複數STI區為具有第一STI側壁之第一複數STI區，該鰭層之該頂表面為第一頂表面，並進一步包含：在第二複數STI區之間形成之第二凹槽底部，從該基板表面磊晶地生長第二鰭磊晶材料之第二鰭層，該第二複數STI區具有界定該第二凹槽之該第一寬度及該第一高度的第二STI側壁；圖案化該第二鰭層之第二緩衝頂表面及蝕刻該第二複數STI區，而從該第二鰭層之高度形成第二電子裝置鰭，於該第二複數STI區之蝕刻頂表面上延伸；以及磊晶地被覆該第二電子裝置鰭之側壁及頂表面上之第二保形性磊晶材料的第二保形厚度。
  13. 如申請專利範圍第12項之方法，其中，該第一鰭層包含第一緩衝磊晶材料之第一緩衝層，以及從該第一凹槽中之該第一緩衝磊晶材料生長之第二緩衝磊晶材料之第二緩衝層；其中，該第二鰭層包含該第一緩衝磊晶材料之該第一緩衝層，從該第一緩衝磊晶材料生長之該第二緩衝磊晶材料之該第二緩衝層，以及從該第二凹槽中之該第二緩衝磊 晶材料生長之第三緩衝磊晶材料之第三緩衝層；其中，該第一保形性磊晶材料包含於該第一凹槽上之該第二緩衝層之全部總長度上形成之第一通道材料；且其中，第四保形性磊晶材料包含於該第二凹槽上之該第三緩衝層之全部總長度上形成之不同的第二通道材料。
  14. 如申請專利範圍第12項之方法，進一步包含：在生長該鰭層之前，從該基板表面磊晶地生長圍包緩衝磊晶材料之圍包緩衝層，該圍包層之頂表面形成該第一凹槽及該第二凹槽之底部，其中，該第一鰭層及該第二鰭層係從該圍包層之該頂表面生長於該第一凹槽及該第二凹槽中；從該第一凹槽中之該圍包緩衝磊晶材料之該頂表面磊晶地生長第二緩衝磊晶材料；以及從該第二凹槽中之該圍包緩衝磊晶材料之該頂表面磊晶地生長不同的第三緩衝磊晶材料。
  15. 一種電子裝置鰭，包含：在複數淺凹槽隔離(STI)區之間形成之凹槽底部之基板表面上之鰭磊晶材料之鰭層，該複數STI區具有界定該凹槽之第一寬度及第一高度之STI側壁；包含於該複數STI區之蝕刻頂表面上延伸之該鰭層之高度之電子裝置鰭；以及該電子裝置鰭之側壁及頂表面上之第一保形性磊晶材料之第一保形厚度。
  16. 如申請專利範圍第15項之裝置，其中，該鰭磊 晶材料磊晶地具有從該基板表面生長之單晶結構，其中，該第一保形厚度具有從該電子裝置鰭之該側壁表面及該頂表面生長之單晶結構，且其中，該第一保形厚度結晶結構為與該複數STI區之多晶原子結構不同的原子結構。
  17. 如申請專利範圍第15項之裝置，其中，該鰭磊晶材料包含裝置通道材料，且該第一保形性磊晶材料包含於該通道材料之一部分總長度上形成之閘極緩衝材料。
  18. 如申請專利範圍第17項之裝置，其中，該鰭磊晶材料包含緩衝材料，且該第一保形性磊晶材料包含於該通道材料之全部總長度上形成之通道材料。
  19. 如申請專利範圍第15項之裝置，進一步包含：該第一保形厚度之側壁及頂表面上之第二保形性磊晶材料之第二保形厚度。
  20. 如申請專利範圍第15項之裝置，其中，該鰭層為為第一鰭層，該鰭磊晶材料為第一鰭磊晶材料，該凹槽為第一凹槽，該複數STI區為具有第一STI側壁之第一複數STI區，該鰭層之該頂表面為第一頂表面，並進一步包含：在第二複數淺凹槽隔離(STI)區之間形成之第二凹槽底部，該基板表面上之第二鰭磊晶材料之第二鰭層，該第二複數STI區具有界定該第二凹槽之該第一寬度及該第一高度的第二STI側壁；包含該第二鰭層之第二高度之第二電子裝置鰭，於該第二複數STI區之蝕刻頂表面上延伸；以及 該第二電子裝置鰭之側壁及頂表面上之第二保形性磊晶材料的第二保形厚度。
  21. 如申請專利範圍第20項之裝置，進一步包含：該基板表面上之圍包緩衝磊晶材料之圍包緩衝層，該圍包層之頂表面形成該第一凹槽及該第二凹槽之底部，其中，該第一鰭層及該第二鰭層係從該圍包層之該頂表面生長於該第一凹槽及該第二凹槽中；該第一凹槽中之該圍包緩衝磊晶材料之該頂表面上之第二緩衝磊晶材料；以及該第二凹槽中之該圍包緩衝磊晶材料之該頂表面上之不同的第三緩衝磊晶材料。
  22. 一種運算系統，包含：耦接至記憶體之微處理器，該微處理器具有至少一電子裝置鰭，該等電子裝置鰭具有：在複數淺凹槽隔離(STI)區之間形成之凹槽底部之基板表面上之鰭磊晶材料之鰭層，該複數STI區具有界定該凹槽之第一寬度及第一高度之STI側壁；包含於該複數STI區之蝕刻頂表面上延伸之該鰭層之高度之電子裝置鰭；以及該電子裝置鰭之側壁及頂表面上之第一保形性磊晶材料之第一保形厚度。
  23. 如申請專利範圍第22項之系統，其中，該鰭磊晶材料磊晶地具有從該基板表面生長之單晶結構，其中，該第一保形厚度具有從該電子裝置鰭之該側壁表面及該頂 表面生長之單晶結構，且其中，該第一保形厚度結晶結構為與該複數STI區之多晶原子結構不同的原子結構。
  24. 如申請專利範圍第22項之系統，進一步包含：該第一保形厚度之側壁及頂表面上之第二保形性磊晶材料之第二保形厚度。
TW103133279A 2013-09-27 2014-09-25 電子裝置鰭、形成電子裝置鰭之方法及具有電子裝置鰭的運算系統 TWI564938B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/062453 WO2015047344A1 (en) 2013-09-27 2013-09-27 Non-silicon device heterolayers on patterned silicon substrate for cmos by combination of selective and conformal epitaxy

Publications (2)

Publication Number Publication Date
TW201528337A true TW201528337A (zh) 2015-07-16
TWI564938B TWI564938B (zh) 2017-01-01

Family

ID=52744238

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105133716A TW201705217A (zh) 2013-09-27 2014-09-25 電子裝置鰭、形成電子裝置鰭之方法及具有電子裝置鰭的運算系統
TW103133279A TWI564938B (zh) 2013-09-27 2014-09-25 電子裝置鰭、形成電子裝置鰭之方法及具有電子裝置鰭的運算系統

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105133716A TW201705217A (zh) 2013-09-27 2014-09-25 電子裝置鰭、形成電子裝置鰭之方法及具有電子裝置鰭的運算系統

Country Status (6)

Country Link
US (2) US9640537B2 (zh)
EP (1) EP3050092A4 (zh)
KR (1) KR102106348B1 (zh)
CN (1) CN105531801A (zh)
TW (2) TW201705217A (zh)
WO (1) WO2015047344A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409770A (zh) * 2015-07-31 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106653602A (zh) * 2015-07-31 2017-05-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105723500B (zh) * 2013-12-16 2019-11-12 英特尔公司 不具有弛豫衬底的nmos和pmos应变器件
US9324717B2 (en) * 2013-12-28 2016-04-26 Texas Instruments Incorporated High mobility transistors
US9484463B2 (en) 2014-03-05 2016-11-01 International Business Machines Corporation Fabrication process for mitigating external resistance of a multigate device
US9263555B2 (en) * 2014-07-03 2016-02-16 Globalfoundries Inc. Methods of forming a channel region for a semiconductor device by performing a triple cladding process
US9524987B2 (en) * 2014-10-21 2016-12-20 United Microelectronics Corp. Fin-shaped structure and method thereof
US9590107B2 (en) 2015-06-25 2017-03-07 International Business Machines Corporation III-V gate-all-around field effect transistor using aspect ratio trapping
CN106356302B (zh) * 2015-07-17 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN106611787A (zh) * 2015-10-26 2017-05-03 联华电子股份有限公司 半导体结构及其制作方法
CN106920748B (zh) * 2015-12-25 2019-11-05 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
EP3472867A4 (en) * 2016-06-17 2020-12-02 INTEL Corporation SELF-ALIGNED GATE ELECTRODE FIELD-EFFECT TRANSISTORS ON A SEMICONDUCTOR FIN
US10269923B2 (en) * 2016-10-19 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. HEMTs with an AlxGa1-xN barrier layer grown by plasma enhanced atomic layer deposition
US10290738B2 (en) * 2017-04-10 2019-05-14 Globalfoundries Inc. Methods of forming epi semiconductor material on a recessed fin in the source/drain regions of a FinFET device
US10121868B1 (en) 2017-05-03 2018-11-06 Globalfoundries Inc. Methods of forming epi semiconductor material on a thinned fin in the source/drain regions of a FinFET device
US9991262B1 (en) 2017-06-15 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device on hybrid substrate and method of manufacturing the same
FR3080487B1 (fr) * 2018-04-20 2020-06-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un dispositif optoelectronique a matrice de diodes
KR102742581B1 (ko) 2019-09-24 2024-12-13 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853882B (zh) * 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US9768305B2 (en) * 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
EP2315239A1 (en) 2009-10-23 2011-04-27 Imec A method of forming monocrystalline germanium or silicon germanium
US8344425B2 (en) * 2009-12-30 2013-01-01 Intel Corporation Multi-gate III-V quantum well structures
US8890207B2 (en) * 2011-09-06 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design controlling channel thickness
US8847224B2 (en) 2011-09-27 2014-09-30 Broadcom Corporation Fin-based bipolar junction transistor and method for fabrication
US8541270B2 (en) * 2011-10-07 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Finlike structures and methods of making same
KR101805634B1 (ko) * 2011-11-15 2017-12-08 삼성전자 주식회사 Ⅲ-ⅴ족 배리어를 포함하는 반도체 소자 및 그 제조방법
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US9299809B2 (en) * 2012-12-17 2016-03-29 Globalfoundries Inc. Methods of forming fins for a FinFET device wherein the fins have a high germanium content
US20140374807A1 (en) * 2013-06-19 2014-12-25 International Business Machines Corporation METHOD OF DEVICE ISOLATION IN CLADDING Si THROUGH IN SITU DOPING

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409770A (zh) * 2015-07-31 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106653602A (zh) * 2015-07-31 2017-05-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN106409770B (zh) * 2015-07-31 2019-07-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106653602B (zh) * 2015-07-31 2019-11-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Also Published As

Publication number Publication date
TW201705217A (zh) 2017-02-01
KR20160063319A (ko) 2016-06-03
EP3050092A4 (en) 2017-05-03
US20170186598A1 (en) 2017-06-29
TWI564938B (zh) 2017-01-01
US10249490B2 (en) 2019-04-02
US20160211263A1 (en) 2016-07-21
CN105531801A (zh) 2016-04-27
US9640537B2 (en) 2017-05-02
EP3050092A1 (en) 2016-08-03
WO2015047344A1 (en) 2015-04-02
KR102106348B1 (ko) 2020-05-04

Similar Documents

Publication Publication Date Title
TWI564938B (zh) 電子裝置鰭、形成電子裝置鰭之方法及具有電子裝置鰭的運算系統
TWI544636B (zh) 使用選擇式磊晶成長整合ｖｌｓｉ相容性鰭狀結構與在其上製作裝置
TWI688041B (zh) 使用犧牲次鰭部層而被形成於矽基板上的奈米線通道、使用犧牲次鰭部層以形成奈米線通道於矽基板上之方法、及計算系統
US10475706B2 (en) Making a defect free fin based device in lateral epitaxy overgrowth region
CN105874587A (zh) Si沟槽中的ⅲ-n器件
KR20160101900A (ko) 트랜지스터 채널 적용들을 위한 클래딩 이전의 Si 핀 엘리먼트들의 프리-스컬프팅
TWI630685B (zh) 半導體結構以及形成半導體結構之方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees