TW201519404A - 三維積體電路結構及其製造方法 - Google Patents

Abstract

本揭露提供一種三維積體電路結構，包括：第一半導體晶片；第二半導體晶片，其中第二半導體晶片以複數個結合結構結合至第一半導體晶片；以及複數個第一支撐結構，設於第一半導體晶片之第一表面與第二半導體晶片之第二表面之間且黏接至第一表面與第二表面，其中複數個第一支撐結構係由具有填料之聚合物製成以提供結構強度給複數個第一支撐結構。本揭露亦提供此三維積體電路結構之製造方法。

Description

三維積體電路結構及其製造方法

本揭露係有關於半導體技術，且特別係有關於一種半導體之封裝技術。

由於各種電子元件(例如電晶體、二極體、電阻、電容等等)之整合密度不斷的改進，積體電路經歷了快速的成長。其中最小元件尺寸的不斷縮小係為上述整合密度改良之主要原因，其使得單位面積上可整合之元件數量增加。

積體元件所佔的面積相近於半導體晶圓之面積。儘管微影技術的進步使得二維積體電路製造有顯著的進步，然而在二維積體電路中所能達到的整合密度有其物理限制。其中一個限制為形成積體元件所需之最小尺寸。此外，將較多的裝置設於單一晶片需要較複雜之設計。當裝置的數量增加時，另一個限制為內連線之數量及長度會顯著地增加。當內連線之數量及長度增加時，電路之電阻電容延遲(RC delay)與耗電率皆會增加。

因此，業界提出三維積體電路。在此三維積體電路中，晶片以導線接合、覆晶接合及/或矽穿孔之方式堆疊並連接至封裝基板。

本揭露提供一種三維積體電路結構，包括：第一半導體晶片；第二半導體晶片，其中第二半導體晶片以複數個結合結構結合至第一半導體晶片；以及複數個第一支撐結構，設於第一半導體晶片之第一表面與第二半導體晶片之第二表面之間且黏接至(adhere to)第一表面與第二表面，其中複數個第一支撐結構係由具有填料之聚合物製成以提供結構強度給複數個第一支撐結構。

本揭露更提供一種三維積體電路結構，包括：第一半導體晶片；第二半導體晶片，其中第二半導體晶片以複數個結合結構結合至第一半導體晶片；複數個第一支撐結構，設於第一半導體晶片之第一表面與第二半導體晶片之第二表面之間且黏接至(adhere to)第一表面與第二表面，其中複數個第一支撐結構係由具有填料之聚合物製成以提供結構強度給複數個第一支撐結構；基底，寬於第一半導體晶片與第二半導體晶片，其中第二半導體晶片結合至基底；以及複數個第二支撐結構設於第二半導體晶片之第三表面與基底之第四表面之間且黏接至(adhere to)第三表面與第四表面，其中複數個第二支撐結構之材料與複數個第一支撐結構之材料相似。

本揭露又提供一種三維積體電路結構之製造方法，包括：提供第一半導體晶片，其中第一半導體晶片具有第一連接結構及支撐結構形成於第一半導體晶片之第一表面上，其中支撐結構鄰近第一連接結構；提供第二半導體晶片，其中第二半導體晶片具有第二連接結構於第二半導體晶片之第二表面上；對準第一半導體晶片上之第一連接結構與第二半 導體晶片上之第二連接結構；及對第一半導體晶片上之第一連接結構與第二半導體晶片上之第二連接結構進行回焊(reflow)步驟，以形成結合結構，其中回焊步驟將支撐結構結合至第二半導體晶片之第二表面。

為讓本揭露之特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。

20_A’‧‧‧基板

20_D’‧‧‧基板

20_A”‧‧‧基板

21_A’‧‧‧護層結構

21_D’‧‧‧護層結構

21_A”‧‧‧鈍化層

22_A’‧‧‧銅柱

22_D’‧‧‧銅柱

22_C”‧‧‧銅柱

23_A’‧‧‧銲料層

23_D’‧‧‧銲料層

23_A”、23_B”、23_C”、23_D”‧‧‧銲料層

24_A’‧‧‧金屬墊

24_D’‧‧‧金屬墊

24_D”‧‧‧金屬墊

25_A’‧‧‧連接結構

25_D’‧‧‧連接結構

25_A”‧‧‧連接結構

25_B”‧‧‧連接結構

25_C”‧‧‧連接結構

25_D”‧‧‧連接結構

26_A’‧‧‧連接結構

26_S、26_A”、26_B”、26_C”‧‧‧連接結構

27_A’‧‧‧鎳層

27_B’‧‧‧鈀層

27_C’‧‧‧金層

28_A”、28_B”、28_C”、28_D”‧‧‧結合結構

29_A’‧‧‧護層結構

30_A、30_B、30_C、30_D‧‧‧結合結構

31_A‧‧‧表面

31_A”‧‧‧表面

32_B”‧‧‧表面

36_B”‧‧‧金屬墊

40_A、40_B、40_C‧‧‧矽穿孔

40_A’‧‧‧矽穿孔

40_B”‧‧‧矽穿孔

40_C”‧‧‧矽穿孔

50_A”‧‧‧支撐結構

50_B”‧‧‧支撐結構

50_C”‧‧‧支撐結構

50_D”‧‧‧支撐結構

100‧‧‧基板

100’‧‧‧基板

100”‧‧‧基板

110‧‧‧外部連接器

110”‧‧‧外部連接器

200‧‧‧三維積體電路結構

200”‧‧‧三維積體電路結構

210‧‧‧底部填充材料

300‧‧‧基板

A、B、C、D‧‧‧半導體晶片

A’、B’、C、D’‧‧‧晶片

A”、B”、C”、D”‧‧‧晶片

H₁‧‧‧高度

H₂‧‧‧高度

W₁‧‧‧寬度

D₁‧‧‧距離

D₂‧‧‧高度

△H‧‧‧晶片翹曲

M‧‧‧區域

N‧‧‧區域

第1圖係本揭露實施例之三維積體電路結構之剖面圖；第2A圖係本揭露實施例之晶片之剖面圖；第2B圖係本揭露實施例之晶片翹曲(warpage)對第2A圖所示之晶片的熱循環溫度圖；第3A圖係本揭露實施例之晶片之剖面圖；第3B圖係本揭露實施例之設於第3A圖之晶片上的連接結構之剖面圖；第3C圖係本揭露實施例之晶片翹曲(warpage)對第3A圖所示之晶片的熱循環溫度圖；第4圖係本揭露實施例之晶片堆疊至基板之剖面圖；第5A圖係本揭露實施例之晶片之剖面圖；第5B圖係本揭露實施例之第5A圖的晶片之上視圖；第5C圖係本揭露實施例之晶片上的支撐結構與連接結構之上視圖；第5D圖係本揭露實施例之支撐結構的各種形狀的上視圖；第6A圖係本揭露實施例之回焊步驟前的用以形成三維積 體電路結構的三個晶片及一個基板之剖面圖；第6B圖係本揭露實施例之晶片的支撐結構的剖面圖，此支撐結構鄰近一連接結構，且此連接結構對齊另一晶片之連接結構；第7A圖係本揭露實施例之三維積體電路結構之剖面圖；第7B圖係本揭露實施例之鄰近一設於兩晶片之間的結合結構之支撐結構之剖面圖；及第8圖係本揭露實施例之三維積體電路結構之剖面圖。

以下針對本揭露之三維積體電路結構作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本揭露之不同樣態。以下所述特定的元件及排列方式儘為簡單描述本揭露。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本揭露，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。

第1圖係本揭露實施例之三維積體電路結構200之剖面圖。三維積體電路結構200包括半導體晶片A、B、C及D，此半導體晶片A、B、C及D於基板100上堆疊於另一晶片之頂部。每一個半導體晶片A、B、C具有一或多個矽穿孔40_A、40_B、 或40_C用於晶片間之互連及散熱(heat dissipation)。矽穿孔40_A、40_B、及40_C分別藉由半導體晶片A、B、C及D中的結合結構30_A、30_B、30_C及30_D連接至其它矽穿孔或基板100，此矽穿孔40_A、40_B、及40_C可電性連接至晶片中的積體電路(未繪示)。在一些實施例中，結合結構30_A、30_B、30_C及30_D包括各種金屬，例如焊材、金、銅等等。基板100也可包括外部連接器110。基板100之寬度寬於每一個半導體晶片A、B、C及D之寬度。

每一個半導體晶片包括一半導體基板，此半導體基板係用於積體電路的製造。積體電路可形成於此半導體基板之中及/或之上。此半導體基板可為任何包含半導體材料的結構。此半導體材料可包括，但不限於，主體矽、半導體晶圓、絕緣層上覆矽基板、或矽化鍺基板。亦可使用其它包括第III族、第IV族及第V族之半導體材料。此半導體基板可更包括多個隔離元件(未繪示)，例如淺溝槽隔離元件或矽局部氧化(LOCOS)元件。此隔離元件可定義並隔離各個微電子元件。可形成於此半導體基板中的微電子元件可包括電晶體(例如金氧半場效電晶體、互補式金氧半電晶體、雙載子接面電晶體、高功率電晶體(high voltage transistor)、高頻電晶體(high frequency transistors)、P通道及/或N通道場效電晶體等等)、電阻、二極體、電容、電感、熔絲及其它適合的元件。各種微電子元件可藉由各種製程形成，此製成包括沈積製程、蝕刻製程、摻雜製程、微影製程、退火製程及/或其它適合的製程。此微電子元件互連以形成積體電路裝置，例如邏輯裝置、記憶裝置(例如靜態隨機存取記憶體)、射頻裝置(RF Device)、輸入 /輸出裝置、系統晶片(system-on-chip，SoC)裝置、上述之組合、及其它適合之裝置。在一些實施例中，每一個半導體晶片亦包括被動元件，例如電阻、電容、電感或其它相似的被動元件。

每一個半導體晶片可包括內連線結構或重佈層(redistribution layer)(未繪示)以使每個晶片中的內連線可電性連接至外部連接器。重佈層為鄰近晶片封裝體或封裝結構表面的內連線結構，其係用於電性連接。晶片，例如設於頂部晶片D與基板100之間的晶片A、B及C可更包括矽穿孔，且可為中介片(interposer)。

基板100可由半導體晶圓或部分晶圓製得。在一些實施例中，基板100包括矽、砷化鍺、絕緣層上覆矽、或其它適合的材料。在一些實施例中，基板100亦可包括被動裝置或主動裝置。此被動裝置例如可為電阻、電容、電感或其它相似的被動裝置，此主動裝置例如可為電晶體。在一些實施例中，基板100包括其它積體電路。此外，基板100可由其它材料製得。例如，在一些實施例中，基板100可為多層電路板。在一些實施例中，基板100亦可包括雙馬來醯亞胺三嗪樹脂(bismaleimide triazine resin)、FR-4(由編織玻璃纖維布(woven fiberglass cloth)與環氧樹脂黏結劑的複合材料，此複合材料具有阻燃性)、陶瓷、玻璃、塑膠、膠帶(tape)、薄膜、或其它載有導電墊或導電區(conductive land)之支撐材料。此導電墊或導電區係用以連接導電端(conductive terminal)。

堆疊晶片A、B、C及D於基板100上，接著進行回焊製程形成結合結構30_A、30_B、30_C及30_D以形成第1圖之三維 積體電路結構200。在一些實施例中，部分或全部晶片A、B、C及D於形成結合結構30_A、30_B、30_C及30_D的回焊製程之前或之後彎曲。此晶片彎曲係由晶片中的各個膜層之熱膨脹係數與應力的失配(mis-match)造成。於基板上形成晶片的裝置與結構的製程中，不同熱膨脹係數與應力的膜層形成於基板上。此基板於形成此裝置與結構的製程中亦經過多道不同的加熱步驟。完成此裝置與結構的製程後，形成於基板上的晶片被隔離為獨立的物件，例如半導體晶片A、B、C及D。此隔離且獨立的晶片可能會由於晶片中的各個膜層之熱膨脹係數與應力的失配(mis-match)而造成彎曲。

第2A圖係本揭露實施例之晶片D’之剖面圖。晶片D’與半導體晶片D相似且包括具有裝置(未繪示)之基板20_D’及形成於其中的內連線結構(未繪示)。晶片D’具有連接結構25_D’。每個連接結構25_D’包括銅柱(copper post)22_D’及銲料層23_D’形成於銅柱22_D’上。銅柱22_D’接觸金屬墊24_D’，此金屬墊24_D’連接至晶片D’中的內連線結構(未繪示)及裝置(未繪示)。在一些實施例中，一凸塊下金屬層(未繪示)設於銅柱22_D’與金屬墊24_D’之間。上述之連接結構25_D’的結構僅為一範例，其它連接結構亦可用於本揭露中。

形成一護層結構(passivation structure)21_D’於基板20_D’上以保護基板20_D’。此護層結構21_D’可包括一或多層鈍化層。在一些實施例中，此鈍化層可為氮化矽、氮氧化矽、聚合物、或上述之組合。晶片D’可具有矽穿孔，然而晶片D’亦可不具有矽穿孔。在一些實施例中，當晶片D’為頂層晶片時，晶片 D’不具有矽穿孔。在一些實施例中，當晶片D’為頂層晶片與基板之間的晶片時，晶片D’具有矽穿孔。

如第2A圖所示，晶片D’之邊緣向上彎曲。因此，晶片D’具有新月形(crescent)之剖面。在一些實施例中，對於無鉛凸塊結構(bump scheme)，形成結合結構之回焊製程之峰值溫度(peak temperature)可為約230℃至約250℃。為了瞭解例如為回焊的加熱步驟對晶片的平坦性之影響，在一非限定之範例(non-limiting example)中，對晶片D’進行熱循環步驟，在此步驟中溫度由室溫(25℃)增加至240℃並降回至室溫(25℃)。第2B圖係本揭露實施例之晶片D’之翹曲(warpage)對熱循環溫度的分析圖。晶片翹曲△H之定義為晶片中央的上表面至晶片邊緣之上表面的高度差。例如，晶片之-20μm的翹曲表示晶片邊緣比比晶片中央高-20μm。第2B圖顯示晶片D’之晶片翹曲於熱循環的步驟中始終維持於約-20μm。第2B圖之數據顯示晶片D’之邊緣在熱循環中的各個溫度時向上彎曲。此邊緣比中央高的晶片D’的形狀類似一新月形，如第2A圖所示。

第3A圖係本揭露實施例之晶片A’之剖面圖。晶片A’與半導體晶片A(第1圖)相似且包括具有裝置(未繪示)之基板20_A’及形成於其中的內連線結構(未繪示)。晶片A’亦可具有矽穿孔40_A’及連接結構25_A’。每個連接結構25_A’包括銅柱(copper post)22_A’及銲料層23_A’形成於銅柱22_A’上。銅柱22_A’接觸金屬墊24_A’，此金屬墊24_A’連接至矽穿孔40_A’。在一些實施例中，一凸塊下金屬層(未繪示)設於銅柱22_A’與金屬墊24_A’之間。一護層結構(passivation structure)21_A’形成於基板20_A’上以保護 基板20_A’。此護層結構21_A’相似於護層結構21_D’且可包括一或多層鈍化層。矽穿孔40_A’之另一端連接至另一連接結構26_A’。在一些實施例中，護層結構29_A’形成於基板20_A’之背側，此背側係為護層結構21_A’之相反側，如第3A圖所示。護層結構29_A’可包括一或多層鈍化層。在一些實施例中，此鈍化層可為氮化矽、氮氧化矽、聚合物、或上述之組合。

在一些實施例中，每一連接結構26_A’可包括鎳層27_A’、鈀層27_B’和金層27_C’，如第3B圖所示。在一些實施例中，連接結構26_A’係由化學鍍鎳(electroless Ni)、化學鍍鈀(electroless Pd)及浸金(immersion Au)(或化鎳鈀浸金(electroless-Ni/electroless-Pd/immersion Au，ENEPIG))製成。使用化鎳鈀浸金之連接結構係用於結合(bonding)且不含鉛。

為了瞭解例如為回焊的加熱步驟對晶片的平坦性之影響，在一非限定之範例(non-limiting example)中，對晶片A’進行熱循環步驟，在此步驟中溫度由室溫(25℃)增加至260℃並降回至室溫(25℃)。第3C圖係本揭露實施例之晶片A’之翹曲△H(warpage)對熱循環溫度的分析圖。第3C圖顯示晶片之晶片翹曲於室溫中維持於約-50μm，而於260℃減少至約-17μm。當此熱循環回復至室溫時，此翹曲回復至約-50μm。第3C圖之數據顯示晶片A’之邊緣在熱循環中的各個溫度時向下彎曲。此邊緣比中央低的晶片A’的形狀類似一凹面向下的新月形。

第4圖係本揭露實施例於回焊步驟後且在室溫下晶片A’、B’、C’及D’堆疊於基板100’之剖面圖。晶片B’及C’與晶片A’相似且其邊緣向下彎曲。基板100’與基板100相似。在 一些實施例中，基板100’為晶圓且實質上平坦。由於晶片A’、B’、C’及D’的彎曲，位於區域M與區域N的結合結構很可能具有冷接合(cold joint)(或稱開口接合，open joint)。區域M鄰近基板100’之中央。晶片A’的中間部被拉離(pulled away)基板100’上的連接結構26_S。因此，於回焊步驟後，區域M可能因為晶片A’之彎曲而於基板100’與晶片A’之間造成開口或破裂的結合結構。區域N鄰近晶片D’與C’之邊緣。由於晶片D’邊緣的向上彎曲及晶片C’邊緣的向下彎曲，鄰近區域N且位於晶片D’與C’之間的結合結構很可能具有開口或破裂。具有開口或破裂的結合結構可能造成產率下降。

可使用熱壓(thermal compression)結合步驟以降低彎曲的影響。熱壓結合步驟包括於加熱步驟中施加一外部壓力於堆疊之晶片及基板上。此壓力可降低彎曲的影響。然而，此步驟之成本昂貴且鄰近高應力區(例如區域M、N)的結合結構仍具有破裂之風險。因此，業界亟需一可於結合多層晶片於基板上時降低晶片彎曲影響的三維積體電路結構製造方法。

第5A圖係本揭露實施例之晶片A”的剖面圖，且支撐結構50_A”形成於晶片A”之具有連接結構25_A”的表面上。此支撐結構50_A”係形成於晶片A”的表面31_A“上未被連接結構25_A”佔據之部分。支撐結構50_A”係形成於連接結構25_A”的旁邊或鄰近連接結構25_A”。在一些實施例中，支撐結構50_A”於表面31_A(或護層結構21_A”之瞟面)上之高度H₁約與連接結構25_A”於表面31_A上之高度H₂相同。在一些實施例中，高度H₁大於高度H₂。支撐結構50_A”可包括聚合物且黏接至護層結構21_A”之表面31_A。在 一些實施例中，支撐結構50_A”的寬度W₁為約20μm至約5ooμm。

在一些實施例中，支撐結構50_A”係由具有填料的聚合物製成，此填料例如可為二氧化矽(Silica)及/或橡膠(rubber)。此填料係用以提供(或增強)結構強度給位於兩晶片之間的支撐結構50_A”。用以製成支撐結構50_A”的聚合物包括，但不限於，例如為聚醯亞胺(polyimide)、聚苯噁唑(polybenzoxazole)或苯環丁烯(benzocyclobutene)之材料。用以製成支撐結構50_A”的聚合物於結合結構的回焊步驟中軟化並熔化且黏接至接合至晶片A”的基板。在一些實施例中，支撐結構50_A”的玻璃轉化溫度為約40℃至約150℃。在結束熱回焊步驟且晶片A”及基板100”回復至室溫後，支撐結構50_A”仍維持足夠之強度以維持晶片A”及基板100”之間的距離。在一些實施例中，支撐結構50_A”的楊氏模數(Young’s modulus)為約1GPa至約10GPa。

第5B圖係本揭露實施例之具有形成於表面31_A”上之支撐結構50_A”的晶片A”之上視圖。支撐結構50_A”分佈於晶片A”之表面31_A”上，且形成於表面31_A”上未被連接結構25_A”佔據之部分。由於鄰近晶片A”中央的部分具有有限的表面空間，故連接結構25_A”集中於鄰近晶片A”中央的區域，而支撐結構50_A”大部分配置於連接結構25_A”之周圍。若連接結構係以不同的方式配置，則支撐結構50_A”可重新配置。第5C圖係本揭露實施例於表面31_A”上具有支撐結構50_A”與連接結構25_A”的晶片A”之上視圖。此連接結構25_A”圍繞表面31_A”之外部。一些支撐結構50_A”設置於鄰近晶片A”中央的區域，而其它的支撐結構50_A”設 置於鄰近晶片A”之外部邊緣的部分。

支撐結構50_A”係設於晶片A”的表面31_A”上的各個位置以抵消彎曲的影響。在一些實施例中，支撐結構50_A”係根據將其包夾(sandwich)於其中的兩個晶片或基板的彎曲來決定其設置之位置。

第5B及5C圖之支撐結構50_A”具有正方形之剖面。然而，在一些實施例中，支撐結構50_A”可具有其它形狀。第5D圖係本揭露實施例之橢圓形、圓形、三角形、矩形及六角形之支撐結構50_A”的上視圖。支撐結構亦可為其它形狀。

支撐結構50_A”可藉由各種製程方法形成於基板20_A”之表面31_A”上。在一些實施例中，鈍化層21_A”設於基板20_A”上，且支撐結構50_A”形成於鈍化層21_A”頂部之表面31_A”上。例如，支撐結構50_A”可藉由模板印刷(或網印，screening)形成。在此印刷(或網印)步驟中，支撐結構50_A”或基板20_A”被加熱以使支撐結構50_A”可黏接至(adhere to)基板20_A”之表面31_A”。

或者，於形成支撐結構前，可沈積一用以形成支撐結構50_A”材料的膜層於基板20_A”之表面31_A”上。於沈積此材料層後，以微影及蝕刻步驟對此材料層進行圖案化。其它製程方法亦可用以形成支撐結構50_A”。

第6A圖係本揭露實施例於回焊步驟前的用以形成三維積體電路結構的三個晶片及一個基板之剖面圖。相似於支撐結構50_A”之支撐結構亦可藉由與前述製造方法相似的步驟形成於晶片B”、C”及D”上。晶片A”、B”、C”及D”分別相似於晶片A’、B’、C及D’。在一些實施例中，於支撐結構50_A”、50_B”、 50_C”及50_D”形成於晶片A”、B”、C”及D”上後，此半導體晶片A”、B”、C”及D”於基板100”上堆疊於另一晶片之頂部，如第6A圖所示。連接結構25_A”對準基板100”之連接結構26_S。晶片A”上的支撐結構50_A”係設於晶片A”與基板100”之間。同樣地，基板B”的連接結構25_B”對準位於基板A”上連接結構25_A”之相反側的連接結構26_A”。形成於晶片B”上的支撐結構50_B”係設於晶片B”與晶片A”之間。

同樣地，基板C”的連接結構25_C”對準連接結構26_B”，且支撐結構50_C”係設於晶片C”與晶片B”之間。基板D”的連接結構25_D”對準連接結構26_C”，且支撐結構50_D”係設於晶片D”與晶片C”之間。

第6B圖係本揭露實施例之位於晶片C”上且鄰近連接結構25_C”之支撐結構50_C”的放大剖面圖，且此連接結構25_C”對準且接觸晶片B”之連接結構26_B”。第6B圖包括位於支撐結構50_C”與晶片B”之表面32_B”之間具有距離D₁之間隙。在一些實施例中，支撐結構50_C”接觸表面32_B”。為了對在基板100”上設有晶片A”、B”、C”、D”的三維積體電路提供支撐，支撐結構50_C”於回焊步驟後黏接至表面32_B”。在一些實施例中，距離D₁為約0nm至約2000nm。由於晶片C”的銲料層23_C”可軟化並熔化以覆蓋至少一部分之連接結構26_B”，距離D₁可大於0。在一些實施例中，連接結構26_B”形成於金屬墊36_B”上。由於銲料層23_C”可軟化並熔化，銅柱22_C”與連接結構26_B”之間的銲料層23_C”的高度會自回焊步驟前的高度縮短，使得支撐結構50_C”可接觸表面32_B”並黏接至表面32_B”。

第7A圖係本揭露實施例之三維積體電路結構之剖面圖。於晶片A”、B”、C”及D”堆疊於基底100”上後，對此堆疊結構進行回焊步驟。在一些實施例中，如第7圖所示，此回焊步驟使銲料層23_A”、23_B”、23_C”及23_D”分別結合至連接結構26_S、26_A”、26_B”及26_C”以形成結合結構28_A”、28_B”、28_C”及28_D”。結合之晶片A”、B”、C”、D”及基底100”形成三維積體電路結構200”。此回焊步驟亦結合支撐結構50_D”至晶片C”之背表面32_C”，結合支撐結構50_C”至晶片B”之背表面32_B”，結合支撐結構50_B”至晶片A”之背表面32_A”，結合支撐結構50_A”至基板100”之背表面32_S。

在一些實施例中，回焊製程之峰值溫度可為約230℃至約250℃。例如在回焊製程中，支撐結構50_D”的聚合物材料軟化且黏接至表面32_C”。每一個支撐結構50_D”的一端黏接至晶片D”之表面31_C”，而同一支撐結構50_D”的另一端黏接至晶片C”之表面32_C”。如上所述，支撐結構50_D”包含用以增強支撐結構的結構強度的填料。在回焊製程中，支撐結構50_D”可維持其高度以維持晶片D”及C”之間的距離。

第7B圖係本揭露實施例之鄰近設於晶片C”及B”之間的結合結構28_C”的支撐結構50_C”的放大剖面圖。支撐結構50_C”的高度D₂為約10μm至約50μm。

支撐結構50_C”亦可減少施於晶片C”及B”之間的結合結構28_C”的應力，並降低此結合結構破裂之風險。藉由吸收形成晶片時晶片B”及C”彎曲的作用力，支撐結構50_C”之楊氏模數可幫助減少施於結合結構28_C”上的應力。因此，與不具有支 撐結構50_C”之三維積體電路結構相比，支撐結構50_C”可提昇三維積體電路結構200”的產率。此三維積體電路結構200”具有堆疊之晶片A”、B”、C”、D”及基板100”。支撐結構50_D”、50_B”及50_A”提供與支撐結構50_C”相似之功能。

第8圖係本揭露實施例之三維積體電路結構之剖面圖。在一些實施例中，如第8圖所示，在形成三維積體電路結構200”後，底部填充材料210可填充於基底100”之表面上以填充基底100”與晶片A”、B”、C”及D”之間的空間。如第8圖所示，具有底部填充材料的三維積體電路結構200”藉由一外部連接器110”結合至另一基板300。

基板300可由半導體晶圓或部分晶圓製得。在一些實施例中，基板300包括矽、砷化鍺、絕緣層上覆矽、或其它適合的材料。在一些實施例中，基板300亦可包括被動裝置或主動裝置。此被動裝置例如可為電阻、電容、電感或其它相似的被動裝置，此主動裝置例如可為電晶體。在一些實施例中，基板300包括其它積體電路。此外，基板300可由其它材料製得。例如，在一些實施例中，基板100可為多層電路板。在一些實施例中，基板100亦可包括雙馬來醯亞胺三嗪樹脂(bismaleimide triazine resin)、FR-4(由編織玻璃纖維布(woven fiberglass cloth)與環氧樹脂黏結劑的複合材料，此複合材料具有阻燃性)、陶瓷、玻璃、塑膠、膠帶(tape)、薄膜、或其它載有導電墊或導電區(conductive land)之支撐材料。此導電墊或導電區係用以連接導電端(conductive terminal)。

在此三維積體電路結構中，例如結構200”，設於 不同的晶片及/或晶片與基板之間的支撐結構的數量可以相同或不同。此支撐結構的佈局(layout)及設計係由晶片及基板的彎曲形狀及嚴重程度而定。前述晶片A、B、C及D之彎曲形狀僅為範例。前述支撐結構50_A”、50_B”、50_C”及50_D”可用以降低應力並幫助維持具有前述不同彎曲形狀的兩個相鄰晶片之間的高度。

本揭露提供於三維積體電路結構之晶片與基板之間形成支撐結構的製造方法與半導體裝置結構。每一個支撐結構黏接至兩相鄰的晶片表面或相鄰的晶片及基底表面以降低由晶片及/或基板之彎曲所造成的應力，此應力係施加在設於晶片之間或晶片與基板之間的結合結構上。支撐結構之製造步驟的成本遠低於其它製程，例如用以降低三維積體電路結構的製程中晶片與基板彎曲造成的影響之熱壓結合步驟。此支撐結構可提昇三維積體電路結構的產率。

雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。 另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。

100”‧‧‧基板

110”‧‧‧外部連接器

200‧‧‧三維積體電路結構

210‧‧‧底部填充材料

300‧‧‧基板

A”、B”、C”、D”‧‧‧晶片

Claims (10)

1. 一種三維積體電路結構，包括：一第一半導體晶片；一第二半導體晶片，其中該第二半導體晶片以複數個結合結構結合至該第一半導體晶片；以及複數個第一支撐結構，設於該第一半導體晶片之一第一表面與該第二半導體晶片之一第二表面之間且黏接至(adhere to)該第一表面與該第二表面，其中該複數個第一支撐結構係由具有填料之聚合物製成以提供結構強度給該複數個第一支撐結構。
2. 如申請專利範圍第1項所述之三維積體電路結構，其中每一個該第一支撐結構鄰近(next to)至少一個該結合結構。
3. 如申請專利範圍第1項所述之三維積體電路結構，其中該複數個第一支撐結構之一部分設於該第一半導體晶片與該第二半導體晶片之間的一中間部，而該複數個第一支撐結構之另一部分設於該第一半導體晶片與該第二半導體晶片之間的一邊緣部。
4. 如申請專利範圍第1項所述之三維積體電路結構，更包括：一基底，寬於該第一半導體晶片與該第二半導體晶片，其中該第二半導體晶片結合至該基底；以及複數個第二支撐結構設於該第二半導體晶片之一第三表面與該基底之第四表面之間且黏接至(adhere to)該第三表面與該第四表面，其中該複數個第二支撐結構之材料與該複數個第一支撐結構之材料相似。
5. 如申請專利範圍第1項所述之三維積體電路結構，其中該複數個第一支撐結構之聚合物為聚醯亞胺(polyimide)、聚苯噁唑(polybenzoxazole)或苯環丁烯(benzocyclobutene)，而該複數個第一支撐結構之填料為二氧化矽(Silica)、橡膠(rubber)或上述之組合。
6. 如申請專利範圍第1項所述之三維積體電路結構，其中每一個該第一支撐結構之寬度為約20μm至約500μm。
7. 一種三維積體電路結構之製造方法，包括：提供一第一半導體晶片，其中該第一半導體晶片具有一第一連接結構及一支撐結構形成於該第一半導體晶片之一第一表面上，其中該支撐結構鄰近該第一連接結構；提供一第二半導體晶片，其中該第二半導體晶片具有一第二連接結構於該第二半導體晶片之一第二表面上；對準該第一半導體晶片上之第一連接結構與該第二半導體晶片上之第二連接結構；以及對該第一半導體晶片上之第一連接結構與該第二半導體晶片上之第二連接結構進行一回焊(reflow)步驟，以形成一結合結構，其中該回焊步驟將該支撐結構結合至該第二半導體晶片之第二表面。
8. 如申請專利範圍第7項所述之三維積體電路結構之製造方法，其中該支撐結構結合至該第一半導體晶片之該第一表面與該第二半導體晶片之該第二表面，其中該支撐結構降低施加於該第一半導體晶片與該第二半導體晶片之間的該結合結構之應力。
9. 如申請專利範圍第7項所述之三維積體電路結構之製造方法，更包括：形成該支撐結構於該第一半導體晶片之該第一表面上，其中該支撐結構鄰近該第一連接結構，且該支撐結構比該第一連接結構短。
10. 如申請專利範圍第7項所述之三維積體電路結構之製造方法，其中該支撐結構係由具有填料之聚合物製成，其中該聚合物為聚醯亞胺(polyimide)、聚苯噁唑(polybenzoxazole)或苯環丁烯(benzocyclobutene)，而該填料為二氧化矽(Silica)、橡膠(rubber)或上述之組合。