TW201508936A - 光發電元件及其製造方法 - Google Patents

Abstract

本發明提供一種具有充分填充因數且可抑制製造成本之光發電元件、及其製造方法。前述光發電元件係具有n型結晶半導體基板、積層於n型結晶半導體基板一側之p型非晶質系矽薄膜、及積層於n型結晶半導體基板另一側之n型非晶質系矽薄膜；前述光發電元件並具有介於n型結晶半導體基板與p型非晶質系矽薄膜間之本質非晶質系矽薄膜，而n型結晶半導體基板與n型非晶質系矽薄膜係直接接合，且，n型非晶質系矽薄膜側係作為光入射面使用。

Description

光發電元件及其製造方法 發明領域

本發明係有關於具有異質接合之光發電元件(太陽電池)及其製造方法。

發明背景

在不產生CO₂等溫室效應氣體之潔淨發電設備方面，及，在取代核能發電之操作安全性高的發電設備方面，以光發電元件(太陽電池)備受矚目。具有高發電效率之異質接合之光發電元件為其中一種光發電元件。

如圖2所示，具有異質接合之該光發電元件20係於n型結晶半導體基板21之一側依序積層有第1本質非晶質系矽薄膜22、p型非晶質系矽薄膜23及第1透明導電膜24，並於n型結晶半導體基板21另一側依序積層有第2本質非晶質系矽薄膜25、n型非晶質系矽薄膜26及第2透明導電膜27。又，第1透明導電膜24及2透明導電膜27之表面分別裝設設有集電極28、29。另外，圖2中之箭頭表示光入射方向，另一側則為光入射面。以BSF結構而言，具有使n型結晶半導體基板21與n型非晶質系矽薄膜26直接接合之結構時，結 晶結構之不匹配或摻雜會導致界面態增加，且光生成載子之復合增加，但如光發電元件20使第2本質非晶質系矽薄膜25介於其間，可抑制該光生成載子之再結合，從而提高發電效率(參照專利文獻1)。

先前技術文獻 專利文獻

專利文獻1：日本專利特許第2614561號公報

非專利文獻

非專利文獻1：W.E.Spear and P.G.LeComber：固態通訊(Solid State Commun.)17(1975)1193

發明概要

構成上述構造所組成之光發電元件的各矽薄膜，通常藉由電漿CVD法成膜。其中，令本質非晶質系矽薄膜介於n型結晶半導體基板與n型非晶質系矽薄膜之間時，為防止影響導電性之雜質混入本質非晶質系矽薄膜，必須(1)於另外的成膜室成膜形成n型非晶質系矽薄膜與本質非晶質系矽薄膜，及(2)於覆蓋成膜室壁面之狀態下進行成膜。但，就(1)的情況而言，需要數個成膜室因此成為導入製造裝置時之初期成本增加的主因，就(2)的情況而言，則成為製造時之運轉成本增加的主因。

本發明乃有鑑於所述情事而成者，目的在於提供一種具有充分之開路電壓與填充因數(fill factor)、且可抑制 製造成本的光發電元件及其製造方法。

依循前述目的而生的第1發明之光發電元件，係具有n型結晶半導體基板、積層於該n型結晶半導體基板一側之p型非晶質系矽薄膜、及積層於前述n型結晶半導體基板另一側之n型非晶質系矽薄膜；前述光發電元件具有介於前述n型結晶半導體基板與前述p型非晶質系矽薄膜間之本質非晶質系矽薄膜；前述n型結晶半導體基板與前述n型非晶質系矽薄膜係直接接合；前述n型非晶質系矽薄膜側係作為光入射面使用。

第1發明之光發電元件未於n型結晶半導體基板與n型非晶質系矽薄膜之間介入本質非晶質系矽薄膜，故可抑制製造成本。此外，第1發明之光發電元件如所述未於n型結晶半導體基板與n型非晶質系矽薄膜之間介入本質非晶質系矽薄膜，且將n型非晶質系矽薄膜側(另一側)作為光入射面使用，因此具有充分之開路電壓與填充因數。

第1發明之光發電元件中，前述n型非晶質系矽薄膜宜藉由摻雜物氣體於原料氣體中所佔含量依序變高之至少2階段的化學氣相沉積法積層而成。藉由所述方式，n型結晶半導體基板與n型非晶質系矽薄膜之接合界面之鈍化性能提高等，故可更為提高開路電壓與填充因數。另外，所謂「摻雜物氣體於原料氣體中所佔含量依序變高之至少2階段」亦包括該含量連續性變高之情形。

第1發明之光發電元件中，前述n型非晶質系矽薄膜宜具有與前述n型結晶半導體基板直接接合之第1層、及積層於該第1層另一側且電阻較前述第1層低之第2層。同上述，此態樣下亦致使n型結晶半導體基板與n型非晶質系矽薄膜之接合界面之鈍化性能提高等，故可更為提高開路電壓與填充因數。

第1發明之光發電元件中，前述n型非晶質系矽薄膜宜藉由化學氣相沉積法積層而成，且該藉由化學氣相沉積法所行之積層宜於前述n型結晶半導體基板之溫度超過180℃且在220℃以下之狀態下進行。如此在n型結晶半導體基板處於較高之上述溫度範圍的狀態下以化學氣相沉積法進行n型非晶質系矽薄膜之積層，可得到結晶化業經抑制且降低缺陷產生之n型非晶質系矽薄膜。

第1發明之光發電元件中，前述n型結晶半導體基板宜藉由磊晶法製作而成。使用磊晶法所製成之n型結晶半導體基板，可提高光發電元件之最大輸出等輸出特性及其均一性。

第1發明之光發電元件中，前述n型結晶半導體基板之比電阻宜為0.5Ω cm以上且5Ω cm以下。使用比電阻於前述範圍之n型結晶半導體基板，可提高最大輸出等。

第1發明之光發電元件中，前述n型結晶半導體基板之厚度宜為50μm以上且200μm以下，又以80μm以上且150μm以下較佳。如所述做成較薄型之基板，可發揮充分之輸出特性，同時可圖元件本身之小型化與低成本化。

依循前述目的而生之第2發明之光發電元件之製造方法，係具有一藉由化學氣相沉積法於n型結晶半導體基板表面積層n型非晶質系矽薄膜之步驟者；令前述藉由化學氣相沉積法所行之積層於前述n型結晶半導體基板之溫度超過180℃且在220℃以下之狀態下進行。

依據第2發明之光發電元件之製造方法，於n型結晶半導體基板表面未中介本質非晶質系矽薄膜而藉由化學氣相沉積法直接積層n型非晶質系矽薄膜，故可抑制製造成本。此外，藉由在n型結晶半導體基板處於較高之上述溫度範圍的狀態下進行n型非晶質系矽薄膜之積層，可得到結晶化業經抑制且降低缺陷產生之n型非晶質系矽薄膜，並可得到具有充分之開路電壓與填充因數之光發電元件。

其中，本質非晶質系矽薄膜所謂的「本質」，意指未有意摻雜有雜質，亦包括存有在原料本來所含之雜質或製造過程中非有意混入之雜質者。此外，所謂「非晶質系」不僅指非晶體，亦含微晶體。所謂「光入射面」係指配置於使用時與太陽光等光源相對向之側(一般為外側)、且為實質上使光入射之側的面，此時可構成光也會從與該光入射面相反之一面入射之形式。

另一方面，本發明中所謂「n型」非晶質矽薄膜，係指以數密度比計薄膜中所含元素相對於矽含有10^-5左右以上者。以非專利文獻1為例，非有意摻雜之非晶矽約為n型。專利文獻1中所稱「本質」非晶矽，推測其邏輯為無論是否 如所述非有意摻雜都含有亦顯示作為n型之特性者。對此，本發明針對摻雜數密度比定義如上，因此僅指有意摻雜者。另外，例如非專利文獻1中表示，PH₃/SIH₄>10^-5時，可獲得與非有意摻雜之非晶矽不同的特性。

本發明之光發電元件具有充分之填充因數，且可抑制製造成本。又，依據本發明之光發電元件之製造方法，可壓低製造成本製得具有充分之開路電壓與填充因數的光發電元件。

10‧‧‧光發電元件

11‧‧‧n型結晶半導體基板

12‧‧‧本質非晶質系矽薄膜

13‧‧‧p型非晶質系矽薄膜

14‧‧‧第1透明導電膜

15‧‧‧n型非晶質系矽薄膜

16‧‧‧第2透明導電膜

17、18‧‧‧集電極

50‧‧‧基板

51‧‧‧平滑部

52‧‧‧凹凸部

53‧‧‧非晶質系矽薄膜

54‧‧‧高低差

圖1係顯示本發明第1實施形態之光發電元件的截面圖。

圖2係顯示習知例之光發電元件的截面圖。

圖3係顯示實施例中非晶質系矽薄膜之膜厚測定方法的示意圖。

圖4(a)係顯示實施例3之各光發電元件之FF(填充因數)測定結果的圖表，圖4(b)係顯示實施例3之各光發電元件之Pmax(最大輸出)測定結果的圖表。

用以實施發明之形態

繼之，參照附圖說明本發明具體化後之實施形態。

(光發電元件)

如圖1所示，本發明第1實施形態之光發電元件10為板 狀之多層結構體。光發電元件10具有n型結晶半導體基板11、與依序積層於n型結晶半導體基板11一側(圖1中之上側)之本質非晶質系矽薄膜12、p型非晶質系矽薄膜13及第1透明導電膜14，並具有依序積層於n型結晶半導體基板11另一側(圖1中之下側)之n型非晶質系矽薄膜15及第2透明導電膜16。進而，光發電元件10並具有裝設於第1透明導電膜14表面(一側)之集電極17、及配置於第2透明導電膜16表面(另一側)之集電極18。

就n型結晶半導體基板11而言並無特別限定，但凡為具有n型半導體特性之結晶體即可，可使用公知者。作為構成n型結晶半導體基板11之n型結晶半導體，除矽(Si)以外，可列舉SiC、SiGe、SiN等，從產能等觀點而言則以矽為佳。n型結晶半導體基板11可為單晶體，亦可為多晶體。n型結晶半導體基板11之上下(一側及另一側)表面宜經施行凹凸加工(未予圖示)，以更有效形成因光之漫反射而產生之光侷限。另外，例如藉由將基板材料浸漬於含有約1~5質量%之氫氧化鈉或氫氧化鉀之蝕刻液中，可形成多數錐狀之凹凸部。

n型結晶半導體基板11宜藉由磊晶法製作而成。所謂磊晶法，舉例言之係藉由供給原料氣體使結晶基板上形成磊晶層之方法。使所形成之磊晶層自結晶基板分離，即可適於作為n型結晶半導體基板11。藉由磊晶法製成之n型結晶半導體基板11與一般以Cz法等製成者相比，有因氧引發之缺陷較少、雜質較少、可重現性更佳地含有摻雜物 這些優點。因此，使用藉由磊晶法製成之n型結晶半導體基板11，將使光發電元件10之最大輸出等提高且其均一性提高。即，因基板間之比電阻差異小，故容易大量生產具備所需輸出特性之光發電元件10。此效果在令集電極18側為光入射面(背射極(rear emitter)型)時尤為顯著。又，以Cz法作成時，係將矽結晶切成所需厚度而獲得基板，故進行該切割時會造成矽損耗。基板厚度越薄，該矽損耗越為顯著。但若為磊晶法，則可直接製作成所需厚度，無須進行切割，因此不會造成矽損耗，可達到低成本化之效果。

n型結晶半導體基板11之比電阻宜為0.5Ω cm以上且5Ω cm以下，又以1Ω cm以上且3Ω cm以下較佳。使用比電阻在前述範圍內之n型結晶半導體基板11，可提高最大輸出等。若比電阻過小，最大輸出將因塊體生命週期減少而降低。若比電阻過大，則n型非晶質系矽薄膜15形成側之橫向電阻增加，且填充因數降低。另外，使用藉由磊晶法製成之n型結晶半導體基板11便易於控制該比電阻。

在n型結晶半導體基板11之厚度(平均厚度)方面，宜為50μm以上且200μm以下，又以80μm以上且150μm以下較佳。如所述作成較薄型之基板，可發揮充分之輸出特性，並在提升輸出特性的同時達到低成本化之效果。

本質非晶質系矽薄膜12係積層於n型結晶半導體 基板11之一側。換言之，本質非晶質系矽薄膜12係介於n型結晶半導體基板11與p型非晶質系矽薄膜13之間。在本質非晶質系矽薄膜12之膜厚方面並無特別限定，例如可設為1nm 以上且10nm以下。該膜厚小於1nm時，因容易產生缺陷等，故容易發生載子復合。又，該膜厚超過10nm時，容易發生短路電流降低之情形。

p型非晶質系矽薄膜13係積層於本質非晶質系矽薄膜12之一側。在p型非晶質系矽薄膜13之膜厚方面並無特別限定，例如以1nm以上且20nm以下為佳，又以3nm以上且10nm以下較佳。

第1透明導電膜14係積層於p型非晶質系矽薄膜13之一側。作為構成第1透明導電膜14之透明電極材料，可列舉如氧化銦錫(Indium Tin Oxide：ITO)、摻鎢氧化銦(Indium Tungsten Oxide：IWO)、摻鈰氧化銦(Indium Cerium Oxide：ICO)、IZO(Indium Zinc Oxide)、AZO(摻鋁ZnO)、GZO(摻鎵ZnO)等公知材料。

n型非晶質系矽薄膜15係直接積層於n型結晶半導體基板11之另一側。在n型非晶質系矽薄膜15之膜厚方面並無特別限定，例如以1nm以上且20nm以下為佳，又以4nm以上且10nm以下較佳。藉由設為所述範圍之膜厚，可均衡減少短路電流降低與載子發生復合的情形。

第2透明導電膜16係積層於n型非晶質系矽薄膜15之另一側。形成第2透明導電膜16之材料與第1透明導電膜14相同。

集電極17、18具有數個相互平行且等間隔形成之匯流排電極、及數個與該等匯流排電極成正交並相互平行且等間隔形成之指狀電極。

匯流排電極及指狀電極分別呈線狀或帶狀，並由導電性材料形成。作為該導電性材料，可使用銀糊等導電性接著劑、或銅線等金屬導線。各匯流排電極之寬度例如為0.5mm以上且2mm以下左右，各指狀電極之寬度例如為10μm以上且300μm以下左右。此外，各指狀電極間之間隔例如為0.5mm以上且4mm以下左右。

具有所述構造之光發電元件10通常串聯數個使用。藉由將數個光發電元件10串聯使用可提高發電電壓。

光發電元件10係以n型非晶質系矽薄膜15側(積層有n型非晶質系矽薄膜15之透明導電膜16側)作為光入射面使用(圖1中之箭頭表示光之入射方向)。使光由本質非晶質系矽薄膜層不存在之側對pn接合部分入射，可提高發電效率。又，光發電元件10中，未於n型結晶半導體基板11與n型非晶質系矽薄膜15之間介入本質非晶質系矽薄膜，故可抑制製造成本。

(光發電元件之製造方法)

其次，針對本發明第2實施形態之光發電元件10之製造方法加以說明。

光發電元件10之製造方法具有一藉由化學氣相沉積法於n型結晶半導體基板11之表面(下面)積層n型非晶質系矽薄膜15的步驟(A)，此外並具有：於n型結晶半導體基板11之上面積層本質非晶質系矽薄膜12的步驟(B)、於本質非晶質系矽薄膜12之上面積層p型非晶質系矽薄膜13的步驟(C)、於p型非晶質系矽薄膜13之上面及n型非晶質系矽薄膜 15之下面積層透明導電膜14、16的步驟(D)、及於透明導電膜14之上面及透明導電膜16之下面裝設集電極17、18的步驟(E)。另外，各步驟之順序並無特別限定，只要是可獲得光發電元件10之層結構的順序即可。以下就各步驟詳加說明。

步驟(A)

將n型非晶質系矽薄膜15直接積層於n型結晶半導體基板11上之步驟(A)，係於n型結晶半導體基板11之溫度例如超過180℃且在220℃以下、較佳為190℃以上且210℃以下之狀態下，藉由例如化學氣相沉積法(如電漿CVD法或催化劑CVD法(別名熱線CVD法)等)進行積層。在n型結晶半導體基板11於較高之上述溫度範圍內進行化學氣相沉積法，可獲得業已抑制結晶化且減少缺陷產生之n型非晶質系矽薄膜15，並可獲得具有充分之開路電壓與填充因數的光發電元件10。上述溫度在180℃以下時容易產生缺陷，成為開路電壓與填充因數降低之主因。反之，上述溫度超過220℃時所形成之薄膜容易結晶化，成為開路電壓與填充因數降低之主因。作為形成n型非晶質系矽薄膜15時之原料氣體，例如可使用SiH₄與作為摻雜氣體之1種之PH₃的混合氣體。

亦可將前述PH₃(摻雜氣體)之導入量(流量)分為2階段以上。即，可藉由使用之原料氣體中摻雜氣體所佔含量依序升高之至少2階段的化學氣相沉積法，積層n型非晶質系矽薄膜15。具體舉例言之，可藉由階段性增加PH₃之導入量(流量)、或以質量流量控制器之梯度設定連續增加 PH₃之導入量等而進行。藉由所述方式，可提高n型結晶半導體基板11與n型非晶質系矽薄膜15之接合界面的鈍化性能，而可獲得具有充分之開路電壓與填充因數的光發電元件。

舉例言之，相對於在n型結晶半導體基板11直接積層之第1階段中之摻雜氣體於原料氣體中所佔含量A，最終階段(例如以2階段進行時指第2階段)中之含量B可設定為2倍以上且50倍以下，又以5倍以上且20倍以下為佳。又，第1階段中摻雜氣體於原料氣體中所佔含量A為100ppm以上且2000ppm以下左右。最終階段(例如以2階段進行時指第2階段)中之含量B為4000ppm以上且20000ppm以下左右。

如上所述，藉由原料氣體中摻雜氣體所佔含量依序升高之多階段(例如2階段)化學氣相沉積法形成n型非晶質系矽薄膜15，則n型非晶質系矽薄膜15形成電阻相異之層結構。具體言之，n型非晶質系矽薄膜15至少具有直接與n型結晶半導體基板11接合之第1層、及積層於該第1層之另一側且電阻較該第1層低之第2層。

步驟(B)

本質非晶質系矽薄膜12之積層可藉由例如化學氣相沉積法(如電漿CVD法或催化劑CVD法(別名熱線CVD法)等)等公知方法進行。採行電漿CVD法時，原料氣體例如可使用SiH₄與H₂之混合氣體。

步驟(C)

p型非晶質系矽薄膜13之積層亦可藉由例如化學氣相沉積法(如電漿CVD法或催化劑CVD法(別名熱線CVD法)等)等公知方法成膜。採行電漿CVD法時，原料氣體例如可使用SiH₄與H₂、B₂H₆之混合氣體。

步驟(D)

透明導電膜14、16之積層可使用例如濺鍍法、真空蒸鍍法、離子鍍法(反應性電漿蒸鍍法)等公知方法。另外，藉由不會產生高能粒子之離子鍍法形成，可抑制p型非晶質系矽薄膜13或n型非晶質系矽薄膜15表面之劣化，及提高膜間之密接性。

步驟(E)

集電極17、18之裝設可以公知方法進行。使用導電性接著劑作為集電極17、18之材料時，可藉由網版印刷或凹版膠印(gravure offset printing)等印刷法形成。又，於集電極17、18使用金屬導線時，可藉由導電性接著劑或低熔點金屬(焊料等)固定於透明導電膜14、16上。

本發明並非以前述實施形態為限，在不變更本發明要義之範圍內也可變更其構成。舉例言之，一側(與光入射面為相反側)之集電極亦可作成整面積層有導電性材料之構造而非由匯流排電極與指狀電極構成之構造。所述構造之集電極可藉由鍍敷或積層金屬箔等而形成。進而，亦可將一側之第1透明導電膜及集電極改為使用由鍍敷或金屬箔形成之不透明導電膜。藉由將一側作成所述構造，可提高一側之集電效率。又，源自他側之入射光中，穿透pn 接合部分之入射光將因整面積層之集電極或不透明導電膜而反射，故可提高發電效率。

實施例

以下舉實施例及比較例再具體說明本發明之內容。另外，本發明並非以下列實施例為限。

<實施例1>

以Cz法製成之n型單晶矽基板(n型結晶半導體基板)的其中一面側，依序積層有本質非晶質系矽薄膜、p型非晶質系矽薄膜及第1透明導電膜。繼之，於n型單晶矽基板之另一側，依序積層有n型非晶質系矽薄膜及第2透明導電膜。各透明導電膜係藉由離子鍍法積層而成。形成前述n型非晶質系矽薄膜時，依序首先設定PH₃之導入量(相對於原料氣體全體之PH₃含量)為800ppm而形成3nm之輕摻雜n型非晶質系矽薄膜(第1層)，並於同一成膜室設定PH₃之導入量為8000ppm，在前述輕摻雜n型非晶質系矽薄膜上積層有高摻雜n型非晶質系矽薄膜(第2層)。

．一側之本質非晶質系矽薄膜：基板溫度200℃、膜厚4nm原料氣體SiH₄

．高摻雜p型非晶質系矽薄膜：基板溫度200℃、膜厚6nm原料氣體SiH₄及B₂H₆ B₂H₆之導入量8000ppm

．輕摻雜n型非晶質系矽薄膜：基板溫度200℃、膜厚3nm原料氣體SiH₄及PH₃ PH₃之導入量800ppm

．高摻雜n型非晶質系矽薄膜：基板溫度200℃、膜厚3nm原料氣體SiH₄及PH₃ PH₃之導入量8000ppm

其次，分別於第1及第2透明導電膜之表面(外面)，形成有數個平行之匯流排電極、及與該等匯流排電極各成正交之數個指狀電極，以作為集電極。該集電極係使用銀糊並以網版印刷形成者。經前述方式，製得實施例1之光發電元件。

<比較例1~9>

於n型單晶矽基板之其中一面側，依序積層有本質非晶質系矽薄膜、p型非晶質系矽薄膜及第1透明導電膜。繼之，於n型單晶矽基板之另一側，依序積層有本質非晶質系矽薄膜、n型非晶質系矽薄膜及第2透明導電膜。各透明導電膜係藉由離子鍍法積層而成。形成前述n型非晶質系矽薄膜時，不積層實施例1之輕摻雜n型非晶質系矽薄膜，而是設定PH₃之導入量為8000ppm在本質非晶質系矽薄膜上積層有高摻雜n型非晶質系矽薄膜。

．一側之本質非晶質系矽薄膜：基板溫度200℃、膜厚6nm原料氣體SiH₄

．高摻雜p型非晶質系矽薄膜：基板溫度200℃、膜厚4nm原料氣體SiH₄及B₂H₆ B₂H₆之導入量8000ppm

．另一側之本質非晶質系矽薄膜：基板溫度200℃、膜厚Xnm原料氣體SiH₄

．高摻雜n型非晶質系矽薄膜：基板溫度200℃、膜厚Ynm原料氣體SiH₄及PH₃ PH₃導入量8000ppm

另一側之本質非晶質系矽薄膜之膜厚(Xnm)及高摻雜n型非晶質系矽薄膜之膜厚(Ynm)如下。

比較例1：X=2nm、Y=2nm

比較例2：X=2nm、Y=4nm

比較例3：X=2nm、Y=6nm

比較例4：X=4nm、Y=2nm

比較例5：X=4nm、Y=4nm

比較例6：X=4nm、Y=6nm

比較例7：X=6nm、Y=2nm

比較例8：X=6nm、Y=4nm

比較例9：X=6nm、Y=6nm

測定所得各光發電元件之短路電流Isc、開路電壓Voc、填充因數(fill factor：FF)、最大輸出Pmax。另外，令n型非晶質系矽薄膜側為主要之光入射面。測定結果顯示於表1。

如表1所示可知，相較於使本質非晶質系矽薄膜介於n型單晶矽基板與n型非晶質系矽薄膜之間的比較例1~9之光發電元件，實施例1之光發電元件的填充因數較高。且可知短路電流及開路電壓亦較提高。

以下就本實施例之作用效果詳細說明。透明導電膜可視為退化半導體。即載子(存在於傳導帶之自由電子或存在於價帶之自由電洞)呈高濃度存在以致費米能階存在於傳導帶或價帶並顯示近似金屬之物性，因此透明導電膜與n型非晶質系矽薄膜間之接合可視同金屬-半導體接合。透明導電膜與n型非晶質系矽薄膜間之金屬-半導體接合會引起n型非晶質系矽薄膜中之能帶彎曲。因此，隨著本質非 晶質系矽薄膜與n型非晶質系矽薄膜相加後之膜厚度(X+Y)變薄，n型單晶矽基板與n型非晶質系矽薄膜間之異質接合部、和透明導電膜與n型非晶質系矽薄膜間之金屬-半導體接合部的空間電荷層開始重疊，引起少數載子生命週期降低。前述少數載子生命週期之降低會引起開路電壓Voc之降低。又，設定以另一側為光入射時，在形成有n型非晶質系矽薄膜之前表面電場(Front Surface Field)側若少數載子之復合增大，則有礙載子有效率的分離回復，且短路電流Isc亦降低。進而，表1之結果顯示，相較於使無摻雜層之本質非晶質系矽薄膜增厚，使摻雜層之n型非晶質系矽薄膜增厚會更加降低開路電壓Voc。另一方面，以形成有n型非晶質系矽薄膜之側作為光入射側時，使n型非晶質系矽薄膜層之膜厚度做某一程度之薄化會更提高短路電流。

實施例1係將本質非晶質系矽薄膜改為積層輕摻雜n型非晶質系矽薄膜，從而可在空間電荷層之重疊不致造成影響之範圍內將前表面電場(Front Surface Field)側之非晶質系矽薄膜層的總厚度減到最小，並可兼具高短路電流與高開路電壓。進而，將高電阻之本質非晶質系矽薄膜改為積層低電阻之輕摻雜n型非晶質系矽薄膜，可提高填充因數。

<實施例2>

除使用藉由磊晶法製成之n型單晶矽基板(厚度150μm)，並省略熱施體消除退火(thermal donor killer annealing)步驟以外，以同於實施例1之方式製得實施例2之光發電元件。所謂熱施體消除退火步驟係一去除n型單晶矽 基板中之熱施體的手法，對低溫製程之異質接合元件而言尤為重要。在使用以Cz法製成之n型單晶矽基板的其他實施例及比較例中，進行了該熱施體消除退火步驟。省略此步驟可達到更加降低製造成本之效果。所得之實施例2之光發電元件的短路電流(Isc)為9.050A，開路電壓(Voc)為0.735V，最大輸出(Pmax)為5.45W，填充因數(FF)為0.820。

<實施例3>

使用具有0.3~6Ω cm之比電阻的n型單晶矽(Cz法)，以同於實施例1之方法製得光發電元件。所得之各光發電元件之FF(填充因數)與Pmax(最大輸出)的測定結果顯示於圖4(a)、(b)。如圖4(a)所示，比電阻增大的同時n型非晶質系矽薄膜形成面側之實效性橫向電阻增大，且FF(填充因數)減少。如圖4(b)所示，由於隨著比電阻減少而使FF提高之優點與使塊體生命週期減少之缺點交互影響，故在0.5~5Ω cm之範圍時Pmax(最大輸出)良好，在1~3Ω cm之範圍時尤佳。磊晶基板極少氧缺陷，可僅以摻雜程度控制比電阻，故可精準鎖定該良好範圍。

在此就本實施例中之各非晶質系矽薄膜的膜厚加以說明。圖3顯示一假想性基板50，其具有平滑部51與凹凸部52此二者。使用例如穿透型電子顯微鏡(TEM)可分別測定與基板50垂直之厚度t、與平面垂直之厚度t’、及凹凸部52之角度α。本說明書中，積層於平滑部51上之非晶質系矽薄膜53之膜厚指t，積層於凹凸部52上之非晶質系矽薄膜53之膜厚指t’。實際作業上，宜採用可縮短測定時間又簡便、 且使用了探針輪廓儀等的膜厚評估方法。例如可將KOH或NaOH加熱成40~50℃的液體，以該液體對非晶質系矽薄膜53進行濕式蝕刻使其形成高低差54，並藉由使用了探針輪廓儀之膜厚評估方法測定t。從三角函數來看t’=t×cosα成立，故由測得之t可算出t’。已確認經TEM測定所得之t’、與藉由使用了探針輪廓儀之膜厚評估方法算出之t’一致，因此本實施例採用使用了探針輪廓儀之膜厚評估方法。另外，探針輪廓儀係一種於預先做出高低差之樣本上以針接觸樣本並水平描繪表面、藉以進行使隨針樣本高低差而上下之測定的裝置。

10‧‧‧光發電元件

11‧‧‧n型結晶半導體基板

12‧‧‧本質非晶質系矽薄膜

13‧‧‧p型非晶質系矽薄膜

14‧‧‧第1透明導電膜

15‧‧‧n型非晶質系矽薄膜

16‧‧‧第2透明導電膜

17、18‧‧‧集電極

Claims (9)

1. 一種光發電元件，係具有n型結晶半導體基板、積層於該n型結晶半導體基板一側之p型非晶質系矽薄膜、及積層於前述n型結晶半導體基板另一側之n型非晶質系矽薄膜；前述光發電元件之特徵在於：其具有介於前述n型結晶半導體基板與前述p型非晶質系矽薄膜間之本質非晶質系矽薄膜；前述n型結晶半導體基板與前述n型非晶質系矽薄膜係直接接合；前述n型非晶質系矽薄膜側係作為光入射面使用。
2. 如請求項1之光發電元件，其中前述n型非晶質系矽薄膜係藉由摻雜物氣體於原料氣體中所佔含量依序變高之至少2階段的化學氣相沉積法積層而成。
3. 如請求項1之光發電元件，其中前述n型非晶質系矽薄膜係具有與前述n型結晶半導體基板直接接合之第1層、及積層於該第1層另一側且電阻較前述第1層低之第2層。
4. 如請求項1之光發電元件，其中前述n型非晶質系矽薄膜係藉由化學氣相沉積法積層而成，且該藉由化學氣相沉積法所行之積層係於前述n型結晶半導體基板之溫度超過180℃且在220℃以下之狀態下進行。
5. 如請求項1至4中任一項之光發電元件，其中前述n型結晶半導體基板係藉由磊晶法製作而成。
6. 如請求項5之光發電元件，其中前述n型結晶半導體基板 之比電阻係0.5Ω cm以上且5Ω cm以下。
7. 如請求項5之光發電元件，其中前述n型結晶半導體基板之厚度係50μm以上且200μm以下。
8. 如請求項7之光發電元件，其中前述n型結晶半導體基板之厚度係80μm以上且150μm以下。
9. 一種光發電元件之製造方法，係具有一藉由化學氣相沉積法於n型結晶半導體基板表面積層n型非晶質系矽薄膜之步驟者；前述製造方法之特徵在於：令前述藉由化學氣相沉積法所行之積層於前述n型結晶半導體基板之溫度超過180℃且在220℃以下之狀態下進行。