[go: up one dir, main page]

WO2014148499A1 - 光発電素子及びその製造方法 - Google Patents

光発電素子及びその製造方法 Download PDF

Info

Publication number
WO2014148499A1
WO2014148499A1 PCT/JP2014/057366 JP2014057366W WO2014148499A1 WO 2014148499 A1 WO2014148499 A1 WO 2014148499A1 JP 2014057366 W JP2014057366 W JP 2014057366W WO 2014148499 A1 WO2014148499 A1 WO 2014148499A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
amorphous silicon
silicon thin
semiconductor substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/057366
Other languages
English (en)
French (fr)
Inventor
小林　英治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Choshu Industry Co Ltd
Original Assignee
Choshu Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Choshu Industry Co Ltd filed Critical Choshu Industry Co Ltd
Priority to KR1020157029980A priority Critical patent/KR20150133244A/ko
Priority to CN201480016801.5A priority patent/CN105122467B/zh
Priority to AU2014239465A priority patent/AU2014239465B2/en
Priority to US14/777,788 priority patent/US20160284918A1/en
Priority to JP2014528754A priority patent/JP5869674B2/ja
Priority to EP14769293.3A priority patent/EP2978027A4/en
Publication of WO2014148499A1 publication Critical patent/WO2014148499A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a photovoltaic device (solar cell) having a heterojunction and a method for manufacturing the photovoltaic device.
  • Photovoltaic elements are attracting attention as clean power generation means that does not generate greenhouse gases such as CO 2 and as power generation means with high operational safety in place of nuclear power generation.
  • As one of photovoltaic elements there is a photovoltaic element having a heterojunction with high power generation efficiency.
  • the photovoltaic device 20 having a heterojunction is formed by forming a first intrinsic amorphous silicon thin film 22, a p-type amorphous silicon thin film 23 on one side of an n-type crystal semiconductor substrate 21, and
  • the first transparent conductive film 24 is laminated in this order
  • the second intrinsic amorphous silicon thin film 25 the n-type amorphous silicon thin film 26, and the second transparent conductive film are formed on the other side of the n-type crystal semiconductor substrate 21.
  • the film 27 is laminated in this order.
  • collector electrodes 28 and 29 are disposed on the surfaces of the first transparent conductive film 24 and the second transparent conductive film 27, respectively.
  • the BSF structure has a structure in which the n-type crystal semiconductor substrate 21 and the n-type amorphous silicon thin film 26 are directly joined, the interface state increases due to crystal structure mismatch or doping, and light Although the recombination of the generated carriers increases, by interposing the second intrinsic amorphous silicon thin film 25 like the photovoltaic device 20, the recombination of the photogenerated carriers is suppressed and the power generation efficiency is increased. (See Patent Document 1).
  • Each silicon thin film constituting the photovoltaic device having the above structure is usually formed by a plasma CVD method.
  • an intrinsic amorphous silicon thin film is interposed between the n-type crystal semiconductor substrate and the n-type amorphous silicon thin film, it is possible to prevent the conductivity determining impurity from being mixed into the intrinsic amorphous silicon thin film.
  • (1) the n-type amorphous silicon thin film and the intrinsic amorphous silicon thin film are formed in different film forming chambers, or (2) the film is formed in a state of covering the wall of the film forming chamber. It is necessary to do.
  • (1) since a plurality of film forming chambers are required, the initial cost when introducing the manufacturing apparatus increases, and in the case of (2), the running cost at the time of manufacturing increases. Become.
  • the present invention has been made in view of such circumstances, and an object thereof is to provide a photovoltaic device having a sufficient open-circuit voltage and a fill factor (curve factor) and capable of suppressing the manufacturing cost, and a method for manufacturing the photovoltaic device.
  • the photovoltaic device according to the first invention that meets the above-mentioned object is: An n-type crystal semiconductor substrate, a p-type amorphous silicon thin film stacked on one side of the n-type crystal semiconductor substrate, and an n-type amorphous silicon stacked on the other side of the n-type crystal semiconductor substrate
  • An intrinsic amorphous silicon thin film interposed between the n-type crystal semiconductor substrate and the p-type amorphous silicon thin film;
  • the n-type crystal semiconductor substrate and the n-type amorphous silicon thin film are directly bonded,
  • the n-type amorphous silicon thin film side is used as a light incident surface.
  • the photovoltaic device according to the first aspect of the invention can suppress the manufacturing cost because the intrinsic amorphous silicon thin film is not interposed between the n-type crystal semiconductor substrate and the n-type amorphous silicon thin film. Further, the photovoltaic device according to the first aspect of the present invention does not require an n-type non-crystalline silicon thin film without interposing an intrinsic amorphous silicon thin film between the n-type crystalline semiconductor substrate and the n-type amorphous silicon thin film. By using the crystalline silicon thin film side (the other side) as the light incident surface, it has a sufficient open-circuit voltage and fill factor.
  • the n-type amorphous silicon thin film is laminated by chemical vapor deposition of at least two stages in which the content of the dopant gas in the raw material gas increases in order. Is preferred. By doing so, the open-circuit voltage and the fill factor can be further increased, for example, by improving the passivation performance of the junction interface between the n-type crystal semiconductor substrate and the n-type amorphous silicon thin film.
  • the “at least two stages in which the content of the dopant gas in the raw material gas increases in order” includes the case where the content increases continuously.
  • the n-type amorphous silicon thin film is laminated on the other side of the first layer and the first layer that is directly bonded to the n-type crystal semiconductor substrate. It is preferable to have the 2nd layer whose electric resistance is lower than one layer. In this case as well, the open circuit voltage and the fill factor can be further increased by increasing the passivation performance of the junction interface between the n-type crystal semiconductor substrate and the n-type amorphous silicon thin film as described above.
  • the n-type amorphous silicon thin film is laminated by a chemical vapor deposition method, and the lamination by the chemical vapor deposition method is performed so that the temperature of the n-type crystal semiconductor substrate is increased. It is preferable that the process is performed at a temperature exceeding 180 ° C. and not exceeding 220 ° C. As described above, the stacking of the n-type amorphous silicon thin film by the chemical vapor deposition method is performed in the above-mentioned temperature range where the n-type crystal semiconductor substrate is relatively high, thereby reducing the occurrence of defects while suppressing crystallization. An n-type amorphous silicon thin film can be obtained.
  • the n-type crystal semiconductor substrate is produced by an epitaxial growth method.
  • the output characteristics such as the maximum output of the photovoltaic device and the uniformity thereof can be improved.
  • a specific resistance of the n-type crystal semiconductor substrate is 0.5 ⁇ cm or more and 5 ⁇ cm or less.
  • the thickness of the n-type crystal semiconductor substrate is preferably from 50 ⁇ m to 200 ⁇ m, and more preferably from 80 ⁇ m to 150 ⁇ m.
  • a photovoltaic device manufacturing method comprising a step of laminating an n-type amorphous silicon thin film on a surface of an n-type crystal semiconductor substrate by chemical vapor deposition.
  • Lamination by the chemical vapor deposition method is performed in a state where the temperature of the n-type crystal semiconductor substrate is higher than 180 ° C. and lower than 220 ° C.
  • the n-type amorphous silicon thin film is formed on the surface of the n-type crystal semiconductor substrate by chemical vapor deposition without using an intrinsic amorphous silicon thin film. Since these are directly laminated, the manufacturing cost can be reduced.
  • the n-type amorphous silicon thin film is laminated in the above temperature range where the n-type crystalline semiconductor substrate is relatively high, so that the occurrence of defects is reduced while suppressing crystallization. A thin film can be obtained, and a photovoltaic device having a sufficient open-circuit voltage and fill factor can be obtained.
  • intrinsic in the intrinsic amorphous silicon thin film means that impurities are not intentionally doped, and there are impurities originally contained in the raw material and impurities intentionally mixed in the manufacturing process. It is meant to include things.
  • amorphous means not only an amorphous material but also a microcrystalline material.
  • the “light incident surface” is a surface on the side (generally outer side) facing a light source such as sunlight in use, and is a surface on the side where light is substantially incident. You may be comprised so that light may also inject from the surface opposite to a surface.
  • the “n-type” amorphous silicon thin film in the present invention refers to a film containing about 10 ⁇ 5 or more of silicon as a number density ratio of elements contained in the thin film.
  • amorphous silicon that is not intentionally doped is slightly n-type.
  • the “intrinsic” amorphous silicon referred to in Patent Document 1 is presumed to be a logic that includes an n-type characteristic even though it is not intentionally doped. .
  • the dopant number density ratio is defined as described above. Therefore, only the material that is intentionally doped is meant.
  • Non-Patent Document 1 shows that when PH 3 / SIH 4 > 10 ⁇ 5 , characteristics different from those of amorphous silicon that is not intentionally doped are obtained. .
  • the photovoltaic device according to the present invention has a sufficient fill factor and can suppress the manufacturing cost. Moreover, according to the photovoltaic device manufacturing method of the present invention, a photovoltaic device having a sufficient open-circuit voltage and fill factor can be obtained while suppressing the manufacturing cost.
  • the photovoltaic device 10 As shown in FIG. 1, the photovoltaic device 10 according to the first exemplary embodiment of the present invention is a plate-like multilayer structure.
  • the photovoltaic element 10 includes an n-type crystal semiconductor substrate 11, an intrinsic amorphous silicon thin film 12 stacked in this order on one side (the upper side in FIG. 1) of the n-type crystal semiconductor substrate 11, a p-type amorphous The n-type amorphous silicon thin film 15 and the second transparent conductive film 14, and the n-type amorphous silicon thin film 15 and the second layer laminated in this order on the other side (lower side in FIG. 1) of the n-type crystal semiconductor substrate 11.
  • the photovoltaic device 10 is a collector electrode 17 disposed on the surface (one side) of the first transparent conductive film 14 and a collector electrode disposed on the surface (other side) of the second transparent conductive film 16. And an electrode 18.
  • the n-type crystal semiconductor substrate 11 is not particularly limited as long as it is a crystal having n-type semiconductor characteristics, and a known one can be used.
  • Examples of the n-type crystal semiconductor composing the n-type crystal semiconductor substrate 11 include SiC, SiGe, SiN and the like in addition to silicon (Si), but silicon is preferable from the viewpoint of productivity.
  • the n-type crystal semiconductor substrate 11 may be a single crystal or a polycrystal.
  • the upper and lower surfaces (one side and the other side) of the n-type crystal semiconductor substrate 11 are preferably subjected to uneven processing (not shown) in order to make light confinement due to irregular reflection of light more effective. For example, a large number of pyramidal irregularities can be formed by immersing the substrate material in an etching solution containing about 1 to 5% by mass of sodium hydroxide or potassium hydroxide.
  • the n-type crystal semiconductor substrate 11 is preferably produced by an epitaxial growth method.
  • the epitaxial growth method is a method of forming an epitaxial layer on a crystal substrate by supplying a source gas, for example.
  • the formed epitaxial layer is separated from the crystal substrate and can be suitably used as the n-type crystal semiconductor substrate 11.
  • the n-type crystal semiconductor substrate 11 produced by the epitaxial growth method has fewer defects induced by oxygen, less impurities, and contains a dopant with good reproducibility than those produced by a general Cz method or the like. There is an advantage that can be done.
  • the maximum output and the like of the photovoltaic device 10 are increased and the uniformity thereof is increased. That is, since the difference in specific resistance between the substrates is small, mass production of the photovoltaic device 10 having desired output characteristics is facilitated. This effect is particularly remarkable when the collector electrode 18 side is a light incident surface (rear emitter type). Further, in the case of production by the Cz method, a silicon crystal is cut out to a desired thickness to obtain a substrate, so that silicon loss occurs during this cutting. This loss of silicon becomes more prominent as the substrate becomes thinner. However, in the case of the epitaxial growth method, since it can be directly produced to a desired thickness and it is not necessary to cut out, silicon loss does not occur and cost reduction is achieved.
  • the specific resistance of the n-type crystal semiconductor substrate 11 is preferably 0.5 ⁇ cm to 5 ⁇ cm, and more preferably 1 ⁇ cm to 3 ⁇ cm.
  • the maximum output and the like can be increased. If the specific resistance is too small, the maximum output is reduced due to a decrease in bulk lifetime. If the specific resistance is too large, the lateral resistance on the side where the n-type amorphous silicon thin film 15 is formed increases and the fill factor decreases. In addition, control of this specific resistance becomes easy by using the n-type crystal semiconductor substrate 11 produced by the epitaxial growth method.
  • the thickness (average thickness) of the n-type crystal semiconductor substrate 11 is preferably 50 ⁇ m or more and 200 ⁇ m or less, and more preferably 80 ⁇ m or more and 150 ⁇ m or less. Thus, by using a relatively thin substrate, it is possible to improve the output characteristics and reduce the cost while exhibiting sufficient output characteristics.
  • the intrinsic amorphous silicon thin film 12 is stacked on one side of the n-type crystal semiconductor substrate 11. In other words, the intrinsic amorphous silicon thin film 12 is interposed between the n-type crystal semiconductor substrate 11 and the p-type amorphous silicon thin film 13.
  • the thickness of the intrinsic amorphous silicon thin film 12 is not particularly limited, but may be, for example, 1 nm or more and 10 nm or less. When the film thickness is less than 1 nm, recombination of carriers is likely to occur due to defects easily occurring. Moreover, when this film thickness exceeds 10 nm, it becomes easy to produce the fall of a short circuit current.
  • the p-type amorphous silicon thin film 13 is laminated on one side of the intrinsic amorphous silicon thin film 12.
  • the thickness of the p-type amorphous silicon thin film 13 is not particularly limited, but is preferably 1 nm to 20 nm, for example, and more preferably 3 nm to 10 nm.
  • the first transparent conductive film 14 is laminated on one side of the p-type amorphous silicon thin film 13.
  • the transparent electrode material constituting the first transparent conductive film 14 include indium tin oxide (Indium Tin Oxide: ITO), tungsten doped indium oxide (Indium Tungsten Oxide: IWO), and cerium doped indium oxide (Indium).
  • ITO Indium Tin Oxide
  • IWO tungsten doped indium oxide
  • IWO Indium Tungsten Oxide
  • Cerium doped indium oxide Indium
  • Well-known materials such as Cerium Oxide (ICO), IZO (Indium Zinc Oxide), AZO (aluminum doped ZnO), and GZO (gallium doped ZnO) can be exemplified.
  • the n-type amorphous silicon thin film 15 is directly laminated on the other side of the n-type crystal semiconductor substrate 11.
  • the film thickness of the n-type amorphous silicon thin film 15 is not particularly limited, but is preferably 1 nm or more and 20 nm or less, and more preferably 4 nm or more and 10 nm or less. By setting the film thickness in such a range, it is possible to reduce the short circuit current and the occurrence of carrier recombination in a balanced manner.
  • the second transparent conductive film 16 is laminated on the other side of the n-type amorphous silicon thin film 15.
  • the material for forming the second transparent conductive film 16 is the same as that of the first transparent conductive film 14.
  • the collecting electrodes 17 and 18 have a plurality of bus bar electrodes formed in parallel with each other at equal intervals, and a plurality of finger electrodes orthogonal to these bus bar electrodes and formed in parallel with each other at equal intervals.
  • the bus bar electrode and the finger electrode each have a linear shape or a strip shape, and are formed of a conductive material.
  • a conductive adhesive such as a silver paste or a metal conductive wire such as a copper wire can be used.
  • the width of each bus bar electrode is, for example, about 0.5 mm to 2 mm, and the width of each finger electrode is, for example, about 10 ⁇ m to 300 ⁇ m.
  • interval between each finger electrode it is about 0.5 mm or more and 4 mm or less, for example.
  • the photovoltaic elements 10 having such a structure are usually used by connecting a plurality of photovoltaic elements 10 in series. By using a plurality of photovoltaic elements 10 connected in series, the generated voltage can be increased.
  • the n-type amorphous silicon thin film 15 side (the transparent conductive film 16 side on which the n-type amorphous silicon thin film 15 is laminated) is used as the light incident surface (in FIG. 1).
  • the arrow indicates the direction of light incidence.
  • the power generation efficiency can be increased by making light incident on the pn junction portion from the side where the intrinsic amorphous silicon thin film layer is not present.
  • the manufacturing cost can be suppressed.
  • the method for manufacturing the photovoltaic device 10 includes the step (A) of laminating the n-type amorphous silicon thin film 15 on the surface (lower surface) of the n-type crystal semiconductor substrate 11 by chemical vapor deposition, Step (B) of laminating intrinsic amorphous silicon thin film 12 on the upper surface of n-type crystal semiconductor substrate 11 and step of laminating p-type amorphous silicon thin film 13 on the upper surface of intrinsic amorphous silicon thin film 12 ( C) Step (D) of laminating transparent conductive films 14 and 16 on the upper surface of the p-type amorphous silicon thin film 13 and the lower surface of the n-type amorphous silicon thin film 15, and the upper surface of the transparent conductive film 14 and the transparent A step (E) of disposing collector electrodes 17 and 18 on the lower surface of the conductive film 16; In
  • Step (A) In the step (A) of directly stacking the n-type amorphous silicon thin film 15 on the n-type crystal semiconductor substrate 11, for example, chemical vapor deposition (for example, plasma CVD or catalytic CVD (also called hot wire CVD)) or the like. ) Is performed in a state where the temperature of the n-type crystal semiconductor substrate 11 exceeds 180 ° C., for example, and is 220 ° C. or less, more preferably 190 ° C. or more and 210 ° C. or less.
  • chemical vapor deposition for example, plasma CVD or catalytic CVD (also called hot wire CVD)
  • the n-type amorphous silicon thin film 15 By performing the chemical vapor deposition method in the above temperature range where the n-type crystal semiconductor substrate 11 is relatively high, it is possible to obtain the n-type amorphous silicon thin film 15 with reduced generation of defects while suppressing crystallization.
  • the photovoltaic device 10 having a sufficient open-circuit voltage and fill factor can be obtained.
  • the temperature is 180 ° C. or lower, defects are likely to occur, which causes a reduction in open circuit voltage and fill factor.
  • the temperature exceeds 220 ° C. the formed thin film is easily crystallized, which causes a decrease in open circuit voltage and fill factor.
  • a raw material gas for forming the n-type amorphous silicon thin film 15 for example, a mixed gas of SiH 4 and PH 3 which is one kind of dopant gas can be used.
  • the introduction amount (flow rate) of PH 3 can be divided into two or more stages. That is, the n-type amorphous silicon thin film 15 can be laminated by a chemical vapor deposition method of at least two stages in which the content of the dopant gas in the source gas used increases in order.
  • the introduction amount of PH 3 (flow rate) stepwise increase things can be done such as by increasing continuously the introduction amount of PH 3 by slopes of the mass flow controller. By doing so, the passivation performance of the junction interface between the n-type crystal semiconductor substrate 11 and the n-type amorphous silicon thin film 15 can be enhanced, and a photovoltaic device having a sufficient open-circuit voltage and fill factor is obtained. be able to.
  • the content B in the final stage (for example, the second stage when performed in two stages) is doubled with respect to the content A of the dopant gas in the source gas in the first stage directly stacked on the n-type crystal semiconductor substrate 11. It can be set to 50 times or less and is preferably 5 times or more and 20 times or less. Further, the content A of the dopant gas in the source gas in the first stage is about 100 ppm to 2000 ppm. The content B in the final stage (for example, the second stage when it is performed in two stages) is about 4000 ppm to 20000 ppm.
  • the n-type amorphous silicon thin film 15 is formed by the multi-stage (for example, two-stage) chemical vapor deposition method in which the content of the dopant gas in the source gas is increased in order, thereby forming an n-type amorphous film.
  • the crystalline silicon thin film 15 has a layer structure with different electric resistances. Specifically, the n-type amorphous silicon thin film 15 is stacked on the other side of the first layer that is directly bonded to the n-type crystal semiconductor substrate 11 and has an electric resistance higher than that of the first layer. And at least a second layer having a low height.
  • the intrinsic amorphous silicon thin film 12 can be laminated by a known method such as a chemical vapor deposition method (for example, a plasma CVD method or a catalytic CVD method (also called a hot wire CVD method)).
  • a chemical vapor deposition method for example, a plasma CVD method or a catalytic CVD method (also called a hot wire CVD method)
  • a mixed gas of SiH 4 and H 2 can be used as the source gas.
  • the lamination of the p-type amorphous silicon thin film 13 can also be formed by a known method such as a chemical vapor deposition method (for example, a plasma CVD method or a catalytic CVD method (also called a hot wire CVD method)).
  • a chemical vapor deposition method for example, a plasma CVD method or a catalytic CVD method (also called a hot wire CVD method)
  • a mixed gas of SiH 4 , H 2, and B 2 H 6 can be used as the source gas.
  • the collector electrodes 17 and 18 can be disposed by a known method.
  • a conductive adhesive is used as the material for the collector electrodes 17 and 18, it can be formed by a printing method such as screen printing or gravure offset printing.
  • the collector electrode on one side may have a structure in which a conductive material is laminated on the entire surface, instead of a structure composed of bus bar electrodes and finger electrodes.
  • the collector electrode having such a structure can be formed by plating, metal foil lamination, or the like.
  • an opaque conductive film formed from plating or metal foil can be used instead of the first transparent conductive film and collector electrode on one side. With such a structure on one side, the current collection efficiency on one side can be increased. Further, among incident light from the other side, incident light transmitted through the pn junction portion is reflected by the collector electrode or the opaque conductive film laminated on the entire surface, so that power generation efficiency can be improved.
  • Example 1 An intrinsic amorphous silicon thin film, a p-type amorphous silicon thin film, and a first transparent conductive film are formed on one side of an n-type single crystal silicon substrate (n-type crystal semiconductor substrate) manufactured by the Cz method. The layers were laminated in this order. Next, an n-type amorphous silicon thin film and a second transparent conductive film were laminated in this order on the other side of the n-type single crystal silicon substrate. Each transparent conductive film was laminated by an ion plating method.
  • the ride-doped n-type amorphous silicon thin film of Example 1 is not laminated, and the amount of PH 3 introduced is set to 8000 ppm, and the highly doped n-type amorphous silicon thin film is formed. It was laminated on an intrinsic amorphous silicon thin film.
  • -One side of intrinsic amorphous silicon thin film substrate temperature 200 ° C, film thickness 6nm
  • Source gas SiH 4 -Highly doped p-type amorphous silicon thin film: substrate temperature 200 ° C, film thickness 4nm
  • Intrinsic amorphous silicon thin film on the other side substrate temperature 200 ° C., film thickness X nm Source gas SiH 4
  • Highly doped n-type amorphous silicon thin film substrate temperature 200 ° C., film thickness Ynm Source gas SiH 4 and PH 3 PH 3 introduced amount 8000ppm
  • the film thickness (Xnm) of the intrinsic amorphous silicon thin film on the other side and the film thickness (Ynm) of the highly doped n-type amorphous silicon thin film are as follows.
  • the short-circuit current Isc, the open circuit voltage Voc, the fill factor (fill factor: FF), and the maximum output Pmax of each photovoltaic device obtained were measured.
  • the n-type amorphous silicon thin film side is the main light incident surface. The measurement results are shown in Table 1.
  • the photovoltaic device of Example 1 is a comparative example 1 in which an intrinsic amorphous silicon thin film is interposed between an n-type single crystal silicon substrate and an n-type amorphous silicon thin film. It can be seen that the fill factor is increased as compared with the photovoltaic devices of ⁇ 9. Moreover, it turns out that the short circuit current and the open circuit voltage are also improved.
  • the transparent conductive film can be regarded as a degenerate semiconductor.
  • carriers free electrons in the conduction band or free vacancies in the valence band
  • Fermi levels are present in the conduction band or valence band, and exhibit physical properties similar to metals. Therefore, the junction between the transparent conductive film and the n-type amorphous silicon thin film can be regarded as a metal-semiconductor junction.
  • the metal-semiconductor junction between the transparent conductive film and the n-type amorphous silicon thin film causes band bending in the n-type amorphous silicon thin film.
  • the thickness (X + Y) of the sum of the intrinsic amorphous silicon thin film and the n-type amorphous silicon thin film becomes thinner, the n-type single crystal silicon substrate and the n-type amorphous silicon thin film
  • the space charge layer overlaps between the heterojunction between the thin film and the metal-semiconductor junction between the transparent conductive film and the n-type amorphous silicon thin film, causing a decrease in minority carrier lifetime. .
  • the decrease in the minority carrier lifetime causes a decrease in the open circuit voltage Voc.
  • the short-circuit current is increased if the thickness of the n-type amorphous silicon thin film layer is reduced to some extent.
  • a light-doped n-type amorphous silicon thin film is laminated in place of the intrinsic amorphous silicon thin film, and the total thickness of the amorphous silicon thin film layer on the front surface field side is calculated as a space charge. It can be reduced to the minimum as long as the influence of layer overlap does not reach, and both a high short-circuit current and a high open-circuit voltage can be achieved. Further, a low resistance light-doped n-type amorphous silicon thin film is laminated instead of the high resistance intrinsic amorphous silicon thin film, and the fill factor is increased.
  • Example 2 A photovoltaic device of Example 2 was obtained in the same manner as Example 1 except that an n-type single crystal silicon substrate (thickness 150 ⁇ m) produced by the epitaxial growth method was used and the thermal donor killer annealing step was omitted. It was.
  • the thermal donor killer annealing process is a technique for removing the thermal donor in the n-type single crystal silicon substrate, and is particularly important for a heterojunction element in a low temperature process. In other examples and comparative examples using an n-type single crystal silicon substrate manufactured by the Cz method, this thermal donor killer annealing process is performed. By omitting this step, the manufacturing cost can be further reduced.
  • the photovoltaic element of Example 2 obtained had a short circuit current (Isc) of 9.050 A, an open circuit voltage (Voc) of 0.735 V, a maximum output (Pmax) of 5.45 W, and a fill factor (FF) of 0.820. Met.
  • Example 3 A photovoltaic device was obtained in the same manner as in Example 1 using n-type single crystal silicon (Cz method) having a specific resistance of 0.3 to 6 ⁇ cm. Measurement results of FF (curve factor) and Pmax (maximum output) of each obtained photovoltaic device are shown in FIGS. As shown in FIG. 4A, as the specific resistance increases, the effective lateral resistance on the n-layer amorphous silicon thin film forming surface side increases, and FF (curve factor) decreases. As shown in FIG. 4 (b), Pmax (maximum output) has a good range of 0.5-5 ⁇ cm because the advantages of FF improvement due to the decrease in specific resistance compete with the disadvantages of a decrease in bulk lifetime. The range of 1 to 3 ⁇ cm is particularly good. Since the epitaxial substrate has very few oxygen defects and the specific resistance can be controlled only at the doping level, this good range can be accurately aimed.
  • a virtual substrate 50 having both the smooth part 51 and the uneven part 52 is shown in FIG.
  • TEM transmission electron microscope
  • the thickness t perpendicular to the substrate 50, the thickness t ′ perpendicular to the plane, and the angle ⁇ of the concavo-convex portion 52 can be measured.
  • the film thickness of the amorphous silicon thin film 53 laminated on the smooth portion 51 indicates t
  • the film thickness of the amorphous silicon thin film 53 laminated on the uneven portion 52 indicates t ′.
  • a film thickness evaluation method using a stylus step meter or the like that can shorten the measurement time and is simple.
  • the stylus profilometer is a device that measures the needle up and down according to the level difference of the sample by touching the sample with the needle and tracing the surface horizontally on the sample with a level difference. .
  • 10 photovoltaic device
  • 11 n-type crystalline semiconductor substrate
  • 12 intrinsic amorphous silicon thin film
  • 13 p-type amorphous silicon thin film
  • 14 first transparent conductive film
  • 15 n-type amorphous Silicon thin film
  • 16 second transparent conductive film
  • 17, 18 collector electrode
  • 50 substrate
  • 51 smooth portion
  • 52 uneven portion
  • 53 amorphous silicon thin film

Landscapes

  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)

Abstract

十分なフィルファクターを有し、かつ製造コストの抑制が可能な光発電素子、及びその製造方法を提供する。ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側に積層されるｐ型非晶質系シリコン薄膜１３と、ｎ型結晶半導体基板１１の他側に積層されるｎ型非晶質系シリコン薄膜１５とを有する光発電素子１０において、ｎ型結晶半導体基板１１とｐ型非晶質系シリコン薄膜１３との間に介在する真性非晶質系シリコン薄膜１２を有し、ｎ型結晶半導体基板１１とｎ型非晶質系シリコン薄膜１５とは直接接合しており、ｎ型非晶質系シリコン薄膜１５側が光入射面として用いられる。

Description

光発電素子及びその製造方法
本発明は、ヘテロ接合を有する光発電素子（太陽電池）及びその製造方法に関する。
ＣＯ２等の温室効果ガスを発生しないクリーンな発電手段として、また、原子力発電に代わる操業安全性の高い発電手段として、光発電素子（太陽電池）が注目されている。光発電素子の一つとして、発電効率の高いヘテロ接合を有する光発電素子がある。
図２に示すように、ヘテロ接合を有するこの光発電素子２０は、ｎ型結晶半導体基板２１の一側に第１の真性非晶質系シリコン薄膜２２、ｐ型非晶質系シリコン薄膜２３及び第１の透明導電膜２４がこの順に積層され、ｎ型結晶半導体基板２１の他側に第２の真性非晶質系シリコン薄膜２５、ｎ型非晶質系シリコン薄膜２６及び第２の透明導電膜２７がこの順に積層されている。また、第１の透明導電膜２４及び第２の透明導電膜２７の表面にはそれぞれ集電極２８、２９が配設されている。なお、図２中の矢印は、光の入射方向を示し、他側が光入射面となる。ＢＳＦ構造として、ｎ型結晶半導体基板２１とｎ型非晶質系シリコン薄膜２６とを直接接合させた構造を有する場合、結晶構造の不整合やドーピングに起因して界面準位が増加し、光生成キャリアの再結合が増加するが、光発電素子２０のように第２の真性非晶質系シリコン薄膜２５を介在させることで、この光生成キャリアの再結合を抑制し、発電効率を高めることができるとされている（特許文献１参照）。
特許第２６１４５６１号公報
Ｗ．Ｅ．Ｓｐｅａｒ　ａｎｄ　Ｐ．Ｇ．ＬｅＣｏｍｂｅｒ：ソリド　ステート　コミュニケーションズ　（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｃｏｍｍｕｎ．）１７（１９７５）１１９３
上記構造からなる光発電素子を構成する各シリコン薄膜は、通常、プラズマＣＶＤ法により成膜される。ここで、ｎ型結晶半導体基板とｎ型非晶質系シリコン薄膜との間に真性非晶質系シリコン薄膜を介在させる場合、真性非晶質系シリコン薄膜への導電性決定不純物の混入を防ぐために、（１）ｎ型非晶質系シリコン薄膜と真性非晶質系シリコン薄膜とを別の成膜室で成膜することや、（２）成膜室の壁面を覆った状態で成膜を行うことなどが必要となる。しかし、（１）の場合は、複数の成膜室を必要とするため製造装置を導入するときの初期コストが増大し、（２）の場合は、製造の際のランニングコストが増大する要因となる。
本発明はかかる事情に鑑みてなされたもので、十分な開放電圧とフィルファクター（曲線因子）を有し、かつ製造コストの抑制が可能な光発電素子、及びその製造方法を提供することを目的とする。
前記目的に沿う第１の発明に係る光発電素子は、
ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側に積層されるｐ型非晶質系シリコン薄膜と、前記ｎ型結晶半導体基板の他側に積層されるｎ型非晶質系シリコン薄膜とを有する光発電素子において、
前記ｎ型結晶半導体基板と前記ｐ型非晶質系シリコン薄膜との間に介在する真性非晶質系シリコン薄膜を有し、
前記ｎ型結晶半導体基板と前記ｎ型非晶質系シリコン薄膜とは直接接合しており、
前記ｎ型非晶質系シリコン薄膜側が光入射面として用いられる。
第１の発明に係る光発電素子は、ｎ型結晶半導体基板とｎ型非晶質系シリコン薄膜との間に真性非晶質系シリコン薄膜を介在させないため、製造コストを抑制することができる。また、第１の発明に係る光発電素子は、このようにｎ型結晶半導体基板とｎ型非晶質系シリコン薄膜との間に真性非晶質系シリコン薄膜を介在させなくとも、ｎ型非晶質系シリコン薄膜側（他側）を光入射面として用いることで、十分な開放電圧とフィルファクターを有する。
第１の発明に係る光発電素子において、前記ｎ型非晶質系シリコン薄膜が、原料ガスに占めるドーパントガスの含有量が順に高くなる少なくとも２段階の化学気相成長法により積層されていることが好ましい。このようにすることで、ｎ型結晶半導体基板とｎ型非晶質系シリコン薄膜との接合界面のパッシベーション性能が高まることなどにより、開放電圧とフィルファクターをより高めることができる。なお、「原料ガスに占めるドーパントガスの含有量が順に高くなる少なくとも２段階」とは、この含有量が連続的に高くなる場合も含まれる。
第１の発明に係る光発電素子において、前記ｎ型非晶質系シリコン薄膜が、前記ｎ型結晶半導体基板と直接接合する第１層と、該第１層の他側に積層され、前記第１層よりも電気抵抗が低い第２層とを有することが好ましい。この場合も、上述と同様にｎ型結晶半導体基板とｎ型非晶質系シリコン薄膜との接合界面のパッシベーション性能が高まることなどにより、開放電圧とフィルファクターをより高めることができる。
第１の発明に係る光発電素子において、前記ｎ型非晶質系シリコン薄膜が化学気相成長法により積層されており、該化学気相成長法による積層が前記ｎ型結晶半導体基板の温度が１８０℃を超え２２０℃以下の状態で行われていることが好ましい。このように化学気相成長法によるｎ型非晶質系シリコン薄膜の積層を、ｎ型結晶半導体基板が比較的高い上記温度範囲で行うことにより、結晶化を抑えつつ、欠陥発生が低減されたｎ型非晶質系シリコン薄膜を得ることができる。
第１の発明に係る光発電素子において、前記ｎ型結晶半導体基板がエピタキシャル成長法によって作製されていることが好ましい。エピタキシャル成長法により作製されたｎ型結晶半導体基板を用いることで、光発電素子の最大出力等の出力特性及びその均一性を高めることができる。
第１の発明に係る光発電素子において、前記ｎ型結晶半導体基板の比抵抗が０．５Ωｃｍ以上５Ωｃｍ以下であることが好ましい。比抵抗が前記範囲のｎ型結晶半導体基板を用いることで、最大出力等を高めることができる。
第１の発明に係る光発電素子において、前記ｎ型結晶半導体基板の厚さが５０μｍ以上２００μｍ以下であることが好ましく、８０μｍ以上１５０μｍ以下であることがより好ましい。このように、比較的薄型の基板とすることで、十分な出力特性を発揮しつつ、素子自体のコンパクト化、低コスト化を図ることができる。
前記目的に沿う第２の発明に係る光発電素子の製造方法は、ｎ型結晶半導体基板の表面に化学気相成長法によりｎ型非晶質系シリコン薄膜を積層する工程を有する光発電素子の製造方法において、
前記化学気相成長法による積層を前記ｎ型結晶半導体基板の温度が１８０℃を超え２２０℃以下の状態で行う。
第２の発明に係る光発電素子の製造方法によれば、ｎ型結晶半導体基板の表面に、真性非晶質系シリコン薄膜を介することなく化学気相成長法によりｎ型非晶質系シリコン薄膜を直接積層させるため、製造コストを抑えることができる。また、ｎ型非晶質系シリコン薄膜の積層を、ｎ型結晶半導体基板が比較的高い上記温度範囲で行うことにより、結晶化を抑えつつ、欠陥発生が低減されたｎ型非晶質系シリコン薄膜を得ることができ、十分な開放電圧とフィルファクターを有する光発電素子を得ることができる。
ここで、真性非晶質系シリコン薄膜における「真性」とは、不純物が意図的にドープされていないことをいい、原料に本来含まれる不純物や製造過程において非意図的に混入した不純物が存在するものも含む意味である。また、「非晶質系」とは、非晶質体のみならず、微結晶体を含む意味である。「光入射面」とは、使用の際に太陽光等の光源と対向する側（一般的に外側）に配置され、実質的に光を入射させる側の面をいい、このとき、この光入射面とは逆の面からも光が入射するように構成されていてもよい。
一方、本発明における「n型」非晶質シリコン薄膜とは、薄膜中に含有される元素の数密度比として、シリコンに対して１０－５程度以上が含有されているものをいう。例えば、非特許文献1によると、意図的にドープされていない非晶質シリコンは、わずかにn型である。特許文献１にいう「真性」非晶質シリコンとは、このような意図的にドープされていないにも関わらず、n型としての特性も示すものも含まれている論理であると推測される。これに対して本発明では、ドーパント数密度比について以上のように定義しており、従って、意図的にドープされたものをのみをいう。なお、例えば、非特許文献1には、ＰＨ３／ＳＩＨ４＞１０－５の場合は、意図的にドープされていない非晶質シリコンとは異なる特性が得られていることが示されている。
本発明に係る光発電素子は十分なフィルファクターを有し、かつ製造コストの抑制が可能である。また、本発明に係る光発電素子の製造方法によれば十分な開放電圧とフィルファクターを有する光発電素子を製造コストを抑制して得ることができる。
本発明の第１の実施の形態に係る光発電素子を示す断面図である。 従来例に係る光発電素子を示す断面図である。 実施例における非晶質系シリコン薄膜の膜厚測定方法を示す模式図である。 （ａ）は実施例３の各光発電素子のＦＦ（曲線因子）の測定結果を示すグラフであり、（ｂ）は実施例３の各光発電素子のＰｍａｘ（最大出力）の測定結果を示すグラフである。
続いて、添付した図面を参照しながら本発明を具体化した実施の形態について説明する。
（光発電素子）
図１に示すように、本発明の第１の実施の形態に係る光発電素子１０は、板状の多層構造体である。光発電素子１０は、ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側（図１における上側）にこの順で積層される真性非晶質系シリコン薄膜１２、ｐ型非晶質系シリコン薄膜１３及び第１の透明導電膜１４と、ｎ型結晶半導体基板１１の他側（図１における下側）にこの順で積層されるｎ型非晶質系シリコン薄膜１５及び第２の透明導電膜１６とを有する。さらに、光発電素子１０は、第１の透明導電膜１４の表面（一側）に配設される集電極１７と、第２の透明導電膜１６の表面（他側）に配設される集電極１８とを有する。
ｎ型結晶半導体基板１１としては、ｎ型の半導体特性を有する結晶体であれば特に限定されず公知のものを用いることができる。ｎ型結晶半導体基板１１を構成するｎ型の結晶半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ、ＳｉＮ等を挙げることができるが、生産性等の点からシリコンが好ましい。ｎ型結晶半導体基板１１は、単結晶体であってもよいし、多結晶体であってもよい。ｎ型結晶半導体基板１１の上下（一側及び他側）の表面は、光の乱反射による光閉じ込めをより有効にするために、凹凸加工が行われているのが好ましい（図示しない）。なお、例えば、約１～５質量％の水酸化ナトリウム、又は水酸化カリウムを含むエッチング液に基板材料を浸漬することによって、多数のピラミッド状の凹凸部を形成できる。
ｎ型結晶半導体基板１１は、エピタキシャル成長法によって作製されていることが好ましい。エピタキシャル成長法とは、例えば結晶基板上に原料ガスの供給によりエピタキシャル層を形成させる方法である。この形成されたエピタキシャル層を結晶基板から分離し、ｎ型結晶半導体基板１１として好適に用いることができる。エピタキシャル成長法により作製されたｎ型結晶半導体基板１１は、一般的なＣｚ法等により作製されたものと比べ、酸素に誘起された欠陥が少ない、不純物が少ない、ドーパントを再現性よく含有させることができるといった利点がある。従って、エピタキシャル成長法により作製されたｎ型結晶半導体基板１１を用いることで、光発電素子１０の最大出力等が高まると共にその均一性が高まる。すなわち、基板間の比抵抗の差が小さいため、所望する出力特性を備える光発電素子１０の大量生産が容易になる。この効果は、特に集電極１８側を光入射面（リアエミッタ型）としたときに顕著になる。また、Ｃｚ法による作成の場合は、シリコン結晶を所望する厚さへ切り出して基板を得るため、この切り出しの際のシリコンのロスが生じる。このシリコンのロスは、基板の厚さが薄くなるほど顕著になる。しかし、エピタキシャル成長法の場合は、所望の厚さに直接作製することができ、切り出す必要が無いため、シリコンのロスが生じず、低コスト化が図られる。
ｎ型結晶半導体基板１１の比抵抗は、０．５Ωｃｍ以上５Ωｃｍ以下が好ましく、１Ωｃｍ以上３Ωｃｍ以下がより好ましい。比抵抗が前記範囲のｎ型結晶半導体基板１１を用いることで、最大出力等を高めることができる。比抵抗が小さくなりすぎるとバルクライフタイムの減少により最大出力が低下する。比抵抗が大きくなりすぎるとｎ型非晶質系シリコン薄膜１５形成側の横方向の抵抗が増大し、曲線因子が低下する。なお、エピタキシャル成長法により作製されたｎ型結晶半導体基板１１を用いることで、この比抵抗の制御が容易になる。
ｎ型結晶半導体基板１１の厚さ（平均厚さ）としては、５０μｍ以上２００μｍ以下であることが好ましく、８０μｍ以上１５０μｍ以下であることがより好ましい。このように、比較的薄型の基板とすることで、十分な出力特性を発揮しつつ、出力特性の向上とともに、低コスト化を図ることができる。
真性非晶質系シリコン薄膜１２は、ｎ型結晶半導体基板１１の一側に積層されている。換言すれば、真性非晶質系シリコン薄膜１２は、ｎ型結晶半導体基板１１とｐ型非晶質系シリコン薄膜１３との間に介在している。真性非晶質系シリコン薄膜１２の膜厚としては特に限定されないが、例えば１ｎｍ以上１０ｎｍ以下とすることができる。この膜厚が１ｎｍ未満の場合は、欠陥が発生しやすくなることなどにより、キャリアの再結合が生じやすくなる。また、この膜厚が１０ｎｍを超える場合は、短絡電流の低下が生じやすくなる。
ｐ型非晶質系シリコン薄膜１３は、真性非晶質系シリコン薄膜１２の一側に積層されている。ｐ型非晶質系シリコン薄膜１３の膜厚としては、特に限定されないが、例えば１ｎｍ以上２０ｎｍ以下が好ましく、３ｎｍ以上１０ｎｍ以下がより好ましい。
第１の透明導電膜１４は、ｐ型非晶質系シリコン薄膜１３の一側に積層されている。第１の透明導電膜１４を構成する透明電極材料としては、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ：ＩＴＯ）、タングステンドープインジウム酸化物（Ｉｎｄｉｕｍ　Ｔｕｎｇｓｔｅｎ　Ｏｘｉｄｅ：ＩＷＯ）、セリウムドープインジウム酸化物（Ｉｎｄｉｕｍ　Ｃｅｒｉｕｍ　Ｏｘｉｄｅ：ＩＣＯ）、ＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）、ＡＺＯ（アルミドープＺｎＯ）、ＧＺＯ（ガリウムドープＺｎＯ）等の公知の材料を挙げることができる。
ｎ型非晶質系シリコン薄膜１５は、ｎ型結晶半導体基板１１の他側に直接積層されている。ｎ型非晶質系シリコン薄膜１５の膜厚としては特に限定されないが、例えば１ｎｍ以上２０ｎｍ以下が好ましく、４ｎｍ以上１０ｎｍ以下がより好ましい。このような範囲の膜厚とすることで、短絡電流の低下とキャリアの再結合の発生とをバランスよく低減することができる。
第２の透明導電膜１６は、ｎ型非晶質系シリコン薄膜１５の他側に積層されている。第２の透明導電膜１６を形成する材料は、第１の透明導電膜１４と同様である。
集電極１７、１８は、互いに平行かつ等間隔に形成される複数のバスバー電極、及びこれらのバスバー電極に直交し、互いに平行かつ等間隔に形成される複数のフィンガー電極を有する。
バスバー電極及びフィンガー電極は、それぞれ線状又は帯状であり、導電性材料から形成されている。この導電性材料としては、銀ペースト等の導電性接着剤や、銅線等の金属導線を用いることができる。各バスバー電極の幅としては、例えば０．５ｍｍ以上２ｍｍ以下程度であり、各フィンガー電極の幅としては、例えば１０μｍ以上３００μｍ以下程度である。また、各フィンガー電極間の間隔としては、例えば０．５ｍｍ以上４ｍｍ以下程度である。
このような構造を有する光発電素子１０は、通常、複数を直列に接続して使用される。複数の光発電素子１０を直列接続して使用することで、発電電圧を高めることができる。
光発電素子１０においては、ｎ型非晶質系シリコン薄膜１５側（ｎ型非晶質系シリコン薄膜１５が積層されている透明導電膜１６側）が光入射面として使用される（図１中の矢印が光の入射方向を示す。）。ｐｎ接合部分に対して真性非晶質系シリコン薄膜の層が存在しない側から光を入射させることで、発電効率を高めることができる。また、光発電素子１０においては、ｎ型結晶半導体基板１１とｎ型非晶質系シリコン薄膜１５との間に真性非晶質系シリコン薄膜を介在させないため、製造コストを抑制することができる。
（光発電素子の製造方法）
次いで、本発明の第２の実施の形態に係る光発電素子１０の製造方法について説明する。
光発電素子１０の製造方法は、ｎ型結晶半導体基板１１の表面（下面）に化学気相成長法によりｎ型非晶質系シリコン薄膜１５を積層する工程（Ａ）を有し、他に、ｎ型結晶半導体基板１１の上面に真性非晶質系シリコン薄膜１２を積層する工程（Ｂ）、真性非晶質系シリコン薄膜１２の上面にｐ型非晶質系シリコン薄膜１３を積層する工程（Ｃ）、ｐ型非晶質系シリコン薄膜１３の上面及びｎ型非晶質系シリコン薄膜１５の下面に透明導電膜１４、１６を積層する工程（Ｄ）、並びに透明導電膜１４の上面及び透明導電膜１６の下面に集電極１７、１８を配設する工程（Ｅ）を有する。なお、各工程の順は、光発電素子１０の層構造を得ることができる順である限り特に限定されるものではない。以下、各工程について詳説する。
工程（Ａ）
ｎ型非晶質系シリコン薄膜１５をｎ型結晶半導体基板１１に直接積層する工程（Ａ）においては、例えば化学気相成長法（例えばプラズマＣＶＤ法や触媒ＣＶＤ法（別名ホットワイヤＣＶＤ法）等）による積層をｎ型結晶半導体基板１１の温度が例えば１８０℃を超え２２０℃以下、より好ましくは１９０℃以上２１０℃以下の状態で行う。化学気相成長法をｎ型結晶半導体基板１１が比較的高い上記温度範囲で行うことにより、結晶化を抑えつつ、欠陥発生が低減されたｎ型非晶質系シリコン薄膜１５を得ることができ、十分な開放電圧とフィルファクターを有する光発電素子１０を得ることができる。上記温度が１８０℃以下の場合は欠陥発生が生じやすくなり、開放電圧とフィルファクターが低下する要因となる。逆に、上記温度が２２０℃を超える場合は形成される薄膜が結晶化しやすくなり、開放電圧とフィルファクターが低下する要因となる。ｎ型非晶質系シリコン薄膜１５を形成する際の原料ガスとしては、例えばＳｉＨ４とドーパントガスの１種であるＰＨ３との混合ガスを用いることができる。
前記ＰＨ３（ドーパントガス）の導入量（流量）を２段階以上に分けることもできる。すなわち、ｎ型非晶質系シリコン薄膜１５を、用いる原料ガスに占めるドーパントガスの含有量が順に高くなる少なくとも２段階の化学気相成長法により積層させることができる。具体的には、例えば、ＰＨ３の導入量（流量）を段階的に増やすこと、マスフローコントローラの勾配設定によりＰＨ３の導入量を連続的に増やすこと等により行うことができる。このようにすることで、ｎ型結晶半導体基板１１とｎ型非晶質系シリコン薄膜１５との接合界面のパッシベーション性能を高めることができ、十分な開放電圧とフィルファクターを有する光発電素子を得ることができる。
例えば、ｎ型結晶半導体基板１１に直接積層する第１段階における原料ガスに占めるドーパントガスの含有量Ａに対する最終段階（例えば、２段階で行う場合は第２段階）における含有量Ｂは、２倍以上５０倍以下とすることができ、５倍以上２０倍以下が好ましい。また、第１段階における原料ガスに占めるドーパントガスの含有量Ａは、１００ｐｐｍ以上２０００ｐｐｍ以下程度である。最終段階（例えば、２段階で行う場合は第２段階）における含有量Ｂは、４０００ｐｐｍ以上２００００ｐｐｍ以下程度である。
このように、原料ガスに占めるドーパントガスの含有量が順に高くなる多段階（例えば２段階）の化学気相成長法によりｎ型非晶質系シリコン薄膜１５を形成することにより、ｎ型非晶質系シリコン薄膜１５は電気抵抗が異なる層構造となる。具体的には、ｎ型非晶質系シリコン薄膜１５は、ｎ型結晶半導体基板１１と直接接合する第１層と、この第１層の他側に積層され、この第１層よりも電気抵抗が低い第２層とを少なくとも有することとなる。
工程（Ｂ）
真性非晶質系シリコン薄膜１２の積層は、例えば、化学気相成長法（例えばプラズマＣＶＤ法や触媒ＣＶＤ法（別名ホットワイヤＣＶＤ法）等）などの公知の方法により行うことができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＨ２との混合ガスを用いることができる。
工程（Ｃ）
ｐ型非晶質系シリコン薄膜１３の積層も、化学気相成長法（例えばプラズマＣＶＤ法や触媒ＣＶＤ法（別名ホットワイヤＣＶＤ法）等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＨ２とＢ２Ｈ６との混合ガスを用いることができる。
工程（Ｄ）
透明導電膜１４、１６の積層は、例えばスパッタリング法、真空蒸着法、イオンプレーティング法（反応性プラズマ蒸着法）等、公知の方法を用いることができる。なお、例えば高エネルギー粒子が生じないイオンプレーティング法により形成することにより、ｐ型非晶質系シリコン薄膜１３又はｎ型非晶質系シリコン薄膜１５表面の劣化を抑制すること、及び膜間の密着性を高めることができる。
工程（Ｅ）
集電極１７、１８の配設は公知の方法で行うことができる。集電極１７、１８の材料として導電性接着剤が用いられている場合、スクリーン印刷やグラビアオフセット印刷等の印刷法により形成することができる。また、集電極１７、１８に金属導線を用いる場合、導電性接着剤や低融点金属（半田等）によりの透明導電膜１４、１６上に固定することができる。
本発明は前記した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、一側（光入射面と反対側）の集電極は、バスバー電極とフィンガー電極とからなる構造ではなく、全面に導電性材料が積層された構造とすることもできる。このような構造の集電極はめっきや金属箔の積層等により形成することができる。さらには、一側の第１の透明導電膜及び集電極の代わりに、めっきや金属箔から形成される不透明な導電膜を用いることもできる。一側をこのような構造にすることで、一側の集電効率を高めることができる。また、他側からの入射光のうち、ｐｎ接合部分を透過した入射光が、全面積層された集電極又は不透明な導電膜により反射するため発電効率を高めることができる。
以下、実施例及び比較例を挙げて、本発明の内容をより具体的に説明する。なお、本発明は以下の実施例に限定されるものではない。
＜実施例１＞
Ｃｚ法で作製されたｎ型単結晶シリコン基板（ｎ型結晶半導体基板）の一方の面側に、真性非晶質系シリコン薄膜、ｐ型非晶質系シリコン薄膜及び第１の透明導電膜をこの順に積層した。ついで、ｎ型単結晶シリコン基板の他側に、ｎ型非晶質系シリコン薄膜及び第２の透明導電膜をこの順に積層した。各透明導電膜はイオンプレーティング法により積層した。前記ｎ型非晶質系シリコン薄膜を形成する際、まずＰＨ３の導入量（原料ガス全体に対するＰＨ３の含有量）を８００ｐｐｍとしてライトドープｎ型非晶質系シリコン薄膜（第１層）を３ｎｍ形成し、前記ライドドープｎ型非晶質系シリコン薄膜上にＰＨ３の導入量を８０００ｐｐｍとしてハイドープｎ型非晶質系シリコン薄膜（第２層）を同一の成膜室で順に積層した。
・一側の真性非晶質系シリコン薄膜：基板温度２００℃、膜厚4ｎｍ
　　　　　　　　　　　　　　　　　原料ガスＳｉＨ４
・ハイドープp型非晶質系シリコン薄膜：基板温度２００℃、膜厚6ｎｍ
　　　　　　　　　　　　　　　　　　　原料ガスＳｉＨ４及びＢ２Ｈ６
　　　　　　　　　　　　　　　　　　　Ｂ２Ｈ６の導入量８０００ｐｐｍ
・ライトドープｎ型非晶質系シリコン薄膜：基板温度２００℃、膜厚３ｎｍ
　　　　　　　　　　　　　　　　　　　　原料ガスＳｉＨ４及びＰＨ３
　　　　　　　　　　　　　　　　　　　　ＰＨ３の導入量８００ｐｐｍ
・ハイドープｎ型非晶質系シリコン薄膜：基板温度２００℃、膜厚３ｎｍ
　　　　　　　　　　　　　　　　　　　原料ガスＳｉＨ４及びＰＨ３
　　　　　　　　　　　　　　　　　　　ＰＨ３の導入量８０００ｐｐｍ
次いで、第１及び第２の透明導電膜の表面（外面）にそれぞれ、集電極として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成した。この集電極は、銀ペーストを用いてスクリーン印刷により形成した。このようにして、実施例１の光発電素子を得た。
＜比較例１～９＞
ｎ型単結晶シリコン基板の一方の面側に、真性非晶質系シリコン薄膜、ｐ型非晶質系シリコン薄膜及び第１の透明導電膜をこの順に積層した。ついで、ｎ型単結晶シリコン基板の他側に、真性非晶質系シリコン薄膜、ｎ型非晶質系シリコン薄膜及び第２の透明導電膜をこの順に積層した。各透明導電膜はイオンプレーティング法により積層した。前記ｎ型非晶質系シリコン薄膜を形成する際、実施例1のライドドープｎ型非晶質系シリコン薄膜は積層せず、ＰＨ３の導入量を８０００ｐｐｍとしてハイドープｎ型非晶質系シリコン薄膜を真性非晶質系シリコン薄膜上に積層した。
・一側の真性非晶質系シリコン薄膜：基板温度２００℃、膜厚6ｎｍ
　　　　　　　　　　　　　　　　　原料ガスＳｉＨ４
・ハイドープp型非晶質系シリコン薄膜：基板温度２００℃、膜厚4ｎｍ
　　　　　　　　　　　　　　　　　　　原料ガスＳｉＨ４及びＢ２Ｈ６
　　　　　　　　　　　　　　　　　　　Ｂ２Ｈ６の導入量８０００ｐｐｍ．
・他側の真性非晶質系シリコン薄膜：基板温度２００℃、膜厚Ｘｎｍ
　　　　　　　　　　　　　　　　　原料ガスＳｉＨ４
・ハイドープｎ型非晶質系シリコン薄膜：基板温度２００℃、膜厚Ｙｎｍ
　　　　　　　　　　　　　　　　　　　原料ガスＳｉＨ４及びＰＨ３
　　　　　　　　　　　　　　　　　　　ＰＨ３導入量８０００ｐｐｍ
他側の真性非晶質系シリコン薄膜の膜厚（Ｘｎｍ）及びハイドープｎ型非晶質系シリコン薄膜の膜厚（Ｙｎｍ）は以下のとおりである。
比較例１:Ｘ＝２ｎｍ、Ｙ＝２ｎｍ
比較例２:Ｘ＝２ｎｍ、Ｙ＝４ｎｍ
比較例３:Ｘ＝２ｎｍ、Ｙ＝６ｎｍ
比較例４:Ｘ＝４ｎｍ、Ｙ＝２ｎｍ
比較例５:Ｘ＝４ｎｍ、Ｙ＝４ｎｍ
比較例６:Ｘ＝４ｎｍ、Ｙ＝６ｎｍ
比較例７:Ｘ＝６ｎｍ、Ｙ＝２ｎｍ
比較例８:Ｘ＝６ｎｍ、Ｙ＝４ｎｍ
比較例９:Ｘ＝６ｎｍ、Ｙ＝６ｎｍ
得られた各光発電素子の短絡電流Ｉｓｃ、開放電圧Ｖｏｃ、曲線因子（フィルファクター：ＦＦ）、最大出力Ｐｍａｘを測定した。なお、ｎ型非晶質系シリコン薄膜側を主たる光入射面とした。測定結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
表１に示されるように、実施例１の光発電素子は、ｎ型単結晶シリコン基板とｎ型非晶質系シリコン薄膜との間に真性非晶質系シリコン薄膜を介在させた比較例１～９の光発電素子と比較してフィルファクターが高められていることがわかる。また、短絡電流及び開放電圧も向上していることがわかる。
以下、本実施例の作用効果について詳細に説明する。透明導電膜は縮退半導体とみなすことができる。すなわちキャリア（伝導帯に存在する自由電子あるいは価電子帯に存在する自由空孔）が高濃度に存在してフェルミ準位が伝導帯あるいは価電子帯に存在し金属に似た物性を示すようになるため、透明導電膜とｎ型非晶質系シリコン薄膜との間の接合は金属－半導体接合のようにみなすことができる。透明導電膜とｎ型非晶質系シリコン薄膜との間の金属－半導体接合は、ｎ型非晶質系シリコン薄膜中のバンドベンディングを引き起こす。このため、真性非晶質系シリコン薄膜とｎ型非晶質系シリコン薄膜とを足し合わせた膜の厚さ（Ｘ＋Ｙ）が薄くなるにつれて、ｎ型単結晶シリコン基板とｎ型非晶質系シリコン薄膜との間のヘテロ接合部と、透明導電膜とｎ型非晶質系シリコン薄膜との間の金属-半導体接合部との空間電荷層のオーバーラップが始まり、少数キャリアライフタイムの低下を引き起こす。前記少数キャリアライフタイムの低下は、開放電圧Ｖｏｃの低下を引き起こす。また、他側を光入射とした場合、ｎ型非晶質系シリコン薄膜が形成されているＦｒｏｎｔ　Ｓｕｒｆａｃｅ　Ｆｉｅｌｄ側で少数キャリアの再結合が増大するとキャリアの効率的な分離回収が妨げられ、短絡電流Ｉｓｃも低下する。さらに、表１の結果は、ノンドープ層である真性非晶質系シリコン薄膜を厚くするよりも、ドープ層であるｎ型非晶質系シリコン薄膜を厚くするほうが開放電圧Ｖｏｃの低下を抑制していることを示している。一方で、ｎ型非晶質系シリコン薄膜が形成されている側を光入射側とした場合、ｎ型非晶質系シリコン薄膜層の膜の厚さをある程度薄くしたほうが、短絡電流は高められる。
実施例１は真性非晶質系シリコン薄膜の代わりにライトドープｎ型非晶質系シリコン薄膜を積層しており、Ｆｒｏｎｔ　Ｓｕｒｆａｃｅ　Ｆｉｅｌｄ側の非晶質系シリコン薄膜層のトータルの厚さを空間電荷層のオーバーラップの影響が及ばない範囲で最小減にすることができ、高い短絡電流と高い開放電圧を両立することができる。さらに、高抵抗な真性非晶質系シリコン薄膜の代わりに低抵抗なライトドープｎ型非晶質系シリコン薄膜を積層しており、フィルファクターが高められる。
＜実施例２＞
エピタキシャル成長法によって作製されたｎ型単結晶シリコン基板（厚さ１５０μｍ）を使用し、サーマルドナーキラーアニーリング工程を省いたこと以外は、実施例1と同様にして、実施例２の光発電素子を得た。サーマルドナーキラーアニーリング工程とは、ｎ型単結晶シリコン基板中のサーマルドナーを除去する手法であり、低温プロセスのヘテロ接合素子では特に重要である。Cｚ法で作製されたｎ型単結晶シリコン基板を用いた他の実施例及び比較例においては、このサーマルドナーキラーアニーリング工程を行っている。この工程を省くことで更に製造コストの低減が図られる。得られた実施例２の光発電素子の短絡電流（Ｉｓｃ）は９．０５０Ａ、開放電圧（Ｖｏｃ）は０．７３５Ｖ、最大出力（Ｐｍａｘ）は５．４５Ｗ、曲線因子（ＦＦ）は０．８２０であった。
＜実施例3＞
０．３～６Ωcmの比抵抗を有するｎ型単結晶シリコン（Ｃｚ法）を用いて、実施例1と同様の方法で、光発電素子を得た。得られた各光発電素子のＦＦ（曲線因子）とＰｍａｘ（最大出力）の測定結果を図４（ａ）、（ｂ）に示す。図４（ａ）に示されるように、比抵抗の増大とともにn層非晶質系シリコン薄膜形成面側の実効的な横方向の抵抗が増大し、ＦＦ（曲線因子）が減少する。図４（ｂ）に示されるように、Ｐｍａｘ（最大出力）は、比抵抗の減少に伴うＦＦ向上のメリットとバルクライフタイム減少のデメリットが競合するため、０．５～5Ωcmの範囲が良好で、1～3Ωcmの範囲が特に良好である。エピタキシャル基板は酸素欠陥が極めて少なく、ドーピングレベルでのみ比抵抗をコントロールできるため、この良好な範囲を精度よく狙うことができる。
ここで、本実施例における各非晶質系シリコン薄膜の膜厚について説明する。平滑部５１と凹凸部５２を両方有する仮想的な基板５０を図３に示す。例えば透過型電子顕微鏡（ＴＥＭ）を用いることで、基板５０に垂直な厚さt、平面に垂直な厚さｔ’、凹凸部５２の角度αをそれぞれ測定することができる。本明細書において、平滑部５１に積層された非晶質系シリコン薄膜５３の膜厚はｔを指し、凹凸部５２に積層された非晶質系シリコン薄膜５３の膜厚はｔ’を指す。実際の作業では、測定時間の短縮が可能であり、かつ簡便である触針段差計等を用いた膜厚評価方法を用いるのが好ましい。例えば、ＫＯＨ又はＮａＯＨを４０～５０℃に加熱した液で非晶質系シリコン薄膜５３をウェットエッチングすることにより段差５４を形成させ、触針段差計を用いた膜厚評価方法によりｔが測定される。三角関数からｔ’＝ｔ×ｃｏｓαが成り立つので、測定されたｔにより、ｔ’が算出される。ＴＥＭ測定で得られたｔ’と、触針段差計を用いた膜厚評価方法により算出されたｔ’とは一致することが確認されたので、本実施例では触針段差計を用いた膜厚評価方法を採用した。なお、触針段差計は、あらかじめ段差をつけておいたサンプルの上を、針でサンプルに触れて水平に表面をなぞることによって、サンプルの段差に応じて針を上下させる測定を行う装置である。
１０：光発電素子、１１：ｎ型結晶半導体基板、１２：真性非晶質系シリコン薄膜、１３：ｐ型非晶質系シリコン薄膜、１４：第１の透明導電膜、１５：ｎ型非晶質系シリコン薄膜、１６：第２の透明導電膜、１７、１８：集電極、５０：基板、５１：平滑部、５２：凹凸部、５３：非晶質系シリコン薄膜、５４：段差

Claims (9)

  1. ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側に積層されるｐ型非晶質系シリコン薄膜と、前記ｎ型結晶半導体基板の他側に積層されるｎ型非晶質系シリコン薄膜とを有する光発電素子において、
    前記ｎ型結晶半導体基板と前記ｐ型非晶質系シリコン薄膜との間に介在する真性非晶質系シリコン薄膜を有し、
    前記ｎ型結晶半導体基板と前記ｎ型非晶質系シリコン薄膜とは直接接合しており、
    前記ｎ型非晶質系シリコン薄膜側が光入射面として用いられることを特徴とする光発電素子。
  2. 請求項１記載の光発電素子において、前記ｎ型非晶質系シリコン薄膜が、原料ガスに占めるドーパントガスの含有量が順に高くなる少なくとも２段階の化学気相成長法により積層されていることを特徴とする光発電素子。
  3. 請求項１又は２記載の光発電素子において、前記ｎ型非晶質系シリコン薄膜が、前記ｎ型結晶半導体基板と直接接合する第１層と、該第１層の他側に積層され、前記第１層よりも電気抵抗が低い第２層とを有することを特徴とする光発電素子。
  4. 請求項１～３のいずれか１項に記載の光発電素子において、前記ｎ型非晶質系シリコン薄膜が化学気相成長法により積層されており、該化学気相成長法による積層が前記ｎ型結晶半導体基板の温度が１８０℃を超え２２０℃以下の状態で行われていることを特徴とする光発電素子。
  5. 請求項１～４のいずれか１項に記載の光発電素子において、前記ｎ型結晶半導体基板がエピタキシャル成長法によって作製されていることを特徴とする光発電素子。
  6. 請求項１～５のいずれか１項に記載の光発電素子において、前記ｎ型結晶半導体基板の比抵抗が０．５Ωｃｍ以上５Ωｃｍ以下であることを特徴とする光発電素子。
  7. 請求項１～６のいずれか１項に記載の光発電素子において、前記ｎ型結晶半導体基板の厚さが５０μｍ以上２００μｍ以下であることを特徴とする光発電素子。
  8. 請求項７記載の光発電素子において、前記ｎ型結晶半導体基板の厚さが８０μｍ以上１５０μｍ以下であることを特徴とする光発電素子。
  9. ｎ型結晶半導体基板の表面に化学気相成長法によりｎ型非晶質系シリコン薄膜を積層する工程を有する光発電素子の製造方法において、
    前記化学気相成長法による積層を前記ｎ型結晶半導体基板の温度が１８０℃を超え２２０℃以下の状態で行うことを特徴とする光発電素子の製造方法。
PCT/JP2014/057366 2013-03-19 2014-03-18 光発電素子及びその製造方法 Ceased WO2014148499A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020157029980A KR20150133244A (ko) 2013-03-19 2014-03-18 광 발전 소자 및 그 제조 방법
CN201480016801.5A CN105122467B (zh) 2013-03-19 2014-03-18 光伏元件及其制造方法
AU2014239465A AU2014239465B2 (en) 2013-03-19 2014-03-18 Photovoltaic element and manufacturing method therefor
US14/777,788 US20160284918A1 (en) 2013-03-19 2014-03-18 Photovoltaic element and manufacturing method therefor
JP2014528754A JP5869674B2 (ja) 2013-03-19 2014-03-18 光発電素子
EP14769293.3A EP2978027A4 (en) 2013-03-19 2014-03-18 PHOTOVOLTAIC ELEMENT AND METHOD FOR MANUFACTURING THE SAME

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-056748 2013-03-19
JP2013056748 2013-03-19

Publications (1)

Publication Number Publication Date
WO2014148499A1 true WO2014148499A1 (ja) 2014-09-25

Family

ID=51580176

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/057366 Ceased WO2014148499A1 (ja) 2013-03-19 2014-03-18 光発電素子及びその製造方法

Country Status (8)

Country Link
US (1) US20160284918A1 (ja)
EP (1) EP2978027A4 (ja)
JP (1) JP5869674B2 (ja)
KR (1) KR20150133244A (ja)
CN (1) CN105122467B (ja)
AU (1) AU2014239465B2 (ja)
TW (1) TWI596792B (ja)
WO (1) WO2014148499A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016084299A1 (ja) * 2014-11-28 2016-06-02 パナソニックＩｐマネジメント株式会社 太陽電池セル及び太陽電池モジュール
JP2017112379A (ja) * 2015-12-18 2017-06-22 エルジー エレクトロニクス インコーポレイティド 太陽電池の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102372744B1 (ko) * 2016-02-18 2022-03-14 한국전자통신연구원 광 검출 소자
JP6778816B2 (ja) * 2017-03-29 2020-11-04 パナソニック株式会社 太陽電池セル及び太陽電池セルの製造方法
CN109980021A (zh) * 2019-04-23 2019-07-05 通威太阳能（成都）有限公司 一种具有叠层陷光结构的异质结双面太阳能电池
CN114582984A (zh) * 2022-01-20 2022-06-03 南京航空航天大学 一种低成本的太阳电池及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04333288A (ja) * 1991-05-08 1992-11-20 Canon Inc 太陽電池の製造方法
JP2614561B2 (ja) 1991-10-08 1997-05-28 三洋電機株式会社 光起電力素子
JP2009503848A (ja) * 2005-07-28 2009-01-29 ゼネラル・エレクトリック・カンパニイ 組成傾斜光起電力デバイス及び製造方法並びに関連製品
JP2010087520A (ja) * 2008-10-02 2010-04-15 Commiss Energ Atom デュアルドーピングを備えたヘテロ接合光電池及びその製造方法
DE102010044348A1 (de) * 2010-09-03 2012-03-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Photovoltaische Solarzelle und Verfahren zu deren Herstellung
JP2012060080A (ja) * 2010-09-13 2012-03-22 Ulvac Japan Ltd 結晶太陽電池及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349308B2 (ja) * 1995-10-26 2002-11-25 三洋電機株式会社 光起電力素子
JP4744161B2 (ja) * 2005-02-28 2011-08-10 三洋電機株式会社 光起電力素子
US20070023082A1 (en) * 2005-07-28 2007-02-01 Venkatesan Manivannan Compositionally-graded back contact photovoltaic devices and methods of fabricating such devices
JP5535709B2 (ja) * 2010-03-19 2014-07-02 三洋電機株式会社 太陽電池、その太陽電池を用いた太陽電池モジュール及び太陽電池の製造方法
WO2012014806A1 (ja) * 2010-07-30 2012-02-02 三洋電機株式会社 太陽電池の製造方法
US20130298973A1 (en) * 2012-05-14 2013-11-14 Silevo, Inc. Tunneling-junction solar cell with shallow counter doping layer in the substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04333288A (ja) * 1991-05-08 1992-11-20 Canon Inc 太陽電池の製造方法
JP2614561B2 (ja) 1991-10-08 1997-05-28 三洋電機株式会社 光起電力素子
JP2009503848A (ja) * 2005-07-28 2009-01-29 ゼネラル・エレクトリック・カンパニイ 組成傾斜光起電力デバイス及び製造方法並びに関連製品
JP2010087520A (ja) * 2008-10-02 2010-04-15 Commiss Energ Atom デュアルドーピングを備えたヘテロ接合光電池及びその製造方法
DE102010044348A1 (de) * 2010-09-03 2012-03-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Photovoltaische Solarzelle und Verfahren zu deren Herstellung
JP2012060080A (ja) * 2010-09-13 2012-03-22 Ulvac Japan Ltd 結晶太陽電池及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP2978027A4
W. E. SPEAR; P. G. LECOMBER, SOLID STATE COMMUN., vol. 17, 1975, pages 1193

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016084299A1 (ja) * 2014-11-28 2016-06-02 パナソニックＩｐマネジメント株式会社 太陽電池セル及び太陽電池モジュール
CN107004732A (zh) * 2014-11-28 2017-08-01 松下知识产权经营株式会社 太阳能单电池和太阳能电池组件
JPWO2016084299A1 (ja) * 2014-11-28 2017-08-24 パナソニックＩｐマネジメント株式会社 太陽電池セル及び太陽電池モジュール
JP2018201052A (ja) * 2014-11-28 2018-12-20 パナソニックＩｐマネジメント株式会社 太陽電池モジュール
CN107004732B (zh) * 2014-11-28 2020-10-20 松下知识产权经营株式会社 太阳能单电池和太阳能电池组件
JP2017112379A (ja) * 2015-12-18 2017-06-22 エルジー エレクトロニクス インコーポレイティド 太陽電池の製造方法
US10453983B2 (en) 2015-12-18 2019-10-22 Lg Electronics Inc. Solar cell and method of manufacturing

Also Published As

Publication number Publication date
US20160284918A1 (en) 2016-09-29
AU2014239465B2 (en) 2017-12-07
KR20150133244A (ko) 2015-11-27
CN105122467B (zh) 2017-06-06
EP2978027A4 (en) 2016-11-23
CN105122467A (zh) 2015-12-02
JP5869674B2 (ja) 2016-02-24
TW201508936A (zh) 2015-03-01
EP2978027A1 (en) 2016-01-27
JPWO2014148499A1 (ja) 2017-02-16
AU2014239465A1 (en) 2015-11-05
TWI596792B (zh) 2017-08-21

Similar Documents

Publication Publication Date Title
US9214576B2 (en) Transparent conducting oxide for photovoltaic devices
CN103107228B (zh) 光电转换装置
JP5869674B2 (ja) 光発電素子
CN102074593A (zh) 太阳能电池
JP5755372B2 (ja) 光発電装置
JP2017130664A (ja) 太陽電池
JP2016111357A5 (ja)
JP4940290B2 (ja) 光電変換装置及びその製造方法
US20190355860A1 (en) Solar cell
JP2017139267A (ja) 太陽電池素子および太陽電池モジュール
WO2015050163A1 (ja) 光発電素子
JP2015072938A (ja) 光発電素子及びその製造方法
JP2012244065A (ja) 薄膜光電変換装置およびその製造方法、薄膜光電変換モジュール
CN103035773A (zh) 光电转换装置
JP2007287926A (ja) 集積化薄膜光電変換装置の製造方法および、その製造方法で得られうる集積化薄膜光電変換装置。
JP5373045B2 (ja) 光電変換装置
JP2014216334A (ja) 光発電素子
JP2015073057A (ja) 光発電素子
JP5307280B2 (ja) 薄膜光電変換素子
WO2017130654A1 (ja) 光発電素子
JP2014216335A (ja) 光発電素子
WO2013080803A1 (ja) 光起電力装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2014528754

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14769293

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14777788

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2014769293

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20157029980

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2014239465

Country of ref document: AU

Date of ref document: 20140318

Kind code of ref document: A