[go: up one dir, main page]

TW201440145A - 半導體功率元件的製作方法 - Google Patents

半導體功率元件的製作方法 Download PDF

Info

Publication number
TW201440145A
TW201440145A TW102112542A TW102112542A TW201440145A TW 201440145 A TW201440145 A TW 201440145A TW 102112542 A TW102112542 A TW 102112542A TW 102112542 A TW102112542 A TW 102112542A TW 201440145 A TW201440145 A TW 201440145A
Authority
TW
Taiwan
Prior art keywords
layer
trench
power device
epitaxial layer
fabricating
Prior art date
Application number
TW102112542A
Other languages
English (en)
Inventor
林永發
Original Assignee
茂達電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 茂達電子股份有限公司 filed Critical 茂達電子股份有限公司
Priority to TW102112542A priority Critical patent/TW201440145A/zh
Priority to CN201310182154.2A priority patent/CN104103518B/zh
Priority to US13/902,851 priority patent/US8835264B1/en
Publication of TW201440145A publication Critical patent/TW201440145A/zh

Links

Classifications

    • H10W10/014—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0293—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H10D62/058—Forming charge compensation regions, e.g. superjunctions by using trenches, e.g. implanting into sidewalls of trenches or refilling trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H10W10/17—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H10P32/141—
    • H10P32/171—

Landscapes

  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一種半導體功率元件的製作方法，首先提供一半導體基底，其上形成有一磊晶層及一硬遮罩層；於硬遮罩層中形成一開口；於開口形成一側壁子；經由開口，蝕刻磊晶層，形成第一溝槽；再沈積一摻質來源層；再將摻質來源層的摻雜物驅入到該磊晶層中，於第一溝槽內形成一摻雜區，包括接近表面的第一區域及較深入磊晶層的第二區域；去除摻質來源層及側壁子，顯露出第一溝槽上緣的轉角部位；於第一溝槽中填滿一犧牲層；再進行乾蝕刻，蝕刻掉全部的犧牲層以及第一區域內的該磊晶層，形成第二溝槽。

Description

半導體功率元件的製作方法
本發明係有關一種半導體功率元件的製作方法，特別是有關於一種具有超級接面結構的半導體功率元件的製作方法。
已知，在功率元件中，其基底的設計通常為P型與N型半導體交替設置，因此在基底中會存在有多個垂直於基底表面的PN接面，且該些PN接面互相平行，又稱為超級接面結構，此種結構具有耐壓低阻抗之優點。
其中一種超級接面結構係利用蝕刻出深溝渠，填入相反於基底導電性的摻雜層，再利用後續高溫擴散將摻雜層的摻雜物驅入，以形成PN交替的超級接面，其具有製程上之簡化以及低成本之優點。然而這種技術仍有技術問題需要克服，例如，摻雜物驅入後的表面濃度過高，導致載子濃度分佈不均勻的問題。
因此本發明之目的，即提供一種改良的半導體功率元件的製作方法，利用二次溝渠蝕刻去除高濃度的溝渠側壁，以提升超級接面功率元件的電性及良率。
為達上述目的，本發明提出一種半導體功率元件的製作方法，首先提供一半導體基底；於該半導體基底上形成一磊晶層；於該磊晶層表面形成一硬遮罩層；於該硬遮罩層中形成至少一第一開口；於該第一開口的側壁上形成一側壁子；經由該第一開口，蝕刻該磊晶層，形成至少一第一溝槽；於該第一溝槽的內壁、該側壁子表面及該硬遮罩層的上表面，沈積一摻質來 源層；進行一高溫擴散製程，將該摻雜層的摻雜物驅入到該磊晶層中，如此於該第一溝槽內形成一摻雜區，包括接近該第一溝槽表面的一第一區域以及較深入該磊晶層的一第二區域；去除該摻質來源層及該側壁子，顯露出該第一溝槽上緣的轉角部位；於該第一溝槽中填滿一犧牲層；以及進行一乾蝕刻製程，以該硬遮罩層作為蝕刻硬遮罩，蝕刻掉全部的該犧牲層以及至少蝕刻掉該第一區域內的該磊晶層，形成一第二溝槽。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
10‧‧‧半導體基底
11‧‧‧磊晶層
12‧‧‧硬遮罩層
13‧‧‧犧牲層
22‧‧‧閘極氧化層
24‧‧‧閘極
30‧‧‧層間介電層
32‧‧‧阻障層
34‧‧‧金屬層
34a‧‧‧接觸件
112‧‧‧開口
122‧‧‧溝槽
122a‧‧‧轉角部位
130‧‧‧離子井
132‧‧‧源極摻雜區
210‧‧‧摻雜區
211‧‧‧第一區域
212‧‧‧第二區域
222‧‧‧溝槽
226‧‧‧矽氧層
230‧‧‧接觸洞
420‧‧‧側壁子
460‧‧‧摻質來源層
第1圖至第10圖為依據本發明一實施例所繪示的溝渠式功率電晶體元件之製造方法示意圖。
請參閱第1圖至第10圖，其為依據本發明一實施例所繪示的溝渠式功率電晶體元件之製造方法示意圖。首先，如第1圖所示，提供一半導體基底10，其具有第一電性，例如N型重摻雜之矽晶圓，其可作為電晶體元件的汲極(drain)。再利用一磊晶製程於半導體基底10上形成一磊晶層11，例如N型磊晶矽層或P型磊晶矽層。
如第2圖所示，接著，在磊晶層11表面形成一硬遮罩層12，例如，氮化矽。然後，利用微影、蝕刻等製程，於硬遮罩層12中形成開口112，例如直線形的開口，具有寬度W2。然後，於開口112的側壁上形成側壁子420，例如，矽氧側壁子，其具有一寬度d(指底部厚度)。根據本發明實施例，寬度d可以是約為0.5微米，但不限於此。
如第3圖所示，利用乾蝕刻製程，經由硬遮罩層12中的開口112，乾蝕刻磊晶層11至一深度H1，形成溝槽122，其中，溝槽122的寬度W1 小於開口112的寬度W2，而深度H1小於磊晶層11的厚度。
如第4圖所示，在溝槽122的內壁、側壁子420表面及硬遮罩層12的上表面，沈積一摻質來源層(dopant source layer)460，例如，硼摻雜矽玻璃(BSG)或磷摻雜矽玻璃(PSG)。根據本發明實施例，摻質來源層460的電性與磊晶層11的電性相反，例如，若磊晶層11為N型，摻質來源層460為P型摻雜，若磊晶層11為P型，摻質來源層460為N型摻雜。隨後，進行一高溫擴散製程，將摻質來源層460的摻雜物驅入到磊晶層11中，形成PN交替的超級接面。
此時，擴散進入到磊晶層11的摻雜區210包括接近溝槽122表面的第一區域211以及較深入磊晶層11的第二區域212，其中，第一區域211的摻雜濃度高於第二區域212的摻雜濃度。例如，第一區域211的摻雜濃度約介於1E17atoms/cm3至1E19atoms/cm3之間，而第二區域212的摻雜濃度約為1E16 atoms/cm3，但不限於上述濃度範圍。根據本發明實施例，第一區域211的寬度約略等於側壁子420的寬度d。
如第5圖所示，蝕刻去除摻質來源層460以及側壁子420，如此顯露出部分的溝槽122上緣的轉角部位122a。接著於溝槽122中填滿一犧牲層13，例如多晶矽。
如第6圖所示，接著進行乾蝕刻製程，以硬遮罩層12作為蝕刻硬遮罩，蝕刻掉全部的犧牲層13以及至少蝕刻掉在第一區域211內的磊晶層11，形成溝槽222，其中，溝槽222的寬度約略等於開口112的寬度W2，而溝槽222的深度H2大於溝槽122的深度H1，且深度H2可以大於或約略等於磊晶層11的厚度。需注意，若磊晶層11為N型，上述溝槽222蝕刻的深度可以選擇貫穿或不貫穿磊晶層11，若磊晶層11為P型的話，則溝槽222蝕刻的深度必須貫穿磊晶層11。
如第7圖所示，沈積一矽氧層226，使矽氧層226填滿溝槽222。在沈積矽氧層226之前，還可以先進行氧化製程，在溝槽222表面形成一犧 牲氧化層(圖未示)，再以蝕刻方式去除掉該犧牲氧化層。接著，可以利用化學機械研磨(CMP)製程，將硬遮罩層12表面上的矽氧層226研磨掉，再回蝕刻溝槽222內部分厚度的矽氧層226，使矽氧層226的上表面低於硬遮罩層12表面。
如第8圖所示，去除硬遮罩層12，顯露出磊晶層11的上表面。接著，於磊晶層的上表面形成閘極氧化層22以及閘極24。根據本發明實施例，閘極24可以是多晶矽閘極。再進行一離子佈植製程，於兩閘極24之間的磊晶層11中植入具有第二電性(例如P型)摻質，形成離子井130。後續可以進行熱驅入(thermal drive-in)製程。
如第9圖所示，利用光阻及微影製程，定義出源極摻雜區域，然後，施以離子佈植，將第一電性(例如N型)摻質植入離子井130，形成源極摻雜區132。後續可以進行熱驅入製程。
最後，如第10圖所示，進行接觸洞及金屬化製程，包括形成層間介電層30，於層間介電層30中蝕刻出接觸洞230，接觸洞230顯露出部分的離子井130、源極摻雜區132，以及矽氧層226。沈積阻障層32及金屬層34，並使金屬層34填滿接觸洞230，構成接觸件34a，接觸離子井130及源極摻雜區132。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧半導體基底
11‧‧‧磊晶層
12‧‧‧硬遮罩層
112‧‧‧開口
122‧‧‧溝槽
210‧‧‧摻雜區
211‧‧‧第一區域
212‧‧‧第二區域
420‧‧‧側壁子
460‧‧‧摻質來源層

Claims (14)

  1. 一種半導體功率元件的製作方法，包含有：提供一半導體基底；於該半導體基底上形成一磊晶層；於該磊晶層表面形成一硬遮罩層；於該硬遮罩層中形成至少一開口；於該開口的側壁上形成一側壁子；經由該開口，蝕刻該磊晶層，形成至少一第一溝槽；於該第一溝槽的內壁、該側壁子表面及該硬遮罩層的上表面，共形的沈積一摻質來源層；進行一高溫擴散製程，將該摻質來源層的摻雜物驅入到該磊晶層中，如此於該第一溝槽內形成一摻雜區，包括接近該第一溝槽表面的一第一區域以及較深入該磊晶層的一第二區域；去除該摻質來源層及該側壁子，顯露出該第一溝槽上緣的轉角部位；於該第一溝槽中填滿一犧牲層；以及進行一乾蝕刻製程，以該硬遮罩層作為蝕刻硬遮罩，蝕刻掉全部的該犧牲層以及至少蝕刻掉該第一區域內的該磊晶層，形成一第二溝槽。
  2. 如申請專利範圍第1項所述之半導體功率元件的製作方法，其中在形成該第二溝槽後，另包含有：於該第二溝槽中填入一矽氧層；去除該硬遮罩層；以及於該磊晶層的上表面形成一閘極氧化層以及一閘極。
  3. 如申請專利範圍第2項所述之半導體功率元件的製作方法，其中在形成 該閘極後，另包含有：進行一離子佈植製程，於該磊晶層中形成一離子井；以及於該離子井中形成一源極摻雜區。
  4. 如申請專利範圍第1項所述之半導體功率元件的製作方法，其中該摻質來源層包含硼摻雜矽玻璃(BSG)或磷摻雜矽玻璃(PSG)。
  5. 如申請專利範圍第1項所述之半導體功率元件的製作方法，其中該第一區域的摻雜濃度高於該第二區域的摻雜濃度。
  6. 如申請專利範圍第5項所述之半導體功率元件的製作方法，其中該第一區域的摻雜濃度約介於1E17atoms/cm3至1E19atoms/cm3之間，而該第二區域的摻雜濃度約為1E16 atoms/cm3。
  7. 如申請專利範圍第1項所述之半導體功率元件的製作方法，其中該第一溝槽的寬度小於該開口的寬度，而深度小於該磊晶層的厚度。
  8. 如申請專利範圍第1項所述之半導體功率元件的製作方法，其中該第二溝槽的寬度約略等於該開口的寬度。
  9. 如申請專利範圍第8項所述之半導體功率元件的製作方法，其中該第二溝槽的深度大於該磊晶層的厚度。
  10. 如申請專利範圍第8項所述之半導體功率元件的製作方法，其中該第二溝槽的深度小於該磊晶層的厚度。
  11. 如申請專利範圍第1項所述之半導體功率元件的製作方法，其中該半導 體基底為N型重摻雜半導體基底，作為該半導體功率元件的汲極。
  12. 如申請專利範圍第11項所述之半導體功率元件的製作方法，其中該磊晶層為N型磊晶矽層，該摻雜區為P型。
  13. 如申請專利範圍第11項所述之半導體功率元件的製作方法，其中該磊晶層為P型磊晶矽層，該摻雜區為N型。
  14. 如申請專利範圍第1項所述之半導體功率元件的製作方法，其中該犧牲層為多晶矽。
TW102112542A 2013-04-09 2013-04-09 半導體功率元件的製作方法 TW201440145A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102112542A TW201440145A (zh) 2013-04-09 2013-04-09 半導體功率元件的製作方法
CN201310182154.2A CN104103518B (zh) 2013-04-09 2013-05-16 半导体功率器件的制作方法
US13/902,851 US8835264B1 (en) 2013-04-09 2013-05-26 Method for fabricating power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102112542A TW201440145A (zh) 2013-04-09 2013-04-09 半導體功率元件的製作方法

Publications (1)

Publication Number Publication Date
TW201440145A true TW201440145A (zh) 2014-10-16

Family

ID=51493335

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112542A TW201440145A (zh) 2013-04-09 2013-04-09 半導體功率元件的製作方法

Country Status (3)

Country Link
US (1) US8835264B1 (zh)
CN (1) CN104103518B (zh)
TW (1) TW201440145A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735232B2 (en) * 2013-09-18 2017-08-15 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a semiconductor structure having a trench with high aspect ratio
WO2020250612A1 (ja) * 2019-06-10 2020-12-17 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN112271134B (zh) * 2020-10-20 2021-10-22 苏州东微半导体股份有限公司 半导体功率器件的制造方法
CN112289684B (zh) * 2020-10-28 2023-06-30 上海华虹宏力半导体制造有限公司 功率器件的制作方法及器件
CN117238841B (zh) * 2023-11-14 2024-07-19 合肥晶合集成电路股份有限公司 深沟槽隔离结构的形成方法和图像传感器的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750104B2 (en) * 2001-12-31 2004-06-15 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source
US8058127B2 (en) * 2007-06-15 2011-11-15 Tae Pok Rhee Manufacturing method of semiconductor power devices
US7977193B1 (en) * 2010-08-20 2011-07-12 Monolithic Power Systems, Inc. Trench-gate MOSFET with capacitively depleted drift region
CN102760662B (zh) * 2011-04-29 2014-12-31 茂达电子股份有限公司 半导体功率装置的制作方法

Also Published As

Publication number Publication date
CN104103518A (zh) 2014-10-15
CN104103518B (zh) 2016-12-28
US20140302657A1 (en) 2014-10-09
US8835264B1 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
CN104103519B (zh) 半导体功率器件的制作方法
US12368070B2 (en) LDMOS device having isolation regions comprising DTI regions extending from a bottom of STI region
CN104078462B (zh) 半导体器件及其制造方法
JP5551213B2 (ja) 半導体装置の製造方法
US20150024561A1 (en) Method for fabricating a finfet in a large scale integrated circuit
CN106024894B (zh) 沟槽栅功率mosfet结构及其制造方法
TW201503366A (zh) 溝渠式功率半導體元件及其製作方法
TWI490924B (zh) 半導體元件及其製造方法
CN101290936A (zh) 半导体器件及其制造方法
CN108400166B (zh) 在端子降低表面电场区域中具有端子沟槽的功率晶体管
TW201421683A (zh) 具有低米勒電容之金氧半場效電晶體元件及其製作方法
CN104412365B (zh) 具有减小宽度的下沉区
TW201624700A (zh) 半導體元件及其製造方法
CN110767740A (zh) 半导体器件及其制造方法
TW201430957A (zh) 半導體功率元件的製作方法
TWI450327B (zh) 功率半導體元件的製作方法
US9431286B1 (en) Deep trench with self-aligned sinker
TW201440145A (zh) 半導體功率元件的製作方法
CN104716179A (zh) 一种具有深孔的ldmos器件及其制造方法
CN114883266A (zh) Ldmos器件及其制备方法
CN112582265B (zh) 半导体结构及其形成方法
KR100853799B1 (ko) 트렌치 게이트 반도체 소자 및 그의 제조 방법
CN108074974B (zh) 半导体装置的形成方法
TW201409578A (zh) 具有低米勒電容之半導體元件的製作方法
TWI548090B (zh) 半導體裝置及其製作方法