TW201423942A - 矽穿孔結構 - Google Patents
矽穿孔結構 Download PDFInfo
- Publication number
- TW201423942A TW201423942A TW101146174A TW101146174A TW201423942A TW 201423942 A TW201423942 A TW 201423942A TW 101146174 A TW101146174 A TW 101146174A TW 101146174 A TW101146174 A TW 101146174A TW 201423942 A TW201423942 A TW 201423942A
- Authority
- TW
- Taiwan
- Prior art keywords
- solder
- wafer
- perforated
- receiving opening
- pad
- Prior art date
Links
Classifications
-
- H10W90/722—
Landscapes
- Wire Bonding (AREA)
Abstract
揭示一種矽穿孔結構,主要包含晶片、銲墊、矽穿孔導體、表面保護層以及銲料。晶片具有貫穿上下表面之通孔。銲墊設置於晶片之第一表面並對準於通孔。矽穿孔導體至少設置於通孔內,矽穿孔導體之一端連接至銲墊而不突出於第一表面,矽穿孔導體之另一端突出於第二表面而形成為一凸塊部。表面保護層形成於晶片之第一表面並具有一銲料容納開口,顯露該銲墊並具有一大於凸塊部頂面之尺寸。銲料形成於該銲料容納開口內。據以改善微間距矽穿孔之晶片對晶片接合良率。
Description
本發明係有關於半導體裝置之縱向導通結構(VIA connection),特別係有關於一種矽穿孔結構。
矽穿孔(Through Silicon Via)為先進的半導體晶片接合結構,可運用於高堆疊數的晶片對晶片堆疊組合構造(die-to-die stacked assembly)。目前矽穿孔結構在晶片之主動面與背面皆設置有上下突出之非錫球凸塊,例如銅柱凸塊,以凸塊對準凸塊的方式進行焊料接合。故習知矽穿孔結構的製程難度較高。並且,凸塊製程能力引起之高度誤差、晶片之翹曲度、凸塊頸(bump neck)與鋁圖案(Al pattern)間應力、凸塊位移等等都會造成凸塊對準凸塊的焊接失敗或接點斷裂,倘若單純的增加銲料的用量,銲料受擠壓會任意地溢流到凸塊的柱壁,容易造成橋接焊接到鄰近凸塊的電性短路,故矽穿孔無法更進一步的微間距排列。
為了解決上述之問題,本發明之主要目的係在於提供一種矽穿孔結構,可改善習知晶片對晶片堆疊組合構造以凸塊對準凸塊之接合方式的製程困難與增進其製程良率,並可運用於微間距矽穿孔之接合連接。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種矽穿孔結構,係主要包含
一晶片、一銲墊、一矽穿孔導體、一表面保護層以及一銲料。該晶片係具有一第一表面、一第二表面以及一通孔。該銲墊係設置於該晶片之該第一表面並對準於該通孔。該矽穿孔導體係至少設置於該通孔內,該矽穿孔導體之一端係連接至該銲墊而不突出於該第一表面,該矽穿孔導體之另一端係突出於該第二表面而形成為一凸塊部。該表面保護層係形成於該晶片之該第一表面,該表面保護層係具有一銲料容納開口,該銲料容納開口係顯露該銲墊並具有一尺寸,其係大於該凸塊部之頂面。該銲料係形成於該銲料容納開口內。本發明另揭示一種晶片對晶片堆疊組合構造,使用複數個上述之矽穿孔結構進行疊合成一體。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之矽穿孔結構中,該矽穿孔導體之材質係可包含銅,以利凸塊部與孔內導體柱之低成本製作。
在前述之矽穿孔結構中,該凸塊部之頂面係可形成有一接合層,以利該銲料之接合。
在前述之矽穿孔結構中,由該接合層至該第二表面之一高度係可大於該銲墊在該銲料容納開口內之深度,以使該凸塊部能局部嵌陷地局部外露於鄰近矽穿孔結構之該銲料容納開口之外,可改善因部分凸塊部共平面不足或誤差所造成的凸塊部空焊問題。
在前述之矽穿孔結構中,該銲墊係可具有一對位凹
穴,其係尺寸對應於該凸塊部之頂面。
在前述之矽穿孔結構中,該銲料係可完全形成於該銲料容納開口內而不突出於該表面保護層,故該銲料容納開口係具有定義該銲料最大使用量之功效。
在前述之矽穿孔結構中,該凸塊部之頂面係可大於該通孔之徑向孔面積。
以下將配合所附圖示詳細說明本發明之實施例,然應注意的是,該些圖示均為簡化之示意圖,僅以示意方法來說明本發明之基本架構或實施方法,故僅顯示與本案有關之元件與組合關係,圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製,某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理,以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計,詳細之元件佈局可能更為複雜。
依據本發明之一具體實施例,一種矽穿孔結構舉例說明於第1圖之局部截面示意圖。該矽穿孔結構100係主要包含一晶片110、一銲墊120、一矽穿孔導體130、一表面保護層140以及一銲料150。
該晶片110係具有一第一表面111、一第二表面112以及一通孔113。該晶片110之本體係為一半導體層,例如矽,其主動面上係形成有各式所欲的積體電路元件。在本實施例中,該第一表面111係為該半導體層之主動面,該第二表面112係為該半導體層之晶粒背面,
較佳為經過晶背研磨;在一變化實施例中,該第一表面111係可為晶粒背面,該第二表面112係可為主動面。該通孔113係由該第一表面111貫穿至該第二表面112,可利用深反應性離子蝕刻(Deep Reactive Ion Etching,DRIE)技術形成。該銲墊120係設置於該晶片110之該第一表面111並對準於該通孔113。該銲墊120係可為該晶片110之主動面上積體電路元件之原始設計端點或者可以是被重配置線路層連接之扇出墊。更具體地,該第一表面111上係形成有一第一絕緣層161,該第二表面112上係形成有一第二絕緣層162,該第二絕緣層162更可延伸到該通孔113之孔壁。該第一絕緣層161與該第二絕緣層162一般係為晶圓製程之鈍化層。
該矽穿孔導體130係至少設置於該通孔113內,該矽穿孔導體130之一端係連接至該銲墊120而不突出於該第一表面111,該矽穿孔導體130之另一端係突出於該第二表面112而形成為一凸塊部131,其高度係可在20~100微米。在本實施例中,該矽穿孔導體130之材質係可包含銅,以達到該凸塊部131與該矽穿孔導體130之孔內導體柱之低成本製作。更具體地,該凸塊部131之頂面係可形成有一接合層132,以利該銲料150之接合。該接合層132具體可為鎳金(Ni-Au)。通常該凸塊部131之頂面係可大於該通孔113之徑向孔面積。更具體地,該矽穿孔導體130係以電鍍方式形成,可利用覆蓋該第二絕緣層162以形成在該第二表面112上以及該通
孔113之孔壁之一孔襯金屬層170作為電鍍種子層予以電鍍填滿該通孔113。該孔襯金屬層170係可利用物理氣相沉積、化學氣相沉積、或濺鍍等技術形成,而該孔襯金屬層170之圖案化則是在該矽穿孔導體130形成之後對該第二表面112進行金屬蝕刻而予以成形。
該表面保護層140係形成於該晶片110之該第一表面111,該表面保護層140係具有一銲料容納開口141,該銲料容納開口141係顯露該銲墊120並具有一尺寸,其係大於該凸塊部131之頂面。該銲料容納開口141係可利用PI蝕刻或是雷射打孔方式形成。該表面保護層140之材質係可為苯並環丁烯(BCB)或聚醯亞胺(PI),較佳係為聚醯亞胺(PI),可使該表面保護層140具有較為理想之厚度並可PI蝕刻出所欲尺寸之該銲料容納開口141,以定義出該銲料150之使用體積。
該銲料150係形成於該銲料容納開口141內。該銲料150係具體可為錫銀(Sn-Ag)等無鉛銲劑。更具體地,該銲料150係可完全形成於該銲料容納開口141內而不突出於該表面保護層140,故該銲料容納開口141係具有定義該銲料150最大使用量之功效。
在一較佳實施型態中,由該接合層132至該第二表面112之一高度H係可大於該銲墊120在該銲料容納開口141內之深度D,藉以使得該凸塊部131能局部嵌陷地局部外露於鄰近矽穿孔結構100之該銲料容納開口141之外,可改善因部分凸塊部131共平面不足或誤差所造
成的凸塊部131空焊問題。上述的高度H係可介於10~50微米,上述的深度D係可介於1~10微米。較佳地,該銲墊120係可具有一對位凹穴121,其係尺寸對應於該凸塊部131之頂面,在晶片對晶片接合時該對位凹穴121可供該凸塊部131之定位,回焊時可用於收納多餘銲料150。
本發明另揭示一種晶片對晶片堆疊組合構造,使用複數個上述之矽穿孔結構100進行疊合成一體。第2圖繪示複數個矽穿孔結構100在晶片對晶片接合之前之局部截面示意圖。第3圖繪示該複數個矽穿孔結構100在晶片對晶片接合之後之局部截面示意圖。複數個如前所述之矽穿孔結構100係疊合成一體,其中一矽穿孔結構100之該矽穿孔導體130之該凸塊部131係縱向對準於另一鄰近矽穿孔結構100A之該銲墊120並局部嵌陷於該另一鄰近矽穿孔結構100A之該銲料容納開口141內而與該另一鄰近矽穿孔結構100A之該銲料150接合。
因此,本發明提供之一種矽穿孔結構100係可用於改善習知晶片對晶片堆疊組合構造以凸塊對準凸塊之接合方式的製程困難與增進其製程良率,並可運用於微間距矽穿孔之接合連接,特別是可達成該矽穿孔導體130至鄰近矽穿孔導體130之間距不大於該銲墊120同方向長度兩倍之微間距矽穿孔之接合連接,該銲料150即使被對應之凸塊部131擠出亦會被限制在該銲料容納開口141之上方,故不會焊接至鄰近凸塊部131。例如,該銲
墊120同方向長度係為20~40微米時,該矽穿孔導體130至鄰近矽穿孔導體130之間距(pitch)係可介於30~80微米,即該銲墊120至鄰近銲墊120之同方向空隙(spacing)縮小至不大於該銲墊120之同方向長度,甚至於不大於該銲墊120之同方向長度二分之一,也不會有該銲料150焊接至鄰近凸塊部131之問題。
第4圖該複數個矽穿孔結構100在晶片對晶片接合之後並接合至一基板之局部截面示意圖。一種晶片對晶片堆疊組合構造除了包含複數個上述之矽穿孔結構100,可更包含一基板10。該基板10係具體可為一印刷電路板,亦可為另一大尺寸之矽晶片110、矽中介板(silicon interposer)、陶瓷線路板、導線架或是散熱基板。該基板10之一接合墊11上係設有一打線凸塊12,具體可為以金線打線形成之線端,該打線凸塊12之一線突出端13係縱向對準於其中一矽穿孔結構100之該銲料容納開口141內而與該其中一矽穿孔結構100之該銲料150接合。因此,該晶片110與該基板10之間係可不具有該矽穿孔導體130及其凸塊部131或其它銅柱凸塊結構,完全改善了因該晶片110與該基板10之間的熱膨脹係數差異造成的銅柱凸塊斷裂問題。
第5A至5E圖係關於該矽穿孔結構100之製造方法。首先,如第5A圖所示,提供一上述已設置有該矽穿孔導體130之晶片110,其中該銲墊120尚被該表面保護層140覆蓋,一光阻20係形成於該表面保護層140,並
利用曝光顯影技術使該光阻20具有至少一開孔21,對準於該銲墊120。之後,如第5B圖所示,可利用PI蝕刻技術蝕刻該表面保護層140顯露於該開孔21內之部位,以形成該銲料容納開口141。之後,如第5C圖所示,可利用一雷射鑽孔器30切磨該銲墊120,以形成該對位凹穴121,由於該光阻20覆蓋保護住該表面保護層140,不會對其造成污染。之後,如第5D圖所示,可利電鍍或印刷方式形成該銲料150在該銲料容納開口141內;在本實施例中,該矽穿孔導體130之該凸塊部131係可壓貼至一電鍍治具之電性導通片40,以在該銲墊120上電鍍形成該銲料150。之後,如第5E圖所示,移除該光阻20並清洗該晶片110,以製成如第1圖所示之矽穿孔結構100。因此,複數個之上述矽穿孔導體130係可為微間距的排列,並且相鄰之銲料150不會相互黏接。
依據本發明之一具體實施例之一變化例,另一種矽穿孔結構200舉例說明於第6圖之局部截面示意圖。其中,與前述相同名稱之元件係沿用相同元件圖號,該矽穿孔結構200係除了包含前述所述晶片110等之元件,其銲墊120、矽穿孔導體130係可為複數個,並且該表面保護層140係具有一第一銲料容納開口與一第二銲料容納開口242,該第一銲料容納開口141係可為前述之銲料容納開口141。該第一銲料係形成於該第一銲料容納開口141內,該第一銲料係為前述之銲料150。該第二銲料252係形成於該第二銲料容納開口242內。其中,該
第二銲料容納開口242係較大於該第一銲料容納開口141,用以控制該第二銲料252較多於該第一銲料150。故可先利用製程分析,找出容易形成電性斷路的矽穿孔位置(例如位於該晶片110之第一表面111為往下凸弧面邊緣的矽穿孔或往下凹弧面中央的矽穿孔無凸塊部之一端),其縱向對應之銲料容納開口為較大的尺寸設計(例如第二銲料容納開口242),以定義出更多量的銲料(例如第二銲料252),以改善局部矽穿孔導體130之凸塊部131接合不良的問題;而反之,容易形成電性短路的矽穿孔位置(例如高密度排列的矽穿孔、位於該晶片110之第一表面111為往下凸弧面中央的矽穿孔或往下凹弧面邊緣的矽穿孔無凸塊部之一端),其縱向對應之銲料容納開口為較小的尺寸設計(例如第一銲料容納開口141),以定義出更少量的銲料(例如第一銲料150),以減少銲料溢出量,防止銲料150溢出橋接至鄰近之矽穿孔導體130。
以上所述,僅是本發明的較佳實施例而已,並非對本發明作任何形式上的限制,雖然本發明已以較佳實施例揭露如上,然而並非用以限定本發明,任何熟悉本項技術者,在不脫離本發明之技術範圍內,所作的任何簡單修改、等效性變化與修飾,均仍屬於本發明的技術範圍內。
10‧‧‧基板
11‧‧‧接合墊
12‧‧‧打線凸塊
13‧‧‧線突出端
20‧‧‧光阻
21‧‧‧開孔
30‧‧‧雷射鑽孔器
40‧‧‧電性導通片
100‧‧‧矽穿孔結構
100A‧‧‧矽穿孔結構
110‧‧‧晶片
111‧‧‧第一表面
112‧‧‧第二表面
113‧‧‧通孔
120‧‧‧銲墊
121‧‧‧對位凹穴
130‧‧‧矽穿孔導體
131‧‧‧凸塊部
132‧‧‧接合層
140‧‧‧表面保護層
141‧‧‧銲料容納開口
150‧‧‧銲料
161‧‧‧第一絕緣層
162‧‧‧第二絕緣層
170‧‧‧孔襯金屬層
200‧‧‧矽穿孔結構
242‧‧‧第二銲料容納開口
252‧‧‧第二銲料
H‧‧‧高度
D‧‧‧深度
第1圖:依據本發明之一具體實施例,一種矽穿孔結構之局部截面示意圖。
第2圖:依據本發明之一具體實施例,繪示複數個矽穿孔結構在晶片對晶片接合之前之局部截面示意圖。
第3圖:依據本發明之一具體實施例,繪示複數個矽穿孔結構在晶片對晶片接合之後之局部截面示意圖。
第4圖:依據本發明之一具體實施例,繪示複數個矽穿孔結構在晶片對晶片接合之後並接合至一基板之局部截面示意圖。
第5A至5E圖:依據本發明之一具體實施例,繪示該矽穿孔結構之製造方法中各步驟之局部元件截面示意圖。
第6圖:依據本發明之一具體實施例之一變化例,另一種矽穿孔結構之局部截面示意圖。
100‧‧‧矽穿孔結構
110‧‧‧晶片
111‧‧‧第一表面
112‧‧‧第二表面
113‧‧‧通孔
120‧‧‧銲墊
121‧‧‧對位凹穴
130‧‧‧矽穿孔導體
131‧‧‧凸塊部
132‧‧‧接合層
140‧‧‧表面保護層
141‧‧‧銲料容納開口
150‧‧‧銲料
161‧‧‧第一絕緣層
162‧‧‧第二絕緣層
170‧‧‧孔襯金屬層
H‧‧‧高度
D‧‧‧深度
Claims (10)
- 一種矽穿孔結構,包含:一晶片,係具有一第一表面、一第二表面以及一通孔;一銲墊,係設置於該晶片之該第一表面並對準於該通孔;一矽穿孔導體,係至少設置於該通孔內,該矽穿孔導體之一端係連接至該銲墊而不突出於該第一表面,該矽穿孔導體之另一端係突出於該第二表面而形成為一凸塊部;一表面保護層,係形成於該晶片之該第一表面,該表面保護層係具有一銲料容納開口,該銲料容納開口係顯露該銲墊並具有一尺寸,其係大於該凸塊部之頂面;以及一銲料,係形成於該銲料容納開口內。
- 依據申請專利範圍第1項之矽穿孔結構,其中該矽穿孔導體之材質係包含銅。
- 依據申請專利範圍第2項之矽穿孔結構,其中該凸塊部之頂面係形成有一接合層。
- 依據申請專利範圍第3項之矽穿孔結構,其中由該接合層至該第二表面之一高度係大於該銲墊在該銲料容納開口內之深度。
- 依據申請專利範圍第1項之矽穿孔結構,其中該銲墊係具有一對位凹穴,其係尺寸對應於該凸塊部之 頂面。
- 依據申請專利範圍第1項之矽穿孔結構,其中該銲料係完全形成於該銲料容納開口內而不突出於該表面保護層。
- 依據申請專利範圍第1項之矽穿孔結構,其中該凸塊部之頂面係大於該通孔之徑向孔面積。
- 一種晶片對晶片堆疊組合構造,係包含複數個如申請專利範圍第1項所述之矽穿孔結構並疊合成一體,其中一矽穿孔結構之該矽穿孔導體之該凸塊部係縱向對準於另一鄰近矽穿孔結構之該銲墊並局部嵌陷於該另一鄰近矽穿孔結構之該銲料容納開口內而與該另一鄰近矽穿孔結構之該銲料接合。
- 依據申請專利範圍第8項之晶片對晶片堆疊組合構造,另包含有一基板,該基板之一接合墊上係設有一打線凸塊,該打線凸塊之一線突出端係縱向對準於該其中一矽穿孔結構之該銲料容納開口內而與該其中一矽穿孔結構之該銲料接合。
- 一種矽穿孔結構,包含:一晶片,係具有一第一表面、一第二表面以及複數個通孔;複數個銲墊,係設置於該晶片之該第一表面並對準於該些通孔;複數個矽穿孔導體,係至少設置於該些通孔內,該些矽穿孔導體之一端係連接至該些銲墊而不突出 於該第一表面,該些矽穿孔導體之另一端係突出於該第二表面而形成為一凸塊部;一表面保護層,係形成於該晶片之該第一表面,該表面保護層係具有一第一銲料容納開口與一第二銲料容納開口,該第一銲料容納開口與該第二銲料容納開口係顯露對應銲墊並且具有不相同尺寸,其係皆大於該凸塊部之頂面;一第一銲料,係形成於該第一銲料容納開口內;以及一第二銲料,係形成於該第二銲料容納開口內;其中,該第二銲料容納開口係較大於該第一銲料容納開口,用以控制該第二銲料較多於該第一銲料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101146174A TWI495073B (zh) | 2012-12-07 | 2012-12-07 | 矽穿孔結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101146174A TWI495073B (zh) | 2012-12-07 | 2012-12-07 | 矽穿孔結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201423942A true TW201423942A (zh) | 2014-06-16 |
| TWI495073B TWI495073B (zh) | 2015-08-01 |
Family
ID=51394150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101146174A TWI495073B (zh) | 2012-12-07 | 2012-12-07 | 矽穿孔結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI495073B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112530874A (zh) * | 2020-12-02 | 2021-03-19 | 赛莱克斯微系统科技(北京)有限公司 | 一种三维晶圆集成结构及其制备方法、电子设备 |
| TWI793655B (zh) * | 2020-10-22 | 2023-02-21 | 南亞科技股份有限公司 | 具有非均勻臨界尺寸的導電特徵及其製備方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200921815A (en) * | 2007-11-15 | 2009-05-16 | Powertech Technology Inc | Semiconductor chip device having through-silicon-holes (TSV) and its fabricating method |
| TWI375298B (en) * | 2009-03-04 | 2012-10-21 | Powertech Technology Inc | Manufacturing process and device of tsv's |
| TW201209987A (en) * | 2010-08-26 | 2012-03-01 | Powertech Technology Inc | Chip structure having TSV connections and its stacking application |
-
2012
- 2012-12-07 TW TW101146174A patent/TWI495073B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI793655B (zh) * | 2020-10-22 | 2023-02-21 | 南亞科技股份有限公司 | 具有非均勻臨界尺寸的導電特徵及其製備方法 |
| US11610833B2 (en) | 2020-10-22 | 2023-03-21 | Nanya Technology Corporation | Conductive feature with non-uniform critical dimension and method of manufacturing the same |
| US11935816B2 (en) | 2020-10-22 | 2024-03-19 | Nanya Technology Corporation | Conductive feature with non-uniform critical dimension and method of manufacturing the same |
| CN112530874A (zh) * | 2020-12-02 | 2021-03-19 | 赛莱克斯微系统科技(北京)有限公司 | 一种三维晶圆集成结构及其制备方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI495073B (zh) | 2015-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI499023B (zh) | 封裝基板及其製法 | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| TWI496259B (zh) | 封裝裝置及其製造方法 | |
| JP5421254B2 (ja) | ピン・インタフェースを有する多層配線エレメント | |
| US8800142B2 (en) | Package substrate unit and method for manufacturing package substrate unit | |
| JP4271590B2 (ja) | 半導体装置及びその製造方法 | |
| TWI493674B (zh) | 具有內建定位件、中介層、以及增層電路之複合線路板 | |
| CN101809735B (zh) | 具有通过镀敷形成的接线柱的互连元件 | |
| US9455219B2 (en) | Wiring substrate and method of manufacturing the same | |
| US10062663B2 (en) | Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same | |
| TWI517319B (zh) | 於中介層及無芯基板之間具有雙重連接通道之半導體組體 | |
| JP4489821B2 (ja) | 半導体装置及びその製造方法 | |
| JP2012204391A (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
| US9622347B2 (en) | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
| TWI821704B (zh) | 偏心接合結構及其製造方法 | |
| US20120319289A1 (en) | Semiconductor package | |
| US10129980B2 (en) | Circuit board and electronic component device | |
| US20160204056A1 (en) | Wiring board with interposer and dual wiring structures integrated together and method of making the same | |
| JP4916241B2 (ja) | 半導体装置及びその製造方法 | |
| US9263376B2 (en) | Chip interposer, semiconductor device, and method for manufacturing a semiconductor device | |
| JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
| TWI495073B (zh) | 矽穿孔結構 | |
| KR20170021712A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| TWI501362B (zh) | 多形體銅柱凸塊接合結構及其凸塊形成方法 | |
| JP2023001353A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |