[go: up one dir, main page]

TW201422836A - 附透明電極的基板的製造方法及附透明電極的基板 - Google Patents

附透明電極的基板的製造方法及附透明電極的基板 Download PDF

Info

Publication number
TW201422836A
TW201422836A TW102130530A TW102130530A TW201422836A TW 201422836 A TW201422836 A TW 201422836A TW 102130530 A TW102130530 A TW 102130530A TW 102130530 A TW102130530 A TW 102130530A TW 201422836 A TW201422836 A TW 201422836A
Authority
TW
Taiwan
Prior art keywords
transparent electrode
substrate
electrode layer
film
transparent
Prior art date
Application number
TW102130530A
Other languages
English (en)
Inventor
Hironori Hayakawa
Takashi Kuchiyama
Hiroaki Ueda
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of TW201422836A publication Critical patent/TW201422836A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)

Abstract

本發明目的在於提供：在樹脂基板上設有低電阻透明電極的附透明電極的基板、及其製造方法。本發明的製造方法係包括：在透明薄膜基板上，利用濺鍍法形成由氧化銦錫構成透明電極層的製膜步驟；以及將透明電極層施行結晶化的結晶化步驟。製膜步驟中，使用含有氧化銦與氧化錫的濺鍍靶材，一邊朝處理室內導入含有氬與氧的濺鍍氣體，一邊施行濺鍍製膜。從朝處理室的濺鍍氣體導入量Q、及處理室內的壓力P，利用式：S(L/秒)=1.688×Q(sccm)/P(Pa)所求得有效排氣速度S，較佳係1200~5000(L/秒)。本發明附透明電極的基板較佳係透明電極層的電阻率未滿3×10-4Ωcm。

Description

附透明電極的基板的製造方法及附透明電極的基板
本發明係關於靜電容方式觸控板之位置檢測等所使用的附透明電極的基板及其製造方法。
在諸如透明薄膜、玻璃等透明基板上設有透明導電膜的附透明電極的基板，係使用於諸如行動電話、遊戲機、電腦等所組裝的觸控板、或諸如電子紙、PDA等顯示器裝置。附透明電極的基板之透明導電膜材料廣泛使用氧化銦錫(ITO)等導電性氧化物。當附透明電極的基板使用於靜電容方式觸控板的位置檢測時，對透明導電膜(透明電極)施行圖案化。各圖案電極係經由在顯示器周緣的外框區域所設置路線佈線，電氣式連接於IC等控制手段，根據各圖案電極的靜電容施行位置檢測。若電極的電阻值增加，為位置檢測的感度與響應速度會降低，因而針對更低電阻透明導電極的要求正高漲。
另一方面，隨顯示器的高精細化，在提高位置檢測精度之目的下，要求縮小電極的圖案寬度。又，因為ITO等導電性氧化物對波長400nm以下光的吸收較大，因而若膜厚增加，便會因短波長光的吸收而導致畫面出現著色，造成檢視性降低。所以，透明導電膜的膜厚最好儘可能減小。然而，若電極的寬度與膜厚變小，截面積會變小、電極的電阻值增加。又， 若顯示器面積變大，外框間的距離會拉長，因而電極的距離亦會變長，即便透明電極的電阻率相同，電極的電阻值仍會增加。
所以，為能在不致使位置檢測感度與響應速度降 低的情況，可將顯示器予以高精細化、大面積化，便必需在基板上形成電阻率更小的透明導電膜。例如專利文獻1有記載：在經加熱至200℃以上的玻璃基板上，藉由調整靶材的表面磁場再施行濺鍍製膜，便可獲得電阻率1.1×10-4~1.2×10-4Ωcm的低電阻ITO膜。
另一方面，就從裝置輕量化、操作性容易度、利 用濺鍍施行的透明導電膜之製膜性容易度等觀點，透明基板係有取代玻璃改為使用樹脂基板(薄膜)的趨勢。例如專利文獻2有揭示：將濺鍍製膜時所使用靶材中的氧化錫含量設為8重量%以下，藉由對製膜中的氧分壓與水分壓等進行控制，便可在樹脂基板上形成電阻率3×10-4~4×10-4Ωcm程度的低電阻ITO膜。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利公開2011-18623號公報
[專利文獻2]WO2010/140275號國際公開公報
樹脂基材相較於玻璃之下，耐熱性較低，在透明電極製膜等加工時會有加熱溫度受限制。所以，使用樹脂基材 的情況，於低溫下在基材上形成非晶質導電性氧化物薄膜之後，再於氧環境下施行加熱而將導電性氧化物予以結晶化，藉此施行低電阻化。但是，因為進行結晶化的加熱溫度亦必需設定為較樹脂基材耐熱溫度更低溫，因而頗難進行充分的結晶化。
因為此種加工溫度的限制等，現況係如專利文獻2 的實施例等所記載，在樹脂基材上所形成透明電極的電阻率較難小於3×10-4Ωcm，無法獲得如使用玻璃基板般的低電阻之附透明電極的基板。
再者，如前述，為減輕畫面著色與檢視性降低， 透明電極的膜厚最好儘可能減小。然而，當諸如透明電極之類的金屬氧化物係利用濺鍍法進行製膜時，在膜厚較小的製膜初始區域會容易發生局部性組成變動、結晶核生成速度變動等情形，有導致電阻率上升的傾向。
依此，較難在薄膜基板上形成膜厚小且低電阻的 透明電極，導致妨礙及對諸如大型顯示器、高精細顯示器的觸控板等，使用薄膜基板的附透明電極的基板適用。有鑑於此種現況，本發明目的在於提供：在薄膜基板上設有膜厚小且低電阻透明電極的附透明電極的基板。
本發明係關於在透明薄膜基板上設有透明電極層的附透明電極的基板的製造方法。本發明的製造方法係包括：在透明薄膜基板上利用濺鍍法形成由氧化銦錫構成透明電極層的步驟(製膜步驟)；以及將透明電極層予以結晶化的步驟(結 晶化步驟)。
在透明基板上形成透明電極層時，係在處理室內導入含有氬與氧的濺鍍氣體。朝處理室的濺鍍氣體導入量Q較佳係200sccm~1500sccm。處理室內的壓力P較佳係0.2~0.6Pa。
本發明的製造方法中，從製膜步驟的氣體導入量Q與壓力P，依下述式所求得有效排氣速度S較佳係1200~5000(L/秒)。
S(L/秒)=1.688×Q(sccm)/P(Pa) (式1)
根據上述方法，可獲得具備有經結晶化後的電阻率例如未滿3.0×10-4Ωcm之低電阻率透明電極層的附透明電極的基板。
以下，針對上述式1進行說明。
在將處理室依有效排氣速度S(L/秒)施行排氣時，當依流量Q(sccm)導入氣體的情況，於壓力P呈一定的穩定狀態下，朝處理室內流入的氣體分子數、與被朝處理室外排氣的氣體分子數係相等。此處，分子數係可利用理想氣體的狀態方程式：PV=nRT，使用壓力與體積表示。所以，在穩定狀態下，朝處理室流入的氣體壓力、與每單位時間的氣體流量之乘積，係等於被排氣氣體的壓力、與每單位時間的排氣速度之乘積。因為被從處理室排氣的氣體壓力係等於處理室內的壓力，因而若將處理室內壓力設為P、氣體供給裝置內的壓力設為P'時，便成立PS=P'Q的關係。此處，氣體流量Q的單位sccm係依1氣壓下的體積定義，因而P'=1atm(=101325Pa)。
即，成立 S(L/秒)=Q(atm‧cc/分)/P(Pa)，若將式子的單位依1(分)=60(秒)、1(atm)=101325Pa換算，整理左邊與右邊的係數，便獲得下式的關係：S(L/秒)=1.688×Q(sccm)/P(Pa) (式1)
此處，若將本發明的有效排氣速度S與習知例進行比較，上述專利文獻2(WO2010/140275)的實施例，推定氬流量為130sccm、氧流量在(雖未明示)10sccm以下。專利文獻2的實施例因為處理室內壓力係0.4Pa因而有效排氣速度計算為未滿590L/秒，相較於本發明之下，有效排氣速度為一半程度或以下。
除上述之外，日本專利公開2012-116184號公報的實施例8~10之有效排氣速度係591(L/秒)，日本專利公開2010-153298號公報的實施例1~4之有效排氣速度係549(L/秒)，日本專利特開2011-129527號公報的實施例2之有效排氣速度係591(L/秒)，日本專利公開2005-47949號公報的實施例1及2之有效排氣速度係844(L/秒)，日本專利公開2004-149884號公報的實施例1~3之有效排氣速度係450(L/秒)。
依此，習知技術的有效排氣速度S一般係500(L/秒)程度，即便有效排氣速度較大，但仍依未滿1000(L/秒)施行製膜。又，當調整處理室內壓力的情況，一般係依壓力保持設定值的方式調整氣體導入量，並非執行有效排氣速度的調整。
相對於此，本發明者等發現透明電極層製膜時的有效排氣速度會對膜特性造成影響，藉由將其範圍最佳化，便 可提供低電阻的附透明電極的基板。藉由增加有效排氣速度，便可使透明電極呈低電阻化的理由雖尚未明確，但原因之一可認為係因為氣體導入量變大，因而處理室內的雜質減少，藉此減少高能量氧離子入射於膜中的緣故。又，依此所獲得的膜，可認為在製膜後利用加熱執行的結晶化較容易進行，且對低電阻化具貢獻。
若處理室內壓力偏低，在濺鍍時會發生電弧放電，導致有不易獲得均質膜的傾向。另一方面，若處理室內壓力過高，會有濺鍍粒子的能量喪失、較難形成緻密膜的傾向。所以，製膜時的處理室內之壓力P較佳係0.2~0.6Pa。
再者，若濺鍍氣體朝處理室的導入量Q在200~1500sccm範圍內，即便有效排氣速度S較大的情況，處理室內壓力仍可保持於上述範圍，且可抑制在製膜中從靶材產生的高能量氧離子入射於膜中。
本發明的製造方法中，有效排氣速度S除以濺鍍靶材面積的值較佳係1L/秒‧cm2~5L/秒‧cm2。又，有效排氣速度S除以處理室容積V後的排氣速度循環Ec較佳係達0.4/秒以上。
透明電極層的膜厚較佳係10nm~20nm。本發明一實施形態中，透明薄膜基板係在透明電極層形成面側的表面上設有SiOx(x=1.8~2.0)等無機絕緣層。
本發明之製造方法中，製膜步驟的基板溫度較佳係100℃以下。又，結晶化步驟中較佳係依200℃以下的溫度施行加熱。
就一實施形態，濺鍍靶材中的氧化錫含量，相對於氧化銦與氧化錫的合計係3~13重量%。
根據本發明，可獲得在薄膜基板上設有低電阻率之透明電極層的附透明電極的基板。本發明附透明電極的基板係可使用為例如靜電容方式觸控板的位置檢測用電極。
1‧‧‧透明薄膜基板
2‧‧‧透明電極層
11‧‧‧透明薄膜基材
12‧‧‧無機絕緣層
圖1係一實施形態的附透明電極的基板剖視圖。
圖1所示係一實施形態的附透明電極的基板剖視圖。圖1所示附透明電極的基板係在透明薄膜基材11上設有無機絕緣層12的透明薄膜基板1上，設置由氧化銦錫(ITO)構成的透明電極層2。另外、圖1中，厚度等尺寸關係係為求圖式明瞭化與簡單化而適當變更，並未圖示實際的尺寸關係。
[透明薄膜基板]
構成透明薄膜基板1的透明薄膜基材11係使用在可見光區域呈無色透明者。通用透明薄膜的軟化溫度一般係在200℃以下。透明聚醯亞胺等雖具有達200℃以上的高軟化溫度，但卻屬於非常高價位。所以，透明薄膜基材的材料便使用軟化點在50~200℃範圍內者，可例如：聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二酯(PBT)、聚萘二甲酸乙二酯(PEN)等聚酯樹脂；環烯烴系樹脂、聚碳酸酯樹脂、纖維素系樹脂等。其中，較佳係使用聚酞酸乙烯酯、環烯烴系樹脂等。
透明薄膜基板1的厚度並無特別的限定，較佳係 10~400μm、更佳係20~300μm。雖薄膜基板越厚越不易因製膜而出現變形，但若過厚便會喪失柔軟性，有較難利用輪對滾輪方式進行製膜的傾向。若薄膜基板的厚度在上述範圍內，因熱造成的薄膜基板變形會受抑制，可利用滾輪對滾輪方式生產性佳地在基板上形成透明電極層。
透明薄膜基板亦可在透明電極層的形成面側設有 無機絕緣層。圖1中，透明薄膜基板1係在透明薄膜基材11的透明電極層2之形成面側設有無機絕緣層12。藉由在透明電極層2的形成面上設有無機絕緣層12，便可提升透明薄膜基板1與透明電極層2間之密接性。又，無機絕緣層12係當在其上面形成透明電極層2時，可發揮當作抑制從透明薄膜基材11揮發水分與有機物質的阻氣層作用，且亦具有膜成長之底層層的作用。所以，藉由使用在透明薄膜基材11上設有無機絕緣層12的透明薄膜基板1，便具有使在其上面所形成透明電極層更加低電阻化的傾向。
無機絕緣層12的材料較佳係氧化物。氧化物較佳 係至少在可見光區域呈無色透明、且電阻率達1×10-2Ω‧cm以上者，較佳係使用例如從Si、Nb、Ta、Ti、Zr及Hf所構成群組中選擇1以上元素的氧化物。其中，就從透明性的觀點，較佳係氧化矽、更佳係SiOx(x=1.8~2.0)。
無機絕緣層12係可僅由1層構成、亦可由2層以 上構成。當無機絕緣層12係由2層以上構成的情況，亦可藉由調整各層的膜厚與折射率，而調整附透明電極之基板的穿透 率與反射率，便可提高顯示器的檢視性。另外，當無機絕緣層12由2層以上構成的情況，其組合並無特別的限定，在透明電極層2正下方的無機絕緣層較佳係氧化矽。
無機絕緣層12的膜厚並無特別的限制，較佳係 3nm~200nm、更佳係5nm~150nm。當無機絕緣層12係由2層以上構成的情況，較佳係膜厚合計在上述範圍內。
無機絕緣層之製膜方法，就從形成雜質較少之均 質膜的觀點，以及提高製膜速度俾使生產性優異的觀點，較佳係濺鍍法。濺鍍靶材係可使用金屬、金屬氧化物、金屬碳化物等。在提升透明薄膜基材11與無機絕緣層12間之密接性目的下，可對透明薄膜基材11的表面於形成無機絕緣層12前便施行表面處理。表面處理係可例如藉由使基材表面具有電極性而提高附著力的方法等，具體係可例如電暈放電、電漿處理等。 又，在提升透明薄膜基板1與透明電極層2間之密接性目的下，亦可對透明薄膜基板1的表面(無機絕緣層12之表面)施行該等表面處理。
[透明電極層] <透明電極層之製膜>
在透明薄膜基板1上利用濺鍍法形成由氧化銦錫(ITO)構成的透明電極層2。透明電極層較佳係使用捲取式濺鍍製膜裝置進行製膜。捲取式濺鍍係可在透明薄膜上利用滾輪對滾輪方式高生產性地形成透明電極層。使用捲取式濺鍍製膜裝置時，亦可在透明薄膜基材11上連續進行無機絕緣層12之形成、與透明電極層2之形成。
濺鍍靶材較佳係使用經使氧化銦與氧化錫固溶的 燒結體。靶材中的氧化錫含量，相對於氧化銦與氧化錫的合計較佳係3~13重量%。若氧化錫含量偏少，會有ITO膜中的載子密度較小、較難低電阻化的情況。另一方面，若氧化錫含量偏多，會有ITO較難結晶化、低電阻化趨於困難的傾向。若氧化錫含量在上述範圍，因為ITO膜中的載子密度較高、且ITO容易被結晶化，因而較容易形成低電阻的ITO透明電極。
濺鍍製膜中，已知在處理室被開放於大氣時，處理室內所吸附的水會在製膜時被取入於膜中，發揮當作雜質的作用。所以，在透明電極層製膜時，最好施行真空排氣直到背壓(濺鍍氣體導入前的處理室內之壓力)成為10-3Pa以下為止。藉由讀取濺鍍氣體導入前的處理室內之壓力，便可獲知背壓。
經施行處理室內的真空排氣後，一邊將當作濺鍍氣體用的氬與氧導入於處理室內，一邊施行濺鍍製膜。濺鍍製膜時，最好使用從靶材所產生的離子或電子使產生電漿。濺鍍製膜時的氬導入量較佳係100sccm~1499sccm、更佳係200sccm~1200sccm、特佳係300sccm~900sccm、最佳係450sccm~800sccm。
朝處理室內的氧導入量最好配合氬導入量、處理室內壓力、功率密度等，依透明電極層的電阻值成為較小之方式，在例如1sccm~100sccm程度範圍內進行調整。例如當處理室容積為500~3500L程度、處理室內壓力為0.2~0.4Pa程度的情況，透明電極層的電阻值成為最小之氧導入量係3sccm~6sccm程度。若處理室容積變大，會有最佳氧導入量變 大的傾向。若氧的導入量過少，在ITO膜中會發生氧缺損，導致成為阻礙電子傳導的原因。另一方面，若氧導入量過多，過剩的氧會捕捉電子，會有導致載子濃度減少的原因。所以，在使ITO透明電極層低電阻化時，最好在上述範圍內將氧流量最佳化。
濺鍍氣體亦可導入氬及氧以外的氣體(例如氫等惰 性氣體)。濺鍍氣體的合計導入量Q較佳係200sccm~1200sccm、更佳係300sccm~900sccm。處理室內的壓力P較佳係0.2~0.6Pa、更佳係0.2~0.4Pa。
依如前述，本發明中，從氣體導入量Q與壓力P，利用S(L/秒)=1.688×Q(sccm)/P(Pa) (式1)所求得的有效排氣速度S，較佳係1200~5000L/秒。
有效排氣速度係藉由調節處理室的排氣時所使用真空泵等排氣手段的能力、或在處理室與排氣手段間的流路(配管)中所設置閥的開度等，便可調整於上述範圍內。
本發明中，藉由增加有效排氣速度S，透明電極層便有被低電阻化的傾向。雖理由尚未明確，但可認為氣體被導入處理室內並施行濺鍍後，直到被排氣於處理室外為止的循環較短，因而因濺鍍所產生的高能量氧離子等雜質，在被取入於膜中之前便被排氣，導致雜質朝膜中的混入受抑制等，致對低電阻化具貢獻。若排氣速度過大，便產生為排氣用的泵等設備必需大型化情形，另一方面，較難期待更進一步的低電阻化。所以，有效排氣速度S更佳係2500~4000L/秒的範圍。
就縮短從氣體被導入處理室內並施行濺鍍後，直 到被排氣於處理室外為止之循環的觀點，使用有效排氣速度S與處理室容積V表示的排氣速度循環：Ec(/秒)=S(L/秒)/V(L)，較佳係達0.4/秒以上、更佳係0.5/秒以上、特佳係0.7/秒以上、最佳係1/秒以上。排氣速度循環Ec的上限並無特別的限定，經考量排氣能力等之後的實用值上限係2.5程度。排氣速度循環Ec較佳係2以下、更佳係1.5以下。
另外，處理室容積V係當依一定有效排氣速度S 施行抽真空時，從利用壓力p與時間t滿足p=p0exp(-S/v)的關係，依壓力p對時間t的對數所描點圖形之斜率便可求得。此處，p0係開始排氣前的初始壓力。本發明中，處理室容積係在保持p0=1Pa之後，利用依照與製膜時的同樣條件(真空泵的旋轉數、及閥的開啟程度)，就壓力對時間進行描點便可求得。
有效排氣速度S(L/秒)除以濺鍍靶材面積(cm2)的 值，較佳係1~5(L/秒‧cm2)、更佳係1.5~4.5(L/秒‧cm2)。製膜功率密度較佳係0.1~10W/cm2程度、更佳係0.3~5W/cm2。
透明電極層製膜時的基板溫度係只要在透明薄膜 基材具有耐熱性的範圍內便可。基板溫度例如較佳係100℃以下、更佳係-35℃~80℃、特佳係-20℃~60℃。若基板溫度在100℃以下，從薄膜基板的水分與有機物質(例如寡聚物成分)揮發等會受抑制，導致ITO容易結晶化，會有透明電極層被低電阻化的傾向。又，藉由將基板溫度設定在-35℃以上，便可抑制透明電極層的穿透率降低、透明薄膜基板的脆化。
透明電極層的膜厚並無特別的限定。當附透明電 極的基板使用於靜電容方式觸控板的位置檢測電極時，透明電極層的膜厚較佳係10nm~30nm程度。一般靜電容方式觸控板的位置檢測所使用透明電極層之膜厚係25nm程度。相對於此，根據本發明的製造方法，因為可將ITO膜的電阻率減小至例如未滿3×10-4Ωcm，因而即便膜厚在20nm以下、甚至17nm以下的情況，仍可獲得低電阻的透明電極層。又，因為可減小透明電極層的膜厚，因而因透明電極層造成的短波長可見光吸收會降低，俾抑制因畫面著色等造成的檢視性降低。
再者，一般當經濺鍍製膜的透明電極層膜厚在 20nm以下之情況時，製膜初始部分的影響會大幅左右膜質，會有電阻率上升的傾向。相對於此，根據本發明的製造方法，因為即便膜厚在20nm以下，仍可保持較低的電阻率，因而可獲得膜厚小且低電阻的透明電極層。
透明電極層中的氧化錫含量，相對於氧化銦與氧 化錫的合計，較佳係3~13重量%。當氧化錫含量為3~7重量%時，因為短時間內便可施行製膜後的ITO結晶化，故屬特佳。 習知技術當氧化錫含量在7%以下的情況，膜中的載子濃度小，較難使電阻率降低至未滿3×10-4Ωcm。相對於此，根據本發明，藉由調整製膜時的有效排氣速度等，即便膜厚在20nm以下、或17nm以下的情況，仍可將電阻率設在2~3×10-4Ωcm範圍內。
再者，根據本發明，即便氧化錫含量超過7重量% 的情況，仍可獲得能結晶化的ITO膜。一般若ITO中的氧化錫含量增加，膜中的載子密度便會提高，會有電阻率降低的傾 向。另一方面，因為氧化錫能發揮阻礙氧化銦結晶化之雜質的作用，因而若氧化錫含量增加，便會有結晶化趨於困難的傾向。所以，習知技術當氧化錫含量超過7重量%的情況，為進行結晶化需要高溫‧長時間的加熱，較難工業性獲得低電阻的ITO膜。相對於此，根據本發明的製造方法，藉由調整ITO的製膜條件，即便氧化錫含量較大的情況，依照與氧化錫含量較小時的相同加熱條件，仍可獲得能結晶化的ITO膜。所以，根據本發明，能獲得氧化錫含量較大、更低電阻的透明電極層。 就從獲得更低電阻的透明電極層觀點，氧化錫含量相對於氧化銦與氧化錫的合計，更佳係超過7重量%且13重量%以下、特佳係超過8重量%且12重量%以下、最佳係9重量%~12重量%。
<透明電極層之結晶化>
在透明薄膜基板1上所形成的透明電極層2，為求低電阻化，最好經結晶化。例如藉由將透明薄膜基板1一起與在其上所形成的透明電極層2施行加熱，使構成透明電極層2的ITO結晶化。結晶化的條件並無特別的限定，最好在氧存在環境下施行加熱。加熱溫度較佳係200℃以下。又，加熱溫度較佳係在基板的軟化點以下。加熱處理係例如在120℃~150℃的烤箱中施行30~60分鐘。或者，亦可依更低溫(例如50℃~120℃程度)施行例如2小時~3天等依較低溫施行長時間加熱。
[附透明電極的基板之用途]
因為本發明附透明電極的基板係屬於低電阻，因而頗適用為諸如液晶顯示器、有機EL顯示器、觸控板、太陽電池等的 透明電極。其中，較佳係使用為靜電容方式觸控板的位置檢測用電極。
當使用為靜電容方式觸控板之位置檢測用電極的 情況，透明電極層係被圖案化為電極層形成部與電極層非形成部。例如形成透明電極層後，藉由將面內其中一部分的透明電極層利用蝕刻等予以除去，形成電極層非形成部而施行圖案化。蝕刻方法係可任意為濕式製程及乾式製程，但就從較容易選擇性僅去除透明電極層的觀點，最好採取濕式製程。透明電極層的圖案化可在結晶化前或結晶化後實施。
觸控板形成時，在上述附透明電極的基板上塗佈 導電性油墨、糊膏，而形成路線電路用佈線。路線電路用佈線亦可利用乾式塗佈法形成。又，藉由利用光學微影形成路線電路用佈線，便可進行佈線細線化。
[實施例]
以下，利用實施例針對本發明進行具體說明，惟本發明並不僅侷限於該等實施例。
以下的各實施例及比較例，透明電極層製膜時的氧流量係將氧流量以外的條件固定，僅變更氧流量，使用薄片電阻成為最小的氧流量。
製膜中的基板溫度係預先在基板上黏貼溫度測定用標籤(TEMP-PLATE、I.P.技研製)，藉由在製膜結束後讀取數值，而測定製膜中的基板最高溫度。透明電極層的膜厚係施行分光橢圓儀測定，並利用cauchy模型及tauc-lorentz模型進行擬合而求得。
透明電極層的表面電阻係在形成透明電極層後， 每個基板利用150℃烤箱加熱60分鐘，經返回室溫後，使用低電阻率計LORESTA GP(MCP-T710、三菱化學公司製)，利用四點探針壓接測定進行測定。
[實施例1、2、及比較例1、2]
以下的實施例1、2、及比較例1、2係使用氧化錫含量5重量%的靶材製作附透明電極的基板。
[實施例1]
使用在PET薄膜雙面上已形成有硬塗層的透明薄膜基材，利用滾輪對滾輪方式的捲取式濺鍍裝置，於透明薄膜基材上形成無機絕緣層與透明電極層。首先，在將PET薄膜基材投入製膜裝置內之後，將製膜室內予以減壓，在背壓7×10-4Pa真空中進行薄膜搬送。
然後，以SiC為靶材，依氧導入量50sccm、氬導 入量120sccm、基板溫度25℃、處理室內壓力0.2Pa、功率密度4.0W/cm2的條件施行濺鍍，形成無機絕緣層的SiOx層。所獲得SiOx層的膜厚係20nm。
使用氧化銦與氧化錫的混合燒結靶材(氧化錫含量 5重量%)，依氧導入量5sccm、氬導入量600sccm、處理室內壓力0.3Pa、功率密度1.5W/cm2施行濺鍍，便在上述SiOx上形成由ITO構成的透明電極層。製膜中的有效排氣速度係3400L/秒，從溫度測定用標籤讀取到的最高基板溫度係在60℃以下。
利用分光橢圓儀測定所獲得透明電極層的膜厚係 12nm，結晶化後的薄片電阻係226Ω/□，電阻率係2.7×10-4Ωcm。
[實施例2]
除將透明電極層的膜厚設為15nm之外，其餘均與實施例1同樣地獲得附透明電極的基板。透明電極層經結晶化後的電阻率係2.5×10-4Ωcm。
[比較例1]
除將透明電極層的膜厚設為20nm、氧導入量設為3.0sccm、氬導入量設為300sccm、處理室內壓力設為0.3Pa之外，其餘均與實施例1同樣地獲得附透明電極的基板。製膜中的有效排氣速度係850L/秒。透明電極層經結晶化後的電阻率係4.3×10-4Ωcm。
[比較例2]
除將氧導入量設為1.0sccm、氬導入量設為160sccm之外，其餘均與實施例2同樣地獲得附透明電極的基板。製膜中的有效排氣速度係900L/秒。透明電極層經結晶化後的電阻率係10.4×10-4Ωcm。
上述實施例1、2、及比較例1、2的透明電極層之製膜條件、及各透明電極層的膜特性，如表1所示。
[表1]
有效排氣速度設定為約3400L/秒的實施例1及實 施例2，儘管膜厚為12nm或15nm的較小值，仍可獲得經結晶化後的電阻率未滿3×10-4Ωcm的低電阻透明電極。比較例1及比較例2儘管透明電極層的膜厚較大於實施例1，因為製膜時的有效排氣速度較小，因而電阻率超過3×10-4Ωcm。由該等結果表示藉由適當設定製膜時的氣體流量、處理室內壓力、排氣速度，即便膜厚較薄、氧化錫含量較低的情況，仍可在薄膜基板上形成低電阻的ITO。
[實施例3~5及比較例3~5]
其次，使氧化錫含量增加10%，而變更透明電極層的製膜條件，調查製膜條件與電阻率的關係。
與實施例1同樣地在PET薄膜上形成膜厚20nm的SiOx層，並在其上面，使用氧化銦與氧化錫的混合燒結靶材(氧化錫含量10重量%)，依表2所示濺鍍條件形成ITO透明電極層，利用加熱施行結晶化。製膜條件及膜特性係如表2所示。
[表2]
有效排氣速度設定為約900L/秒的比較例3~5，透 明電極層的電阻率均大於3×10-4Ωcm，若膜厚較小，便會出現電阻率上升的傾向。相對於此，實施例3~5係透明電極層的電阻率均未滿3×10-4Ωcm。實施例5相較於實施例3之下，因為氬流量及處理室內壓力均增加為約1.7倍，因而有效排氣速度大致同樣的值，所獲得透明電極層的電阻率亦同等。由該等結果得知，即便氧化錫含量較大的情況，藉由增加有效排氣速度，便可獲得低電阻的透明電極層。
[實施例6~10]
其次，為針對使用不同製膜處理室容積的製膜裝置時，調查製膜條件與電阻率的關係，利用製膜處理室容積較小於上述各實施例及比較例的捲取式濺鍍裝置，使用氧化錫含量10%的濺鍍靶材(靶材面積較小於上述實施例3~5)施行製膜。在PET薄膜基材上所形成SiOx層上，依表3所示濺鍍條件形成ITO透明電極層，利用加熱施行結晶化。製膜條件及膜特性係如表3所示。
[表3]
由表3的結果表示即便處理室的容積變更，若有效排氣速度達1200L/秒以上，仍可獲得低電阻的透明電極層。實施例8相較於其他實施例之下，雖依高功率密度施行製膜，但仍與其他實施例同樣地可獲得低電阻的透明電極層。又，即便處理室內壓力與氣體流量雙方均增加的實施例9，仍與其他實施例同樣地可獲得低電阻的透明電極層。
1‧‧‧透明薄膜基板
2‧‧‧透明電極層
11‧‧‧透明薄膜基材
12‧‧‧無機絕緣層

Claims (15)

  1. 一種附透明電極的基板的製造方法，製造在透明薄膜基板上設有透明電極層的附透明電極的基板，包括：在透明薄膜基板上，利用濺鍍法形成由氧化銦錫構成透明電極層的製膜步驟；以及將上述透明電極層施行結晶化的結晶化步驟；其中，上述製膜步驟中，使用含有氧化銦與氧化錫的濺鍍靶材，一邊朝處理室內導入含有氬與氧的濺鍍氣體，一邊施行濺鍍製膜；朝上述處理室的濺鍍氣體導入量Q係200sccm~1500sccm，上述處理室內的壓力P係0.2~0.6Pa；由上述濺鍍氣體的導入量Q及上述處理室內的壓力P，利用下述式所求得有效排氣速度S係1200~5000(L/秒)：S(L/秒)=1.688×Q(sccm)/P(Pa) (式1)。
  2. 如申請專利範圍第1項之附透明電極的基板的製造方法，其中，上述有效排氣速度S除以上述濺鍍靶材面積的值係1L/秒‧cm2~5L/秒‧cm2。
  3. 如申請專利範圍第1或2項之附透明電極的基板的製造方法，其中，上述有效排氣速度S除以上述處理室容積V的排氣速度循環Ec係0.4/秒以上。
  4. 如申請專利範圍第1或2項之附透明電極的基板的製造方法，其中，上述透明電極層的膜厚係10nm~20nm。
  5. 如申請專利範圍第1或2項之附透明電極的基板的製造方法，其中，上述透明薄膜基板係在上述透明電極層形成面 側的表面上設有無機絕緣層。
  6. 如申請專利範圍第5項之附透明電極的基板的製造方法，其中，上述無機絕緣層係SiOx(x=1.8~2.0)。
  7. 如申請專利範圍第1或2項之附透明電極的基板的製造方法，其中，上述製膜步驟中，基板溫度係在100℃以下。
  8. 如申請專利範圍第1或2項之附透明電極的基板的製造方法，其中，上述結晶化步驟中，依200℃以下的溫度施行加熱。
  9. 如申請專利範圍第1或2項之附透明電極的基板的製造方法，其中，經結晶化步驟後的上述透明電極層之電阻率係未滿3×10-4Ωcm。
  10. 如申請專利範圍第1或2項之附透明電極的基板的製造方法，其中，上述濺鍍靶材中的氧化錫含量，相對於氧化銦與氧化錫的合計係3~13重量%。
  11. 一種附透明電極的基板，在透明薄膜基板上設有由氧化銦錫構成的透明電極層；上述透明電極層的電阻率係未滿3×10-4Ωcm；利用申請專利範圍第1至10項中任一項之方法進行製造。
  12. 如申請專利範圍第11項之附透明電極的基板，其中，上述透明電極層中的氧化錫含量，相對於氧化銦與氧化錫的合計係3~13重量%。
  13. 如申請專利範圍第11或12項之附透明電極的基板，其中，上述透明電極層的膜厚係10nm~20nm。
  14. 如申請專利範圍第11或12項之附透明電極的基板，其中， 上述透明薄膜基板係在上述透明電極層形成面側的表面上設有無機絕緣層。
  15. 如申請專利範圍第14項之附透明電極的基板，其中，上述無機絕緣層係SiOx(x=1.8~2.0)。
TW102130530A 2012-08-31 2013-08-27 附透明電極的基板的製造方法及附透明電極的基板 TW201422836A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012191776 2012-08-31

Publications (1)

Publication Number Publication Date
TW201422836A true TW201422836A (zh) 2014-06-16

Family

ID=50183388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102130530A TW201422836A (zh) 2012-08-31 2013-08-27 附透明電極的基板的製造方法及附透明電極的基板

Country Status (5)

Country Link
US (1) US10138541B2 (zh)
JP (1) JP6267641B2 (zh)
CN (1) CN104603320B (zh)
TW (1) TW201422836A (zh)
WO (1) WO2014034575A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6206262B2 (ja) * 2014-03-11 2017-10-04 コニカミノルタ株式会社 透明導電体、その製造方法及び導電性ペースト
WO2017057556A1 (ja) * 2015-09-30 2017-04-06 積水化学工業株式会社 光透過性導電フィルム、及び、アニール処理された光透過性導電フィルムの製造方法
CN108169944A (zh) * 2017-11-30 2018-06-15 维沃移动通信有限公司 一种液晶显示模块及其制作方法、移动终端
CN112513315B (zh) * 2018-08-01 2023-04-04 株式会社钟化 带有透明电极的基板及其制造方法
JP7478721B2 (ja) * 2019-03-20 2024-05-07 株式会社カネカ 透明電極付き基板の製造方法
CN111560586A (zh) * 2020-04-30 2020-08-21 豪威星科薄膜视窗(深圳)有限公司 一种电容触摸屏镀膜工艺及触摸屏
CN114737153B (zh) * 2022-03-22 2023-07-18 洛阳理工学院 一种钛酸锶/金/二氧化硅结构柔性透明电极及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2979648B2 (ja) * 1990-12-20 1999-11-15 住友金属鉱山株式会社 Ｉｔｏ焼結体
US5401701A (en) * 1992-08-19 1995-03-28 Tosoh Corporation Ito sintered body and method of manufacturing the same
US5744227A (en) * 1995-04-03 1998-04-28 Southwall Technologies Inc. Antireflective coatings comprising a lubricating layer having a specific surface energy
JPH09209119A (ja) * 1996-01-31 1997-08-12 Sony Corp 薄膜成膜・加工装置及び薄膜成膜・加工方法
JPH10330916A (ja) * 1997-06-03 1998-12-15 Mitsubishi Chem Corp 導電性積層体
JPH11172416A (ja) * 1997-12-10 1999-06-29 Nippon Sheet Glass Co Ltd 真空蒸着装置およびそれを用いたｉｔｏ被膜の形成方法
WO2001073154A1 (fr) * 2000-03-28 2001-10-04 Nikko Materials Company, Limited Cible de pulverisation cathodique pour formation d'un film ito
JP2002367436A (ja) * 2001-06-05 2002-12-20 Oike Ind Co Ltd 透明導電性積層体
US7436190B2 (en) * 2001-06-21 2008-10-14 Toyo Boseki Kabushiki Kaisha Transparent conductive film roll and production method thereof, touch panel using it, and non-contact surface resistance measuring device
JP4240471B2 (ja) * 2002-12-18 2009-03-18 ソニーケミカル＆インフォメーションデバイス株式会社 透明導電膜の成膜方法
TWI320804B (en) 2002-12-18 2010-02-21 Sony Chemicals Corp Transparent electroconductive film and film forming method of the same
JP2004332030A (ja) 2003-05-06 2004-11-25 Nitto Denko Corp 透明導電膜の製造方法
JP4806570B2 (ja) * 2006-02-03 2011-11-02 株式会社アルバック 透明カード
JP2007214301A (ja) * 2006-02-09 2007-08-23 Ulvac Japan Ltd 光学フィルタ及びプラズマディスプレイ装置
JP5432501B2 (ja) * 2008-05-13 2014-03-05 日東電工株式会社 透明導電フィルム及びその製造方法
JP2010061837A (ja) * 2008-09-01 2010-03-18 Toppan Printing Co Ltd 透明導電膜性基材
CN101465172A (zh) * 2008-12-31 2009-06-24 中国科学院上海硅酸盐研究所 复合结构透明导电膜及其制备方法
US20100200395A1 (en) * 2009-02-06 2010-08-12 Anton Dietrich Techniques for depositing transparent conductive oxide coatings using dual C-MAG sputter apparatuses
WO2010140269A1 (ja) * 2009-06-03 2010-12-09 東洋紡績株式会社 透明導電性積層フィルム
JP5492479B2 (ja) 2009-07-10 2014-05-14 ジオマテック株式会社 透明導電膜の製造方法
GB2482544A (en) * 2010-08-06 2012-02-08 Advanced Tech Materials Making high density indium tin oxide sputtering targets
JP5699352B2 (ja) 2010-11-11 2015-04-08 北川工業株式会社 透明導電フィルム
WO2013115125A1 (ja) * 2012-02-02 2013-08-08 株式会社カネカ 透明電極付き基板の製造方法

Also Published As

Publication number Publication date
CN104603320A (zh) 2015-05-06
WO2014034575A1 (ja) 2014-03-06
CN104603320B (zh) 2017-04-05
JP6267641B2 (ja) 2018-01-24
US10138541B2 (en) 2018-11-27
JPWO2014034575A1 (ja) 2016-08-08
US20150225837A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
TW201422836A (zh) 附透明電極的基板的製造方法及附透明電極的基板
CN103282539B (zh) 透明导电性薄膜及其制造方法
CN105874545B (zh) 透明导电膜的制造方法
JP6270738B2 (ja) 透明電極付き基板およびその製造方法
JPWO2014115770A1 (ja) 透明導電性基材ならびにその製造方法
CN102956158A (zh) 电子部件用层叠布线膜以及覆盖层形成用溅射靶材
CN103993288B (zh) 一种透明导电FTO/Ag/FTO复合薄膜的制备方法
TWI555869B (zh) Method for manufacturing transparent conductive film
US20110089026A1 (en) Touch panel manufacturing method and film formation apparatus
KR101768286B1 (ko) 전도성 구조체 전구체, 전도성 구조체 및 이의 제조방법
TWI498441B (zh) 電子零件用積層配線膜及被覆層形成用濺鍍靶材
WO2014157312A1 (ja) 透明導電積層フィルムおよびその製造方法
WO2021187574A1 (ja) 透明導電性フィルムの製造方法
KR102164629B1 (ko) 복합체 투명 전극
CN106024110A (zh) 一种锡酸锶基柔性透明导电电极及其制备方法
JP6097117B2 (ja) 積層体およびフイルム
KR20080054318A (ko) 정전용량식 고저항 터치패널의 투명전도막 및 그 제조방법
CN103031517A (zh) 氧化铟锡膜及其制作方法
JP2010168647A (ja) 導電性薄膜の前駆薄膜及び該薄膜から得られる透明導電性薄膜
JP7478721B2 (ja) 透明電極付き基板の製造方法
JP5881995B2 (ja) 透明導電膜及びその製造方法
JP2022118004A (ja) 透明導電性フィルム
CN103993280B (zh) 一种Nb2O5/Cu/Nb2O5结构透明电极的制备方法
WO2020255947A1 (ja) 透明導電性フィルム
JP2012119113A (ja) 透明導電性積層膜