JP2004332030A

JP2004332030A - 透明導電膜の製造方法

Info

Publication number: JP2004332030A
Application number: JP2003127721A
Authority: JP
Inventors: Tomohiko Maeda; 智彦前田; Kazuaki Sasa; 和明佐々; Kazunori Kawamura; 和典河村; Keiko Toyosawa; 圭子豊澤
Original assignee: Nitto Denko Corp
Current assignee: Nitto Denko Corp
Priority date: 2003-05-06
Filing date: 2003-05-06
Publication date: 2004-11-25

Abstract

【課題】装置の大幅な改造を必要とせずに、基板や膜に入射する高エネルギー粒子を効果的に低減して、低抵抗な透明導電膜を得る。
【解決手段】透明基板２上にスパッタリング法により透明導電膜を製膜する透明導電膜の製造方法において、製膜室１内に、ターゲット４を装着したカソード電極５上のプラズマ領域を閉じ込める箱型シールド壁７と、このシールド壁７の透明基板２側の開口部８に位置するメッシュ状中間アノード電極６を配設し、上記カソード電極５とメッシュ状中間アノード電極６および箱型シールド壁７間で放電させて、ターゲット４をスパッタリングすることを特徴とする透明導電膜の製造方法。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、透明基板上にスパッタリング法により透明導電膜を製膜する透明導電膜の製造方法に関するものである。
【０００２】
【従来の技術】
透明基板上にＳｎを添加したＩｎ_２Ｏ_３や、ＺｎＯ、ＳｎＯ_２などの導電材料を製膜した透明導電膜は、液晶ディスプレイ、ＯＬＥＤ、太陽電池などにおける透明電極などの分野に広く用いられている。透明導電膜はその膜の持つ比抵抗値が重要視され、とくにＴＦＴ（薄型トランジスタ）などの液晶ディスプレイや有機ＬＥＤ用透明電極などにおいて、大面積化や表示密度の向上などのため低抵抗化が望まれており、種々の試みがなされている。
【０００３】
この透明導電膜は、真空蒸着法、イオンプレーティング法、スパッタリング法、スプレー法などにより製造されているが、量産や制御性の観点から、スパッタリング法が主流となっている。また、透明基板に関しては、現在、ガラス基板が汎用されており、ガラスの高い耐熱性を利用して、透明導電膜の結晶化温度以上の比較的高温で製膜するという低抵抗化の手段がとられてきた。
【０００４】
しかしながら、上記の方法は耐熱性の低い高分子基板などには使用できない。また、ガラス基板を用いても、液晶ディスプレイなどに使用される下地ＣＦ（カラーフィルタ）などは耐熱性が低く、２００℃以下の低温での製膜および処理が必要とされている。このような観点から、低温でのスパッタリング製膜における透明導電膜の低抵抗化の検討がなされてきた。
【０００５】
低温でのスパッタリング製膜による膜の低抵抗化の方法として、主にスパッタ放電中に発生したイオンによる基板や膜の損傷を低減またはなくして、膜の不連続性や格子欠陥などによる抵抗値の上昇を防ぐことにより、低抵抗な膜を得る試みがなされている。たとえば、特開平３−２４９１７１号公報には、スパッタ放電中に発生した高エネルギー粒子の運動エネルギーを低減させ、基板や膜の損傷を抑制する低電圧スパッタリング法が開示されている。
【０００６】
また、特開２００２−１２９３１９号公報には、基板や膜に損傷を与えると考えられる高エネルギーイオンの垂直入射を妨げるため、２つのまたは２分割したターゲットを用いて傾けるまたは平行に対向させたターゲット間でスパッタ放電させ、ターゲットを基板に対してある一定の角度傾けるまたは垂直に配置することで損傷を低減する方法が開示されている。
【０００７】
しかし、前者の方法は、低電圧化するためにかなり高磁場な磁石や電源設備などが必要で、取り扱いが容易でないなどの問題がある。また、後者の方法も設備や装置改造などの面で容易でないことや、ターゲットに対して基板が垂直または傾いて配置されているため、製膜速度が遅くなるなどの問題がある。とくに両法ともにスパッタ装置の大幅な改造が必要であり、好ましくない。
【０００８】
また、これらの方法とは異なる方法として、基板とターゲットとの間にアノード電極を設けて、膜に損傷を与える酸素負イオンを吸い取ることにより、装置を複雑化することなく、膜の低抵抗化をはかる試みもなされている（特許文献１参照）。この方法は、装置構成上、比較的有利な方法といえるが、低抵抗化の点でなお十分に満足できるものではなかった。
【０００９】
【特許文献１】
特開平６−３３０３１０号公報（第２〜３頁）
【００１０】
【発明が解決しようとする課題】
本発明は、このような事情に照らし、装置の大幅な改造を必要とせずに、透明基板や透明導電膜に入射する高エネルギー粒子を効果的に低減して、低抵抗な透明導電膜を得ることを目的としている。
【００１１】
【課題を解決するための手段】
本発明者らは、スパッタリング法による透明導電膜の製膜方法について、鋭意検討した結果、スパッタ放電によるプラズマ領域を接地した箱型シールド壁で覆い、このシールド壁の透明基板側の開口部にメッシュ状中間アノード電極を設けて、プラズマ領域で発生したマイナスイオンや電子などの高エネルギー粒子を、箱型シールド壁と中間アノード電極で覆い込んで、基板や膜に到達するのを防ぎ、これにより基板や製膜中の膜に与える損傷や不純物の混入を減らすようにすると、透明導電膜の抵抗値を効果的に低下できることがわかった。
また、この方法による抵抗値の低下と合わせて、透明基板上に製膜した透明導電膜の全体を後加熱処理することにより、透明導電膜の抵抗値をより一段と低下できることを知り、本発明を完成するに至った。
【００１２】
本発明は、透明基板上にスパッタリング法により透明導電膜を製膜する透明導電膜の製造方法において、製膜室内に、ターゲットを装着したカソード電極上のプラズマ領域を閉じ込める箱型シールド壁と、このシールド壁の透明基板側の開口部に位置するメッシュ状中間アノード電極を配設し、上記カソード電極とメッシュ状中間アノード電極および箱型シールド壁間で放電させて、ターゲットをスパッタリングすることを特徴とする透明導電膜の製造方法に係るものである。
また、本発明は、上記の方法により透明基板上に製膜した透明導電膜の全体を１５０〜１８０℃の比較的低い温度で後加熱して、その抵抗値をさらに低下させる透明導電膜の製造方法に係るものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参考にして説明する。
図１は、本発明の透明導電膜の製造方法を適用した製膜装置の一例を示す概略断面図である。
図において、真空ポンプなどの真空排気手段を付設した製膜室１内に、加熱機構を有する基板ホルダー３に保持した透明基板２と、これに対向配置されたマグネットを有するカソード電極５上に装着したターゲット４が、設けられている。このカソード電極５およびターゲット４は、透明基板側に開口部８を有する箱型シールド壁７により覆い囲まれる形に配設されている。
【００１４】
箱型シールド壁７は、外部に接地（アース）接続されており、開口部８には、全面を覆った同じくアースされたメッシュ状中間アノード電極６が設けられている。これらの箱型シールド壁７とメッシュ状中間アノード電極６により、ターゲット４を装着したカソード電極５上で発生させるプラズマ領域を、メッシュ状中間アノード電極６および箱型シールド壁７内に閉じ込める構成になっている。また、９は、基板２の製膜領域を規制する防着シールド壁である。
【００１５】
このようにスパッタカソード部を接地した箱型シールド壁７およびメッシュ状中間アノード電極６で覆い込むことで、カソード電極５とメッシュ状中間アノード電極６および箱型シールド壁７間でプラズマを放電させる。つまり、プラズマ領域を覆い囲み、プラズマ中に発生した製膜中の膜に損傷を与えるマイナスイオンや電子、キャリアガスなどの高エネルギー粒子の基板側への飛来を低減し、抑制することで、基板の損傷による膜の不連続性や、膜中の格子欠陥、不純物の混入といった様々な弊害を低減できる。これらの基板や製膜中の膜への損傷による膜の不連続性や膜中の格子欠陥などが、膜の抵抗値の上昇に起因しているため、これらの原因を低減することで、膜の抵抗値を低下できる。
【００１６】
箱型シールド壁７は、スパッタカソード部全体を覆うように設けられる。このシールド壁７には、慣用の導電性の物質として、たとえば、ＳＵＳ、Ｗ、Ｃｕ、Ｍｏなどの金属や炭素などが用いられる。シールド壁７にはプラズマ領域を覆い囲むため、水冷ポンプが配設されていることが好ましい。
【００１７】
メッシュ状中間アノード電極６は、基板２とターゲット４との間に、基板２面に対し平行に設けられる。とくに基板２から２０ｍｍ以上、好ましくは３０ｍｍ以上離した位置に設けると、効果がより有効に得られるので、好ましい。メッシュ状中間アノード電極６には、慣用の電極材料として、たとえば、Ｃｕ、Ｗ、ＳＵＳなどの金属や、炭素などの導電性の物質が用いられる。
メッシュ形状は、開口部８の前面を覆うものであればよく、メッシュワイヤの大きさ、間隔や形状はとくに限定されない。開口率を８０％以下、より好ましくは６０％以下とすると、低抵抗化の効果が得られる。開口率が大きすぎると、プラズマ領域のトラップによる高エネルギー粒子の衝突を低減する効果が得られにくい。開口率が小さいほど効果が得られやすいが、小さすぎると製膜速度が遅くなるため、適宜の開口率に設定するのが望ましい。
【００１８】
本発明においては、上記の方法により透明基板上に製膜した透明導電膜の全体を、さらに１５０〜１８０℃の比較的低い温度で、３０分〜８時間、より好ましくは１〜４時間、後加熱処理することにより、透明導電膜の抵抗値をより一段と低下させることができる。後加熱処理により抵抗値が低下する原因については明確ではないが、つぎのように推測される。
【００１９】
スパッタリング法などによる物理蒸着法により、透明基板上に透明導電膜を製膜する場合、基板表面の劣化などの影響から膜の不連続性による抵抗値の上昇や膜内部に多数の格子欠陥が存在して、抵抗値が上昇する。製膜時または製膜後に２００℃以上の熱エネルギーを付与できれば、これらの問題は解決される。しかし、液晶ディスプレイに用いられるカラーフィルタや、使用する基板材料などの耐熱性を考えると、あまり温度は上げられない。そこで、使用する基板材料が耐えうる１５０〜１８０℃の比較的低い温度で後加熱処理すると、耐熱性の問題を生じることなく、膜の抵抗値を低下させることができる。
【００２０】
本発明における透明基板２としては、可視光領域における透明性を有するものであって、ある程度表面が平滑であれば、使用できる。各種のガラス材はもちろんのこと、各種の高分子フィルム、たとえば、ポリエチレンテレフタレート、ポリブチレンテレフタレートなどのポリエステル、ポリアミド、ポリ塩化ビニル、ポリカーボネート、ポリスチレン、ポリプロピレン、ポリエチレンなどからなるフィルムが用いられる。これらは、単独フィルムであっても積層フィルムであってもよい。透明基板２の厚さは、用途目的に応じて適宜設定でき、とくに制限はない。また、可視光の色調整のための色素を、透明な高分子フィルム中に混入させてもよく、透明基板上に塗布してもよい。
【００２１】
ターゲット４の材料には、Ｓｎ、Ｉｎ、Ｃｄ、Ｚｎ、Ｔｉなどの金属、ＩｎとＳｎの合金、ＩｎとＳｂの合金、ＩｎとＡｌの合金などの合金、これらの金属や合金の酸化物をはじめとした各種の化合物が用いられる。スパッタ成膜により、透明導電膜として、透明導電性を有する金属化合物、たとえば金属酸化物膜や金属窒化物膜などを付与するものであれば、広く使用できる。
上記ターゲットを用いて透明基板上にスパッタリング成膜される透明導電膜には、ＳｎＯ_２、Ｉｎ_２Ｏ_３、ＣｄＯ、ＺｎＯ、Ｓｎを添加したＩｎ_２Ｏ_３（通常、ＩＴＯという）、Ｚｎを添加したＩｎ_２Ｏ_３、Ｓｂを添加したＩｎ_２Ｏ_３、Ａｌを添加したＩｎ_２Ｏ_３（通常、ＡＴＯという）などの金属酸化膜や、ＴｉＮ、ＺｒＮなどの金属窒化物膜などの金属化合物膜が挙げられる。
これら透明導電膜のスパッタリング製膜には、直流スパッタリング法、高周波スパッタリング法などの任意のスパッタリング法が用いられる。
【００２２】
製膜室１に導入する反応ガスは、金属酸化物膜を成膜する場合は酸素、金属窒化物膜を成膜する場合は窒素などがあり、これらのガスは適宣混合してもよく、また、これらのガス以外に亜鉛化窒素ガス、水蒸気などのほかのガスを使用することもできる。また、導入するスパッタガスには、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅなどの不活性ガスが挙げられ、これらのガスは単独で用いても混合して用いてもよい。このスパッタガスおよび反応性ガスからなるガス雰囲気のカソード電極上での圧力は、０．１〜１．０Ｐａとするのがよい。
【００２３】
【実施例】
つぎに、本発明を実施例により具体的に説明するが、本発明は以下の実施例のみに限定するものではない。
【００２４】
実施例１
透明基板として、厚さが７５μｍの透明ポリエチレンテレフタレートフィルム（三菱化学社製の「Ｔ６０９フィルム」）を、ターゲット材料には、Ｉｎ_２Ｏ_３−１０重量％ＳｎＯの焼結体（三井金属社製）を、それぞれ使用し、ＤＣマグネトロンスパッタリング法により、製膜を行った。
その際、放電させるスパッタリングカソード電極を箱型シールド壁で囲い、その透明基板側の開口部にメッシュ状中間アノード電極を配置した。このアノード電極と箱型シールド壁はアースされている。このアノード電極は、箱型シールド壁の開口部全面を覆い、基板から３５ｍｍの位置に平行して配設され、直径０．４ｍｍのＣｕ線、網目上の間隔１．５ｍｍ、開口率約６０％からなる。
【００２５】
その他のスパッタ条件としては、以下のとおりとした。このような条件下で、膜厚１，０００ÅのＩＴＯ膜を製膜した。
初期真空度：３×１０^−５Ｐａ以下、ガス種：不活性ガスＡｒ＋反応性ガスＯ_２（３００ＳＣＣＭ＋任意）、ガス圧：３．２×１０^−１Ｐａ、ターゲット印加電力：３．３Ｗ／ｃｍ^２、基板−ターゲット距離：７５ｍｍ、ターゲット上漏洩磁束密度：６００ガウス、基板の製膜中加熱温度：１００℃。
【００２６】
つぎに、このように透明基板上にスパッタリング製膜した透明導電膜に対し、１８０℃で１時間の後加熱処理を施し、この加熱前後の特性（抵抗値）を測定した。その結果を表１に示す。
なお、膜厚の測定は、蛍光Ｘ線装置によるＩｎ発光強度測定による製膜速度の検量線と透過型電子顕微鏡による精密測定により、行った。抵抗値の測定は、三菱油化製（ＬｏｒｅｓｔｅｒＳＰ）を用いて、行った。
【００２７】
比較例１
メッシュ状中間アノード電極を設けなかった以外は、実施例１と同様にして、スパッタリング法により、ＩＴＯ膜を製膜した。このように製膜した膜に対し、１８０℃で１時間の後加熱処理を施し、この加熱前後の特性（抵抗値）を測定した。その結果を同じく表１に示す。
【００２８】
比較例２
箱型シールド壁を設けなかった以外は、実施例１と同様にして、スパッタリング法により、ＩＴＯ膜を製膜した。このように製膜した膜に対して、１８０℃で１時間の後加熱処理を施し、この加熱前後の特性（抵抗値）を測定した。その結果を同じく表１に示す。
【００２９】

【００３０】
上記の表１の結果から明らかなように、本発明の実施例１の方法によれば、比較例１，２の方法に比べ、スパッタリング製膜直後の透明導電膜の抵抗値を低下させることができるとともに、その後の加熱処理により、上記の抵抗値をさらに一段と低下できるものであることがわかる。
【００３１】
【発明の効果】
以上のように、本発明は、透明基板上に透明導電膜をスパッタリング製膜するにあたり、スパッタリングカソード電極上のプラズマ領域を箱型シールド壁で囲い、その透明基板側の開口部をメッシュ状中間アノード電極で覆うことにより、基板や膜へのダメージを低減して、透明導電膜の抵抗値を効果的に低下でき、またこのように製膜した透明導電膜をさらに１５０〜１８０℃の温度で後加熱することで、上記抵抗値をより低下させることができる。
【図面の簡単な説明】
【図１】本発明の透明導電膜の製造方法を適用した製膜装置の一例を示す概略断面図である。
【符号の説明】
１製膜室
２透明基板
３基板ホルダー
４ターゲット
５カソード電極
６メッシュ状中間アノード電極
７箱型シールド壁
８開口部
９防着シールド壁

Claims

透明基板上にスパッタリング法により透明導電膜を製膜する透明導電膜の製造方法において、製膜室内に、ターゲットを装着したカソード電極上のプラズマ領域を閉じ込める箱型シールド壁と、このシールド壁の透明基板側の開口部に位置するメッシュ状中間アノード電極を配設し、上記カソード電極とメッシュ状中間アノード電極および箱型シールド壁間で放電させて、ターゲットをスパッタリングすることを特徴とする透明導電膜の製造方法。
透明基板が高分子基板からなる請求項１に記載の透明導電膜の製造方法。
透明基板上に請求項１または２の方法で製膜した透明導電膜の全体を、１５０〜１８０℃の温度で後加熱して、その抵抗値を低下させる透明導電膜の製造方法。