TW201428866A

TW201428866A - 半導體元件與其製法

Info

Publication number: TW201428866A
Application number: TW102144359A
Authority: TW
Inventors: 杜家瑋; 郭彥良; 謝維倫; 蔡宗甫
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2013-01-09
Filing date: 2013-12-04
Publication date: 2014-07-16
Also published as: KR20140090531A; CN103915374A; US20140191392A1; US8846548B2; TWI549205B; CN103915374B; KR101474638B1

Abstract

本發明提供一種半導體元件與其製法。製法包括：形成一高分子層於一保護層之上，其中該保護層尚包括一部份位於一金屬墊之上；圖案化該高分子層，藉以形成一開口於該高分子層之中，其中該高分子層之暴露的表面具有一第一粗糙度；實施一表面處理步驟，藉以使該高分子層的粗糙度增加至一第二粗糙度，其中該第二粗糙度大於該第一粗糙度；以及形成一金屬特徵結構(metallic feature)於該高分子層之暴露的表面上。

Description

半導體元件與其製法

本發明係有關於一種半導體元件，且特別係有關於一種保護後內連線(post-passivation interconnect,PPI)結構。

在形成積體電路的過程中，積體電路元件(例如電晶體)首先形成於晶圓中的半導體基板之表面上。接著，形成內連線結構(interconnect structure)於積體電路元件之上。金屬墊形成於內連線結構之上，並且電性耦合到該內連線結構。形成保護層及第一高分子層於金屬墊之上，透過保護層及第一高分子層中的開口暴露出該金屬墊。

接著形成保護後內連線(post-passivation interconnect,PPI)結構，其中保護後內連線結構包括連接到金屬墊的重新分配導線(redistribution line)。接著形成第二高分子層於保護後內連線(PPI)結構之上。形成凸塊下方金屬化(under bump metallurgy,UBM)結構延伸到位於第二高分子層中的開口，其中該凸塊下方金屬化(UBM)結構電性連接到保護後內連線(PPI)結構。接著設置錫球於凸塊下方金屬化(UBM)結構之上並且迴流該錫球。

本發明提供一種半導體元件之製法，包括：形成一高分子層於一保護層之上，其中該保護層尚包括一部份位於一金屬墊之上；圖案化該高分子層，藉以形成一開口於該高分子層之中，其中該高分子層之暴露的表面具有一第一粗糙度；實施一表面處理步驟，藉以使該高分子層的粗糙度增加至一第二粗糙度，其中該第二粗糙度大於該第一粗糙度；以及形成一金屬特徵結構(metallic feature)於該高分子層之暴露的表面上。

本發明另提供一半導體元件之製法，包括：形成一保護層於一金屬墊之上；圖案化該保護層，藉以暴露該金屬墊的一部份；形成一第一高分子層於該保護層及該金屬墊之上；圖案化該第一高分子層，藉以形成一開口於該第一高分子層之中，其中該金屬墊的一部份透過該開口顯露在外；實施一表面處理步驟於該第一高分子層之暴露的表面上，其中該表面處理步驟包括濺射(sputtering)；以及形成一保護後內連線(post-passivation interconnect,PPI)結構於該第一高分子層之暴露的表面上。

本發明亦提供一種半導體元件，包括：一保護層位於一金屬墊之上；一第一高分子層位於該保護層之上；以及一保護後內連線(PPI)結構位於該第一高分子層的頂部表面之上，並且與該第一高分子層之頂部表面接觸，其中該保護後內連線(PPI)結構包括一第一部份位於該第一高分子層之上，以及一第二部份位於該第一高分子層之中，且其中該第一高分子層與該保護後內連線(PPI)結構接觸的一表面具有一粗糙度大於約20nm。

100‧‧‧晶圓

10‧‧‧半導體基板

12‧‧‧積體電路元件(電晶體)

14‧‧‧層間介電材料(ILD)

16‧‧‧內連線結構

18‧‧‧介電層

20‧‧‧金屬線

22‧‧‧導通孔

28‧‧‧保護層

29‧‧‧導通孔

30‧‧‧金屬墊(鋁墊)

32‧‧‧保護層

36‧‧‧高分子層

36A‧‧‧高分子層之頂部表面

37‧‧‧光罩

38‧‧‧開口

39‧‧‧灰化步驟

40‧‧‧殘餘物(residue)

41‧‧‧表面處理步驟

42‧‧‧保護後內連線(post-passivation interconnect,PPI)結構

44‧‧‧晶種層(titanium layer)

44A‧‧‧鈦層

44B‧‧‧銅晶種層

46‧‧‧罩幕層(mask layer)

48‧‧‧金屬材料

50‧‧‧高分子層

50A‧‧‧高分子層之頂部表面

52‧‧‧凸塊下方金屬化(UBM)層

54‧‧‧連接器(connector)

第1~10圖為一系列剖面圖，用以顯示本發明一實施例之保護後內連線(PPI)結構之各個製程階段。

根據本發明之一實施例，本發明提供保護後內連線(PPI)結構及其形成方法。本發明將顯示各種實施例的製造過程之中間階段。接著，將討論本發明之實施例的變化型。在本說明書的各種圖式及示範性實施例中，相似的標號用於指定相似的元件。

請參照第1圖，提供一晶圓100，其中晶圓100包括半導體基板10。半導體基板10可以是塊材矽基板(bulk silicon substrate)或絕緣體上覆矽基板(silicon-on-insulator substrate)。此外，亦可使用其他半導體材料，包括III族(group III)、第IV族(group IV)及第V族(group V)元素，其中這些半導體材料可包括矽鍺(silicon germanium)、碳化矽(silicon carbon)及/或III-V族化合物半導體材料。積體電路元件，例如電晶體(圖式顯示為12)形成於及/或位於半導體基板10之上。晶圓100尚可包括層間介電材料(inter-layer dielectric,ILD)14位於半導體基板10之上，以及內連線結構16位於層間介電材料(ILD)14之上。內連線結構16包括金屬線(metal lines)20及導導通孔(vias)22，其中金屬線20及導導通孔22皆形成於介電層18之中。在下文中，位於相同層之中的金屬線之組合亦稱為金屬層 (metal layer)。因此，內連線結構16可包括複數個金屬層，其中這些複數個金屬層藉由導通孔22相內連線接。可利用銅或銅合金形成金屬線20與導導通孔22，然而亦可利用其他金屬形成金屬線20與導導通孔22。在一些實施例中，介電層18由低介電常數(low-k)介電材料形成。舉例而言，低介電常數介電材料的介電常數(k值)可小於約3.0，或小於約2.5。

金屬層包括底部金屬層(亦稱為金屬層1，或M1)，其中底部金屬層穿過頂部金屬層(Mtop)。在一些實施例中，頂部金屬層(Mtop)是位於最上層的金屬層，頂部金屬層(Mtop)係形成低介電常數介電材料中。

在一些實施例中，保護層28形成於頂部金屬層(Mtop)及相對應的介電層18之上。保護層28具有大於3.8的介電常數值，並且由非低介電常數(non-low-k)介電材料所形成。在一些實施例中，保護層28為複合的層狀結構，包括一氧化矽層(圖中未顯示)以及一氮化矽層位於該氧化矽層之上(圖中未顯示)。保護層28亦可由其他非多孔性(non-porous)介電材料所形成，例如未經摻雜的矽酸鹽玻璃(Un-doped Silicate Glass,USG)、氮氧化矽(silicon oxynitride)及/或其他類似之材料。導導通孔29形成於保護層28之上，並且可電性耦合到積體電路元件12。在另一實施例中，金屬線或金屬墊形成於保護層28之中，並且連接到位於頂部金屬層(M top)之中的金屬線。

金屬墊30形成於保護層28之上，並且可藉由導通孔29、金屬線20以及導通孔22電性耦合到積體電路元件12。金屬墊30墊可以是鋁墊(aluminum pad)或鋁-銅墊 (aluminum-copper pad)，因此在下文中將金屬墊30另稱為鋁墊30，然而，金屬墊30亦可使用其他金屬材料。

請參照第2圖，保護層32形成於保護層28之上。形成保護層32的材料可選自與保護層28相同之備選材料。保護層28與保護層32可由相同的介電材料所形成，亦可由不同的介電材料所形成。在一些實施例中，保護層32包括一氧化矽(silicon oxide)層以及一氮化矽(silicon nitride)層位於該氧化矽層之上。圖案化保護層32，使保護層32的一部份能夠覆蓋鋁墊30的邊緣部份，並且透過位於保護層32中的開口暴露出鋁墊30的中央部份。保護層32尚可包括另一部份，其中此部份與金屬墊30位於相同的水平高度。

第3圖顯示高分子層36的形成。高分子層36的形成製程可包括旋轉塗佈法(spin coating)，以覆蓋於第2圖所顯示的整個結構之上，接著實施第一固化步驟。在一些示範性實施例中，第一固化步驟是在介於約180℃到360℃之間的溫度下，持續時間介於約30分鐘到180分鐘之間。完成第一固化步驟之後，高分子層36受到固化。高分子層36可由下列高分子材料所形成，包括：聚亞醯胺(polyimide)、苯併環丁烯(benzocyclobutene,BCB)、聚苯併噁唑(polybenzoxazole,PBO)以及其他類似之材料。高分子層36的材料可以是光敏性(photo sensitive)材料，然而，亦可使用非光敏性(non-photo-sensitive)材料。舉例而言，聚亞醯胺(polyimide)可以是在高分子層36中所使用的光敏材料。

請參照第3圖與第4圖，高分子層36受到圖案化。如第3圖所示，在上述高分子層36屬於光敏性高分子的實施例中，光罩37用於曝光高分子層36，光罩37包括透明的部份(transparent portions)與非透明的部份(opaque portions)，其中透明的部份允許光通過，而非透明的部份則會阻止光通過。接著顯影已曝光的高分子層36，並且移除不需要的部份。所得到的結構顯示於第4圖中。在高分子層36由非光敏性材料所形成的另一實施例中，一光阻(圖中未顯示)形成於高分子層36之上，接著使用例如光罩37圖案化此光阻。接著，高分子層36受到蝕刻，隨後移除此光阻。所得到的結構亦顯示於第4圖中。在圖案化之後，開口38形成於高分子層36之中，透過開口38可暴露出鋁墊30。

圖案化高分子層36之後，接著實施第二固化步驟，舉例而言，藉由熱固化(thermal curing)。在一示範性的固化步驟中，於固化步驟期間，晶圓100的溫度介於約180℃到360℃之間，且固化的持續時間介於約80分鐘到120分鐘之間。此固化步驟可執行於一包含烘箱(oven)、加熱板(hot plate)以及其組合的製程中。第二固化步驟產生完全固化的高分子層36並且實現高分子層36之化學性質的穩定性。

經過上述的製程步驟之後，殘餘物(residue)40(示意性地顯示在第4圖中)將殘留在暴露的表面之上，其中這些暴露的表面包括高分子層36的表面36A以及金屬墊30的頂部表面。殘餘物40可包括前述製程步驟所使用之有機材料的氧化物，其中這些製程步驟包括高分子層36的圖案化步驟。接著實施灰化(ashing)步驟以移除殘餘物40，其中灰化步驟是由箭頭 39表示。在一些實施例中，灰化步驟係在含氧環境(例如，腔體)中進行，在此含氧環境中的含氧氣體係當作製程氣體使用。含氧製程氣體(oxygen-containing process gas)可包括氧氣(O₂)、臭氧(O₃)或其組合。在上述灰化步驟中可施加或不施加一電場，如此一來電漿可以是定向性的(directional)或非定向性的(non-directional)。藉由從製程氣體產生的電漿進行灰化步驟。灰化步驟的持續時間若夠長，大致上能夠移除所有的殘留物40。在一些示範性的實施例中，進行灰化步驟的持續時間超過約25秒、超過約30秒、甚或超過約40秒。

在一些實施例中，實施第二固化步驟後，以及實施灰化步驟之前或之後，分子層36的頂部表面36A具有第一粗糙度(first roughness)小於約10nm。請參照第5圖，一處理(treatment)步驟實施於暴露的表面36A之上，藉以增加表面36A的粗糙度。處理步驟亦由箭頭41表示。在一些實施例中，在製程腔體中實施表面處理步驟，以濺射(sputter)高分子層36的表面36A。示範性的製程氣體包括氮氣(N2)、氬氣(argon)、鎵(gallium)、氙(xeon)及/或類似之氣體，從這些製程氣體產生用於表面處理步驟的電漿。可施加一電場，使電漿為定向性的，因此可以實現濺射的效果，將高分子層36的材料濺射而遠離高分子層36的表面，進而導致高分子層36的粗糙度增加。因此，表面處理步驟包括電漿處理步驟，其中電漿處理步驟施加於高分子層36之上具有濺射的效果。舉例而言，在處理步驟期間，晶圓100的溫度可為室溫(約21℃)，然而，晶圓100的溫度可以降低或提高。在表面處理步驟後，表面36A的粗糙度增加為第二粗糙度(second roughness)。第二粗糙度對第一粗糙度的比例的可大於約2、大於約4、大於6或大於10，此一比例取決於表面處理步驟的條件。在一些示範性的實施例中，第二粗糙度大於約20nm，並且可大於約35nm。

第6圖、第7圖及第8圖顯示保護後內連線(PPI)結構42(第8圖)的形成，其中保護後內連線(PPI)結構42為一重新分配線(redistribution line)。保護後內連線(PPI)結構42藉由位於高分子層36之中的開口38(第4圖)電性連接到鋁墊30。由於保護後內連線(PPI)結構42是在形成保護層32之後才形成的，所以稱為保護後內連線(PPI)結構。請參照第6圖，晶種層44毯覆式(blanket)地形成於高分子層36的表面36A與金屬墊30的頂部表面之上。舉例而言，晶種層44的形成方法可包括物理氣相沉積法(physical vapor deposition,PVD)。晶種層44可包括鈦層(titanium layer)44A以及銅晶種層(copper seed layer)44B位於鈦層44A之上。接著形成罩幕層(mask layer)46於晶種層44之上，隨後圖案化罩幕層46。罩幕層46可包括光阻或乾膜(dry film)。

接著，請參照第7圖，金屬材料(metallic material)48形成於罩幕層46的開口之中，其中金屬材料48可包括純銅(pure copper)、大致上純的銅(substantially pure copper)或銅合金(copper alloy)。金屬材料48的形成方法可包括電鍍。形成金屬材料48之後，移除罩幕層46，同時移除位於罩幕層46下方的部份晶種層44。所得到的結構顯示於第8圖中。在下文中，金屬材料48及晶種層44的其餘部份組合在一起簡稱為保護後內連線(PPI)結構42，其中保護後內連線(PPI)結構42包括一部份延伸進入到位於高分子層36中的開口內，以及一部份覆蓋於高分子層36之上。

第9圖及第10圖顯示高分子層50及凸塊下方金屬化(UBM)層52的形成及圖案化。請參照第9圖，在一些實施例中，保護後內連線(PPI)結構PPI 42的整體受到高分子層50所覆蓋。形成高分子層50的材料可選自與高分子層36相同之備選材料。舉例而言，高分子層50可包括聚亞醯胺或其他以高分子為基礎的材料，例如聚苯併噁唑(polybenzoxazole,PBO)、苯併環丁烯(benzocyclobutene,BCB)、環氧樹脂(epoxy)或其他類似之材料。可使用相同的材料，例如聚亞醯胺，形成高分子層36與高分子層50，或使用不同的材料形成高分子層36與高分子層50。在一些實施例中，利用旋轉塗佈法形成高分子層50，接著固化高分子層50。在一些實施例中，高分子層50形成之後並未於高分子層50的表面上實施表面處理步驟。高分子層50的頂部表面50A具有第三粗糙度，其中第三粗糙度小於約10nm。經過處理的表面36A之第二粗糙度對第三粗糙度之比例大於約2、大於約4、大於6或大於10。在一些示範性實施例中，第二粗糙度大於約20nm或大於約35nm。

接著，如第10圖所示，形成凸塊下方金屬化(UBM)層52。在一些實施例中，凸塊下方金屬化(UBM)層52包括阻障層(barrier layer)，以及晶種層(圖中未顯示)位於阻障層之上。凸塊下方金屬化(UBM)層52延伸進入位於高分子層50中的開口內，並且電性耦合到保護後內連線(PPI)結構42，亦有可能與保護後內連線(PPI)結構42產生物理接觸。阻障層可以是鈦(titanium)層、氮化鈦(titanium)層、鉭(tantalum)層、氮化鉭(tantalum)層或是由鈦合金(tantalum)或鉭合金(tantalum)所形成的層狀構造。晶種層的材料可包括銅或銅合金。在一些實施例中，利用物理氣相沉積法(PVD)或其他適合的方法形成凸塊下方金屬化(UBM)層52。

仍請參照第10圖，形成連接器(connector)54。在一些實施例中，連接器54為一金屬區域，其中連接器54可以是金屬球，例如設置於凸塊下方金屬化(UBM)層52之上的焊料球(solder ball)或銅球(copper ball)，連接器54亦可以是藉由電鍍(plating)形成於凸塊下方金屬化(UBM)層52之上的金屬柱狀結構(metal pillar)。在實施例中，連接器54包括焊料，可藉由電鍍步驟形成焊料，焊料的電鍍步驟與凸塊下方金屬化(UBM)層52的形成步驟可類似於保護後內連線(PPI)結構的形成步驟。當金屬區域包含焊料時，金屬區域接著可進行迴流製程(reflow process)，並且形成焊料球作為連接器54。在另一實施例中，連接器54包括一不可迴流(non-reflowable)的金屬柱狀結構，此金屬柱狀結構可能是一銅柱(copper pillar)。亦可形成額外的層狀結構於金屬柱狀結構上，例如鎳(nickel)層、焊料蓋(solder cap)、鈀(palladium)層，及其他類似之層狀結構。

在實施例中，藉由實施表面處理步驟，增加高分子層36的頂部表面之粗糙度。如此一來使高分子層36與保護後內連線(PPI)結構42之間的黏合力得以改善。實驗證明，在未經表面處理步驟的部份樣品晶圓中，在高分子層36與保護後內連線(PPI)結構42之間的界面處發生脫層(delamination)。脫層現象可能會發生在連接器54的迴流步驟後，這是因為連接器54的迴流是在一較高的溫度下實施，將導致高分子層36及保護後內連線(PPI)結構42的膨脹及收縮。為了加以比較，使用本實施例的方法製造相似的另一批樣品晶圓，其中包括實施表面處理步驟於高分子層36上，然而，並未觀察到脫層現象。

根據本發明所揭露之實施例，本發明提供一種方法，包括：形成一高分子層於一保護層之上，其中該保護層尚包括一部份位於一金屬墊之上。圖案化該高分子層，藉以形成一開口於該高分子層之中，其中該高分子層之暴露的表面具有一第一粗糙度。實施一表面處理步驟，藉以使該高分子層的粗糙度增加為第二粗糙度，其中該第二粗糙度大於該第一粗糙度。形成一金屬特徵結構(metallic feature)於該高分子層之暴露的表面上。

根據本發明之其他實施例，本發明提供一種方法，包括：形成一保護層於一金屬墊之上，圖案化該保護層，藉以暴露該金屬墊的一部份，形成一高分子層於該保護層及該金屬墊之上，以及圖案化該高分子層，藉以形成一開口於該高分子層之中。該金屬墊的一部份透過該開口顯露在外。實施一表面處理步驟於該高分子層之暴露的表面上，其中該表面處理步驟包括濺射(sputtering)。形成一保護後內連線(PPI)結構於該高分子層之暴露的表面上。

根據本發明之其他實施例，本發明提供一種元件，包括：一保護層位於一金屬墊之上，一高分子層位於該保護層之上，以及一保護後內連線(PPI)結構位於該高分子層之頂部表面之上，並且與該高分子層之頂部表面接觸。該保護後內連線(PPI)結構包括一第一部份位於該高分子層之上，以及一第二部份位於該高分子層之中。該高分子層與該保護後內連線(PPI)結構接觸的一表面具有一粗糙度大於約20nm。