TWI708331B - 半導體裝置及方法 - Google Patents

Abstract

本發明之實施例提供一種在囊封一通路及一半導體晶粒之一囊封劑上方包括一第一介電層之半導體裝置及方法。一重佈層在該第一介電層上方，且一第二介電層在該重佈層上方，且該第二介電層包括一低溫聚醯亞胺材料。

Description

半導體裝置及方法

本發明實施例係有關一半導體裝置及其製造方法，特別是有關一半導體封裝裝置及其製造方法。

歸因於各種電子組件(例如，電晶體、二極體、電阻器、電容器等)之整合密度之持續改良，半導體工業已經歷快速增長。對於大多數情況，整合密度之此改良來自最小特徵大小之重複縮減(例如，使半導體製程節點縮小朝向亞20nm節點)，此允許將更多組件整合至一給定面積中。由於近來對小型化、更高速度及更大頻寬以及更低功率消耗及延時之需求已增長，故需要更小的且更具創意的半導體晶粒封裝技術。

隨著半導體技術之進一步推進，堆疊式及接合式半導體裝置已出現作為一有效替代而進一步減小一半導體裝置之實體大小。在一堆疊式半導體裝置中，主動電路(諸如邏輯、記憶體、處理器電路及類似者)至少部分製造於各別基板上且接著實體且電接合在一起以便形成一功能裝置。此等接合製程利用複雜技術，且期望改良。

本發明實施例記載一種製造半導體裝置的方法，該方法包括：將一第一半導體晶粒放置成鄰近於一通路；運用一囊封劑囊封該第一半 導體晶粒及該通路；在該第一半導體晶粒及該通路上方形成一第一介電層；在該第一介電層上方形成一第一重佈層；及在該第一重佈層上方形成一第二介電層，其中該第二介電層包括一第一材料，該第一材料係低溫固化聚醯亞胺。

本發明之另一實施例記載一種製造半導體裝置的方法，該方法包括：將一第一介電材料施加於一通路、一第一半導體裝置及一囊封劑上方，其中該通路藉由該囊封劑與該第一半導體裝置橫向分離；及執行聚醯亞胺之一第一施加步驟，其中執行該第一施加步驟進一步包括一第一組之步驟，該第一組之步驟包括：將一第二介電材料施加於該第一介電材料上方，其中該第二介電材料包括聚醯亞胺樹脂、光活性化合物及溶劑；將該第二介電材料暴露於一圖案化光源；在暴露該第二介電材料之後使該第二介電材料顯影；及在顯影該第二介電材料之後固化該第二介電材料，其中該固化該第二介電材料之步驟係在小於230℃之一溫度下執行。

本發明之另一實施例記載一種製造半導體裝置，其包括：一囊封劑，其在一第一半導體晶粒與一通路之間延伸，其中該囊封劑、該第一半導體晶粒及該通路彼此齊平；一第一介電質，其位於該囊封劑上方；一第一重佈層，其位於該第一介電質上方，該第一重佈層包括一第一材料；及一第二介電質，其位於該第一重佈層上方，其中該第二介電質對該第一材料具有大於約680kg/cm²之一黏著性。

101:第一載體基板

103:黏著層

105:聚合物層

107:第一晶種層

109:光阻劑

111:通路

201:第一半導體裝置

203:第一基板

205:第一金屬層

207:第一接點墊

209:第一外部連接器

211:第一鈍化層

217:晶粒附接膜(DAF)

301:第二半導體裝置

303:第二基板

305:第二金屬層

307:第二接點墊

309:第二外部連接器

311:第二鈍化層

401:囊封劑

500:重佈結構

501:第一重佈鈍化層

502:虛線框

503:第一重佈通路

505:第一重佈層

507:第二重佈鈍化層

509:第二重佈層

511:第三重佈鈍化層

513:第三重佈層

515:第四重佈鈍化層

517:第三外部連接器

519:凸塊下金屬

521:表面裝置

700:第一封裝

701:第三基板

703:第三半導體裝置

705:第四半導體裝置

707:第三接點墊

709:第二囊封劑

711:第四外部連接件

715:貫穿基板通路

801:虛線框

803:密封環區

804:切割區

805:緩衝區

806:密封環

807:主動電路區

901:第一固化製程

903:第一升溫階段

905:第一固化階段

907:第一冷卻階段

909:第二固化製程

1001:尖峰階段

1002:第三固化製程

1003:第四固化製程

D₁:第一距離

D₂:第二距離

D₃:第三距離

D₄:第四距離

D₅:第五距離

D₆:第六距離

D₇:第七距離

D₈:第八距離

D₉:第九距離

D₁₀:第十距離

D₁₁:第十一距離

D₁₂:第十三距離

D₁₃:第十三距離

D_o1:第一偏移距離

D_o2:第二偏移距離

D_o3:第三偏移距離

D_o4:第四偏移距離

W₁:第一寬度

W₂:第二寬度

W_b:緩衝區寬度

W_sb:後退寬度

W_sr:密封環寬度

α_LC:下彎角

α_TCV:頂部彎角通路開口

在結合附圖閱讀時，從下文詳細描述最佳地理解本揭露之態樣。應注意，根據標準工業實踐，各個構件未按比例繪製。事實上，為了 清晰論述起見，可任意地增大或減小各個構件之尺寸。

圖1繪示根據一些實施例之通路之形成。

圖2繪示根據一些實施例之一第一半導體裝置。

圖3繪示根據一些實施例之第一半導體裝置及一第二半導體裝置之一放置。

圖4繪示根據一些實施例之通路、第一半導體裝置及第二半導體裝置之一囊封。

圖5A至圖5C繪示根據一些實施例之一重佈結構之形成。

圖6繪示根據一些實施例之通路之一暴露。

圖7A至圖7B繪示根據一些實施例之一封裝之一接合。

圖8A至圖8B繪示根據一些實施例之一開放式切割道。

圖9繪示根據一些實施例之一超低溫固化製程之一第一實施例。

圖10繪示根據一些實施例之一超低溫固化製程之一第二實施例。

圖11繪示根據一些實施例之使用一超低溫固化製程形成之材料之測試資料。

圖12繪示根據一些實施例之使用一超低溫固化製程之結構效果。

下文揭露提供用於實施本發明之不同特徵之諸多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅係實例且並非旨在限制。例如，在下文描述中，將一第一構件形成在一第二構件上方或上可包含其中將該第一構件及該第二構件形成為直接接觸之實施例，且亦可包含其中可在該第一構件與該第二構件之間形成額外構件使得該第一構件及該第二構件可不直接接觸之實施例。 另外，本揭露可在各個實例中重複元件符號及/或字母。此重複用於簡化及清晰之目的且自身不指示所論述之各項實施例及/或組態之間的一關係。

此外，為了方便描述，可在本文中使用空間相關術語(諸如「下面」、「下方」、「下」、「上方」、「上」及類似者)以描述如圖中所繪示之一個元件或構件與另一(些)元件或構件之關係。除圖中所描繪之定向以外，空間相關術語旨在涵蓋使用中或操作中裝置之不同定向。設備可以其他方式定向(旋轉90度或呈其他定向)，且據此可同樣解釋本文中所使用之空間相關描述符。

現參考圖1，其展示一第一載體基板101，該第一載體基板101上方具有一黏著層103、一聚合物層105及一第一晶種層107。第一載體基板101包括例如矽基材料(諸如玻璃或氧化矽)或其他材料(諸如氧化鋁)、任何此等材料之組合或類似者。第一載體基板101係平坦的以便容納半導體裝置(諸如一第一半導體裝置201及一第二半導體裝置301(圖1中未繪示但下文關於圖2至圖3繪示且論述))之一附接。

黏著層103放置於第一載體基板101上以便協助上覆結構(例如，聚合物層105)之黏著。在一實施例中，黏著層103可包括一紫外線膠，該紫外線膠在暴露於紫外光時失去其黏著性質。然而，亦可使用其他類型之黏著劑，諸如壓敏黏著劑、輻射可固化黏著劑、環氧樹脂、此等黏著劑之組合或類似者。黏著層103可以可容易在壓力下變形之一半液體或凝膠形式放置至第一載體基板101上。

一旦已附接第一半導體裝置201及第二半導體裝置301，便將聚合物層105放置於黏著層103上方且用來對例如第一半導體裝置201及第 二半導體裝置301提供保護。在一實施例中，聚合物層105可為一正性材料，諸如聚苯并

唑(PBO，諸如材料HD8820)，但亦可利用任何適合材料，諸如聚醯亞胺或聚醯亞胺衍生物。可使用例如一旋塗製程來將聚合物層105放置至介於約0.5μm與約10μm之間(諸如約5μm)的一厚度，但可使用任何適合方法及厚度。

第一晶種層107形成於聚合物層105上方。在一實施例中，第一晶種層107係協助在後續處理步驟期間形成一較厚層的一導電材料之一薄層。第一晶種層107可包括約1,000Å厚之一鈦層，然後係約5,000Å厚之一銅層。取決於所要材料，可使用諸如濺鍍、蒸鍍或PECVD製程之製程來產生第一晶種層107。第一晶種層107可形成為具有介於約0.3μm與約1μm之間(諸如約0.5μm)的一厚度。

圖1亦繪示第一晶種層107上方一光阻劑109之一放置及圖案化。在一實施例中，可使用例如一旋塗技術在第一晶種層107上放置光阻劑109至介於約50μm與約250μm之間(諸如約120μm)的一高度。一旦在適當位置中，接著便可藉由以下步驟圖案化光阻劑109：將光阻劑109暴露於一圖案化能量源(例如，一圖案化光源)以便引發一化學反應，藉此引發光阻劑109暴露於圖案化光源之該等部分之一物理變化。接著將一顯影劑施加於暴露光阻劑109以利用物理變化，且取決於所要圖案選擇性地移除光阻劑109之暴露部分或光阻劑109之未暴露部分。

在一實施例中，形成至光阻劑109中之圖案係通路111之一圖案。通路111經由位於隨後附接的裝置(諸如第一半導體裝置201及第二半導體裝置301)之不同側上之一放置而形成。然而，可利用用於通路111之圖案之任何適合配置，諸如經定位使得第一半導體裝置201及第二半 導體裝置放置於通路111之相對側上。

在一實施例中，在光阻劑109內形成通路111。在一實施例中，通路111包括一或多個導電材料，諸如銅、鎢、其他導電金屬或類似者，且可例如藉由電鍍、無電式電鍍或類似者形成。在一實施例中，使用一電鍍製程，其中將第一晶種層107及光阻劑109浸沒或沉浸於一電鍍溶液中。第一晶種層107表面電連接至一外部DC電源供應器之負側使得第一晶種層107在電鍍製程中用作陰極。一固態導電陽極(諸如銅陽極)亦沉浸於溶液中且附接至電源供應器之正側。來自陽極之原子溶解於溶液中，陰極(例如，第一晶種層107)從該溶液獲取溶解原子，藉此將第一晶種層107之暴露導電區域鍍覆於光阻劑109之開口內。

一旦已使用光阻劑109及第一晶種層107形成通路111，便可使用一適合移除製程移除光阻劑109(圖1中未繪示但下文圖3中可見)。在一實施例中，可使用一電漿灰化製程來移除光阻劑109，藉此可增大光阻劑109之溫度直至光阻劑109經歷一熱分解且可被移除。然而，可替代地利用任何其他適合製程，諸如一濕式剝離。光阻劑109之移除可暴露第一晶種層107之下伏部分。

一旦經暴露，便可執行對第一晶種層107之暴露部分之一移除(圖1中未繪示但下文圖3中可見)。在一實施例中，可藉由例如一濕式或乾式蝕刻製程移除第一晶種層107之暴露部分(例如，未被通路111覆蓋之該等部分)。例如，在一乾式蝕刻製程中，可使用通路111作為遮罩而引導反應物朝向第一晶種層107。在另一實施例中，可將蝕刻劑噴塗成或以其他方式放置成與第一晶種層107接觸以便移除第一晶種層107之暴露部分。在已蝕除第一晶種層107之暴露部分之後，聚合物層105之 一部分在通路111之間暴露。

圖2繪示將附接至通路111內之聚合物層105(圖2中未繪示但下文關於圖3繪示且描述)之一第一半導體裝置201。在一實施例中，第一半導體裝置201可包括一第一基板203、第一主動裝置(未個別地繪示)、第一金屬層205、第一接點墊207、一第一鈍化層211及第一外部連接器209。第一基板203可包括塊狀矽(摻雜或無摻雜)或一絕緣體上覆矽(SOI)基板之一主動層。通常，一SOI基板包括一半導體材料層，諸如矽、鍺、矽鍺、SOI、絕緣體上覆矽鍺(SGOI)或其等之組合。可使用之其他基板包含多層基板、梯度基板或混合定向基板。

第一主動裝置包括可用來產生第一半導體裝置201之設計之所要結構及功能需求的廣泛多種主動裝置及被動裝置，諸如電容器、電阻器、電感器及類似者。可使用任何適合方法而在第一基板203內或在第一基板203上別處形成第一主動裝置。

第一金屬層205形成於第一基板203及第一主動裝置上方且經設計以連接各種主動裝置以形成功能電路。在一實施例中，第一金屬層205係由介電材料及導電材料之交替層形成且可透過任何適合製程(諸如沈積、鑲嵌、雙鑲嵌等)形成。在一實施例中，可存在藉由至少一個層間介電層(ILD)與第一基板203分離之四個金屬層，但第一金屬層205之精確數目取決於第一半導體裝置201之設計。

第一接點墊207可形成於第一金屬層205上方且與第一金屬層205電接觸。第一接點墊207可包括鋁，但可替代地使用其他材料，諸如銅。可使用一沈積製程(諸如濺鍍)以形成一材料層(未展示)而形成第一接點墊207，且接著可透過一適合製程(諸如光微影遮罩及蝕刻)移除該材 料層之部分以形成第一接點墊207。然而，可利用任何其他適合製程來形成第一接點墊207。第一接點墊可形成為具有介於約0.5μm與約4μm之間(諸如約1.45μm)的一厚度。

第一鈍化層211可形成於第一基板203上第一金屬層205及第一接點墊207上方。第一鈍化層211可由一或多種適合介電材料(諸如聚苯并

唑(PBO)))製成，但可替代地利用任何適合材料，諸如聚醯亞胺或聚醯亞胺衍生物。可使用例如一旋塗製程將第一鈍化層211放置至介於約5μm與約25μm之間(諸如約7μm)的一厚度，但可替代地使用任何適合方法及厚度。

可形成第一外部連接器209以提供用於第一接點墊207與例如一第一重佈層505(圖2中未繪示但下文關於圖5B繪示且描述)之間的接觸之導電區。在一實施例中，第一外部連接器209可為導電柱且可藉由最初在第一鈍化層211上方形成一光阻劑(未展示)至介於約5μm至約20μm之間(諸如約10μm)的一厚度而形成。可圖案化該光阻劑以暴露第一鈍化層211之部分，導電柱將延伸貫穿第一鈍化層211。一旦經圖案化，接著便可使用光阻劑作為一遮罩以移除第一鈍化層211之所要部分，藉此暴露下伏第一接點墊207中將接觸第一外部連接器209之該等部分。

第一外部連接器209可形成於第一鈍化層211及光阻劑兩者之開口內。第一外部連接器209可由一導電材料(諸如銅)形成，但亦可使用其他導電材料，諸如鎳、金或金屬合金、此等材料之組合或類似者。另外，可使用一製程(諸如電鍍)形成第一外部連接器209，藉此一電流通過第一接點墊207中第一外部連接器209期望經形成所至之導電部分，且第一接點墊207沉浸於一溶液中。該溶液及該電流在開口內沈積例如 銅以便填充及/或過填充光阻劑及第一鈍化層211之開口，藉此形成第一外部連接器209。接著可使用例如一灰化製程、一化學機械拋光(CMP)製程、此等製程之組合或類似者移除第一鈍化層211之開口外部之過量導電材料及光阻劑。

然而，如一般技術者將認知，用來形成第一外部連接器209之上述製程僅係一此描述，且並非意在將實施例限於此確切製程。實情係，所述製程僅旨在闡釋性，此係因為可替代地利用用於形成第一外部連接器209之任何適合製程。所有適合製程完全旨在包含於本發明實施例之範疇內。

一晶粒附接膜(DAF)217可放置於第一基板203之一相對側上以便協助第一半導體裝置201至聚合物層105之附接。在一實施例中，晶粒附接膜217係環氧樹脂、酚樹脂、丙烯酸橡膠、二氧化矽填充劑或其等之一組合，且係使用一層壓技術施加。然而，可替代地利用任何其他適合替代材料及形成方法。

圖3繪示第一半導體裝置201至聚合物層105上之一放置以及第二半導體裝置301之一放置。在一實施例中，第二半導體裝置301可包括一第二基板303、第二主動裝置(未個別地繪示)、第二金屬層305、第二接點墊307、一第二鈍化層311及第二外部連接器309。在一實施例中，第二基板303、第二主動裝置、第二金屬層305、第二接點墊307、第二鈍化層311及第二外部連接器309可類似於第一基板203、第一主動裝置、第一金屬層205、第一接點墊207、第一鈍化層211及第一外部連接器209，但其等亦可不同。

在一實施例中，可使用例如一取放製程將第一半導體裝置201及 第二半導體裝置301放置至聚合物層105上。然而，亦可利用放置第一半導體裝置201及第二半導體裝置301之任何其他方法。

圖4繪示通路111、第一半導體裝置201及第二半導體裝置301之一囊封。該囊封可在一成型裝置(圖4中未繪示)中執行，該成型裝置可包括一頂部成型部分及可與該頂部成型部分分離之一底部成型部分。在將頂部成型部分降低至鄰近於底部成型部分時，可針對第一載體基板101、通路111、第一半導體裝置201及第二半導體裝置301形成一模穴。

在囊封製程期間，可將頂部成型部分放置成鄰近於底部成型部分，藉此將第一載體基板101、通路111、第一半導體裝置201及第二半導體裝置301圍封於模穴內。一旦經圍封，頂部成型部分及底部成型部分便可形成一氣密密封以便控制來自模穴之氣體之流入量及流出量。一旦經密封，便可將一囊封劑401放置於模穴內。囊封劑401可為模塑料樹脂，諸如聚醯亞胺、PPS、PEEK、PES、耐熱晶體樹脂、此等材料之組合或類似者。囊封劑401可在對準頂部成型部分及底部成型部分之前放置於模穴內，或者可透過一注射埠注射至模穴中。

一旦已將囊封劑401放置至模穴中使得囊封劑401囊封第一載體基板101、通路111、第一半導體裝置201及第二半導體裝置301，便可固化囊封劑401以便硬化囊封劑401以用於最佳保護。雖然確切固化製程至少部分取決於針對囊封劑401選取之特定材料，但在其中選取模塑料作為囊封劑401之一實施例中，固化可透過一製程(諸如將囊封劑401加熱至約100℃與約130℃之間(諸如約125℃)達約60秒至約3000秒(諸如約600秒))而發生。另外，引發劑及/或催化劑可包含於囊封劑401內以更佳地控制固化製程。

然而，如一般技術者將認知，上文所述之固化製程僅係一例示性製程且並非意在限制當前實施例。可替代地使用其他固化製程，諸如照射或甚至允許囊封劑401在室溫下硬化。可使用任何適合固化製程，且所有此等製程完全旨在包含於本文中所論述之實施例之範疇內。

圖4亦繪示薄化囊封劑401以便暴露通路111、第一半導體裝置201及第二半導體裝置301以用於進一步處理。該薄化可例如使用一機械研磨或化學機械拋光(CMP)製程來執行，藉此利用化學蝕刻劑及磨料以使囊封劑401、第一半導體裝置201及第二半導體裝置301起化學反應且磨掉囊封劑401、第一半導體裝置201及第二半導體裝置301，直至已暴露通路111、第一外部連接器209(在第一半導體裝置201上)及第二外部連接器309(在第二半導體裝置301上)。因而，第一半導體裝置201、第二半導體裝置301及通路111可具有亦與囊封劑401齊平之一平坦表面。

然而，雖然提出上文所述之CMP製程作為一項闡釋性實施例，但其並非旨在限制實施例。可替代地使用任何其他適合移除製程來薄化囊封劑401、第一半導體裝置201及第二半導體裝置301且暴露通路111。例如，可利用一系列化學蝕刻。可替代地利用此製程及任何其他適合製程來薄化囊封劑401、第一半導體裝置201及第二半導體裝置301，且所有此等製程完全旨在包含於實施例之範疇內。

圖5A至圖5B繪示囊封劑401以及現暴露之第一半導體裝置201、第二半導體裝置及通路111上方一重佈結構500之形成，其中圖5B繪示圖5A中之虛線框502之一特寫圖。在一實施例中，可藉由最初在囊封劑401上方形成一第一重佈鈍化層501而形成重佈結構500。在一實施例中，第一重佈鈍化層501可為聚苯并

唑(PBO)，但可替代地利用任何 適合材料，諸如聚醯亞胺或聚醯亞胺衍生物。可使用例如一旋塗製程將第一重佈鈍化層501放置至介於約5μm與約17μm之間(諸如約7μm)的一厚度，但可替代地使用任何適合方法及厚度。

一旦已形成第一重佈鈍化層501，便可形成貫穿第一重佈鈍化層501之第一重佈通路503使之電連接至第一半導體裝置201、第二半導體裝置301及通路111。在一實施例中，可藉由使用例如鑲嵌製程形成第一重佈通路503，藉此最初使用例如一光微影遮罩及蝕刻製程圖案化第一重佈鈍化層501以形成開口，或若第一重佈鈍化層501之材料係光敏的則使第一重佈鈍化層501之材料暴露並顯影。一旦經圖案化，便用一導電材料(諸如銅)填充開口，且使用例如一平坦化製程(諸如化學機械拋光)移除任何過量材料。然而，可利用任何適合製程或材料。

在已形成第一重佈通路503之後，一第一重佈層505形成於第一重佈通路503上方且與第一重佈通路503電連接。在一實施例中，可藉由最初透過一適合形成製程(諸如CVD或濺鍍)形成鈦銅合金之一晶種層(未展示)而形成第一重佈層505。接著可形成一光阻劑(亦未展示)以覆蓋該晶種層，且接著可圖案化該光阻劑以暴露該晶種層中的部分，而的該等部分係定位於第一重佈層505期望定位之處。

一旦已形成並圖案化光阻劑，便可透過一沈積製程(諸如鍍覆)在晶種層上形成一導電材料，諸如銅。該導電材料可形成為具有介於約1μm與約10μm之間(諸如5μm)的一厚度。然而，雖然所論述之材料及方法適於形成該導電材料，但此等材料僅係例示性的。可替代地使用任何其他適合材料(諸如AlCu或Au)及任何其他適合形成製程(諸如CVD或PVD)來形成第一重佈層505。

一旦已形成導電材料，便可透過一適合移除製程(諸如化學剝離及/或灰化)移除光阻劑。另外，在移除光阻劑之後，可透過例如使用導電材料作為一遮罩之一適合蝕刻製程移除晶種層中由光阻劑覆蓋之該等部分。

視情況，若需要，在已形成第一重佈層505之後，可執行對第一重佈層505之一表面處理以便幫助保護第一重佈層505。在一實施例中，表面處理可為一清除殘渣處理，諸如一電漿處理，其中將第一重佈層505之表面暴露於例如氬氣、氮氣、氧氣或一混合Ar/N₂/O₂周圍環境之一電漿以便改良第一重佈層505與上覆層(例如，第二重佈鈍化層507)之間的介面黏著。然而，可利用任何適合表面處理。

在已形成第一重佈層505之後，可形成一第二重佈鈍化層507以幫助隔離第一重佈層505。在一實施例中，第二重佈鈍化層507可為不同於第一重佈鈍化層501之一材料，且可為對下伏層(例如，第一重佈層505及第一重佈鈍化層501)具有較高黏著性的一介電材料，諸如低溫固化聚醯亞胺、與用於第一重佈鈍化層501之正性PBO相比具有一較低欠顯影風險的一負性材料。

在其中低溫固化聚醯亞胺用於組合物之一項特定實施例中，可藉由最初產生一低溫固化聚醯亞胺組合物而形成低溫固化聚醯亞胺，該低溫固化聚醯亞胺組合物可包括低溫固化聚醯亞胺樹脂以及放置至低溫固化聚醯亞胺溶劑中之光活性組分(Photoactive compound,PAC)。在一實施例中，低溫固化聚醯亞胺樹脂可包括由以下化學式之單體組成之聚合物：

另外，雖然低溫固化聚醯亞胺樹脂可為如上文所述之實施例之一者，但低溫固化聚醯亞胺樹脂並非旨在僅限於本文中所述之特定實例。實情係，可替代地利用任何適合低溫固化聚醯亞胺樹脂，且所有此等光敏聚醯亞胺樹脂完全旨在包含於實施例之範疇內。

PAC可為光活性組分，諸如光酸產生劑、光鹼產生劑、自由基產生劑或類似者，且PAC可為正作用的或負作用的。在其中PAC係光酸產生劑之一實施例中，PAC可包括鹵代三嗪、鎓鹽、重氮鹽、芳族重氮鹽、鏻鹽、鋶鹽、錪鹽、醯亞胺磺酸鹽、肟磺酸鹽、二碸、o-硝基苄基磺酸酯、磺酸酯、鹵代磺醯基氧二甲醯亞胺、重氮二碸、α-氰基羥基胺-磺酸酯、醯亞胺磺酸酯、酮基重氮碸、磺醯基重氮酯、1,2-二(芳基磺醯基)肼、硝基苄酯及s-三嗪衍生物、此等物質之適合組合及類似者。

可使用之光酸產生劑之特定實例包含α-(三氟甲基磺醯基氧)-二環[2.2.1]庚-5-烯-2,3-二甲酸-醯亞胺(MDT)、N-羥基-萘二甲醯亞胺(DDSN)、甲苯磺酸安息香酯、第三-丁基苯基-α-(對-甲苯磺醯基氧基)-乙酸酯及第三-α-(對-甲苯磺醯基氧基)-乙酸丁酯、六氟銻酸及二芳基碘鎓六氟銻酸酯、六氟砷酸酯、三氟甲磺酸酯、氟辛烷磺酸錪、N-樟腦磺醯基氧基萘二甲醯亞胺、N-五氟苯基磺醯基氧基萘二甲醯亞胺、離子磺酸錪，諸如二芳基(烷基或芳基)磺酸錪及雙-(二-第三-丁基苯基) 莰基磺酸錪、全氟烷基磺酸酯，諸如全氟戊烷磺酸酯、全氟辛烷磺酸酯、全氟甲烷磺酸酯、芳基(例如，苯基或苄基)三氟甲磺酸酯，諸如三氟甲磺酸三苯基鋶或雙-(第三-丁基苯基)三氟甲磺酸錪；焦棓酚衍生物(例如，焦棓酚之三甲磺酸酯)、羥基醯亞胺之三氟甲烷磺酸酯、α,α'-雙-磺醯基-重氮甲烷、硝基取代苄醇之磺酸酯、萘醌-4-二嗪農、烷基二碸及類似者。

在其中PAC係自由基產生劑之一實施例中，PAC可包括n-苯基甘氨酸、芳族酮，諸如苯甲酮、N,N'-四甲基-4,4'-二胺基苯甲酮、N,N'-四乙基-4,4'-二胺基苯甲酮、4-甲氧基-4'-二甲基胺基苯并-醯苯、3,3'-二甲基-4-甲氧基苯甲酮、p,p'-雙(二甲基胺基)苯并-醯苯、p,p'-雙(二乙基胺基)-苯甲酮、蒽醌、2-乙基蒽醌、萘醌及菲醌、安息香，諸如安息香、安息香甲醚、安息香乙醚、安息香異丙醚、安息香-n-丁醚、安息香-苯醚、甲基安息香及乙基安息香、苄基衍生物，諸如二苄基、苄基二苯基二硫化物及苄基二甲基縮酮、吖啶衍生物，諸如9-苯基吖啶及1,7-雙(9-吖啶基)庚烷、噻噸酮，諸如2-氯噻噸酮、2-甲基噻噸酮、2,4-二乙基噻噸酮、2,4-二甲基噻噸酮及2-異丙基噻噸酮、苯乙酮，諸如1,1-二氯苯乙酮、對-第三-丁基二氯-苯乙酮、2,2-二乙氧基苯乙酮、2,2-二甲氧基-2-苯基苯乙酮及2,2-二氯-4-苯氧基苯乙酮、2,4,5-三芳基咪唑二聚物，諸如2-(鄰-氯苯基)-4,5-二苯基咪唑二聚物、2-(鄰-氯苯基)-4,5-二-(間-甲氧苯基咪唑二聚物)、2-(鄰-氟苯基)-4,5-二苯基咪唑二聚物、2-(鄰-甲氧苯基)-4,5-二苯基咪唑二聚物、2-(對-甲氧苯基)-4,5-二苯基咪唑二聚物、2,4-二(對-甲氧苯基)-5-苯基咪唑二聚物、2-(2,4-二甲氧苯基)-4,5-二苯基咪唑二聚物及2-(對-甲基巰苯基)-4,5-二苯基咪唑二 聚物、此等物質之適合組合或類似者。

在其中PAC係光鹼產生劑之一實施例中，PAC可包括四級銨二硫代胺基甲酸酯、α胺基酮、含諸如二苯并苯酮肟己基二尿烷之分子之肟-胺基甲酸酯、四有機基硼酸銨鹽及N-(2-硝基苄氧基羰基)環胺、此等物質之適合組合或類似者。然而，如一般技術者將認知，本文中所列之化學化合物僅旨在作為PAC之闡釋性實例且並非旨在將實施例僅限於具體所述之該等PAC。實情係，可替代地利用任何適合PAC，且所有此等PAC完全旨在包含於本發明實施例之範疇內。

在一實施例中，低溫固化聚醯亞胺溶劑可為有機溶劑，且可包括任何適合溶劑，諸如酮、醇、多元醇、醚、乙二醇醚、環醚、芳族烴、酯、丙酸酯、乳酸鹽、乳酸酯、烷二醇單烷醚、乳酸烷酯、烷氧基丙酸烷酯、環內酯、含環之單酮化合物、伸烷基碳酸酯、烷氧基乙酸烷酯、丙酮酸烷酯、乙二醇乙酸烷醚、二甘醇、丙二醇乙酸烷醚、烷二醇烷醚酯、烷二醇單烷酯或類似者。

可用作用於低溫固化聚醯亞胺組合物之低溫固化聚醯亞胺溶劑的材料之特定實例包含丙酮、甲醇、乙醇、甲苯、二甲苯、4-羥基-4-甲基-2-戊酮、四氫呋喃、甲基乙基酮、環己酮、甲基異戊酮、2-庚酮、乙二醇、乙二醇單乙酸酯、乙二醇二甲醚、乙二醇甲基乙醚、乙二醇單乙醚、甲基乙酸賽珞蘇、乙基乙酸賽珞蘇、二乙二醇、二乙二醇單乙酸酯、二乙二醇單甲醚、二乙二醇二乙醚、二乙二醇二甲醚、二乙二醇乙基甲醚、二乙二醇單乙醚、二乙二醇單丁醚、乙基2-羥基丙酸酯、甲基2-羥基-2-甲基丙酸酯、乙基2-羥基-2-甲基丙酸酯、乙基乙氧基乙酸酯、乙基羥基乙酸酯、甲基2-羥基-2-甲基丁酸酯、甲基3-甲氧 基丙酸酯、乙基3-甲氧基丙酸酯、甲基3-乙氧基丙酸酯、乙基3-乙氧基丙酸酯、乙酸乙酯、乙酸丁酯、乳酸甲酯及乳酸乙酯、丙二醇、丙二醇單乙酸酯、丙二醇乙酸單乙醚、丙二醇乙酸單甲醚、丙二醇乙酸單丙甲醚、丙二醇乙酸單丁醚、丙二醇乙酸單丁醚、丙二醇丙酸單甲醚、丙二醇丙酸單乙醚、丙二醇乙酸甲醚、丙二醇乙酸乙醚、乙二醇乙酸單甲醚、乙二醇乙酸單乙醚、丙二醇單甲醚、丙二醇單乙醚、丙二醇單丙醚、丙二醇單丁醚、乙二醇單甲醚、乙二醇單乙醚、乳酸丙酯及乳酸丁酯、乙基3-乙氧基丙酸酯、甲基3-甲氧基丙酸酯、甲基3-乙氧基丙酸酯及乙基3-甲氧基丙酸酯、β-丙內酯、β-丁內酯、γ-丁內酯、α-甲基-γ-丁內酯、β-甲基-γ-丁內酯、γ-戊內酯、γ-己內酯、γ-辛內酯、α-羥基-γ-丁內酯、2-丁酮、3-甲基丁酮、頻哪酮、2-戊酮、3-戊酮、4-甲基-2-戊酮、2-甲基-3-戊酮、4,4-二甲基-2-戊酮、2,4-二甲基-3-戊酮、2,2,4,4-四甲基-3-戊酮、2-己酮、3-己酮、5-甲基-3-己酮、2-庚酮、3-庚酮、4-庚酮、2-甲基-3-庚酮、5-甲基-3-庚酮、2,6-二甲基-4-庚酮、2-辛酮、3-辛酮、2-壬酮、3-壬酮、5-壬酮、2-癸酮、3-癸酮、4-癸酮、5-己烯-2-酮、3-戊烯-2-酮、環戊酮、2-甲基環戊酮、3-甲基環戊酮、2,2-二甲基環戊酮、2,4,4-三甲基環戊酮、環己酮、3-甲基環己酮、4-甲基環己酮、4-乙基環己酮、2,2-二甲基環己酮、2,6-二甲基環己酮、2,2,6-三甲基環己酮、環庚酮、2-甲基環庚酮、3-甲基環庚酮、碳酸丙烯酯、碳酸伸乙烯酯、碳酸乙烯酯及碳酸丁烯酯、乙酸-2-甲氧基乙酯、乙酸-2-乙氧基乙酯、乙酸-2-(2-乙氧基乙氧基)乙酯、乙酸-3-甲氧基-3-甲基丁酯、乙酸-1-甲氧基-2-丙酯、二丙二醇、單甲醚、單乙醚、單丙醚、單丁醚、單苯醚、二丙二醇單乙酸酯、二氧雜環己烷、乳酸乙酯、 乙酸甲酯、乙酸乙酯、乙酸丁酯、丙酮酸甲酯、丙酮酸乙酯、丙酮酸丙酯、甲基甲氧基丙酸酯、乙基乙氧基丙酸酯、n-甲基吡咯啶酮(NMP)、2-甲氧基乙醚(二乙二醇二甲醚)、乙二醇單-乙醚、丙二醇單甲醚；丙酸甲酯、丙酸乙酯及乙基乙氧基丙酸酯、甲基乙酮、環己酮、2-庚酮、二氧化碳、環戊酮、環己酮、乙基3-乙氧基丙酸酯、丙二醇乙酸甲醚(PGMEA)、亞甲基賽珞蘇、乙酸丁酯及2-乙氧基乙醇、N-甲基甲醯胺、N,N-二甲基甲醯胺、N-甲基甲醯胺、N-甲基乙醯胺、N,N-二甲基乙醯胺、N-甲基吡咯啶酮、二甲基亞碸、苄基乙醚、二己醚、丙酮基丙酮、異佛爾酮、己酸、辛酸、1-辛醇、1-壬醇、苄醇、乙酸苄酯、苯甲酸乙酯、二乙基草酸酯、二乙基馬來酸酯、γ-丁內酯、碳酸伸乙酯、碳酸丙烯酯、苯基乙酸賽珞蘇或類似者。

在一實施例中，將低溫固化聚醯亞胺樹脂及PAC以及任何所要添加劑或其他試劑添加至低溫固化聚醯亞胺溶劑以用於施加。例如，低溫固化聚醯亞胺樹脂可具有介於約5%與約50%之間(諸如約25%)的一濃度，而PAC可具有介於約0.1%與約20%之間(諸如約5%)的一濃度。一旦經添加，接著便混合混合物以便達成遍及低溫固化聚醯亞胺組合物之一均勻組合物，以便確保由非均勻混合或非恆定組合物引起之缺陷不存在。一旦混合在一起，低溫固化聚醯亞胺組合物便可在其使用之前被儲存或者立即使用。

一旦準備就緒，便可藉由最初將低溫固化聚醯亞胺組合物施加至第一重佈層505及第一重佈鈍化層501上而利用第二重佈鈍化層507。第二重佈鈍化層507可施加於第一重佈層505使得第二重佈鈍化層507塗覆第一重佈層505之一上暴露表面，且可使用一製程(諸如一旋塗製 程、一浸塗方法、一氣刀刮塗方法、一簾幕式塗覆方法、一環棒式塗覆方法、一凹版塗覆方法、一層壓方法、一擠壓塗覆方法、此等製程之組合或類似者)而施加。第二重佈鈍化層507可放置至介於約7μm至約35μm之間的一厚度。

一旦經施加，便可烘烤第二重佈鈍化層507以便在暴露之前固化並乾燥第二重佈鈍化層507(下文進一步描述)。第二重佈鈍化層507之固化及乾燥移除溶劑組分而留下樹脂、PAC及任何其他所選取添加劑。在一實施例中，預烘烤可在適於使溶劑蒸發之一溫度(諸如介於約40℃與150℃之間，諸如約150℃)下執行，但精確溫度取決於針對第二重佈鈍化層507選取之材料。執行預烘烤達足以固化並乾燥第二重佈鈍化層507之一時間，諸如約10秒至5分鐘之間，諸如約270秒。

一旦經固化並乾燥，便可圖案化第二重佈鈍化層507以便形成至第一重佈層505之開口。在一實施例中，可藉由將第二重佈鈍化層507放置至一成像裝置(圖5A至圖5B中未單獨繪示)中以用於暴露而起始圖案化。成像裝置可包括一支撐板、一能量源及該支撐板與該能量源之間的一圖案化遮罩。

在一實施例中，能量源將能量(諸如光)供應至第二重佈鈍化層507以便引發PAC之一反應，PAC繼而與第二重佈鈍化層聚合物樹脂起化學反應以化學地更改第二重佈鈍化層507中能量所撞擊之該等部分。在一實施例中，能量可為電磁輻射，諸如g射線(具有約436nm之一波長)、i射線(具有約365nm之一波長)、紫外輻射、遠紫外輻射、x射線、電子束或類似者。能量源可為一電磁輻射源且可為KrF準分子雷射光(具有248nm之一波長)、ArF準分子雷射光(具有193nm之一波長)、F₂準分子 雷射光(具有157nm之一波長)或類似者，但亦可利用任何其他適合能量源，諸如汞汽燈、氙氣燈、碳弧燈或類似者。

圖案化遮罩位於能量源與第二重佈鈍化層507之間以便在能量實際上撞擊於第二重佈鈍化層507上之前阻擋部分能量形成一圖案化能量。在一實施例中，圖案化遮罩可包括一系列層(例如，基板、吸收層、抗反射塗層、防護層等)以反射、吸收或以其他方式阻擋部分能量到達第二重佈鈍化層507中不期望被照明之部分。可藉由以所要照明形狀形成貫穿圖案化遮罩之開口而以圖案化遮罩形成所要圖案。

在一實施例中，第二重佈鈍化層507放置於支撐板上。一旦圖案已與第二重佈鈍化層507對準，能量源便產生所要能量(例如，光)，該所要能量貫穿圖案化遮罩繼續行進至第二重佈鈍化層507。撞擊於第二重佈鈍化層507之部分上之圖案化能量引發第二重佈鈍化層507內PAC之一反應。PAC對圖案化能量之吸收之化學反應產物(例如，酸/鹼/自由基)接著與第二重佈鈍化層聚合物樹脂起化學反應，而化學地更改第二重佈鈍化層507中貫穿圖案化遮罩照明之該等部分。

在已暴露第二重佈鈍化層507之後，可使用一第一暴露後烘烤(Post-exposure bake,PEB)以便協助在暴露期間從PAC上能量之撞擊產生的酸/鹼/自由基之產生、分散及反應。此等協助有助於產生或增強在由能量撞擊之區與未由能量撞擊之區之間產生化學差異及不同極性的化學反應。此等化學差異亦引起由能量撞擊之區與未由能量撞擊之區之間的溶解度之差異。在一實施例中，第二重佈鈍化層507之溫度可增大至約70℃與約150℃之間達介於約40秒與約120秒之間(諸如約2分鐘)的一時期。在一特定實施例中，顯影後烘烤可在140℃、150℃、 130℃、110℃、90℃及70℃之溫度下執行(在各溫度下執行達約2分鐘)。

一旦已暴露並烘烤第二重佈鈍化層507，便可使用一顯影劑使第二重佈鈍化層507顯影。在其中第二重佈鈍化層507係低溫固化聚醯亞胺之一實施例中，第一顯影劑可為一有機溶劑，或可利用臨界流體來移除第二重佈鈍化層507中未暴露於能量之該等部分且因而保持其等之原始溶解度。可利用之材料之特定實例包含烴溶劑、醇溶劑、醚溶劑、酯溶劑、臨界流體、此等材料之組合或類似者。可用於負性溶劑之材料之特定實例包含環戊酮(A515)、己烷、庚烷、辛烷、甲苯、二甲苯、二氯甲烷、三氯甲烷、四氯化碳、三氯乙烯、甲醇、乙醇、丙醇、丁醇、臨界二氧化碳、二乙醚、二丙醚、二丁醚、乙基乙烯醚、二氧雜環己烷、環氧丙烷、四氫呋喃、賽珞蘇、甲基賽珞蘇、丁基賽珞蘇、甲基卡必醇、二乙二醇單乙醚、丙酮、甲基乙基酮、甲基異丁基酮、異佛爾酮、環己酮、乙酸甲酯、乙酸乙酯、乙酸丙酯、乙酸丁酯、吡啶、甲醯胺、N,N-二甲基甲醯胺或類似者。

可使用例如一旋塗製程將第一顯影劑施加於第二重佈鈍化層507。在此製程中，從第二重佈鈍化層507上方同時旋轉第二重佈鈍化層507而將第一顯影劑施加於第二重佈鈍化層507。在一實施例中，第一顯影劑可在介於約10℃與約80℃之間(諸如約50℃)的一溫度下，且顯影可持續約1分鐘至約60分鐘之間，諸如約30分鐘。在其中低溫固化聚醯亞胺用於第二重佈鈍化層507之一實施例中，低溫固化聚醯亞胺之材料在暴露區與未暴露區之間具有大於6之溶解率(而PRO可具有約3.5之溶解率)。

然而，雖然本文中所述之旋塗方法係一種用於在暴露之後使第二 重佈鈍化層507顯影之適合方法，但其旨在闡釋性且並非旨在限制實施例。實情係，可替代地使用用於顯影之任何適合方法，包含浸漬製程、浸置製程、噴塗製程、此等方法之組合或類似者。所有此等顯影製程完全旨在包含於實施例之範疇內。

一旦已使第二重佈鈍化層507顯影，便可沖洗第二重佈鈍化層507。在一實施例中，可用一沖洗液體(諸如丙二醇單甲醚乙酸酯(C260))沖洗第二重佈鈍化層507，但可使用任何適合沖洗溶液，諸如水。

在顯影之後，可利用一顯影後烘烤製程以便在顯影製程之後幫助聚合並穩定第二重佈鈍化層507。在一實施例中，顯影後烘烤製程可在介於約80℃與約200℃之間(諸如約140℃)的一溫度下執行達介於約60秒與約300秒之間(諸如約2分鐘)的一時間。

在顯影後烘烤及RDL表面處理之後，可固化第二重佈鈍化層507。在其中第二重佈鈍化層507包括低溫固化聚醯亞胺之一實施例中，固化製程可在小於約230℃之一溫度(諸如介於約200℃與230℃之間的一溫度，諸如約220℃)下執行達介於約1小時與約2小時之間的一時間。在特定實施例中，固化製程可在約230℃之一溫度下執行達約1小時，在約220℃之一溫度下執行達約1小時之一時間，或在約200℃之一溫度下執行達約2小時之一時間。然而，可利用任何適合溫度及時間。

藉由從一材料(諸如低溫固化聚醯亞胺)形成第二重佈鈍化層507，可獲得對下伏層(例如，第一重佈鈍化層501及第一重佈層505)具有一增大的黏著性之一材料。例如，藉由針對第二重佈鈍化層507使用低溫固化聚醯亞胺，第二重佈鈍化層507可對第一重佈鈍化層501(例如，PBO)具有約582kg/cm²之一黏著性。另外，甚至在無一暴露後烘 烤製程之情況下，第二重佈鈍化層507之材料仍將對第一重佈層505之材料具有約680kg/cm²之一增大的黏著性。對第一重佈層505之材料及第二重佈鈍化層507之材料兩者之此增大的黏著性導致在後續處理及使用期間，第二重佈鈍化層507與第一重佈鈍化層501之間的脫層縮減或甚至消除。

另外，藉由針對第二重佈鈍化層507使用諸如低溫固化聚醯亞胺之一材料，可達成對形成於此等結構內之開口之改良。例如，在形成於第二重佈鈍化層507內之開口中，開口可具有介於約60°與約70°之間(諸如約65°)的一通路角α₁(與介於約35°與約40°之間的PBO通路角相比)，且形成於低溫固化聚醯亞胺內之開口內之彎角係尖銳的而具有小於0.5μm之一通路底部基腳，而使用諸如PBO之一材料將引起開口具有不理想彎角圓化及通路底部圓化。

在已圖案化第二重佈鈍化層507之後，一第二重佈層509可經形成延伸貫穿形成於第二重佈鈍化層507內之開口且與第一重佈層505電連接。在一實施例中，可使用類似於第一重佈層505之材料及製程形成第二重佈層509。例如，可施加一晶種層且藉由一圖案化光阻劑覆蓋該晶種層，可將一導電材料(諸如銅)施加至該晶種層上，可移除該圖案化光阻劑，且可使用該導電材料作為一遮罩而蝕刻該晶種層。然而，可使用任何適合材料或製程。

在已形成第二重佈層509之後，將一第三重佈鈍化層511施加於第二重佈層509上方以便幫助隔離且保護第二重佈層509。在一實施例中，第三重佈鈍化層511可由類似於第二重佈鈍化層507之材料且以類似於第二重佈鈍化層507之一方式形成。例如，第三重佈鈍化層511可 由已如上文關於第二重佈鈍化層507所述般施加並圖案化之低溫固化聚醯亞胺形成。然而，可利用任何適合材料或製程。

在已圖案化第三重佈鈍化層511之後，一第三重佈層513可經形成延伸貫穿形成於第三重佈鈍化層511內之開口且與第二重佈層509電連接。在一實施例中，可使用類似於第一重佈層505之材料及製程形成第三重佈層513。例如，可施加一晶種層且藉由一圖案化光阻劑覆蓋該晶種層，可將一導電材料(諸如銅)施加至該晶種層上，可移除該圖案化光阻劑，且可使用該導電材料作為一遮罩而蝕刻該晶種層。然而，可使用任何適合材料或製程。

在已形成第三重佈層513之後，一第四重佈鈍化層515可形成於三重佈層513上方以便幫助隔離且保護三重佈層513。在一實施例中，第四重佈鈍化層515可由類似於第二重佈鈍化層507之材料且以類似於第二重佈鈍化層507之一方式形成。例如，第四重佈鈍化層515可由已如上文關於第二重佈鈍化層507所述般施加並圖案化之低溫固化聚醯亞胺形成。然而，可利用任何適合材料或製程。

藉由利用包含諸如PBO之一材料及諸如低溫固化聚醯亞胺之一材料兩者的一混合結構，可獲得各材料之優點同時最小化材料之缺點。例如，在可用PBO(具有1.5之一AR)及低溫固化聚醯亞胺(具有1.1之一AR)獲得溶液之一實施例中，當形成諸如PBO之材料使得PBO下方不存在重佈層時，結構之圖案化可達成小於6μm之一臨界尺寸。另外，藉由在PBO上方使用低溫固化聚醯亞胺，可達成低溫固化聚醯亞胺與下伏重佈層之間的一更大黏著性，且可改良結構之總體可靠性以便幫助結構通過品質測試，諸如TCB-1050x、uHAST-192hrs及HTS-1000hrs可 靠性測試。特定言之，在一些測試(諸如uHAST測試)期間，PBO之結構可分解且導致可靠性問題，而低溫固化聚醯亞胺之結構不分解。例如，圖5C繪示在uHAST測試之後取得之測試資料，其繪示在可靠性測試之後低溫固化聚醯亞胺之結構不改變。

特定言之，如本文中所述之低溫固化聚醯亞胺與下伏層(包括例如PBO及銅)具有約759kg/cm²之一黏著性，而PBO具有約643kg/cm²之一黏著性。另外，低溫固化聚醯亞胺具有約1.5μm之一低膜顯影膜損耗(而PBO具有大於4μm(諸如約4.5μm)之一高膜損耗)且(在固化之後及在顯影之後)具有約30%之一膜收縮率(與約18%之PBO膜收縮率相比)。

返回至圖5A至圖5B，此等圖進一步繪示形成凸塊下金屬519及第三外部連接器517以與第三重佈層513電連接。在一實施例中，凸塊下金屬519可各自包括三個導電材料層，諸如一鈦層、一銅層及一鎳層。然而，一般技術者將認知，存在適於形成凸塊下金屬519之諸多適合材料及層配置，諸如鉻/鉻銅合金/銅/金之一配置、鈦/鈦鎢/銅之一配置或銅/鎳/金之一配置。可用於凸塊下金屬519之任何適合材料或材料層完全旨在包含於實施例之範疇內。

在一實施例中，藉由在第三重佈層513上方且沿貫穿第四重佈鈍化層515之開口之內部形成各層而產生凸塊下金屬519。各層之形成可使用一鍍覆製程(諸如電化學電鍍)來執行，但可取決於所要材料而使用其他形成製程，諸如濺鍍、蒸鍍或PECVD製程。凸塊下金屬519可形成為具有介於約0.7μm與約10μm之間(諸如約5μm)的一厚度。

在一實施例中，第三外部連接器517可放置於凸塊下金屬519上且可為包括一共晶材料(諸如銲料)之一球柵陣列(BGA)，但可替代地使用 任何適合材料。在其中第三外部連接器517係焊球之一實施例中，第三外部連接器517可使用一植球方法(諸如一直接植球製程)形成。或者，焊球可藉由以下步驟形成：最初透過任何適合方法(諸如蒸鍍、電鍍、印刷、銲料轉移)形成一錫層；及接著執行一回銲以便將材料塑形為所要凸塊形狀。一旦已形成第三外部連接器517，便可執行一測試以確保結構適於進一步處理。

另外，亦可將一表面裝置521放置成透過凸塊下金屬519與第三重佈層513接觸。可使用表面裝置521來提供額外功能性或對第一半導體裝置201、第二半導體裝置301或整個封裝之程式化。在一實施例中，表面裝置521可為一表面安裝裝置(SMD)或一整合式被動裝置(IPD)，其包括期望連接至第一半導體裝置201或第二半導體裝置301或封裝之其他部件且結合第一半導體裝置201或第二半導體裝置301或封裝之其他部件利用的被動裝置，諸如電阻器、電感器、電容器、跨接線、此等裝置之組合或類似者。

表面裝置521可例如藉由以下步驟連接至凸塊下金屬519：將表面裝置521之連接器(諸如焊球)(圖5A至圖5B中未單獨繪示)循序地浸漬至助焊劑中；及接著使用一取放工具以便使表面裝置521之連接器與凸塊下金屬519之個別者實體對準。在其中表面裝置521使用諸如焊球之連接器之一實施例中，一旦已放置表面裝置521，便可執行一回銲製程以便使表面裝置521與下伏凸塊下金屬519實體接合且可執行一助焊劑清洗。然而，可利用任何其他適合連接器或連接製程，諸如金屬對金屬接合或類似者。

圖6繪示第一載體基板101從第一半導體裝置201及第二半導體裝 置301之剝離。在一實施例中，可將第三外部連接器517及因此包含第一半導體裝置201及第二半導體裝置301之結構附接至一環結構(圖6中未單獨繪示)。環結構可為旨在於剝離製程期間及之後對該結構提供支撐及穩定性之一金屬環。在一實施例中，使用例如一紫外線膠帶(圖6中亦未繪示)將第三外部連接器517、第一半導體裝置201及第二半導體裝置301附接至該環結構，但可替代地使用任何其他適合黏著劑或附接件。

一旦將第三外部連接器517及因此包含第一半導體裝置201及第二半導體裝置301之結構附接至環結構，便可使用例如一熱製程改變黏著層103之黏著性質而使第一載體基板101從包含第一半導體裝置201及第二半導體裝置301之結構剝離。在一特定實施例中，利用一能量源(諸如紫外(UV)雷射、二氧化碳(CO₂)雷射或紅外(IR)雷射)來照射並加熱黏著層103直至黏著層103失去其黏著性質之至少一些。一旦經執行，第一載體基板101及黏著層103便可與包括第三外部連接器517、第一半導體裝置201及第二半導體裝置301之結構實體分離且從該結構移除。

然而，雖然可使用一環結構來支撐第三外部連接器517，但此一描述僅係一種可使用之方法且並非旨在限制實施例。在另一實施例中，第三外部連接器517可使用例如一第一膠附接至一第二載體基板。在一實施例中，第二載體基板類似於第一載體基板101，但其亦可不同。一旦經附接，便可照射黏著層103且可實體地移除黏著層103及第一載體基板101。

圖6亦繪示圖案化聚合物層105以便暴露通路111(以及相關聯第 一晶種層107)。在一實施例中，可使用例如一雷射鑽孔方法圖案化聚合物層105。在此一方法中，首先在聚合物層105上方沈積一保護層，諸如一光-熱轉換(LTHC)層或一hogomax層(圖6中未單獨繪示)。一旦經保護，便引導一雷射朝向聚合物層105中期望被移除之該等部分以便暴露下伏通路111。在雷射鑽孔製程期間，鑽孔能量可在自0.1mJ至約30mJ之一範圍內，且鑽孔角與聚合物層105之法線成約0度(垂直於聚合物層105)至約85度。在一實施例中，圖案化可經形成以將通路111上方之開口形成為具有介於約100μm與約300μm之間(諸如約200μm)的一寬度。

在另一實施例中，可藉由以下步驟圖案化聚合物層105：最初將一光阻劑(圖6中未個別地繪示)施加於聚合物層105；及接著將該光阻劑暴露於一圖案化能量源(例如，一圖案化光源)以引發一化學反應，藉此引發該光阻劑中暴露於該圖案化光源之該等部分之一物理變化。接著將一顯影劑施加於該暴露光阻劑以利用物理變化，且取決於所要圖案選擇性地移除該光阻劑之暴露部分或該光阻劑之未暴露部分，且運用例如一乾式蝕刻製程移除聚合物層105之下伏暴露部分。然而，可利用用於圖案化聚合物層105之任何其他適合方法。

圖7A繪示一第一封裝700之一接合。在一實施例中，第一封裝700可包括一第三基板701、一第三半導體裝置703、一第四半導體裝置705(接合至第三半導體裝置703)、第三接點墊707、一第二囊封劑709及第四外部連接件711。在一實施例中，第三基板701可為例如一封裝基板，其包括用來將第三半導體裝置703及第四半導體裝置705連接至通路111之內部互連件(例如，貫穿基板通路715)。

或者，第三基板701可為一中介層，其用作一中間基板以將第三半導體裝置703及第四半導體裝置705連接至通路111。在此實施例中，第三基板701可為例如矽基板(摻雜或無摻雜)或一絕緣體上覆矽(SOI)基板之一主動層。然而，第三基板701亦可為可提供一適合保護及/或互連功能性之一玻璃基板、一陶瓷基板、一聚合物基板或任何其他基板。此等及任何其他適合材料可用於第三基板701。

第三半導體裝置703可為針對一預期目的設計之一半導體裝置，諸如係一邏輯晶粒、一中央處理單元(CPU)晶粒、一記憶體晶粒(例如，一DRAM晶粒)、此等裝置之組合或類似者。在一實施例中，第三半導體裝置703之中包括如針對一特定功能性所需之積體電路裝置，諸如電晶體、電容器、電感器、電阻器、第一金屬層(未展示)及類似者。在一實施例中，第三半導體裝置703經設計且經製造以結合第一半導體裝置201工作或與其同時工作。

第四半導體裝置705可類似於第三半導體裝置703。例如，第四半導體裝置705可為針對一預期目的設計之一半導體裝置(例如，一DRAM晶粒)且包括用於一所要功能性之積體電路裝置。在一實施例中，第四半導體裝置705經設計以結合第一半導體裝置201及/或第三半導體裝置703工作或與其等同時工作。

第四半導體裝置705可接合至第三半導體裝置703。在一實施例中，第四半導體裝置705諸如藉由使用一黏著劑而僅與第三半導體裝置703實體接合。在此實施例中，第四半導體裝置705及第三半導體裝置703可使用例如線接合電連接至第三基板701，但可替代地利用任何適合電接合。

或者，第四半導體裝置705可實體且電接合至第三半導體裝置703。在此實施例中，第四半導體裝置705可包括第四外部連接件(圖7A中未單獨繪示)，該等第四外部連接件與第三半導體裝置703上之第五外部連接件(圖7A中亦未單獨繪示)連接以便使第四半導體裝置705與第三半導體裝置703互連。

第三接點墊707可形成於第三基板701上以形成第三半導體裝置703與例如第四外部連接件711之間的電連接。在一實施例中，第三接點墊707可形成於第三基板701內之電佈線(諸如貫穿基板通路715)上方且與電佈線電接觸。第三接點墊707可包括鋁，但可替代地使用其他材料，諸如銅。可使用一沈積製程(諸如濺鍍)以形成一材料層(未展示)而形成第三接點墊707，且接著可透過一適合製程(諸如光微影遮罩及蝕刻)移除該材料層之部分以形成第三接點墊707。然而，可利用任何其他適合製程來形成第三接點墊707。第三接點墊707可形成為具有介於約0.5μm與約4μm之間(諸如約1.45μm)的一厚度。

可使用第二囊封劑709來囊封且保護第三半導體裝置703、第四半導體裝置705及第三基板701。在一實施例中，第二囊封劑709可為一模塑料且可使用一成型裝置(圖7A中未繪示)放置。例如，可將第三基板701、第三半導體裝置703及第四半導體裝置705放置於該成型裝置之一模穴內，且可氣密密封該模穴。第二囊封劑709可在氣密密封模穴之前放置於模穴內或者可透過一注射埠注射至模穴中。在一實施例中，第二囊封劑709可為模塑料樹脂，諸如聚醯亞胺、PPS、PEEK、PES、耐熱晶體樹脂、此等材料之組合或類似者。

一旦已將第二囊封劑709放置至模穴中使得第二囊封劑709囊封 第三基板701、第三半導體裝置703及第四半導體裝置705周圍之區，便可固化第二囊封劑709以便硬化第二囊封劑709以用於最佳保護。雖然確切固化製程至少部分取決於針對第二囊封劑709選取之特定材料，但在其中選取模塑料作為第二囊封劑709之一實施例中，固化可透過一製程(諸如將第二囊封劑709加熱至約100℃與約130℃之間(諸如約125℃)達約60秒至約3000秒(諸如約600秒))而發生。另外，引發劑及/或催化劑可包含於第二囊封劑709內以更佳地控制固化製程。

然而，如一般技術者將認知，上文所述之固化製程僅係一例示性製程且並非意在限制當前實施例。可替代地使用其他固化製程，諸如照射或甚至允許第二囊封劑709在室溫下硬化。可使用任何適合固化製程，且所有此等製程完全旨在包含於本文中所論述之實施例之範疇內。

在一實施例中，可形成第四外部連接件711以提供第三基板701與例如通路111之間的一外部連接。第四外部連接件711可為接點凸塊(諸如微凸塊或受控倒疊晶片連接(C4)凸塊)且可包括諸如錫之一材料或其他適合材料，諸如銀或銅。在其中第四外部連接件711係錫銲凸塊之一實施例中，第四外部連接件711可藉由最初透過任何適合方法(諸如蒸鍍、電鍍、印刷、銲料轉移、植球等)形成一錫層至例如約100μm之一厚度而形成。一旦已在結構上形成一錫層，便可執行一回銲以便將材料塑形為所要凸塊形狀。

一旦已形成第四外部連接件711，便使第四外部連接件711與通路111對準且將第四外部連接件711放置於通路111上方，並執行一接合。例如，在其中第四外部連接件711係銲料凸塊之一實施例中，接合製程可包括一回銲製程，藉此第四外部連接件711之溫度升高至第四外部連 接件711將液化並流動之一點，藉此一旦第四外部連接件711重新凝固便將第一封裝700接合至通路111。

圖7A亦繪示第三外部連接器517從環結構剝離及單粒化該結構以形成一第一整合式扇出層疊封裝(InFO-POP)結構。在一實施例中，可藉由最初使用例如一第二紫外線膠帶將第一封裝700接合至一第二環結構而使第三外部連接器517從環結構剝離。一旦經接合，便可用紫外輻射照射該紫外線膠帶，且一旦該紫外線膠帶已失去其黏著性，第三外部連接器517便可與環結構實體分離。

一旦經剝離，便執行結構之一單粒化以形成第一InFO-POP結構。在一實施例中，單粒化可藉由以下步驟來執行：使用一雷射或一鋸條(未展示)來切穿通路111之間的囊封劑401及聚合物層105，藉此使一個區段與另一區段分離而與第二半導體裝置301形成第一InFO-POP結構。然而，如一般技術者將認知，利用一鋸條來單粒化第一InFO-POP結構僅係一項闡釋性實施例且並非旨在限制。可替代地利用用於單粒化第一InFO-POP結構之替代方法，諸如利用一或多個蝕刻來分離第一InFO-POP結構。可替代地利用此等方法及任何其他適合方法來單粒化第一InFO-POP結構。

在單粒化製程期間，可看到使用本文中所述之實施例之甚至更多優點。藉由針對第二重佈鈍化層507利用諸如低溫固化聚醯亞胺之一材料，根本不存在當利用PBO時通常在單粒化之後在切割道結構內可見之PBO殘餘物。另外，低溫固化聚醯亞胺結構之殘餘物亦不可見，且切割道上之模塑料顆粒亦不可見。在具有較少可見殘餘物之情況下，存在較少對此殘餘物之關注或由其引起之問題。

在另一實施例中，第一重佈鈍化層501代替性地可為係類似於第二重佈鈍化層507之材料的一材料，而非如上文關於圖5B所述之諸如PBO之一材料。例如，在此實施例中，第一重佈鈍化層501可為藉由施加、暴露、顯影及顯影後烘烤形成之低溫固化聚醯亞胺，如上文所述。然而，可利用任何適合材料或製造方法。

藉由將第一重佈鈍化層501形成為類似於第二重佈鈍化層507，可使用諸如低溫聚醯亞胺之一材料而在封裝之前側上之囊封劑401上方形成鈍化層之各者。藉由在封裝之前側上由低溫聚醯亞胺形成鈍化層之各者，藉由使用低溫聚醯亞胺獲得之增大的黏著性(例如，約610kg/cm²之一黏著性)得以增大且脫層之風險得以降低。另外，使用低溫聚醯亞胺可達成無浮渣之6μm通路開口。

在又一實施例中，不僅第一重佈鈍化層501由類似於第二重佈鈍化層507之一材料(例如，低溫固化聚醯亞胺)製成，而且第一鈍化層211亦由類似於第二重佈鈍化層507之一材料製成。例如，在此實施例中，第一鈍化層211(在第一半導體裝置201上)可為藉由施加、暴露、顯影及顯影後烘烤與固化形成之低溫固化聚醯亞胺，如上文所述。因而，在製程內利用一完全低溫固化聚醯亞胺方案。

藉由將第一鈍化層211及第一重佈鈍化層501兩者形成為類似於其餘前側鈍化層(例如，第二重佈鈍化層507、第三重佈鈍化層511及第三重佈鈍化層515)之一材料，可擴展諸如低溫聚醯亞胺之材料之優點(例如，其黏著性)。另外，在其中晶粒係一DRAM晶粒之實施例中，低溫聚醯亞胺允許移除可引起超過一2.5%良率損耗之PBO高溫製程(320℃達1.5小時以固化高溫PBO)。

在又一實施例中，除第一鈍化層211及第一重佈鈍化層501係類似於第二重佈鈍化層507之一材料以外，聚合層105亦由類似於第二重佈鈍化層507之一材料形成。在此實施例中，聚合層105代替性地係諸如低溫聚醯亞胺之一材料，而非如上文所述之諸如PBO之一材料。例如，在此實施例中，聚合層105可為藉由施加、暴露、顯影及顯影後烘烤形成之低溫固化聚醯亞胺，如上文所述。然而，可利用任何適合材料或製造方法。

藉由將第一鈍化層211、第一重佈鈍化層501及聚合物層105之全部形成為類似於其餘前側鈍化層(例如，第二重佈鈍化層507、第三重佈鈍化層511及第三重佈鈍化層515)之一材料，可在囊封劑401之兩側上達成材料之優點(例如，其黏著性)。因而，在增大的黏著性之情況下，脫層之可能性之一減小可降低或甚至消除。

圖7B繪示可藉由針對第一重佈層505(例如，「RDL1」)及第二重佈鈍化層507(例如，「PM2」)使用低溫固化聚醯亞胺(圖7B中藉由術語「LT-PI」表示)而獲得之黏著性增大之一圖表。如可見，在具有一低溫顯影後烘烤(「PDB」)之一實施例中，黏著性可高達759Kg/cm²，其大於具有643Kg/cm²之一黏著性的PBO之控制。此外，甚至在無一顯影後烘烤之情況下，低溫固化聚醯亞胺仍展現出對680Kg/cm²控制之改良。

圖8A至圖8B繪示其中利用先前實施例(包含運用不同於及類似於上文關於圖1至圖7B所述之材料的所有實施例)之另一實施例以及用來形成一開放式切割道之一製程，其中圖8B繪示圖8A中標記為801之虛線框之一特寫圖。在此實施例中，重佈結構500可劃分成一切割區804、 一密封環區803、一緩衝區805及一主動電路區807。切割區804將為其中將發生單粒化之區，而密封環區803含有將用來幫助隔離內部結構之一密封環806。另外，緩衝區805允許密封環區803與重佈結構之其餘部分中於主動電路區807中可發現之主動電路之間的一距離。

在一特定組態中，密封環區803可具有介於約10μm與約200μm之間(諸如約60μm)的一密封環寬度W_sr，且該密封環區803具有位於密封環806之一第一側上之各鈍化層之後退。切割區804可具有介於約5μm與約100μm之間(諸如約30μm)的一後退寬度W_sb。另外，可用來提供密封環806與重佈層之剩餘部分之間的一緩衝之一緩衝區805可具有介於約5μm與約100μm之間(諸如約20μm)的一緩衝區寬度W_b。然而，可利用任何適合尺寸。

在此實施例中，(例如，在施加、暴露、顯影及低溫固化期間)在切割區804內形成第一重佈鈍化層501、第二重佈鈍化層507、第三重佈鈍化層511及第四重佈鈍化層515使得各鈍化層在切割區804內從其下面之鈍化層後退。觀看圖8B，可見在此實施例中，第一重佈鈍化層501未覆蓋囊封劑401之長度且第二重佈鈍化層507未覆蓋第一重佈鈍化層501之長度。另外，第三重佈鈍化層511經形成以僅覆蓋第二重佈鈍化層507之一部分且不覆蓋第二重佈鈍化層507之長度，且第四重佈鈍化層515經形成以僅覆蓋第三重佈鈍化層511之一部分且不覆蓋第三重佈鈍化層511之長度。

圖8B繪示依次更高鈍化層之此回拉(pullback)之結果之一特寫圖。在一實施例中，第一重佈鈍化層501可從所要切點回拉(例如，在單粒化期間)且具有位於距該切點約1μm與約50μm之間(諸如約8μm) 的一第一距離D₁之一第一邊緣。類似地，第二重佈鈍化層507之一邊緣可從第一重佈鈍化層501之邊緣回拉約1μm與約50μm之間(諸如約8μm)的一第二距離D₂，且第三重佈鈍化層511之一邊緣可從第二重佈鈍化層507之邊緣回拉約1μm與約50μm之間(諸如約8μm)的一第三距離D₃。最後，第四重佈鈍化層515之一邊緣可從第三重佈鈍化層511回拉約1μm與約50μm之間(諸如約8μm)的一第四距離D₄。

然而，雖然已描述具有特定尺寸之上述結構，但一般技術者將認知，此等描述僅旨在闡釋性且並非旨在限制實施例。實情係，可利用任何適合尺寸，且所有此等尺寸完全旨在包含於實施例之範疇內。

另外，在一實施例中，形成位於密封環區803內之第一重佈層505、第二重佈層509及第三重佈層513內之金屬以使密封環806呈一交錯通路開口組態。在一實施例中，可藉由以下步驟形成密封環806：形成位於密封環區803內之第一重佈層505、第二重佈層509及第三重佈層513之部分以具有適於密封環806之尺寸。首先觀看密封環806內之第一重佈通路503，密封環806內之第一重佈通路503之各者可經形成以具有介於約1μm與約50μm之間(諸如9μm)的一第一寬度W₁，且第一重佈通路503可分離達介於約5μm與約50μm之間(諸如約25μm)的一第五距離D₅。

密封環806內之第一重佈層505可形成於第一重佈通路503上方以在第一重佈鈍化層501上方至介於約3μm與約10μm之間(諸如約6μm)的一厚度，且可經形成以延伸經過通路503(朝向第二重佈鈍化層507之回拉邊緣)約1μm與約20μm之間(諸如約6μm)的一第六距離D₆，且亦可經形成以延伸經過第一重佈通路503(朝向第一重佈層505之主動 電路區807)約1μm與約20μm之間(諸如約7μm)的一第七距離D₇。密封環806內之第一重佈層505可與緩衝區805分離達介於約1μm與約20μm之間(諸如約4μm)的一第十二距離D₁₂。

第二重佈層509可形成於第一重佈層505上方且與第一重佈層505接觸，以在第二重佈鈍化層507上方至介於約3μm與約10μm之間(諸如約4μm)的一厚度。在一實施例中，第二重佈層509將經形成以延伸貫穿第二重佈鈍化層507使得第二重佈層509之一延伸區段具有介於約1μm與約50μm之間(諸如約14μm)的一第二寬度W₂，且自第一重佈通路503之一者偏移約1μm與約50μm之間(諸如約3μm)的一第一偏移距離D_o1，且自第一重佈通路503之另一者偏移約1μm與約50μm之間(諸如約8μm)的一第二偏移距離D_o2。另外，第二重佈層509可經形成以朝向第三重佈鈍化層511之回拉邊緣延伸約5μm與約50μm之間(諸如約20μm)的一第八距離D₈，且朝向第二重佈層509之主動電路區807延伸約5μm與約100μm之間(諸如約29μm)的一第九距離D₉。第二重佈層509可與切割區804分離約1μm與約50μm之間(諸如約11μm)的一第十三距離D₁₃。

第三重佈層513可形成於第二重佈層509上方且與第二重佈層509接觸，以在第三重佈鈍化層511上方至介於約3μm與約15μm之間(諸如約5μm)的一厚度。在一實施例中，第三重佈層513將經形成以延伸貫穿第三重佈鈍化層511使得第三重佈層513之一延伸區段具有第二寬度W₂，且自(第二重佈層509之)第一延伸部偏移達介於約1μm與約50μm之間(諸如約3μm)的一第三偏移距離D_o3，且自第二重佈層509之一邊緣偏移達介於約5μm與約50μm之間(諸如約11μm)的一第四偏移距離 D_o4。最後，第三重佈層513可經形成使得其朝向第四重佈鈍化層515之回拉邊緣延伸約1μm與約50μm之間(諸如約10μm)的一第十距離D₁₀，且朝向第四重佈鈍化層515之主動電路區807延伸約1μm與約50μm之間(諸如約7μm)的一第十一距離D₁₁。

一旦已形成在切割區804內具有後退結構之重佈結構500，便可執行額外製程。例如，可剝離第一載體基板101，可圖案化聚合物層105，可將第一封裝700接合至通路111，且可使用例如一雷射單粒化製程單粒化該結構，如上文關於圖1至圖7B所述。

然而，藉由利用如本文中所述之開放式切割道方法，在單粒化製程期間從切割道區移除鈍化層可省錢。例如，在其中利用一雷射以藉由在單粒化製程之前移除切割區804之材料而執行單粒化的一實施例中，已存在需移除之較少材料。因而，在具有較少材料以移除之情況下，在實際單粒化製程期間需要較少功率以移除保持於適當位置處之材料。因而，用諸如低溫固化聚醯亞胺材料之一材料可得之增大的黏著性允許此一後退且與切割道開放式方法一起使用更為可行。

另外，雖然本文中未明確描述，但在上文關於圖1至圖7中所述之實施例中亦可使用用來形成密封環806之尺寸。例如，可在不具有鈍化層之後退之結構內使用用來形成密封環806之尺寸。

藉由利用如本文中所述之混合及完全低溫固化聚醯亞胺結構，可改良鈍化層之黏著性。此黏著性可將此等結構之脫層自由率從約86%改良至約100%，而有效地減輕或甚至消除與此等結構內之脫層相關聯之間題。

圖9繪示其中第二重佈鈍化層507之材料經固化以形成超低溫固 化聚醯亞胺而非經固化以形成低溫固化聚醯亞胺(如上文關於圖1至圖8B所述)的另一實施例。在此實施例中且如圖9以分鐘繪示x軸單位，可使用具有一第一升溫階段903、一第一固化階段905及一第一冷卻階段907之一第一固化製程901來固化第二重佈鈍化層507。在一實施例中，用一輻射固化製程執行第一固化製程901，其中用能量照射第二重佈鈍化層507以便增大第二重佈鈍化層507之溫度。然而，可利用任何適合加熱製程。

在一實施例中，可藉由以下步驟起始第一固化製程901：在第一升溫階段903中將第二重佈鈍化層507之溫度從室溫升高至介於約150℃與小於或等於約200℃之間(諸如約190℃)的一溫度。在一實施例中，第一升溫階段903可使第二重佈鈍化層507之溫度以約2℃/min與約5℃/min之間(諸如約4.8℃/min)的一速率增大，且可無需使機器暖機之一低溫步驟。然而，可利用任何適合溫度改變速率。

一旦第一升溫階段903已使溫度增大至所要固化溫度(例如，190℃)，便可使第二重佈鈍化層507之溫度針對第一固化階段905保持穩定。在一實施例中，第一固化階段905可介於約1小時與約10小時之間，諸如約2小時。然而，可利用任何適合時間。

在已完成第一固化階段905之後，可使用第一冷卻階段907來降低第二重佈鈍化層507之溫度以用於進一步處理。在一實施例中，第一冷卻階段907可使第二重佈鈍化層507之溫度以約0.5℃/min與約2.0℃/min之間(諸如約1.0℃/min或約0.8℃/min)的一速率降低。然而，可利用任何適合冷卻速率。

在第一升溫階段903、第一固化階段905及第一冷卻階段907之各 者期間，可使一非反應性氣體(諸如氮氣)以約10000sccm與約90000sccm之間(諸如約60000sccm)的一流動速率流動通過腔室。另外，可使氣氛之氧含量保持低於約5ppm。亦可使腔室之壓力保持在介於約30torr與約70()torr之間(諸如約69torr)的一壓力下。然而，可利用任何適合製程條件。

圖9亦繪示其中使用一第二固化製程909固化第二重佈鈍化層507之另一實施例。在此實施例中，第一升溫階段903可如上文關於第一固化製程901所述般執行(例如，以約1.0℃/min之一速率升溫)。然而，在此實施例中，第一升溫階段903使第二重佈鈍化層507之溫度繼續增大直至第二重佈鈍化層507之溫度已增大至約200℃。將第二重佈鈍化層507之溫度保持在200℃達約1小時與約10小時之間，諸如約2小時，且接著可使用第一冷卻階段907來降低第二重佈鈍化層507之溫度以用於進一步處理。

圖10繪示其中除第一升溫階段903、第一固化階段905及第一冷卻階段907以外亦使用一尖峰階段1001之另一實施例。在一項實施例中，繪示其中在運用190℃之一溫度之第一固化階段905結束時將第二重佈鈍化層507之溫度增大至介於約200℃與約260℃之間(諸如約230℃)的一溫度的一第三固化製程1002。在一實施例中，可使尖峰階段1001中之溫度以約1.8℃/min與約10℃/min之間(諸如約2℃/min)的一速率增大。一旦溫度已增大至最大溫度，便可利用第一冷卻階段907來降低第二重佈鈍化層507之溫度以用於進一步處理，如上文關於圖9所述。

圖10亦繪示亦使用尖峰階段1001且其中x軸具有分鐘單位之一第四固化製程1003。然而，在此實施例中，代替第一固化階段905保持 190℃之一溫度，第一固化階段905保持約200℃之一溫度。接著，一旦已完成第一固化階段905，便可使用尖峰階段1001來將第二重佈鈍化層507之溫度增大至介於約200℃與約260℃之間(諸如230℃)的一溫度，且接著可使用第一冷卻階段907來降低第二重佈鈍化層507之溫度以用於進一步處理。

圖11繪示所取得之額外測試資料，其繪示使用一1378cm^-1/1501cm^-1傅立葉變換紅外光譜(FTIR)比之聚醯亞胺環化。特定言之，如本文中所述之超低溫固化聚醯亞胺(圖11中藉由標記為「200C-2H」、「190C-2H」、「200C-2H+230C-5min」及「190C-2H+230C-5min」之列表示)具有小於1.60之聚醯亞胺環化，而其他聚醯亞胺(諸如圖11中標記為「230C-1H」之非超低溫聚醯亞胺)具有大於1.6(諸如1.63)之聚醯亞胺環化。因而，超低溫固化聚醯亞胺可提供第二重佈鈍化層507之額外結構優點。

例如，若第二重佈鈍化層507諸如藉由在230℃之一溫度下固化達一小時而形成為低溫聚醯亞胺材料(而非超低溫聚醯亞胺材料)，則第二重佈鈍化層507可形成為具有11.91μm之一初始厚度，但在固化之後具有僅8.38μm之一厚度，此具有一70%收縮率且翹曲達63μm。另外，在130℃之一溫度下釋氣達五分鐘使具有4.67x10^-8torr之一壓力，且膜具有87.2%/1.56%之一伸長率、198/4.09MPa之一抗張強度及100%之環化。最後，膜在環氧樹脂介面處使用一粗銅之一旋拉(stud pull)而具有>600kg/cm²之一黏著性，在使用一MR10X+TCC200測試時具有643.6/42.8kg/cm²之一黏著性，且在利用一MR3X+μHAST96黏著性測試時具有629.6/49.8kg/cm²之一黏著性。

然而，若第二重佈鈍化層507諸如藉由在190℃之一溫度下固化達兩小時而形成為低溫聚醯亞胺材料，則第二重佈鈍化層507可形成為具有11.96μm之一初始厚度，但在固化之後具有僅8.48μm之一厚度，此具有一71%收縮率且翹曲達67μm。另外，在130℃之一溫度下釋氣達五分鐘使具有5.04x10^-8torr之一壓力，且膜具有52.2%/4.39%之一伸長率、131/3.4MPa之一抗張強度及85%之環化。最後，膜在環氧樹脂介面處使用旋拉測試時而在粗銅表面上具有>600kg/cm²之一黏著性，在使用一MR10X+TCC200測試時具有619.3/91.2kg/cm²之一黏著性，且在利用一MR3X+μHAST96黏著性測試時具有535.4/28.9kg/cm²之一黏著性。最後，第二重佈鈍化層507具有92.5%之WLFT(晶圓級最終測試)良率之一真實晶圓。

另外，若第二重佈鈍化層507諸如藉由在200℃之一溫度下固化達兩小時而形成為另一實施例之超低溫聚醯亞胺材料，則第二重佈鈍化層507可形成為具有11.96μm之一初始厚度，但在固化之後具有僅8.46μm之一厚度，此具有一71%收縮率且翹曲達60μm。另外，在130℃之一溫度下釋氣達五分鐘使具有5.65x10^-8torr之一壓力，且膜具有71.6%/1.12%之一伸長率、149/4.19MPa之一抗張強度及98%之環化。最後，膜在環氧樹脂介面處使用旋拉測試而在粗銅表面上具有>600kg/cm²之一黏著性，在使用一MR10X+TCC200測試時具有580.8/43.2kg/cm²之一黏著性，且在利用一MR3X+μHAST96黏著性測試時具有487.4/65.6kg/cm²之一黏著性。最後，第二重佈鈍化層507具有95.4%之WLFT(晶圓級最終測試)良率之一真實晶圓。

藉由將第二重佈鈍化層507形成為超低溫固化聚醯亞胺材料，可 極大地降低總體製造之一熱預算。另外，在其中第一半導體裝置201係可極易受加熱損害之一DRAM裝置之實施例中，可將DRAM/記憶體故障率從4%(在使用具有一高熱預算之一DRAM裝置之一實施例中)降低至低達0%，此可導致從10至16之每小時一晶圓改良以用於額外成本縮減。

另外，可用如上文關於圖1至圖8B所述之任何低溫固化聚醯亞胺材料置換超低溫固化聚醯亞胺材料。例如，超低溫固化聚醯亞胺材料可以如上文關於圖1至圖8B所述之任何組合用於第一重佈鈍化層501、第三重佈鈍化層511、第四重佈鈍化層515或聚合物層105。可利用任何適合組合。

圖12繪示在超低溫固化聚醯亞胺材料用於第一重佈鈍化層501、第三重佈鈍化層511及第四重佈鈍化層515時，經形成貫穿第一重佈鈍化層501、第三重佈鈍化層511及第四重佈鈍化層515之開口之結構得以改良。例如，在超低溫固化聚醯亞胺材料用於第一重佈鈍化層501、第三重佈鈍化層511及第四重佈鈍化層515時，貫穿此等層之開口可形成為具有介於約2°與約8°之間的一頂部彎角通路開口α_TCV(相對於低溫固化聚醯亞胺材料之10°至15°)。另外，開口可具有介於約45°與約55°之間的一下彎角α_LC。

最後，藉由針對第一重佈鈍化層501、第二重佈鈍化層507、第三重佈鈍化層511、第四重佈鈍化層515及/或聚合物層105之材料使用低溫固化聚醯亞胺材料，可改良各層之平坦化程度(DoP)。特定言之，藉由以下方程式判定DoP，其中t係下伏層之厚度，且ts係由下伏層引起之重佈鈍化層中之一凸塊或缺陷之高度：

實驗資料指示DoP從48.6%(對於低溫固化聚醯亞胺材料，1-1.38μm/3.5μm)改良至68.6%(對於超低溫固化聚醯亞胺材料，1-1.1μm/3.5μm)。換言之，使用超低溫固化聚醯亞胺材料，鈍化層之表面明顯更平坦。

根據一實施例，提供一種製造一半導體裝置之方法，該方法包括：將一第一半導體晶粒放置成鄰近於一通路；及運用一囊封劑囊封該第一半導體晶粒及該通路。在該第一半導體晶粒及該通路上方形成一第一介電層，且在該第一介電層上方形成一第一重佈層。在該第一重佈層上方沈積一第二介電層，其中該第二介電層包括一第一材料，該第一材料係低溫固化聚醯亞胺。

根據另一實施例，提供一種製造一半導體裝置之方法，該方法包括：將一第一介電材料施加於一通路、一第一半導體裝置及一囊封劑上方，其中該通路藉由該囊封劑與該第一半導體裝置橫向分離。執行聚醯亞胺之一第一施加步驟，其中執行該第一施加步驟進一步包括一第一組之步驟，該第一組之步驟包括：將一第二介電材料施加於該第一介電材料上方，其中該第二介電材料包括聚醯亞胺樹脂、光活性化合物及溶劑；將該第二介電材料暴露於一圖案化光源；在暴露該第二介電材料之後使該第二介電材料顯影；及在顯影該第二介電材料之後固化該第二介電材料，其中該固化該第二介電材料步驟係在小於230℃之一溫度下執行。

根據又一實施例，提供一種包括一囊封劑之半導體裝置，該囊封劑在一第一半導體晶粒與一通路之間延伸，其中該囊封劑、該第一半 導體晶粒及該通路彼此齊平。一第一介電質位於該囊封劑上方。一第一重佈層位於該第一介電質上方，該第一重佈層包括一第一材料。一第二介電質位於該第一重佈層上方，其中該第二介電質對該第一材料具有大於約680kg/cm²之一黏著性。

前文概述若干實施例之特徵使得熟習此項技術者可更佳地理解本揭露之態樣。熟習此項技術者應明白，其等可容易將本揭露用作用於設計或修改其他製程及結構的一基礎以實行相同目的及/或達成本文中所介紹之實施例之相同優點。熟習此項技術者亦應認知，此等等效構造不背離本揭露之精神及範疇，且其等可在不背離本揭露之精神及範疇之情況下在本文中作出各種改變、置換及更改。

105‧‧‧聚合物層

107‧‧‧第一晶種層

111‧‧‧通路

201‧‧‧第一半導體裝置

301‧‧‧第二半導體裝置

401‧‧‧囊封劑

500‧‧‧重佈結構

Claims (9)

1. 一種製造半導體裝置之方法，該方法包括：形成一第一半導體晶粒；將該第一半導體晶粒放置成鄰近於一通路；運用一囊封劑囊封該第一半導體晶粒及該通路；在該第一半導體晶粒及該通路上方形成一第一介電層；在該第一介電層上方形成一第一重佈層；及在該第一重佈層上方形成一第二介電層，其中該第二介電層的一外部側壁具有與該第一介電層的一外部側壁相差的一橫向偏移，且該第二介電層包括一第一材料，該第一材料係低溫固化聚醯亞胺，該低溫固化聚醯亞胺係經在小於約230℃之一溫度下介於約1小時與約2小時之間的一時間內固化，其中該固化步驟包括：一升溫階段，其中該升溫階段使該第二介電材料之溫度以約2℃/min及約4.8℃/min之一速率增大；一固化階段，其中在約200℃之一溫度下固化該第二介電材料達約兩小時；及一冷卻階段，其中該冷卻階段使該第二介電材料之該溫度以約0.5℃/min及約2.0℃/min之一速率減小。
2. 一種製造半導體裝置之方法，該方法包括：將一第一介電材料施加於一通路、一第一半導體裝置及一囊封劑上方，其中該通路藉由該囊封劑與該第一半導體裝置橫向分離；及 執行聚醯亞胺之一第一施加步驟，其中執行該第一施加步驟進一步包括一第一組之步驟，該第一組之步驟包括：將一第二介電材料施加於該第一介電材料上方，其中該第二介電材料包括聚醯亞胺樹脂、光活性化合物及溶劑；將該第二介電材料暴露於一圖案化光源；在暴露該第二介電材料之後使該第二介電材料顯影；在顯影該第二介電材料之後固化該第二介電材料，其中該固化該第二介電材料之步驟係在小於230℃之一溫度下執行，及在該第一施加步驟之後執行聚醯亞胺之一第二施加步驟，其中該第二施加步驟包含該第一組之步驟，其中該第二施加步驟中使該第二介電材料顯影的步驟形成一外部側壁，該外部側壁具有與在該第一施加步驟中施加的該第二介電材料的一外部側壁相差的一橫向偏移，其中該固化該第二介電材料之步驟包括：一升溫階段，其中該升溫階段使該第二介電材料之溫度以約2℃/min及約4.8℃/min之一速率增大；一固化階段，其中在約200℃之一溫度下固化該第二介電材料達約兩小時；及一冷卻階段，其中該冷卻階段使該第二介電材料之該溫度以約0.5℃/min及約2.0℃/min之一速率減小。
3. 如請求項2之方法，其進一步包括在該第一施加之後執行聚醯亞胺之一第二施加步驟，其中該第二施加步驟包括： 將一第三介電材料施加於該第二介電材料上方，其中該第三介電材料包括聚醯亞胺樹脂、光活性化合物及溶劑；將該第三介電材料暴露於一圖案化光源；在暴露該第三介電材料之後使該第三介電材料顯影；及在顯影該第三介電材料之後固化該第三介電材料，其中該固化該第三介電材料之步驟係在小於230℃之一溫度下執行。
4. 如請求項2之方法，其中施加該第一介電材料之步驟包括：將該第一介電材料施加於該通路、該第一半導體裝置及該囊封劑上方，其中該第一介電材料包括聚醯亞胺樹脂、光活性化合物及溶劑；將該第一介電材料暴露於一圖案化光源；在暴露該第一介電材料之後使該第一介電材料顯影；及在顯影該第一介電材料之後固化該第一介電材料，其中該固化該第一介電材料之步驟係在小於230℃之一溫度下執行。
5. 如請求項2之方法，其中該固化該第二介電材料之步驟係在小於200℃之一溫度下執行。
6. 如請求項5之方法，其中該固化該第二介電材料之步驟進一步包括在該固化階段之後的一尖峰階段，其中該尖峰階段使該第二介電材料之該溫度增大至大於200℃。
7. 一種半導體裝置，其包括： 一囊封劑，其在一第一半導體晶粒與一通路之間延伸，其中該囊封劑、該第一半導體晶粒及該通路彼此齊平；一第一介電質，其位於該囊封劑上方；一第一重佈層，其位於該第一介電質上方，該第一重佈層包括一第一材料，其中該第一材料為金屬、或金屬合金材料；及一第二介電質，其位於該第一重佈層上方，其中該第二介電質對該第一材料具有大於約680kg/cm²之一黏著性，且該第二介電質的一外部側壁具有與該第一介電質的一外部側壁相差的一橫向偏移，其中該第二介電層包括一第一材料，且該第一材料係低溫固化聚醯亞胺。
8. 如請求項7之半導體裝置，其進一步包括：一第二重佈層，其在該第二介電質上方，該第二重佈層包括一第二材料；及一第三介電質，其位於該第二重佈層上方，其中該第三介電質對該第二材料具有大於約680kg/cm²之一黏著性。
9. 如請求項8之半導體裝置，其中該第一介電質的該外部側壁、該第二介電質的該外部側壁及該第三介電質的一外部側壁形成一階梯圖案。

Images