[go: up one dir, main page]

TW201427035A - 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件 - Google Patents

接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件 Download PDF

Info

Publication number
TW201427035A
TW201427035A TW101148799A TW101148799A TW201427035A TW 201427035 A TW201427035 A TW 201427035A TW 101148799 A TW101148799 A TW 101148799A TW 101148799 A TW101148799 A TW 101148799A TW 201427035 A TW201427035 A TW 201427035A
Authority
TW
Taiwan
Prior art keywords
transistor unit
jbs diode
mos transistor
field effect
mos
Prior art date
Application number
TW101148799A
Other languages
English (en)
Other versions
TWI521718B (zh
Inventor
Chien-Chung Hung
Young-Shying Chen
Cheng-Tyng Yen
Chwan-Ying Lee
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW101148799A priority Critical patent/TWI521718B/zh
Priority to US13/865,980 priority patent/US9209293B2/en
Publication of TW201427035A publication Critical patent/TW201427035A/zh
Application granted granted Critical
Publication of TWI521718B publication Critical patent/TWI521718B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，包括多個區域，每一區域包括多個MOS電晶體單元以及至少一JBS二極體。相鄰的MOS電晶體以多個分隔道分隔，其中第一MOS電晶體單元與在第一方向上相鄰的第二MOS電晶體單元之間以第一分隔道分隔，且第一MOS電晶體單元與在第二方向上相鄰的第三MOS電晶體單元之間以第二分隔道分隔。JBS二極體位於第一分隔道與第二分隔道的交界處。JBS二極體與第一、第二以及第三MOS電晶體單元反向並聯。

Description

接面位障蕭特基二極體嵌於金氧半場效電晶體單元 陣列之整合元件
本發明是有關於一種整合JBS二極體之MOS電晶體。
為了符合低碳排放及提升能源效率之新一代的標準，功率元件在新世代電子產品或是電力系統中所扮演的角色變得愈加的重要。在目前幾個以綠能為訴求主軸的產業中，例如電動/混合電動車(EV/HEV)、電力分配(Distributed Power)與智慧電網系統(Smart Grid)、風力(Wind Power)與太陽能發電(PhotoVoltaic System)等之應用，往往元件耗能及能源轉換的效率成為省能源的主要關鍵。目前這些應用上主要是採取以Si為基礎的元件(如Si-SBD,Si-MOSFET,Si-IGBT)，然而這類元件熱阻係數大，往往散熱是一大問題，其散熱模組佔據系統相當大的空間，且元件擁有較差的導通與切換能源損失。
由於寬能隙材料如SiC擁有高熱導係數，其熱導係數為Si之三倍之多，因而可正常操作在更高溫環境上，故有利於整體散熱模組之小型系統化。此外，SiC擁有高耐壓臨界崩潰場特性，元件端設計時可採用濃度較濃且厚度較薄的耐壓層，因此元件可擁有較低的電阻特性，這將使其擁有較低的導通損耗，且SiC的天生載子濃度(Ni)遠低於Si，因而可以擁有較低的漏電流特性，這使得SiC擁有近乎零的快速反向回復時間，而可達成更低的切換損耗。 一般而言，Si元件以SiC元件取代，則電力系統整體的功率損耗能夠有效地降低一半之多。
在中高功率應用的EV/HEV中關鍵的摩托驅動模組(Motor Drivers)，以及較高功率應用的PV/Smart Grid中關鍵的功率逆變器(PV Inverters)，其功率模組內有許多的金氧半(MOS)電晶體開關以及二極體元件(蕭特基位障二極體(Schottky Barrier-controlled Diode，SBD)或接面位障蕭特基二極體(Junction Barrier-controlled Schottky Diode，JBS)，這些元件的耐壓大致可以區分為600V、1200V及1700V，市面上主要已經開始以Si-IGBT搭配SiC-Diode的方式取代傳統全Si的組合方式，使得整個模組的功率消耗以及體積縮小許多，然而在這個模組內，Si-IGBT屬於雙載子導通元件，其反向回復電流無法快速的消失以降低切換功率之損耗，這一個關鍵的元件，勢必有需要以SiC的元件取代，而其中最為可行的元件為SiC-MOSFET(水平通道型稱為SiC-DMOSFET，垂直通道型稱為SiC-UMOSFET)，屬於主要載子導通元件，自然擁有很快的切換速度。在這個功率模組內，傳統方式MOSFET與SBD(或MOSFET與JBS)係採單晶片分開製作再共同封裝，需要許多打線，往往造成雜散電感值的大幅上升，而且這種方式會佔據較大面積故成本會較大。
本發明提出一種JBS二極體嵌於MOS場效電晶體單 元陣列之整合元件，包括多個區域，每一區域包括多個MOS電晶體單元以及至少一JBS二極體。相鄰的MOS電晶體以多個分隔道分隔，其中第一MOS電晶體單元與在第一方向上相鄰的第二MOS電晶體單元之間以第一分隔道分隔，且第一MOS電晶體單元與在第二方向上相鄰的第三MOS電晶體單元之間以第二分隔道分隔。JBS二極體位於第一分隔道與第二分隔道的交界處。JBS二極體與第一、第二以及第三MOS電晶體單元反向並聯。
為讓本發明之上述特徵能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A為依照本發明之實施例之一種JBS二極體嵌於MOS場效電晶體單元陣列之整合元件的簡易上視圖。圖1B為依照本發明之實施例之另一種JBS二極體嵌於MOS場效電晶體單元陣列之整合元件的簡易上視圖。
請參照圖1A與圖1B，JBS二極體嵌於MOS場效電晶體單元陣列之整合元件5可以包括多個區域15，每一區域15具有多個以陣列方式排列的多個MOS電晶體單元25以及至少一JBS二極體45。JBS二極體45與MOS電晶體單元25反向並聯。
多數個MOS電晶體單元25以陣列方式排列。各個MOS電晶體單元25可以是長方形、六角形、八角形、圓形或是橢圓形。相鄰的MOS電晶體單元25以多數個分隔 道35分隔。MOS電晶體單元25可以是碳化矽MOS電晶體單元。
JBS二極體45可以取代MOS電晶體單元25其臨界電壓(Threshold voltage，Vt)特性較不均勻的部分。例如，JBS二極體45可以置放於相鄰之MOS電晶體單元25之多個轉角處所圍的區域，然而，本發明並不以此為限。
在一實施例中，JBS二極體45係設置於分隔道35的交界處55。前述分隔道35亦可以稱之為接面場效電晶體(JFET)區。從另一個角度來說，JBS二極體45位於相鄰的MOS電晶體單元25之多個轉角處所圍的區域(即交界區55)之內。JBS二極體45除了位於同一區域15的分隔道35交界處55之外，也可以位於相鄰兩區域15中相鄰MOS電晶體單元25之分隔道35的交界處55。
在一實施例中，JBS二極體45的面積為各個MOS電晶體單元25的面積的1/4至1/2。一般而言，MOS電晶體單元25具有遷移率(Mobility)較低的通道，MOS電晶體單元25大概呈現阻值約為10~20 mOhm-cm2，而JBS二極體45並無通道區域，一般呈現阻值約為2~5 mOhm-cm2，所以若是JBS二極體45採用相同的面積製作，JBS二極體45可供流通的電流會比MOS電晶體單元25高出許多，事實上是不太需要的。在本發明實施例中，將每一區域15中相鄰的MOS電晶體單元25之間的JBS二極體45的面積設計得小一些，使得每一個JBS二極體45所佔的面積小於各個MOS電晶體單元25的面積，不僅 可以得到與MOS電晶體單元25較為匹配類似的電流值，而且不需要使用與MOS電晶體單元25面積相當的整塊區域來製作JBS二極體45，甚至因為可以設置在分隔道35交界處55，不會佔用原有的MOS電晶體單元25面積，因此可以節省晶片的面積。
圖2A為圖1A之局部區域的示意圖。圖2B為圖1B之局部區域的示意圖。為清楚起見，簡化圖2A與圖2B，JBS二極體45僅繪示於每一區域15的中心處。JBS二極體45除了位於同一區域15的分隔道35交界處55之外，也可以位於相鄰兩區域15中兩相鄰MOS電晶體單元25之分隔道35之間的交界處55，如圖1A與圖1B所示。
請參照圖2A，在一實施例中，每一區域15中包括四個MOS電晶體單元(第一MOS電晶體單元125、第二MOS電晶體單元225、第三MOS電晶體單元325以及第四MOS電晶體單元425)、二個分隔道(第一分隔道135與第二分隔道235)以及JBS二極體45。更具體地說，在第一方向(例如y方向)上相鄰的第一MOS電晶體單元125與第三MOS電晶體單元325之間，以及相鄰的第二MOS電晶體225與第四MOS電晶體425之間，以第一分隔道135分隔；在第二方向(例如是x方向)上，相鄰的第一MOS電晶體單元125與第二MOS電晶體單元225之間，以及相鄰的第三MOS電晶體325以及第四MOS電晶體425之間，以第二分隔道235分隔。
JBS二極體45位於第一分隔道135與第二分隔道235 的交界處55。JBS二極體45與第一MOS電晶體單元125、第二MOS電晶體單元225、第三MOS電晶體單元325以及第四MOS電晶體單元425反向並聯。JBS二極體45的陽極接觸窗92透過導線(未繪示)與第一MOS電晶體單元125、第二MOS電晶體單元225、第三MOS電晶體單元325以及第四MOS電晶體單元425的源極接觸窗91電性連接。JBS二極體45的陰極(未繪示)與第一MOS電晶體單元125、第二MOS電晶體單元225、第三MOS電晶體單元325以及第四MOS電晶體單元425的汲極區(未繪示)電性連接，連接成一個共同端點。
請參照圖2B，在另一實例中，每一區域15中包括三個MOS電晶體單元(第一MOS電晶體單元125、第二MOS電晶體單元225以及第三MOS電晶體單元325)、三個分隔道(第一分隔道135、第二分隔道235以及第三分隔道335)以及JBS二極體45。第一MOS電晶體單元125與第二MOS電晶體單元225之間以第一分隔道135分隔；第一MOS電晶體單元125與第三MOS電晶體單元325之間以第二分隔道235分隔；第二MOS電晶體單元225與第三MOS電晶體單元325之間以第三分隔道335分隔。JBS二極體45位於第一分隔道135、第二分隔道235以及第三分隔道335的交界處55。JBS二極體45與第一MOS電晶體單元125、第二MOS電晶體單元225以及第三MOS電晶體單元325反向並聯。JBS二極體45的陽極接觸窗92透過導線(未繪示)與第一MOS電晶體單元125、第 二MOS電晶體單元225以及第三MOS電晶體單元325的源極接觸窗91電性連接。JBS二極體45的陰極(未繪示)與第一MOS電晶體單元125、第二MOS電晶體單元225以及第三MOS電晶體單元325的汲極區(未繪示)電性連接，連接成一個共同端點。
圖3A繪示圖1A之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件之局部區域的立體圖。圖3B繪示圖1A整合JBS二極體之溝槽式閘極MOS電晶體單元陣列之局部區域的立體圖。圖4A繪示圖3A切線IV-IV的剖面示意圖。圖4B繪示圖3B切線IV’-IV’的剖面示意圖。圖5A繪示圖3A切線V-V的剖面示意圖。圖5B繪示圖3B切線V’-V’的剖面示意圖。
請參照圖3A、圖4A與圖5A，各個MOS電晶體單元25包括汲極區10、緩衝層20、漂移層30、井區40、源極區60、基本層50、閘介電層82以及閘極80。各個MOS電晶體單元25設置於基底8上。基底8可以是半導體化合物基底，例如是碳化矽基底。在一實施例中，基底8包括4H型碳化矽基底。MOS電晶體單元25例如是一種累積型碳化矽MOS電晶體。基底8具有第一導電型載子之第一導電型摻雜區，其一部分做為汲極區10。在本實施例中，第一導電型摻雜區為具有n型摻雜的n+摻雜區。n型摻雜例如是氮，其摻雜濃度例如是5×1018/cm3至1×1020/cm3。基底8的厚度例如是100μm至350μm。
請參照圖3A、圖4A與圖5A，緩衝層20具有第一導 電型，位於基底8上。緩衝層20例如是具有n型摻雜的第一半導體化合物磊晶層。在本實施例中，緩衝層20為n型碳化矽磊晶層，其n型摻雜例如是氮，摻雜濃度例如是5×1017/cm3至5×1018/cm3，厚度例如是0.5μm至2μm。
請參照圖3A、圖4A與圖5A，漂移層30具有第一導電型，位於緩衝層20上。漂移層30例如是具有n型摻雜的第二半導體化合物磊晶層。在本實施例中，漂移層30為n型碳化矽磊晶層，其n型摻雜例如是氮。漂移層30的摻雜濃度低於緩衝層20的摻雜濃度，例如是5×1014/cm3至5×1016/cm3，厚度例如是5μm至20μm。
請參照圖3A、圖4A與圖5A，井區40具有第二導電型，以陣列方式設置於漂移層30中。在本實施例中，井區40為p型摻雜區，其p型摻雜例如是鋁，摻雜濃度例如是1×1017/cm3至5×1018/cm3，接面深度例如是0.6μm至1.0μm。相鄰的井區40之間的漂移層30為分隔道35。
請參照圖3A、圖4A與圖5A，多個源極區60具有第一導電型，位於井區40之中。在本實施例中，源極區60為n+摻雜區。n型摻雜例如是氮或磷，摻雜濃度例如是1.0×1019/cm3至5.0×1019/cm3，接面深度例如是0.2μm至0.3μm。前述多個源極區60設置於井區40之中。源極區60可以呈各種形狀。在一實施例中，源極區60為矩形環(如圖2A所示)。在另一實施例中，源極區60為六角環(即蜂窩狀，如圖2B所示)。然而本發明並不以此為限。但也可延伸至佈局方式將MOS電晶體單元佈局成圓形或 橢圓狀、馬賽克狀等等。
請參照圖3A、圖4A與圖5A，閘極80位於分隔道35之漂移層30上，並延伸至相鄰的井區40以及源極區60上。閘極80覆蓋的井區40表面為通道區70。閘極80的材料包括導體材料，例如是金屬、合金、n型摻雜多晶矽、p型摻雜多晶矽、金屬矽化物或其組合而成之堆疊層。金屬例如是鎳(Ni)、鈦(Ti)、鉬(Mo)、鋁(Al)、鈀(Pd)等。合金例如是鈦鎢合金(TiW)、鎳鈦合金(NiTi)等，金屬矽化物例如是含前述金屬或合金經適當熱處理後所形成之金屬矽化物。在本實施例中，閘極80的材料為n型摻雜多晶矽。N型摻雜例如是磷。摻雜濃度例如是1.0×1019/cm3至5.0×1019/cm3。閘極區80可利用佈局方式在晶片的週邊區域與另一金屬連接。
請參照圖3A、圖4A與圖5A，閘介電層82位於閘極80與漂移層30之間以及閘極80與井區40之間。閘介電層82的材料例如是低介電常數材料或是高介電常數材料。低介電常數材料是指介電常數低於4的介電材料，例如是氧化矽或氮氧化矽。高介電常數材料是指介電常數高於4的介電材料，例如是HfO2、HfAlO、HfW2、Al2O3或Si3N4。
請參照圖3A、圖4A與圖5A，基本層(P+body region)或稱為第二導電型井接觸區(second type conductivity well contact region)50，具有第二導電型，位於源極區60所圍的井區40中。在本實施例中，基本層50為p型摻雜區， 其p型摻雜例如是鋁，摻雜濃度例如是1.0×1019/cm3至5.0×1019/cm3，接面深度例如是0.4μm至0.6μm。在一實施例中，源極區60為矩形環；基本層50為四邊形塊狀，被源極區60環繞(如圖2A所示)。在另一實施例中，源極區60為六角環；基本層50為六邊形塊狀，被源極區60環繞(如圖1B所示)。然而，源極區60與基本層50的形狀並不以此為限。
請參照圖3A、圖4A與圖5A，保護層84覆蓋在源極區60、閘介電層82以及閘極80上。保護層84的材料例如是氮化矽或氧化矽。保護層84中具有接觸窗開口94，且在接觸窗開口94之中具有源極接觸窗91；閘極80上方的保護層84上有導線95，與源極接觸窗91電性連接。源極接觸窗91以及導線95的材料可以是金屬、金屬合金、金屬氮化物或其組合，例如是Ti與Al之堆疊層或是Ti、TiN以及Al之堆疊層。
上述的閘極80也可以是溝槽式閘極80’(如圖3B、4B以及5B所示)。請參照圖3B、圖4B以及圖5B，溝槽式閘極80’位於相鄰的源極區60之間，且往分隔道35下方延伸，界於相鄰的井區40之間，並延伸至漂移層30中。通道區70’位於分隔道35旁的井區40之中。閘介電層82’位於閘極80’與源極區60之間、閘極80’與井區40之間以及閘極80’與漂移層30之間。
請參照圖3A、圖3B、圖4A與圖5A，每一區15中至少有一JBS二極體45，其位於多個分隔道35的交界處 55，與MOS電晶體單元25反向並聯。更具體地說，每一個JBS二極體45包括多個接面能障區域51、上述漂移層30、陽極接觸窗92以及陰極52。
多個接面能障區域51，具有第二導電型，位於多個分隔道35的交界處55的漂移層30之中。換個角度來說，接面能障區域51位於多個分隔道35上的多個閘極80(溝槽式閘極80’)之間的漂移層30之中。此接面能障區域51主要是將轉角處的通道區遮蓋掉，不一定與井區40切齊，接面能障區域51的面積可以再大些。在一實施例中，接面能障區域51位於多個分隔道35的交界處55，且更延伸至井區40的轉角之中。在圖2A、圖2B、圖3A與圖3B中，接面能障區域51位於多個分隔道35的交界處55，且更延伸至井區40的轉角之中，並且與源極區60的轉角處接觸。然而，在某些應用上，可能需要JBS二極體45的漏電更為下降，可以縮小這些接面能障區51彼此間的距離，以達到JBS二極體45於反向耐壓的時候，空乏區形成使得夾止(Pinch off)的效果加強，以降低漏電，但JBS二極體45的導通電流可能因Schottky接觸的面積變少而稍微下降。因此，在應用時，接面能障區51的尺寸與間距可以依照實際的需求改變，以調整JBS二極體45的面積。接面能障區域51可以與基本層50一起製作，亦或是可以另外以分離的光罩定義，而可製作深度更深的接面能障區域51。
陽極接觸窗92覆蓋多個部分接面能障區域51與其彼 此之間(交界處55)形成歐姆接觸。陽極接觸窗92透過導線95與MOS電晶體單元25的源極接觸窗91電性連接。陽極接觸窗92的形狀可以依照需要來設計，並無特別的限制。在圖2A的實施例中，陽極接觸窗92的形狀為四邊形。在圖2B的實施例中，陽極接觸窗92的形狀為三角形。陽極接觸窗92的材料可以與源極接觸窗91以及/或導線95的材料相同或是相異，例如可以是金屬、金屬合金、金屬氮化物或其組合，例如是Ti與Al之堆疊層或是Ti、TiN以及Al之堆疊層。
JBS二極體45的陰極52為具有第一導電型載子之摻雜區，位於交界處55的漂移層30下方之基底8中。在本實施例中，第一導電型摻雜區為具有n型摻雜的n+摻雜區。n型摻雜例如是氮，其摻雜濃度例如是5×1018/cm3至1×1020/cm3。JBS二極體45的陰極52與MOS電晶體單元25的汲極區10電性連接，連接成一個共同端點。
在以上的實施例中，接面能障區域51位於多個分隔道35的交界處55，且更延伸至井區40的轉角之中，並且與源極區60的轉角處接觸，如圖2A與圖2B所示。從一觀點而言，在MOS電晶體單元25的轉角處以JBS二極體45取代了原本特性較差的MOS元件。在一實施例中，利用四個在外側的接面能障區域51，包圍內側Schottky接觸的區域，形成了此JBS二極體45，此JBS二極體45導通的電壓大約為1V，能夠比內建P型本體二極體(Body Diode)之導通電壓~2.6V提早導通，使得元件導通時屬於 單載子的流通特性，能夠在關閉時，快速移除少數載子，而可高速操作。
圖6繪示本發明之又一實施例之一種之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件的上視圖。圖7繪示本發明之另一實施例之一種之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件的上視圖。圖8繪示本發明之再一實施例之一種之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件的上視圖。為清楚起見，簡化圖6、圖7與圖8，JBS二極體45僅繪示於每一區域15的中心處。JBS二極體45、145、245、345除了位於同一區域15的分隔道35交界處55之外，也可以位於相鄰兩區域15中兩相鄰MOS電晶體單元25之分隔道35之間的交界處55，如圖1A與圖1B所示。
請參照圖6，在又一實施例中，JBS二極體145的接面能障區域151不僅位於多個分隔道35的交界處55，並延伸至井區40的轉角之中，並且與源極區60的轉角處接觸之外，更延伸至井區40的單一個邊緣，以增加陽極接觸窗192之Schottky接觸面積。陽極接觸窗192覆蓋多個部分接面能障區域151以及其彼此之間(分隔道35)的漂移層30，其形狀呈長方形。
請參照圖7，在另一實施例中，JBS二極體245的接面能障區域251不僅位於多個分隔道35的交界處55，且延伸至井區40的轉角之中，並且與源極區60的轉角處接觸之外，更延伸至井區40的多數個邊緣，以使陽極接觸窗 292形成更大的Schottky接觸面積。陽極接觸窗292覆蓋多個部分接面能障區域251與其彼此之間(分隔道35)的漂移層30，其形狀呈十字狀。
請參照圖8，在再一實施例中，每一區域15除了包括上述至少一JBS二極體45之外，還包括多數個JBS二極體345。JBS二極體345包括多數個接面能障區域351、陽極接觸窗392、漂移層30以及陰極52(未繪示)。多數個接面能障區域351，以間隔區段的方式佈局，位於分隔道35以及上述多數個井區40的多數個邊緣，並且延伸至井區40與源極區60之中。多數個陽極接觸窗392覆蓋部分接面能障區域351與其彼此之間(分隔道35)的漂移層30。
以上的實施例是以第一導電型為n型；第二導電型為p型來說明，然而，本發明並不以此為限。
在以上的實施例中，JBS二極體的設置位置係以在分隔區的交界處或是分隔區周邊的井區邊緣處來說明，然而，在本發明並不以此為限。JBS二極體45亦可以設置在晶片的空間中因幾何對稱性而造成製程(如離子製程、或是曝光製程)變異之處，而能夠大幅地提升MOS開關的特性均勻性及穩定性者。
本發明實施例將JBS二極體整合於MOS電晶體單元陣列之中，其中JBS二極體與MOS電晶體單元反向並聯。JBS二極體可以取代使用內建本體二極體，降低導通之電壓(減少導通損耗)，增加切換速度。又，本發明實施例將JBS二極體置放於相鄰之MOS電晶體單元之轉角 交界處，可以去除臨界電壓(Threshold voltage，Vt)較差的MOS元件，具有提高元件導通特性均勻性。再者，JBS二極體不需佔用全部的MOS電晶體單元的面積，且JBS二極體的面積可以依據實際的需要調整，以改善MOS與JBS操作電流比例之匹配性。此外，本發明實施例將MOSFET與JBS二極體整合成單晶片，不需外在功率模組之分離打線，可大幅降低功率模組封裝時的技術難度，降低打線封裝造成之良率下降及過大之雜散電感，且可以降低製作成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
5‧‧‧MOS電晶體單元陣列
8‧‧‧基底
10‧‧‧汲極區
15‧‧‧區域
20‧‧‧緩衝層
25‧‧‧多個MOS電晶體單元
30‧‧‧漂移層
35‧‧‧分隔道
40‧‧‧井區
45、145、245、345‧‧‧JBS二極體
50‧‧‧基本層
51、151、251、351‧‧‧接面能障區域
52‧‧‧陰極
55、155‧‧‧交界處
60‧‧‧源極區
70、70’‧‧‧通道
82、82’‧‧‧閘介電層
80‧‧‧閘極
80’‧‧‧溝槽式閘極
84‧‧‧保護層
91‧‧‧源極接觸窗
92、192、292、392‧‧‧陽極接觸窗
94‧‧‧接觸窗開口
95‧‧‧導線
125‧‧‧第一MOS電晶體單元
135‧‧‧第一分隔道
225‧‧‧第二MOS電晶體單元
235‧‧‧第二分隔道
325‧‧‧第三MOS電晶體單元
425‧‧‧第四MOS電晶體單元
IV-IV、V-V、IV’-IV’、V’-V’‧‧‧切線
圖1A為依照本發明之實施例之一種JBS二極體嵌於MOS場效電晶體單元陣列之整合元件的簡易上視圖。
圖1B為依照本發明之實施例之另一種JBS二極體嵌於MOS場效電晶體單元陣列之整合元件的簡易上視圖。
圖2A為圖1A之局部區域的示意圖。
圖2B為圖1B之局部區域的示意圖。
圖3A繪示圖1A之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件之局部區域的立體圖。
圖3B繪示圖1A整合JBS二極體之溝槽式閘極MOS電晶體單元陣列之局部區域的立體圖。
圖4A繪示圖3A切線IV-IV的剖面示意圖。
圖4B繪示圖3B切線IV’-IV’的剖面示意圖。
圖5A繪示圖3A切線V-V的剖面示意圖。
圖5B繪示圖3B切線V’-V’的剖面示意圖。
圖6繪示本發明之又一實施例之一種之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件的上視圖。
圖7繪示本發明之另一實施例之一種之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件的上視圖。
圖8繪示本發明之再一實施例之一種之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件的上視圖。
5‧‧‧MOS電晶體單元陣列
15‧‧‧區域
25‧‧‧MOS電晶體單元
35‧‧‧分隔道
45‧‧‧JBS二極體
55‧‧‧交界處

Claims (18)

  1. 一種接面位障蕭特基(JBS)二極體嵌於金氧半(MOS)場效電晶體單元陣列之整合元件，包括多個區域，每一區域包括：多數個MOS電晶體單元，其中相鄰的該些MOS電晶體以多數個分隔道分隔，其中一第一MOS電晶體單元與在第一方向上相鄰的一第二MOS電晶體單元之間以一第一分隔道分隔，且該第一MOS電晶體單元與在第二方向上相鄰的一第三MOS電晶體單元之間以一第二分隔道分隔；以及至少一JBS二極體，位於該第一分隔道與該第二分隔道的一交界處，該JBS二極體與該第一、該第二以及該第三MOS電晶體單元反向並聯。
  2. 如申請專利範圍第1項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中每一區之該些MOS電晶體單元包括：多數個井區，其具有一第二導電型，相鄰的兩個井區之間以上述分隔道分隔；以及多數個源極區，具有該第一導電型，位於該些井區之中。
  3. 如申請專利範圍第2項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中每一區之該些MOS電晶體單元包括：一汲極區，具有該第一導電型，位於一基底中； 一漂移層，其具有一第一導電型，位於該基底上，該些井區位於該漂移層中；多數個閘介電層，位於該些閘極與該漂移層之間以及該些閘極與該些井區之間；多數個基本層，具有該第二導電型，位於該些井區之中的該些源極區內；以及多數個源極接觸窗，位於該些基本層與部分該些源極區上並與其電性連接。
  4. 如申請專利範圍第3項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中每一區之該些MOS電晶體單元更包括：多數個閘極，分別位於該些分隔道上，並延伸到相鄰的該些井區以及該些源極區上。
  5. 如申請專利範圍第4項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中該些閘極更延伸到該些分隔道的該漂移層中。
  6. 如申請專利範圍第3項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中該第一導電型為n型；該第二導電型為p型。
  7. 如申請專利範圍第3項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中至少該JBS二極體包括：多個第一接面能障區域，具有第二導電型，位於該交界處的該漂移層之中； 該漂移層；一第一陽極接觸窗，覆蓋部分該些第一接面能障區域與該漂移層，與該些源極接觸窗電性連接；以及一陰極，位於該漂移層下方的該基底中。
  8. 如申請專利範圍第7項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中該些第一接面能障區域延伸至該些井區的轉角之中。
  9. 如申請專利範圍第7項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中該些第一接面能障區域更延伸至與該些源極區接觸。
  10. 如申請專利範圍第8項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中該些第一接面能障區域更延伸至該些井區的一個邊緣。
  11. 如申請專利範圍第8項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中該些第一接面能障區域更延伸至該些井區的多數個邊緣。
  12. 如申請專利範圍第8項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中每一區域之至少該JBS二極體更包括：多數個第二接面能障區域，位於該些井區的多數個邊緣；以及多數個第二陽極接觸窗，覆蓋部分該些第二接面能障區域與該漂移層。
  13. 如申請專利範圍第1項所述之JBS二極體嵌於 MOS場效電晶體單元陣列之整合元件，其中每一區包括三個上述MOS電晶體單元以及至少一個上述JBS二極體。
  14. 如申請專利範圍第1項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中每一區包括四個上述MOS電晶體單元以及至少一個上述JBS二極體。
  15. 如申請專利範圍第1項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中在每一區中，上述JBS二極體的面積小於各個上述MOS電晶體單元的面積。
  16. 如申請專利範圍第1項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中該些MOS電晶體單元包括碳化矽MOS電晶體單元。
  17. 如申請專利範圍第1項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中該JBS二極體的面積小於上述各MOS電晶體單元的面積。
  18. 如申請專利範圍第17項所述之JBS二極體嵌於MOS場效電晶體單元陣列之整合元件，其中該JBS二極體的面積為上述各MOS電晶體單元的面積的1/4至1/2。
TW101148799A 2012-12-20 2012-12-20 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件 TWI521718B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101148799A TWI521718B (zh) 2012-12-20 2012-12-20 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
US13/865,980 US9209293B2 (en) 2012-12-20 2013-04-18 Integrated device having MOSFET cell array embedded with barrier Schottky diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101148799A TWI521718B (zh) 2012-12-20 2012-12-20 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件

Publications (2)

Publication Number Publication Date
TW201427035A true TW201427035A (zh) 2014-07-01
TWI521718B TWI521718B (zh) 2016-02-11

Family

ID=50973688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148799A TWI521718B (zh) 2012-12-20 2012-12-20 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件

Country Status (2)

Country Link
US (1) US9209293B2 (zh)
TW (1) TWI521718B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128349B2 (en) 2015-12-18 2018-11-13 Flosfia Inc. Semiconductor device
TWI805267B (zh) * 2022-03-11 2023-06-11 力源半導體股份有限公司 溝渠式閘極電晶體元件

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214572B2 (en) * 2013-09-20 2015-12-15 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US9991376B2 (en) 2013-09-20 2018-06-05 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US10418476B2 (en) 2014-07-02 2019-09-17 Hestia Power Inc. Silicon carbide semiconductor device
TWI528565B (zh) * 2014-07-02 2016-04-01 瀚薪科技股份有限公司 Silicon carbide semiconductor components
US10483389B2 (en) * 2014-07-02 2019-11-19 Hestia Power Inc. Silicon carbide semiconductor device
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
KR101786664B1 (ko) 2015-12-11 2017-10-18 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN108538925B (zh) * 2018-06-15 2024-05-14 深圳基本半导体有限公司 一种碳化硅结势垒肖特基二极管
CN111640783B (zh) * 2020-04-20 2023-01-24 元山(济南)电子科技有限公司 多种元胞设计的复合PiN肖特基二极管
US20220181443A1 (en) * 2020-12-08 2022-06-09 AZ Power, Inc Power MOSFET With Enhanced Cell Design
US11869943B2 (en) 2020-12-11 2024-01-09 Shanghai Hestia Power Inc. Silicon carbide semiconductor device
US11984499B2 (en) 2021-01-11 2024-05-14 Shanghai Hestia Power Inc. Silicon carbide semiconductor device
CN115579399A (zh) * 2022-12-12 2023-01-06 深圳平创半导体有限公司 一种碳化硅mosfet元胞版图结构
WO2025017950A1 (ja) * 2023-07-18 2025-01-23 株式会社 東芝 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US6351018B1 (en) 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6331455B1 (en) 1999-04-01 2001-12-18 Advanced Power Devices, Inc. Power rectifier device and method of fabricating power rectifier devices
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
KR101187084B1 (ko) 2004-07-08 2012-09-28 미시시피 주립대학 탄화실리콘으로 제조된 모놀리식 수직 접합 전계 효과트랜지스터와 쇼트키 장벽 다이오드 및 그 제조 방법
US8110869B2 (en) * 2005-02-11 2012-02-07 Alpha & Omega Semiconductor, Ltd Planar SRFET using no additional masks and layout method
US7436022B2 (en) * 2005-02-11 2008-10-14 Alpha & Omega Semiconductors, Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US7453119B2 (en) 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
US7952139B2 (en) * 2005-02-11 2011-05-31 Alpha & Omega Semiconductor Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
CN101882583A (zh) 2005-04-06 2010-11-10 飞兆半导体公司 沟栅场效应晶体管及其形成方法
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US7808223B1 (en) 2007-05-08 2010-10-05 Netlogic Microsystems, Inc. Transistor with spatially integrated schottky diode
US7741693B1 (en) 2007-11-16 2010-06-22 National Semiconductor Corporation Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices
JP4640439B2 (ja) 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
DE102009028240A1 (de) 2009-08-05 2011-02-10 Robert Bosch Gmbh Feldeffekttransistor mit integrierter TJBS-Diode
US20110156810A1 (en) * 2009-12-30 2011-06-30 Intersil Americas Inc. Integrated dmos and schottky

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128349B2 (en) 2015-12-18 2018-11-13 Flosfia Inc. Semiconductor device
TWI660505B (zh) * 2015-12-18 2019-05-21 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
TWI686952B (zh) * 2015-12-18 2020-03-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
TWI805267B (zh) * 2022-03-11 2023-06-11 力源半導體股份有限公司 溝渠式閘極電晶體元件

Also Published As

Publication number Publication date
TWI521718B (zh) 2016-02-11
US20140175559A1 (en) 2014-06-26
US9209293B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
TWI521718B (zh) 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
JP6621749B2 (ja) 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
CN112786679B (zh) 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件
JPWO2018225600A1 (ja) 半導体装置および電力変換装置
US10418476B2 (en) Silicon carbide semiconductor device
JP4125363B2 (ja) 半導体装置および電気機器
US11575001B2 (en) Semiconductor device
CN109920838B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
CN117457651A (zh) 肖特基二极管与mosfet的集成
CN101233616A (zh) 半导体元件和电气设备
US20230139229A1 (en) Semiconductor device and power converter
US12205991B2 (en) Cell structure of silicon carbide MOSFET device, and power semiconductor device
CN106024895A (zh) 一种集成肖特基二极管的积累型屏蔽栅mosfet
US11973132B2 (en) Semiconductor device comprising insulated gate bipolar transistor (IGBT), diode, and well region
JP2020013836A (ja) 半導体装置および半導体回路装置
JP6799515B2 (ja) 半導体装置
CN112687745B (zh) 碳化硅沟槽mosfet器件及制备方法
JP6295012B2 (ja) 半導体装置および電力変換装置
JP6259931B2 (ja) 半導体装置および電力変換装置
CN113054015A (zh) 碳化硅mosfet芯片
CN109192780B (zh) 一种横向mosfet器件及其制备方法
CN117497600A (zh) 超结碳化硅晶体管的结构、制造方法及电子设备
CN117497601A (zh) 平面型碳化硅晶体管的结构、制造方法及电子设备
US20220181443A1 (en) Power MOSFET With Enhanced Cell Design