[go: up one dir, main page]

TW201401524A - 顯示裝置、半導體裝置及顯示裝置之製造方法 - Google Patents

顯示裝置、半導體裝置及顯示裝置之製造方法 Download PDF

Info

Publication number
TW201401524A
TW201401524A TW102119629A TW102119629A TW201401524A TW 201401524 A TW201401524 A TW 201401524A TW 102119629 A TW102119629 A TW 102119629A TW 102119629 A TW102119629 A TW 102119629A TW 201401524 A TW201401524 A TW 201401524A
Authority
TW
Taiwan
Prior art keywords
insulating film
film
display device
interlayer insulating
layer
Prior art date
Application number
TW102119629A
Other languages
English (en)
Inventor
Hitoshi Tsuno
Koichi Nagasawa
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201401524A publication Critical patent/TW201401524A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本揭示之顯示裝置具備：電晶體部，其具有閘極絕緣膜、積層於閘極絕緣膜之半導體層、及積層於閘極絕緣膜之與半導體層為相反側之閘極電極層；第1電容元件部，其具有與電性連接於半導體層、且配置於電晶體部上之配線層配置於相同階層之第1金屬膜，及隔著第1金屬膜上之第1層間絕緣膜而配置之第2金屬膜；及顯示元件，其藉由電晶體部予以控制。

Description

顯示裝置、半導體裝置及顯示裝置之製造方法
本揭示係關於一種顯示裝置、半導體裝置及顯示裝置之製造方法。
於液晶顯示器、有機EL(Electro-Luminescence，電致發光)顯示器等平板顯示器中，用以驅動面板之驅動電晶體中廣泛使用主動矩陣方式之薄膜電晶體(Thin Film Transistor(TFT))。該TFT係針對每個像素而設置，可分別控制像素之明暗，故可達成較被動矩陣方式更高的畫質、更高的對比度。
又，可對該平板顯示器謀求性能之進一步提高。例如，提出如下技術：藉由以不同之層製作TFT之閘極絕緣膜與電容元件之介電體膜，而可不受構成TFT之材質之約束地選擇最合適之介電體膜(例如，參照專利文獻1)。由於該介電體膜可選擇例如介電常數較閘極絕緣膜高之材質，或，即便為與閘極絕緣膜相同的材質，亦可使膜厚變薄，故可使每單位面積之電容提高。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2008-102262號公報
然而，於專利文獻1中，將與閘極電極為同層之金屬膜用作電容元件之一電極，有受到電容元件之配置、材質等之約束，而妨礙薄膜 電晶體之性能提高之問題。
因此，較理想的是提供一種性能提高之顯示裝置、半導體裝置及顯示裝置之製造方法。
本技術之一實施形態之顯示裝置係具備：電晶體部，其具有閘極絕緣膜、積層於閘極絕緣膜之半導體層、及積層於閘極絕緣膜之與半導體層為相反側之閘極電極層；第1電容元件部，其具有與電性連接於半導體層、且配置於電晶體部上之配線層配置於相同階層之第1金屬膜、及隔著設置於第1金屬膜上之第1層間絕緣膜而配置之第2金屬膜；及顯示元件，其藉由電晶體部而控制。
本技術之一實施形態之半導體裝置具備電晶體部與電容元件部，電晶體部及電容元件部具有與上述顯示裝置之電晶體部及第1電容元件部相同之構成。
本技術之一實施形態之顯示裝置之製造方法係包含以下之(A)~(C)者。
(A)積層閘極電極、閘極絕緣膜及半導體層而形成電晶體部；(B)分別於電晶體部上成膜與半導體層電性連接之配線層、及於與配線層為相同之階層上成膜第1金屬膜後，於第1金屬膜上隔著第1層間絕緣膜成膜第2金屬膜而形成第1電容元件部；(C)形成藉由電晶體部而控制之顯示元件。
本技術之一實施形態之顯示裝置、半導體裝置及顯示裝置之製造方法中，藉由將構成電容元件(第1電容元件部)之金屬膜設置於與電晶體部不同之層上，而使構成電容元件之材料之選擇性提高。
根據上述一實施形態之顯示裝置、半導體裝置及顯示裝置之製造方法，由於將構成電容元件(第1電容元件部)之金屬膜設置於與電晶體部不同之層上，故構成電容元件之材料之選擇性提高，配線整體之電阻降低。因此，可提供高性能之顯示裝置。
10‧‧‧顯示裝置
11‧‧‧像素
11a‧‧‧像素
11b‧‧‧像素
11c‧‧‧像素
11d‧‧‧像素
11e‧‧‧像素
11f‧‧‧像素
11g‧‧‧像素
11h‧‧‧像素
11i‧‧‧像素
11j‧‧‧像素
11k‧‧‧像素
12‧‧‧像素陣列部
13‧‧‧水平選擇器
13a‧‧‧信號線
14‧‧‧寫入掃描器
14a‧‧‧掃描線
15‧‧‧電源掃描器
15a‧‧‧電源線
16‧‧‧顯示元件
17‧‧‧取樣用之TFT
18‧‧‧接地配線
100‧‧‧驅動用之TFT
110‧‧‧玻璃基板
120‧‧‧閘極電極膜
130‧‧‧閘極絕緣膜
140‧‧‧半導體層
140S‧‧‧通道區域
151‧‧‧層間絕緣膜
151a‧‧‧接觸孔
151b‧‧‧接觸孔
151c‧‧‧接觸孔
151d‧‧‧接觸孔
151a'‧‧‧接觸孔
151b'‧‧‧接觸孔
151c'‧‧‧接觸孔
152‧‧‧層間絕緣膜
152A‧‧‧層間絕緣膜
152B‧‧‧高介電常數層間膜
152a‧‧‧接觸孔
152b‧‧‧凹部
152c‧‧‧凹部
153‧‧‧層間絕緣膜
153b‧‧‧抗蝕劑圖案
161‧‧‧配線層
162‧‧‧配線層
163‧‧‧配線層
171‧‧‧配線層
172‧‧‧配線層
174‧‧‧金屬膜
180‧‧‧像素電極層
191‧‧‧接觸孔
200A‧‧‧凹部
200B‧‧‧凹部
200‧‧‧電容元件
200a‧‧‧電容元件
200b‧‧‧電容元件
200c‧‧‧電容元件
200d‧‧‧電容元件
200e‧‧‧電容元件
200f‧‧‧電容元件
200g‧‧‧電容元件
200h‧‧‧電容元件
200i‧‧‧電容元件
200j‧‧‧電容元件
200k‧‧‧電容元件
210‧‧‧金屬膜
220‧‧‧金屬膜
252‧‧‧抗蝕劑圖案
300‧‧‧電容元件
320‧‧‧閘極電極膜
340‧‧‧半導體層
420‧‧‧閘極電極膜
430‧‧‧閘極絕緣膜
430a‧‧‧底塗絕緣膜
440‧‧‧半導體層
440S‧‧‧通道區域
500‧‧‧電容元件
520‧‧‧閘極電極膜
540‧‧‧半導體層
600‧‧‧模組
610‧‧‧保護層
620‧‧‧密封用基板
630‧‧‧區域
640‧‧‧可撓性印刷配線基板
650‧‧‧可撓性印刷配線基板
700‧‧‧電視裝置
710‧‧‧影像顯示畫面部
720‧‧‧前面板
730‧‧‧濾光玻璃
800‧‧‧數位靜態相機
810‧‧‧發光部
820‧‧‧顯示部
830‧‧‧選單開關
840‧‧‧快門按鍵
900‧‧‧個人電腦
910‧‧‧本體
920‧‧‧鍵盤
930‧‧‧顯示部
1000‧‧‧攝像機
1010‧‧‧本體部
1020‧‧‧透鏡
1030‧‧‧開始/停止開關
1040‧‧‧顯示部
1100‧‧‧行動電話
1110‧‧‧上側框體
1120‧‧‧下側框體
1130‧‧‧連結部
1140‧‧‧顯示器
1150‧‧‧副顯示器
1160‧‧‧閃光燈
1170‧‧‧相機
1210‧‧‧顯示部
1220‧‧‧非顯示部
1230‧‧‧操作部
d1‧‧‧膜厚
d2‧‧‧膜厚
圖1係表示有機EL顯示器之構成之一例之圖。
圖2係表示有機EL顯示器之電路構成之一例之圖。
圖3A係表示第1實施形態之TFT及電容元件之構成之平面圖。
圖3B係表示圖3A所示之TFT及電容元件之構成之剖面圖。
圖4A係表示圖3B所示之TFT及電容元件之製造步驟之剖面圖。
圖4B係表示繼圖4A之後之步驟之剖面圖。
圖5A係表示繼圖4B之後之步驟之剖面圖。
圖5B係表示繼圖5A之後之步驟之剖面圖。
圖6A係表示第2實施形態之TFT及電容元件之構成之平面圖。
圖6B係表示圖6A所示之TFT及電容元件之構成之剖面圖。
圖7A係表示第3實施形態之TFT及電容元件之構成之平面圖。
圖7B係表示圖7A所示之TFT及電容元件之構成之剖面圖。
圖8A係表示第3實施形態之TFT及電容元件之另一構成之平面圖。
圖8B係表示圖8A所示之TFT及電容元件之構成之剖面圖。
圖9A係表示第4實施形態之TFT及電容元件之構成之平面圖。
圖9B係表示圖9A所示之TFT及電容元件之構成之剖面圖。
圖10A係表示圖9B所示之TFT及電容元件之製造步驟之剖面圖。
圖10B係表示繼圖10A之步驟之剖面圖。
圖11係表示第5實施形態之TFT及電容元件之構成之剖面圖。
圖12係表示第5實施形態之TFT及電容元件之另一構成之剖面圖。
圖13A係表示第6實施形態之TFT及電容元件之構成之平面圖。
圖13B係表示圖13A所示之TFT及電容元件之構成之剖面圖。
圖14A係表示圖13B所示之TFT及電容元件之製造步驟之剖面 圖。
圖14B係表示繼圖14A之步驟之剖面圖。
圖15A係表示變化例1之TFT及電容元件之構成之平面圖。
圖15B係表示圖15A所示之TFT及電容元件之構成之剖面圖。
圖16A係表示第7實施形態之TFT及電容元件之構成之平面圖。
圖16B係表示圖16A所示之TFT及電容元件之構成之剖面圖。
圖17A係表示第8實施形態之TFT及電容元件之構成之平面圖。
圖17B係表示圖17A所示之TFT及電容元件之構成之剖面圖。
圖18A係表示變化例2之TFT及電容元件之構成之平面圖。
圖18B係表示圖18A所示之TFT及電容元件之構成之剖面圖。
圖19A係表示圖18B所示之TFT及電容元件之製造步驟之剖面圖。
圖19B係表示繼圖19A之步驟之剖面圖。
圖20係表示上述實施形態等之顯示裝置之應用例之圖。
圖21A係表示自應用例1之正面側觀察之外觀之立體圖。
圖21B係表示自應用例1之背面側觀察之外觀之立體圖。
圖22係表示應用例2之外觀之立體圖。
圖23A係表示自應用例3之正面側觀察之外觀之立體圖。
圖23B係表示自應用例3之背面側觀察之外觀之立體圖。
圖24係表示應用例4之外觀之立體圖。
圖25係表示應用例5之外觀之立體圖。
圖26A係應用例6之閉合狀態之前視圖、左側視圖、右側視圖、俯視圖及仰視圖。
圖26B係應用例6之打開狀態之前視圖及側視圖。
以下，參照圖式對本技術之實施形態進行詳細說明。再者，說 明之順序係如下述般。
1.第1實施形態(於與電晶體部不同之層設置有第1電容元件之例)
2.第2實施形態(於第1電容元件之下方配置有第2電容元件之例)
3.第3實施形態(共有第1電容元件之一側之金屬膜與電晶體部之配線層之例)
4.第4實施形態(使用具有積層構造之層間絕緣膜之例)
5.第5實施形態(設置有頂閘極型之電晶體部之例)
6.第6實施形態(於第1電容元件設置有凹部之第1例)
7.變化例1(於第1電容元件設置有凹部之第2例)
8.第7實施形態(於具有凹部之第1電容元件之下方配置有第2電容元件之例)
9.第8實施形態(於第1電容元件設置有複數個凹部之第1例)
10.變化例2(於第1電容元件設置有複數個凹部之第2例)
11.應用例
<1.第1實施形態>
作為平板顯示器(顯示裝置)之一例而列舉有機EL顯示器之情形為例。圖1係表示該有機EL顯示器之構成者。
作為有機EL顯示器之顯示裝置10，具有像素陣列部12與使像素陣列部12驅動之驅動部(省略圖示)。像素陣列部12具備列狀之掃描線14a、行狀之信號線13a、配置於兩者交叉之部分之矩陣狀之像素11、對應於各像素11之各列而配置之電源線15a。驅動部具備水平選擇器13、寫入掃描器14、及電源掃描器15。水平選擇器13對各信號線13a供給作為影像信號之信號電位與基準電位且以行單位依次掃描像素11。寫入掃描器14配合水平選擇器13之掃描而對列狀之各掃描線14a依次供給控制信號且以列單位依次掃描像素11。電源掃描器15配合寫入掃描器14之掃描而對各電源線15a供給以第1電位與第2電位切換之 電源電壓。
其次，對該顯示裝置10之像素11具備之電路構成之一例使用圖2進行說明。
該像素11具有以有機EL設備等代表之顯示元件16、取樣用之TFT17、驅動用之TFT100、電容元件200。取樣用之TFT17之閘極連接於對應之掃描線14a，且其源極及汲極之一者連接於對應之信號線13a，另一者連接於驅動用之TFT100之閘極。驅動用之TFT100之源極連接於顯示元件16之陽極，且其汲極連接於對應之電源線15a。顯示元件16之陰極連接於接地配線18。再者，該接地配線18係相對於所有像素11共用地配線。電容元件200連接於驅動用之TFT100之源極與閘極之間。
於具有該構成之像素11中，取樣用之TFT17根據自掃描線14a供給之控制信號而導通，對自信號線13a供給之信號電位進行取樣並保持於電容元件200。
驅動用之TFT100，自處於第1電位之電源線15a接收電流之供給，根據保持於電容元件200之信號電位而使驅動電流流過顯示元件16。電源掃描器15於取樣用之TFT17導通後且水平選擇器13對信號線13a供給基準電位之期間，於第1電位與第2電位之間切換電源線15a，預先將相當於驅動用之TFT100之閾電壓之電壓保持於電容元件200。藉由該閾電壓修正功能，顯示裝置10可抑制於每個像素11不均一之驅動用之TFT100之閾電壓之影響。
其次，對構成像素11之TFT100(電晶體部)及電容元件200使用圖3A、圖3B進行說明。
圖3A係表示像素11之TFT100及電容元件200之平面構成者。圖3B係表示圖3A之像素11之一點鏈線X-X之剖面構成者。
TFT100如圖3B所示般，於玻璃基板110上具有閘極絕緣膜130、 積層於閘極絕緣膜130之半導體層140、及積層於閘極絕緣膜130之與半導體層140為相反側之閘極電極膜120。再者，於第1實施形態中，表示於玻璃基板110上，依序積層閘極電極膜120、閘極絕緣膜130、半導體層140之底閘極型之TFT100。閘極絕緣膜130包含例如氧化矽、氮化矽、或使該等積層而成者。半導體層140包含例如多晶矽、非晶矽或微晶矽。又，半導體層140可應用并五苯、并四苯、稠六苯、稠七苯、芘、1,2-苯并菲、二萘嵌苯、六苯并苯、紅螢烯、聚噻吩、多并苯、聚對位苯基乙烯、聚吡咯、卟啉、碳奈米管、富勒烯、金屬酞菁或其等之衍生物等有機半導體材料。又，可應用以包含銦、鎵、鋅、錫等之元素與氧之化合物構成之氧化物半導體。更具體而言，作為非晶質之氧化物半導體，列舉氧化銦鎵鋅，作為結晶性之氧化物半導體，列舉氧化鋅、氧化銦鋅、氧化銦鎵、氧化銦錫、氧化銦等。
相對於該TFT100，於半導體層140及閘極絕緣膜130上設置有層間絕緣膜151(第2層間絕緣膜)，於層間絕緣膜151之特定位置上形成有接觸孔151a、151b。於層間絕緣膜151上形成有通過接觸孔151a、151b與半導體層140之源極汲極區域電性連接之配線層161、162。
於層間絕緣膜151、配線層161、162及金屬膜210上，與層間絕緣膜152(第1層間絕緣膜)一同設置有電容元件200。電容元件200具有一對電極(金屬膜)210、220，該等金屬膜210、220之間之介電體膜藉由層間絕緣膜152之一部分構成。於本實施形態中，電容元件200之一側之金屬膜210與配線層161、162配置於相同階層。金屬膜220形成於設置於層間絕緣膜152之凹部152b中。
於層間絕緣膜152上，除凹部152b之外，還於特定位置形成有配線層171及接觸孔152a，於接觸孔152a中形成有配線層172。再者，如圖3A所示般，凹部152b以內含於金屬膜210、220之方式形成。
於層間絕緣膜152上，以覆蓋配線層171、172及金屬膜220之方式還形成有層間絕緣膜153。又，於層間絕緣膜153上，形成有經由接觸孔153a與配線層171電性連接之像素電極層180。
配線層161、162、171、172、金屬膜210、220，包含例如鋁、鎢、銅、鈦、鉬、或以該等為主成分之合金。層間絕緣膜151、152、153，包含例如氧化矽、氮化矽、)聚醯亞胺、丙烯酸系樹脂或使該等積層而成者。
其次，使用圖3及圖4A~圖5B對構成像素11之TFT100及電容元件200之製造方法進行說明。再者，此處雖關於作為半導體層而使用多晶矽之情形進行敍述，但可同樣使用上述之有機半導體、氧化物半導體等。
首先，如圖4A所示般形成TFT100及層間絕緣膜151。具體而言，於玻璃基板110上，藉由濺鍍法等成膜金屬薄膜，並進行圖案化而形成閘極電極膜120。其次，於形成有閘極電極膜120之玻璃基板110上，例如藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法而成膜氧化矽、氮化矽、或使該等積層而成之膜，從而形成閘極絕緣膜130。其次，於閘極絕緣膜130上，例如藉由CVD法而成膜非晶矽層，使用ELA(Excimer Laser Annealing，準分子雷射退火)等使該非晶矽結晶化。此時，亦可以CVD法等直接成膜多晶矽層。於結晶化之非晶矽層之特定部位進行雜質之注入及活化之後，進行圖案化而形成半導體層140(通道區域140S)。以覆蓋如此般形成之半導體層140之方式於閘極絕緣膜130上，例如藉由CVD法成膜氧化矽而形成層間絕緣膜151。
其次，如圖4B所示般形成配線層161、162及金屬膜210。具體而言，於層間絕緣膜151上成膜金屬膜。此時，於接觸孔151a、151b中亦沈積金屬膜，並進行圖案化而形成配線層161、162及金屬膜210。再者，金屬膜210之膜厚，例如為100~1500nm左右。
其次，如圖5A所示般形成層間絕緣膜152。具體而言，於層間絕緣膜151上以覆蓋配線層161、162及金屬膜210之方式，例如藉由CVD法而成膜氧化矽，於特定部位藉由微影術及蝕刻而形成具有連通至配線層162之接觸孔152a及凹部152b之層間絕緣膜152。再者，對層間絕緣膜152形成之凹部152b之底部至金屬膜210之上表面之膜厚d1可任意設定形成。又，層間絕緣膜152之膜厚h1，例如為150~3000nm左右。
其次，如圖5B所示般形成配線層171、172及金屬膜220。具體而言，於接觸孔152a及凹部152b中沈積金屬膜，於層間絕緣膜152上成膜金屬膜，且於該金屬膜上形成抗蝕劑圖案153b。使用該抗蝕劑圖案153b將金屬膜圖案化為特定形狀，形成配線層171、172及金屬膜220。再者，金屬膜220之膜厚，例如為100~1500nm左右。又，配線層171僅作為配線使用，並且為減小配線間之寄生電容，例如，亦較理想的是配線層161、171之間之膜厚d2，以d2>(3*d1)之關係成立之方式設定。
其次，除去抗蝕劑圖案153b之後，以覆蓋配線層171、172及金屬膜220之方式，於層間絕緣膜152上藉由CVD法成膜層間絕緣膜153例如氧化矽。其次，形成連通至配線層171之接觸孔153a之後，於層間絕緣膜153上及接觸孔153a內成膜金屬膜，進行圖案化形成像素電極層180。藉此，完成圖3B所示之TFT100及電容元件200。
再者，此後之步驟，藉由於像素電極層180上，依序形成包含有機材料之發光層、電極層、保護膜等，於TFT100之上部形成顯示元件16而完成像素11。
如此於本實施形態之顯示裝置10之像素11中，於與電性連接於構成TFT100之半導體層140之配線層161、162相同之階層上，配置有作為電容元件200之一側之電極之金屬膜210。於金屬膜210上隔著層間 絕緣膜152而配置有作為電容元件200之另一側之電極之金屬膜220。由於該金屬膜210、220不受來自閘極電極膜120及像素電極層180之約束，可獨自且容易地形成，故可減小像素11之配線整體之電阻。因此，顯示裝置10之像素11可防止配線延遲，容易使像素11多像素化，且使像素11高速驅動化而提高性能。
又，於本實施形態之顯示裝置之製造方法中，構成電容元件200之一對金屬膜210、220間之層間絕緣膜152，可於構成電容元件200之區域及除此之外之區域中分開製作膜質、膜厚d1、或積層構成。因此，可維持作為電容元件200之要求特性，且可減小配線間之寄生電容。因此，顯示裝置10之像素11可抑制雜訊之產生等，可使像素11高畫質化而提高性能。
以下，對第2~第8實施形態及變化例1、2進行說明。再者，對於與第1實施形態相同之構成要素附加相同符號並省略其說明。
<2.第2實施形態>
於第2實施形態中，使用圖6A、圖6B說明於其他電容元件(電容元件300；第2電容元件)之上部形成構成顯示裝置10之像素11a之電容元件200a之情形。
圖6A係表示像素11之TFT100及電容元件200a、300之平面構成者。圖6B係表示圖6A之像素11之一點鏈線X-X之剖面構成者。
於像素11a中，電容元件200a如圖6A、6B所示般，以位於配置於TFT100之圖中左側之電容元件300之上方之方式形成。再者，其他構成與第1實施形態之像素11相同地形成。
又，該像素11a例如如圖4A中說明般，於玻璃基板110上藉由濺鍍法等成膜金屬薄膜，並進行圖案化，而與閘極電極膜120一同形成成為電容元件300之一側之電極之電極膜320。於形成有閘極電極膜120、320之玻璃基板110上形成閘極絕緣膜130。於閘極絕緣膜130上 例如成膜非晶矽層，於將該非晶矽層結晶化而成之多晶矽層之特定部位進行雜質之注入及活化、且進行圖案化，而與半導體層140一同新形成成為電容元件300之另一側之電極之半導體層340。
其後之步驟，可藉由進行與第1實施形態相同之製造步驟，而形成顯示裝置10之像素11a。
如此於本實施形態之顯示裝置10之像素11a中，亦於與電性連接於構成TFT100之半導體層140之配線層161、162相同之階層上，配置有成為電容元件200a之一側之電極之金屬膜210。金屬膜210上隔著層間絕緣膜152配置有成為電容元件200a之另一側之電極之金屬膜220。由於該金屬膜210、220不受來自閘極電極膜120、電極膜320及像素電極層180之約束，可獨自且容易地形成，故可減小像素11a之配線整體之電阻。因此，顯示裝置10之像素11可防止配線延遲，且像素11a之多像素化變得容易，並且可使像素11a高速驅動化而提高性能。
又，根據本實施形態之顯示裝置之製造方法，與上述第1實施形態相同，可於層間絕緣膜152之構成電容元件200a之區域及除此之外之區域中分開製作膜質、膜厚d1、或積層構成。因此，可維持作為電容元件200a之要求特性，且可減小配線間之寄生電容。因此，顯示裝置10之像素11可抑制雜訊之產生等，可將像素11a予以高畫質化而提高性能。
再者，由於像素11a所具備之電容元件200a及電容元件300於互不相同之層上形成電極，故可將電容元件200a與電容元件300在俯視下重疊配置。因此，顯示裝置10之像素11a其每單位面積之儲存電容提高，可將像素11a高精細化且使畫質提高。即，可提供具有較高性能之顯示裝置10。
<3.第3實施形態>
於第3實施形態中，使用圖7A、圖7B，對將上述第1實施形態之 電容元件200之金屬膜210與配線層162作為連續之共用層而一體形成之情形進行說明。
圖7A係表示像素11b之TFT100及電容元件200b之平面構成者。圖7B係表示圖7A之像素11b之一點鏈線X-X之剖面構成者。
像素11b，如圖7A、7B所示般，於層間絕緣膜151上，與半導體層140電性連接之配線層163向圖中左側延伸形成。再者，於形成於層間絕緣膜152之凹部152c中，以與配線層163對向之方式形成有金屬膜173。於本實施形態中，配線層163及金屬膜173兼作電容元件200b之一對之電極。再者，其他構成與第1實施形態之像素11b相同地構成。
又，該像素11b例如如圖4B中說明般，將成膜於形成有接觸孔151a、151b之層間絕緣膜151上之金屬膜圖案化，與配線層161一同形成配線層163。又，如圖5A中說明般，於層間絕緣膜151上，以覆蓋配線層161、163之方式形成層間絕緣膜152，於層間絕緣膜152之特定部位藉由蝕刻而以與配線層163對向之方式形成凹部152c。
其後之步驟，可藉由進行與第1實施形態相同之製造步驟，而形成顯示裝置10之像素11b。
於本實施形態之顯示裝置10之像素11b中，將與TFT100之半導體層140電性連接之配線層163向與配線層161相反之側(圖7中左側)拉長配置。再者，於該配線層163上隔著層間絕緣膜152而設置金屬膜173，將電容元件200b之一側之電極作為共用層而構成為TFT100之配線層163。由於該配線層163及金屬膜173不受來自閘極電極膜120及像素電極層180之約束，可獨自且容易地形成，故可減小像素11b之配線整體之電阻。因此，顯示裝置10之像素11b可防止配線延遲，可容易使像素11b多像素化，且可使像素11b高速驅動化而提高性能。
又，於本實施形態之顯示裝置之製造方法中，與上述第1實施形態相同，層間絕緣膜152可於構成電容元件200b之區域及除此之外之 區域中分開製作膜質、膜厚d1、或積層構成。因此，可維持作為電容元件200b之要求特性，且可減小配線間之寄生電容。因此，顯示裝置10之像素11b，藉由抑制雜訊之產生等而可實現高畫質化，性能提高。
又，由於電容元件200b之面積，俯視下例如可較第1實施形態之電容元件200之面積廣，故可使每單位面積之儲存電容之總和增加。
再者，亦可使該像素11b之配線層163進而向配線層161側延伸。對該情形使用圖8進行說明。
圖8A係表示像素11c之TFT100及電容元件200c之平面構成者。圖8B係表示圖8A之像素11c之一點鏈線X-X之剖面構成者。
像素11c如圖8A所示般，以俯視下與TFT100之通道區域140S大致重疊之方式，使配線層164亦向配線層161側(圖中右側)延伸配置。再者對應該配線層164使金屬膜174配置。
該情形，亦獲得與上述像素11b相同之效果，且由於配線層164及金屬膜174與TFT100之通道區域140S重疊，故作為相對於TFT100之屏蔽膜發揮功能，可抑制光洩漏電流之產生。
再者，相對於第3實施形態之像素11b、11c，亦可使如第2實施形態中說明般之電容元件300配置於電容元件200b、200c之下方。該情形，可使每單位面積之儲存電容提高，可使顯示裝置10高精細化，並且可使像素11b、11c之性能進一步提高。
<4.第4實施形態>
於第4實施形態中，對將層間絕緣膜152設為積層構造(此處為2層構造；層間絕緣膜152A、高介電常數層間膜152B)，於金屬膜210、220之間形成高介電常數層間膜152B之情形使用圖9A、圖9B進行說明。
圖9A係表示像素11d之TFT100及電容元件200d之平面構成者。圖 9B係表示圖9A之像素11d之一點鏈線X-X之剖面構成者。
本實施形態之顯示裝置10之像素11d，如上所述般層間絕緣膜152為積層構造，即具有自層間絕緣膜151側依序積層有高介電常數層間膜152B、層間絕緣膜152A之構成。於本實施形態中，構成電容元件200d之金屬膜210與金屬膜220之間配設有高介電常數層間膜152B。
作為構成高介電常數層間膜152B之材料，較佳為使用具有高介電常數之材料。作為該材料，除例如氮化矽之外，列舉例如相對介電常數為10以上之材料，例如氧化鉿、鉿矽酸鹽、氧化鋁、五氧化二鉭、氧化鈦、氧化鑭及氧化鋯等。作為高介電常數層間膜152B，將該等作為單層膜或積層膜使用。上述材料中，尤佳為使用氮化矽、氧化鉿、氧化鋁、五氧化二鉭。又，此處高介電常數層間膜152B，雖作為密著膜設置於層間絕緣膜151及配線層161上，但並不限於此，亦可選擇性設置於對應電容元件200d之位置。或者，亦可不另外形成高介電常數層間膜152B，而使設置於像素11d以外之區域，例如設置有像素11d之顯示區域以外之周邊區域(任一者均未圖示)之層延伸而使用。又，層間絕緣膜152A包含與上述實施形態之層間絕緣膜152相同之材料。又，層間絕緣膜152以外之構成與第1實施形態之像素11a相同。
其次，對構成像素11d之TFT100及電容元件200d之製造方法，使用圖10A、10B進行說明。
首先，與第1實施形態相同，於玻璃基板110上形成TFT100及層間絕緣膜151之後，形成配線層161、162及金屬膜210。
其次，如圖10A所示般，形成高介電常數層間膜152B。具體而言，於層間絕緣膜151上，以覆蓋配線層161、162及金屬膜210之方式，藉由CVD法或濺鍍法而成膜例如鉿矽酸鹽膜，且於該膜上形成抗蝕劑圖案252。使用該抗蝕劑圖案252將膜圖案化為特定形狀並形成開 口，從而形成形成有接觸孔191之高介電常數層間膜152B。
其次，如圖10B所示般，形成層間絕緣膜152A。具體而言，首先，除去抗蝕劑圖案252，其後，於高介電常數層間膜152B上，例如使用CVD法成膜氧化矽。其次，於氧化矽膜之特定部位藉由微影術及蝕刻而分別形成分別連通至配線層162及高介電常數層間膜152B之接觸孔152a及凹部152b，從而形成層間絕緣膜152。再者，於第4實施形態中，亦由於希望配線層171僅作為配線使用，故為減小寄生電容，例如，較理想的是圖10B中之膜厚d2，以d2>(3*d1)之關係成立之方式設定，例如，將d1設為50~500nm，將d2設為150~3000nm。又，接觸孔191、152a之位置關係以俯視下兩者具有重疊之方式配置，接觸孔191、152a之大小，以一方內含單方之方式形成即可。又，接觸孔191、152a之形成順序可自任一者先形成。
其後之步驟，可藉由進行與第1實施形態之圖5B以後相同之製造步驟，形成顯示裝置10之像素11d。
如此般於本實施形態之顯示裝置10之像素11d中，亦於與電性連接於構成TFT100之半導體層140之配線層161、162相同之階層上，配置有作為電容元件200d之一側之電極之金屬膜210。於金屬膜210上隔著層間絕緣膜152配置有作為電容元件200d之另一側之電極之金屬膜220。由於該金屬膜210、220不受來自閘極電極膜120及像素電極層180之約束，可獨自且容易地形成，故可減小像素11d之配線整體之電阻。因此，顯示裝置10之像素11d可防止配線延遲，可容易使像素11d多像素化，且可使像素11d高速驅動化而提高性能。
又，於本實施形態之顯示裝置之製造方法中，與上述第1實施形態相同，可於層間絕緣膜152之構成電容元件200d之區域及除此之外之區域中分開製作膜質、膜厚d1、或積層構成。因此，可維持作為電容元件200d之要求特性，且可減小配線間之寄生電容。因此，顯示裝 置10之像素11d可抑制雜訊之產生等，可使像素11d高速驅動化及高畫質化而提高性能。
再者，於本實施形態中將層間絕緣膜152設為積層構造，利用具有高介電常數之材料於配線層161、162及金屬膜210上形成其中之1層(高介電常數層間膜152B)。藉此，在於自配線層161、162及金屬膜210之形成至配線層171、172及金屬膜220之形成之間進行修復步驟之情形下，可保護配線層161、162及金屬膜210之表面。因此，可防止相對於配線層161、162及金屬膜210之損傷，從而可抑制像素11d之劣化等。
再者，第4實施形態之像素11d之高介電常數層間膜152B，亦可相同地應用於第1~第3實施形態之像素11、11a、11b、11c。
<5.第5實施形態>
於第5實施形態中，對作為構成像素11e之TFT100而使用頂閘極型之TFT之情形，使用圖11進行說明。
圖11係表示第5實施形態之TFT100及電容元件200e之剖面構成者。再者，圖11所示之像素11e之平面構成，與圖3A相同地表示。
像素11e如圖11所示般表示於玻璃基板110上，依序積層有底塗絕緣膜(未圖示)、半導體層440、閘極絕緣膜430、閘極電極膜420之頂閘極型之TFT100。
再者，半導體層440、閘極絕緣膜430、閘極電極膜420，可應用與第1實施形態中說明之各個對應之半導體層140、閘極絕緣膜130、閘極電極膜120相同之材料。又，底塗絕緣膜、半導體層440、閘極絕緣膜430、閘極電極膜420以外之構成，亦與第1實施形態中說明之像素11e相同。
該像素11e首先於玻璃基板110上，藉由電漿CVD法而沈積氧化矽或氮化矽等，形成防止雜質之擴散之構造之底塗絕緣膜。又，於該底 塗絕緣膜上，例如藉由CVD法成膜非晶矽層，並使用ELA等使該非晶矽層結晶化。此時，亦可以CVD法等直接成膜多晶矽層。於結晶化之多晶矽層之特定部位進行雜質之注入及活化，且道行圖案化，從而形成半導體層440(通道區域440S)。於形成有半導體層440之玻璃基板110上，藉由CVD法成膜例如氧化矽、氮化矽、或使該等積層而成之膜，從而形成閘極絕緣膜430。且於閘極絕緣膜430上，藉由濺鍍法等成膜金屬薄膜，進行圖案化而形成閘極電極膜420。
其後之步驟，可藉由進行與第1實施形態相同之圖4B~圖5B中說明之製造步驟，形成顯示裝置10之像素11e。
又，該像素11e如圖12所示般，與第2實施形態相同，可將電容元件200f形成於其他電容元件之上部。
圖12係表示第5實施形態之TFT100及電容元件200f之另一剖面構成(像素11f)者。再者，圖12所示之像素11f之平面構成，與圖6A相同地表示。
於像素11f中，電容元件200f如圖12所示般，以位於配置於TFT100之圖中左側之電容元件500之上方之方式形成。再者，其他構成與第1實施形態之像素11相同地構成。
該像素11f首先於玻璃基板110上之底塗絕緣膜430a上，例如藉由CVD法成膜非晶矽層，使用ELA等將該非晶矽層結晶化。此時，亦可以CVD法等直接成膜多晶矽層。於結晶化之多晶矽層之特定部位進行雜質之注入及活化，且進行圖案化，從而形成半導體層440(通道區域440S)，且形成半導體層540。於形成有半導體層440、540之玻璃基板110上，藉由CVD法成膜氧化矽、氮化矽、或使該等積層而成之膜，形成閘極絕緣膜430。然後，於閘極絕緣膜430上，藉由濺鍍法成膜金屬薄膜，進行圖案化，與閘極電極膜420一同形成閘極電極膜520。
其後之步驟，可藉由進行與第1實施形態相同之圖4B~圖5中說 明之製造步驟，形成顯示裝置10之像素11f。
如此般於顯示裝置10之像素11e、11f中，於與配線層161、162為相同之階層上配置有金屬膜210，該配線層161、162配置於TFT100上且與半導體層440電性連接，且該TFT100具有閘極絕緣膜430、積層於底塗絕緣膜430a之半導體層440、及積層於閘極絕緣膜430之與半導體層440為相反側之閘極電極膜420。再者，於該金屬膜210上隔著層間絕緣膜152配置有金屬膜220，且分別形成有具有金屬膜210、220之電容元件200e、200f。該金屬膜210、220不受來自閘極電極膜420及像素電極層180之約束，可獨自且容易地形成，故可減小像素11e、11f之配線整體之電阻。因此，顯示裝置10之像素11e、11f可防止配線延遲，容易使像素11e、11f多像素化且使高速驅動化而提高性能。
又，就具有金屬膜210、220之電容元件200e、200f而言，關於該電容元件200e、200f以外之區域，可分開製作金屬膜210、220之間之層間絕緣膜152之膜質、膜厚、或積層構成，從而可維持作為電容元件200e、200f之要求特性，且可減小配線間之寄生電容。因此，顯示裝置10之像素11e、11f可抑制雜訊之產生等，可使像素11e、11f高畫質化而提高性能。
再者，於像素11f之情形下，電容元件200f形成於電極與電容元件500不同之層，且可於俯視下與電容元件500重疊配置。因此，顯示裝置10之像素11f可使每單位面積之儲存電容提高，從而像素11f之性能提高。
再者，第5實施形態之像素11e、11f，可分別應用第3、第4實施形態之配線層163、164及高介電常數層間膜152B，可使儲存電容之總和進一步增加。又，於形成高介電常數層間膜152B之情形下，可防止相對於配線層161、162及金屬膜210之損傷，從而可抑制像素11e、11f之劣化等。
<6.第6實施形態>
圖13A係表示構成第6實施形態之顯示裝置10之像素11g之TFT100及電容元件200g之平面構成者。圖13B係表示圖13A所示之像素11g之一點鏈線X-X之剖面構成者。該像素11g，與第4實施形態相同層間絕緣膜152(第1層間絕緣膜)具有積層構造，於構成電容元件200g之金屬膜210與金屬膜220之間設置有高介電常數層間膜152B。然而，於電容元件200g(第1電容元件)之面內方向上形成有凹部200A之點與上述第4實施形態不同。
電容元件200g係沿著貫通層間絕緣膜151(第2層間絕緣膜)之接觸孔151c(貫通孔)而形成，藉此與構成TFT100之閘極絕緣膜130接觸而形成凹部200A。再者，於圖13A中雖表示電容元件200g與接觸孔151c完全重疊之狀態，但並非必需為完全之包含關係。
該像素11g如下所述般製造。首先，如圖4A所述般，與第4實施形態相同，於玻璃基板110上依序形成閘極電極膜120、閘極絕緣膜130、半導體層140，其後，形成層間絕緣膜151。其次，如圖14A所述般，使用例如氟系之氣體於層間絕緣膜151之特定位置上形成接觸孔151a、151b、151c。其次，如圖14B所述般，形成配線層161、162、金屬膜210及高介電常數層間膜152B。其後，藉由進行與上述第1實施形態及第4實施形態相同之製造步驟而完成像素11g。
如此於顯示裝置10之像素11g中，形成面內方向上具有凹部200A之電容元件200g。該凹部200A包含於與形成配線層161、162之接觸孔151a、151b之步驟相同之步驟中形成之接觸孔151c，該配線層161、162與驅動用TFT100電性連接。藉此，不僅可於平面方向，亦可於層間絕緣膜151之膜厚方向上，立體地形成將高介電常數層間膜152B夾在中間而使金屬膜210、220對向配置之構造(電容元件構造)。
如上所述般，於本實施形態之顯示裝置10之像素11g中，藉由於 層間絕緣膜151之特定位置上設置接觸孔151c而形成具有凹部200A之電容元件200g。藉此，不僅可於平面方向上，亦可於層間絕緣膜151之縱向(膜厚方向)上設置電容元件構造。因此，除第4實施形態之效果以外，具有每單位面積之電容提高之效果。即，可提高更高精細化且更高畫質之顯示裝置。
再者，於本實施形態中，雖凹部200A之底面之整個表面與閘極絕緣膜130接觸設置，但並不限於此。例如，可設為藉由半導體層140延伸至電容元件200g而使凹部200A跨過閘極絕緣膜130及半導體層140之構造。
<7.變化例1>
圖15A係表示構成第6實施形態之顯示裝置10之像素11h之TFT10及電容元件200h之平面構成者。圖15B係表示圖15A所示之像素11h之一點鏈線X-X之剖面構成者。於像素11h中，形成電容元件200h之凹部200A之接觸孔151c，除貫通層間絕緣膜151之外，還貫通閘極絕緣膜130之點與第6實施形態不同。
本變化例之電容元件200h之凹部200A，如上所述般包含貫通層間絕緣膜151及閘極絕緣膜130之接觸孔151c，凹部200A之底面與玻璃基板110接觸。接觸孔151c係與第6實施形態相同地於與接觸孔151a、151b相同之步驟中，使用例如氟酸系之藥液、或氟酸系之氣體形成。
如上所述般於本變化例之顯示裝置10之像素11h中，以貫通層間絕緣膜151及閘極絕緣膜130之方式形成接觸孔151c，該接觸孔151c形成電容元件200h之凹部200A。藉此凹部200A之階差變高閘極絕緣膜130之膜厚程度，從而可使電容元件200h之每單位面積之電容進一步增加。
<8.第7實施形態>
圖16A係表示構成本技術之第7實施形態之顯示裝置10之像素11i之TFT100及電容元件200i之平面構成者。圖16B係表示圖16A所示之像素11i之一點鏈線X-X之剖面構成者。該像素11i，於電容元件200i(第1電容元件)之面內方向上具有凹部200A，且於其下方配設有其他電容元件300(第2電容元件)之點與第6實施形態不同。
於電容元件200i之下方配設有與上述第2實施形態相同地形成於與TFT100相同之層之電容元件300。換言之，電容元件200i與電容元件300以於平面圖上至少一部分相互重疊之方式配置。
電容元件300具有與第2實施形態相同之構成，電極膜320及半導體層340分別構成電容元件300之一對電極。於本實施形態中，半導體層340與構成電容元件200i之電極膜210藉由接觸孔151c電性連接。
本實施形態之TFT100及電容元件200i，可藉由與第6實施形態相同之步驟形成。再者，於層間絕緣膜151之接觸孔151a、151b、151c之形成步驟中，由於在接觸孔151c之下層具有半導體層340，故較佳為使用例如氟酸系之藥液、或氟酸系之氣體進行蝕刻。
如上所述般於像素11i中，於玻璃基板110上形成具有與TFT100相同之層構造之電容元件300，於該電容元件300之上方配設具有凹部200A之電容元件200i。換言之，電容元件300與電容元件200i以具有重疊之方式配置。藉此，除上述實施形態及變化例之效果以外，可使每單位面積之電容進一步增加。
又，於本實施形態中，藉由接觸孔151c將電容元件200i之金屬膜210與電容元件300之半導體層340電性連接。藉此，連接電容元件200i與電容元件300之情形時所必需之面積削減。因此，可提供更高精細之顯示裝置。
<9.第8實施形態>
圖17A係表示構成本技術之第8實施形態之顯示裝置10之像素11j 之TFT100及電容元件200j之平面構成者。圖17B係表示圖17A所示之像素11j之一點鏈線X-X之剖面構成者。該像素11j於電容元件200j之面內方向上形成有2個凹部200A、200B之點與第6實施形態不同。
本實施形態中，於特定位置上形成有複數個(此處為2個；接觸孔151c、151d)貫通層間絕緣膜151之接觸孔，藉此於電容元件200j中如上所述般形成有2個凹部200A、200B。再者，圖17A中雖表示電容元件200j與接觸孔151c、151d完全重疊之狀態，但並非必需為完全之包含關係。
如本實施形態般之複數個凹部(凹部200A、200B)，即接觸孔(接觸孔151c、151d)，可藉由於特定位置上形成抗蝕劑圖案而使用與上述第6實施形態相同之步驟形成。
如上所述般，於本實施形態之像素11j中，於層間絕緣膜151之特定位置上形成複數個接觸孔151c、151d，電容元件200j於面內方向上具有複數個凹部200A、200B。藉此，可更多地形成層間絕緣膜151之膜厚方向之電容元件構造。因此，除上述實施形態及變化例之效果之外，且具有每單位面積之電容進一步提高之效果。
再者，本實施形態之電容元件200j之凹部200A、200B，雖如圖17B所示般其底面分別與閘極絕緣膜130接觸設置，但並不限於此。例如，亦可與變化例相同地，以除了貫通層間絕緣膜151之外且貫通閘極絕緣膜130之方式，形成構成凹部200A、200B之接觸孔151c、151d，且凹部200A、200B之底面以與玻璃基板110接觸之方式設置。藉此，可使電容元件200j之每單位面積之電容進一步增加。
<10.變化例2>
圖18A係表示作為第8實施形態之變化例之具備電容元件200k之像素11k之平面構成者。圖18B係表示圖18A所示之像素11k之一點鏈線X-X之剖面構成者。該電容元件200k具有複數個凹部(此處為2個： 凹部200A、200B)，層間絕緣膜151中、於鄰接之凹部200A與凹部200B之間之鄰接部151A之膜厚較其他層間絕緣膜151更薄之點與上述第8實施形態不同。
本變化例之電容元件200k，如上所述般具有2個凹部200A、200B，隔開該凹部200A、200B之層間絕緣膜151，具體而言為鄰接部151A之膜厚較非鄰接部151B更薄(例如一半左右)地形成。藉此，鄰接部151A之層間絕緣膜151之縱橫比降低。
該像素11k可如下所述般製造。首先，如圖4A所示般，與第1實施形態相同，於玻璃基板110上依序形成閘極電極膜120、閘極絕緣膜130、半導體層140後，形成層間絕緣膜151。其次，如圖19A所示般，使用例如氟系之氣體於層間絕緣膜151之特定位置上以層間絕緣膜151之膜厚變為一半左右之方式形成接觸孔151a'、151b'、151c'。其次，如圖19B所示般，於接觸孔151c'內形成抗蝕劑圖案後，再次進行蝕刻而形成接觸孔151a、151b、151c、151d。其後，藉由進行與上述第6實施形態相同之製造步驟，形成像素11k。
再者，此處雖藉由2階段之蝕刻形成接觸孔151a、151b、151c、151d，但亦可使用例如半曝光一次形成。具體而言，於在對應於接觸孔151a、151b、151c、151d之位置上形成抗蝕劑圖案時，可藉由較薄地形成接觸孔151c、151d間之鄰接部151A上之抗蝕劑圖案而控制鄰接部151A處之層間絕緣膜151之膜厚。
如上所述般於本變化例之像素11k中，使電容元件200k之凹部200A、200B間之鄰接部151A處之層間絕緣膜151之膜厚變薄。藉此，鄰接部151A之層間絕緣膜151之縱橫比降低，形成於層間絕緣膜151上之金屬膜210、高介電常數層間膜152B及金屬膜220之成膜時之覆蓋性得以改善。因此，孔隙產生之風險降低，可使電容元件200k之電容增加，並且可降低製造步驟之難易度。
<11.應用例>
(模組及應用例)
以下，對上述第1~第8實施形及變化例1、2中說明之顯示裝置10之應用例進行說明。圖20~26B係表示顯示裝置之應用例之圖。上述實施形態之顯示裝置10，可應用於電視裝置、數位相機、筆記型個人電腦、行動電話等之行動終端裝置或攝像機等將自外部輸入之影像信號或於內部生成的影像信號作為圖像或影像顯示之所有領域之電子機器之顯示裝置。
(模組)
上述實施形態等之顯示裝置10，例如作為如圖20所示般之模組600而裝入後述之應用例1~5等之各種電子機器。該模組600係例如於圖3所示之玻璃基板110之一邊上，設置自依序形成於像素電極層180上之保護層610及密封用基板620露出之區域630，且於該露出之區域630中，延長設置於像素陣列部12之水平選擇器13及寫入掃描器14之配線而形成外部連接端子(未圖示)者。於外部連接端子上，設置有用於信號之輸入輸出之可撓性印刷配線基板(FPC；Flexible Printed Circuit)640、650。
(應用例1)
圖21表示智慧型手機之外觀。該智慧型手機例如具備顯示部1210(顯示裝置1)及非顯示部(框體)1220與操作部1230。操作部1230，既可如(A)中所示般設置於非顯示部1220之前面，亦可如(B)中所示般設置於上表面。
(應用例2)
圖22表示電視裝置之外觀構成。該電視裝置700例如具備包含前面板720及濾光玻璃730之影像顯示畫面部710(顯示裝置1)。
(應用例3)
圖23A、23B表示數位靜態相機800之外觀構成，分別顯示前表面及後表面。該數位靜態相機具備例如閃光燈用之發光部810、顯示部820(顯示裝置1)、選單開關830、及快門按鍵840。
(應用例4)
圖24表示筆記型之個人電腦900外觀構成。該個人電腦900具備例如本體910、文字等之輸入操作用之鍵盤920、及顯示圖像之顯示部930(顯示裝置1)。
(應用例5)
圖25表示攝像機1000之外觀構成。該攝像機1000具備例如本體部1010、設置於其本體部1010之前方側面之被攝體攝像用之透鏡1020、攝像時之開始/停止開關1030、及顯示部1040(顯示裝置1)。
(應用例6)
圖26A、26B表示行動電話1100之外觀構成。圖26A分別表示閉合行動電話之狀態之正面、左側面、右側面、上表面及下表面。圖26B分別表示打開行動電話之狀態之正面及側面。該行動電話例如係上側框體1110與下側框體1120藉由連結部(鉸鏈部)1130連結者，具備顯示器1140(顯示裝置1)、副顯示器1150、閃光燈1160、及相機1170。
以上，雖列舉第1~第8實施形態及變化例1、2說明本技術，但本技術並非限定於上述實施形態等者，可進行各種變化。
例如，於上述實施形態中說明之各層之材料及厚度、或成膜方法及成膜條件等並非受限制者，可設為其他材料及膜厚，或可設為其他成膜方法及成膜條件。
又，於上述實施形態等中，雖具體列舉像素11、11a~11k之構成進行說明，但無須具備所有層，或可還具備其他層。
再者，本技術亦可採用如下般之構成。
(1)一種顯示裝置，其具備：電晶體部，其具有閘極絕緣膜、積 層於上述閘極絕緣膜之半導體層、及積層於上述閘極絕緣膜之與上述半導體層為相反側之閘極電極層；第1電容元件部，其具有與電性連接於上述半導體層、且配置於上述電晶體部上之配線層配置於相同階層之第1金屬膜，及隔著上述第1金屬膜上之第1層間絕緣膜而配置之第2金屬膜；及顯示元件，其藉由上述電晶體部予以控制。
(2)如上述(1)中記載之顯示裝置，其中上述第1電容元件部於下方具有第2電容元件部，上述第2電容元件部具備：絕緣膜，其與上述閘極絕緣膜配置於相同階層；另一半導體層，其與上述半導體層配置於相同階層；及金屬膜，其與上述閘極電極層配置於相同階層。
(3)如上述(1)或(2)中記載之顯示裝置，其中與上述半導體層電性連接之上述配線層係與上述第1金屬膜一體地形成。
(4)如上述(1)至(3)中任一者中記載之顯示裝置，其中上述第1電容元件部於其面內具有至少1個凹部。
(5)如上述(4)中記載之顯示裝置，其中上述凹部之底面係與上述電晶體部之上述閘極絕緣膜接觸。
(6)如上述(4)中記載之顯示裝置，其中上述凹部之底面係與設置有上述電晶體部之基板接觸。
(7)如上述(4)至(6)中任一者中記載之顯示裝置，其中上述凹部形成於上述第2電容元件部上，構成上述第1電容元件之上述第1金屬膜係與上述第2電容元件部之一側之電極膜電性連接。
(8)如上述(4)至(7)中任一者中記載之顯示裝置，其中上述第1電容元件部設置於設在上述電晶體部上之第2層間絕緣膜上，上述凹部形成於設在上述第2層間絕緣膜上之至少1個貫通孔中。
(9)如上述(4)至(8)中任一者中記載之顯示裝置，其中具有上述貫通孔之上述第2層間絕緣膜具有2個以上之貫通孔，上述第2層間絕緣膜之膜厚在與其他貫通孔之鄰接部及非鄰接部上互不相同。
(10)如上述(1)至(9)中任一者中記載之顯示裝置，其中上述第1層間絕緣膜形成於上述配線層上。
(11)如上述(1)至(10)中任一者中記載之顯示裝置，其中上述第1層間絕緣膜包含氧化矽、氮化矽、聚醯亞胺、丙烯酸系樹脂中之任意1種或2種以上。
(12)如上述(1)至(11)中任一者中記載之顯示裝置，其中上述第1層間絕緣膜具有積層構造，且至少1層包含高介電常數材料。
(13)如上述(12)中記載之顯示裝置，其中上述高介電常數材料為具有10以上之相對介電常數之材料。
(14)一種半導體裝置，其具備：電晶體部，其具有閘極絕緣膜、積層於上述閘極絕緣膜之半導體層、及積層於上述閘極絕緣膜之與上述半導體層為相反側之閘極電極層；及第1電容元件部，其具有與電性連接於上述半導體層、且配置於上述電晶體部上之配線層配置於相同階層之第1金屬膜、及隔著設置於上述第1金屬膜上之第1層間絕緣膜而配置之第2金屬膜。
(15)如上述(14)中記載之半導體裝置，其中上述第1電容元件部於下方具有第2電容元件部，上述第2電容元件部具備：絕緣膜，其與上述閘極絕緣膜配置於相同階層；另一半導體層，其與上述半導體層配置於相同階層；及金屬膜，其與上述閘極電極層配置於相同階層。
(16)如上述(14)或(15)中記載之半導體裝置，其中與上述半導體層電性連接之上述配線層係與上述第1金屬膜一體地形成。
(17)如上述(14)至(16)中任一者中記載之半導體裝置，其中上述第1層間絕緣膜係形成於上述配線層上。
(18)如上述(14)至(17)中任一者中記載之半導體裝置，其中上述第1層間絕緣膜包含氧化矽、氮化矽、聚醯亞胺、丙烯酸系樹脂中之任意1種或2種以上。
(19)一種顯示裝置之製造方法，其包含：依序積層閘極電極、閘極絕緣膜及半導體層而形成電晶體部；分別於上述電晶體部上成膜與上述半導體層電性連接之配線層、及於與上述配線層相同之階層成膜第1金屬膜後，於上述第1金屬膜上隔著第1層間絕緣膜成膜第2金屬膜而形成第1電容元件部；及形成藉由上述電晶體部予以控制之顯示元件。
(20)如上述(19)中記載之顯示裝置之製造方法，其中形成上述電晶體部之後成膜第2層間絕緣膜，且於上述第2層間絕緣膜上形成貫通孔。
本申請案係以2012年6月15日向日本專利局申請之日本專利申請案號2012-135458號、及2013年3月8日向日本專利局申請之日本專利申請案號2013-046895號為基礎並主張優先權者，將該申請案之全部內容藉由參照而引用於本申請案中。
若為本領域技術人員，則根據設計上之要求或其他原因而可想到進行各種修正、組合、子組合、及更改，但當明白其等係包含於隨附之申請專利範圍或其均等物之範圍者。
11‧‧‧像素
120‧‧‧閘極電極膜
140‧‧‧半導體層
152a‧‧‧接觸孔
152b‧‧‧凹部
161‧‧‧配線層
162‧‧‧配線層
171‧‧‧配線層
172‧‧‧配線層
210‧‧‧金屬膜
220‧‧‧金屬膜

Claims (20)

  1. 一種顯示裝置，其具備：電晶體部，其具有閘極絕緣膜、積層於上述閘極絕緣膜之半導體層、及積層於上述閘極絕緣膜之與上述半導體層為相反側之閘極電極層；第1電容元件部，其具有與電性連接於上述半導體層、且配置於上述電晶體部上之配線層配置於相同階層之第1金屬膜，及隔著上述第1金屬膜上之第1層間絕緣膜而配置之第2金屬膜；及顯示元件，其藉由上述電晶體部予以控制。
  2. 如請求項1之顯示裝置，其中上述第1電容元件部於下方具有第2電容元件部，上述第2電容元件部具備：絕緣膜，其與上述閘極絕緣膜配置於相同階層；另一半導體層，其與上述半導體層配置於相同階層；及金屬膜，其與上述閘極電極層配置於相同階層。
  3. 如請求項1之顯示裝置，其中與上述半導體層電性連接之上述配線層係與上述第1金屬膜一體地形成。
  4. 如請求項1之顯示裝置，其中上述第1電容元件部於其面內具有至少1個凹部。
  5. 如請求項4之顯示裝置，其中上述凹部之底面係與上述電晶體部之上述閘極絕緣膜接觸。
  6. 如請求項4之顯示裝置，其中上述凹部之底面係與設置有上述電晶體部之基板接觸。
  7. 如請求項4之顯示裝置，其中上述凹部形成於上述第2電容元件部上，構成上述第1電容元件之上述第1金屬膜係與上述第2電容元件部之一側之電極膜電性連接。
  8. 如請求項4之顯示裝置，其中上述第1電容元件部設置於設在上述電晶體部上之第2層間絕緣膜上，上述凹部形成於設在上述第2層間絕緣膜上之至少1個貫通孔中。
  9. 如請求項4之顯示裝置，其中具有上述貫通孔之上述第2層間絕緣膜具有2個以上之貫通孔，上述第2層間絕緣膜之膜厚在與其他貫通孔之鄰接部及非鄰接部互不相同。
  10. 如請求項1之顯示裝置，其中上述第1層間絕緣膜形成於上述配線層上。
  11. 如請求項1之顯示裝置，其中上述第1層間絕緣膜包含氧化矽、氮化矽、聚醯亞胺、丙烯酸系樹脂中之任意1種或2種以上。
  12. 如請求項1之顯示裝置，其中上述第1層間絕緣膜具有積層構造，且至少1層包含高介電常數材料。
  13. 如請求項12之顯示裝置，其中上述高介電常數材料為具有10以上之相對介電常數之材料。
  14. 一種半導體裝置，其具備：電晶體部，其具有閘極絕緣膜、積層於上述閘極絕緣膜之半導體層、及積層於上述閘極絕緣膜之與上述半導體層為相反側之閘極電極層；及第1電容元件部，其具有與電性連接於上述半導體層、且配置於上述電晶體部上之配線層配置於相同階層之第1金屬膜、及隔著設置於上述第1金屬膜上之第1層間絕緣膜而配置之第2金屬膜。
  15. 如請求項14之半導體裝置，其中上述第1電容元件部於下方具有第2電容元件部，上述第2電容元件部具備：絕緣膜，其與上述閘極絕緣膜配置於相同階層；另一半導體層，其與上述半導體層配置於相同階層；及金屬膜，其與上述閘極電極層配置於相 同階層。
  16. 如請求項14之半導體裝置，其中與上述半導體層電性連接之上述配線層係與上述第1金屬膜一體地形成。
  17. 如請求項14之半導體裝置，其中上述第1層間絕緣膜係形成於上述配線層上。
  18. 如請求項14之半導體裝置，其中上述第1層間絕緣膜包含氧化矽、氮化矽、聚醯亞胺、丙烯酸系樹脂中之任意1種或2種以上。
  19. 一種顯示裝置之製造方法，其包含：積層閘極電極、閘極絕緣膜及半導體層而形成電晶體部；分別於上述電晶體部上成膜與上述半導體層電性連接之配線層、及於與上述配線層相同之階層成膜第1金屬膜後，於上述第1金屬膜上隔著第1層間絕緣膜成膜第2金屬膜而形成第1電容元件部；及形成藉由上述電晶體部予以控制之顯示元件。
  20. 如請求項19之顯示裝置之製造方法，其中形成上述電晶體部後成膜第2層間絕緣膜，且於上述第2層間絕緣膜上形成貫通孔。
TW102119629A 2012-06-15 2013-06-03 顯示裝置、半導體裝置及顯示裝置之製造方法 TW201401524A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012135458 2012-06-15
JP2013046895 2013-03-08

Publications (1)

Publication Number Publication Date
TW201401524A true TW201401524A (zh) 2014-01-01

Family

ID=49758005

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102119629A TW201401524A (zh) 2012-06-15 2013-06-03 顯示裝置、半導體裝置及顯示裝置之製造方法

Country Status (6)

Country Link
US (6) US9508758B2 (zh)
JP (1) JP6225902B2 (zh)
KR (6) KR101882001B1 (zh)
CN (5) CN108257983B (zh)
TW (1) TW201401524A (zh)
WO (1) WO2013187173A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728085B (zh) * 2016-04-04 2021-05-21 南韓商三星顯示器有限公司 顯示設備

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6225902B2 (ja) * 2012-06-15 2017-11-08 ソニー株式会社 表示装置および半導体装置
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR102329158B1 (ko) * 2014-11-12 2021-11-19 엘지디스플레이 주식회사 유기 전계발광 표시장치
JP6613116B2 (ja) * 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN113793872A (zh) * 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
CN105161519B (zh) * 2015-08-20 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
KR102457204B1 (ko) * 2015-08-27 2022-10-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN105679768B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
JP6668160B2 (ja) * 2016-05-06 2020-03-18 株式会社ジャパンディスプレイ 表示装置の製造方法
JP6835090B2 (ja) * 2016-07-29 2021-02-24 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
KR102750040B1 (ko) 2016-12-01 2025-01-03 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
US11150502B2 (en) * 2017-03-10 2021-10-19 Sharp Kabushiki Kaisha Display substrate and display device
KR102455038B1 (ko) 2017-04-12 2022-10-17 삼성디스플레이 주식회사 디스플레이 장치
CN107039465A (zh) * 2017-04-28 2017-08-11 京东方科技集团股份有限公司 一种阵列基板及制备方法、显示面板和显示装置
CN108806572A (zh) * 2017-05-05 2018-11-13 元太科技工业股份有限公司 像素结构
CN107424957B (zh) * 2017-06-16 2020-01-31 武汉华星光电半导体显示技术有限公司 柔性tft基板的制作方法
US10249652B2 (en) 2017-06-16 2019-04-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of flexible TFT substrate
CN107221610B (zh) * 2017-07-25 2019-03-12 南京迈智芯微光电科技有限公司 一种提高性能的硅基有机发光器件及其制造方法
CN108538816B (zh) * 2018-02-07 2020-03-24 厦门市三安集成电路有限公司 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法
CN109473461A (zh) * 2018-10-18 2019-03-15 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
CN110429114A (zh) * 2019-07-23 2019-11-08 武汉华星光电半导体显示技术有限公司 显示面板的制备方法、显示面板及显示装置
CN110752222B (zh) * 2019-10-31 2021-11-26 厦门天马微电子有限公司 一种显示面板、其制作方法及显示装置
JP7585866B2 (ja) * 2021-02-25 2024-11-19 セイコーエプソン株式会社 電気光学装置、及び電子機器
WO2022185389A1 (ja) * 2021-03-01 2022-09-09 シャープ株式会社 表示装置
JP7748873B2 (ja) * 2021-12-27 2025-10-03 株式会社Magnolia Blue 表示装置

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414278A (en) * 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
JP2001066631A (ja) * 1999-08-25 2001-03-16 Sony Corp 液晶表示装置およびその製造方法
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
JP2001282137A (ja) 2000-03-30 2001-10-12 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6542205B2 (en) 2000-08-04 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4306142B2 (ja) * 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
JP4798907B2 (ja) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP4027149B2 (ja) * 2002-04-30 2007-12-26 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP3858880B2 (ja) 2002-10-31 2006-12-20 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005183509A (ja) * 2003-12-17 2005-07-07 Nec Corp 薄膜トランジスタ及びその製造方法
JP2005222019A (ja) * 2004-01-07 2005-08-18 Seiko Epson Corp 電気光学装置及び電子機器、並びに電気光学装置の製造方法
KR100600878B1 (ko) * 2004-06-29 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2006098641A (ja) 2004-09-29 2006-04-13 Seiko Epson Corp 薄膜半導体装置、電気光学装置、および電子機器
JP2006138960A (ja) * 2004-11-10 2006-06-01 Nec Corp 液晶表示装置及びその製造方法並びに投射表示装置
JP4588483B2 (ja) 2005-02-21 2010-12-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4341570B2 (ja) * 2005-03-25 2009-10-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2006276118A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
CN1848204A (zh) * 2005-04-11 2006-10-18 精工爱普生株式会社 电光装置、其制造方法和电子设备
JP2007173652A (ja) * 2005-12-23 2007-07-05 Mitsubishi Electric Corp 薄膜トランジスタ装置およびその製造方法、ならびに、該薄膜トランジスタ装置を備えた表示装置
JP4586732B2 (ja) * 2006-01-06 2010-11-24 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4872591B2 (ja) 2006-10-18 2012-02-08 三菱電機株式会社 Ｔｆｔ基板とその製法、ならびに該ｔｆｔ基板を備えた表示装置
KR101353269B1 (ko) * 2006-12-11 2014-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5130711B2 (ja) 2006-12-26 2013-01-30 セイコーエプソン株式会社 電気光学装置及びその製造方法
KR20080060861A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2008218960A (ja) * 2007-02-08 2008-09-18 Mitsubishi Electric Corp 薄膜トランジスタ装置、その製造方法、及び表示装置
JP4306737B2 (ja) * 2007-02-08 2009-08-05 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2008257086A (ja) 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
TWI337754B (en) * 2007-04-20 2011-02-21 Au Optronics Corp Semiconductor structure of display device and method for fabricating the same
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2008286905A (ja) * 2007-05-16 2008-11-27 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP5075583B2 (ja) * 2007-11-01 2012-11-21 株式会社ジャパンディスプレイイースト 液晶表示装置
JP2009239110A (ja) * 2008-03-27 2009-10-15 Seiko Epson Corp 半導体装置、電気光学装置および電子機器
KR101534006B1 (ko) * 2008-07-29 2015-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5256941B2 (ja) * 2008-08-29 2013-08-07 セイコーエプソン株式会社 液晶装置およびプロジェクタ
WO2010038820A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2010135584A (ja) 2008-12-05 2010-06-17 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP5507159B2 (ja) * 2009-08-27 2014-05-28 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR102113064B1 (ko) * 2009-09-16 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
CN101750827B (zh) * 2010-01-20 2011-07-20 友达光电股份有限公司 主动元件阵列基板
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5638833B2 (ja) 2010-04-22 2014-12-10 株式会社ジャパンディスプレイ 画像表示装置及びその製造方法
JP2012022168A (ja) * 2010-07-15 2012-02-02 Sony Corp 有機ｅｌ表示装置、有機ｅｌ表示装置の製造方法、及び、電子機器
JP5592365B2 (ja) * 2010-09-29 2014-09-17 パナソニック株式会社 Ｅｌ表示パネル、ｅｌ表示装置及びｅｌ表示パネルの製造方法
KR101747341B1 (ko) * 2010-11-02 2017-06-15 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
JP6225902B2 (ja) * 2012-06-15 2017-11-08 ソニー株式会社 表示装置および半導体装置
JP5541351B2 (ja) 2012-12-26 2014-07-09 ソニー株式会社 表示装置
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728085B (zh) * 2016-04-04 2021-05-21 南韓商三星顯示器有限公司 顯示設備
US11043512B2 (en) 2016-04-04 2021-06-22 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
CN108417582B (zh) 2022-06-07
WO2013187173A1 (ja) 2013-12-19
US9935135B2 (en) 2018-04-03
KR101882001B1 (ko) 2018-07-26
KR20170059010A (ko) 2017-05-29
US10566356B2 (en) 2020-02-18
US10217777B2 (en) 2019-02-26
CN104350532A (zh) 2015-02-11
CN108417582A (zh) 2018-08-17
KR20180085829A (ko) 2018-07-27
CN107065345A (zh) 2017-08-18
CN108257983B (zh) 2022-08-09
KR20190086051A (ko) 2019-07-19
KR102037646B1 (ko) 2019-10-28
US20170098669A1 (en) 2017-04-06
US10903251B2 (en) 2021-01-26
US20180301477A1 (en) 2018-10-18
KR102198029B1 (ko) 2021-01-05
KR102023295B1 (ko) 2019-09-19
KR101739636B1 (ko) 2017-05-24
US20170062549A1 (en) 2017-03-02
CN108459443A (zh) 2018-08-28
US20180047761A1 (en) 2018-02-15
JP6225902B2 (ja) 2017-11-08
US9722010B2 (en) 2017-08-01
US20200127020A1 (en) 2020-04-23
CN104350532B (zh) 2018-04-06
KR20180085830A (ko) 2018-07-27
US9508758B2 (en) 2016-11-29
US20150179680A1 (en) 2015-06-25
CN108257983A (zh) 2018-07-06
KR101939547B1 (ko) 2019-01-16
CN108459443B (zh) 2021-10-12
KR20190122887A (ko) 2019-10-30
KR20150030642A (ko) 2015-03-20
JPWO2013187173A1 (ja) 2016-02-04

Similar Documents

Publication Publication Date Title
US10903251B2 (en) Display device, semiconductor device, and method of manufacturing display device
TWI497725B (zh) 顯示器及電子單元
CN103715226A (zh) Oled阵列基板及其制备方法、显示面板及显示装置
CN110235256A (zh) 有机发光二极管显示面板、制造方法、对置基板、阵列基板
CN113437246A (zh) 掩模的制造方法、据此制造的掩模和显示装置的制造方法
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
JP6871023B2 (ja) 表示装置、および表示装置の製造方法
JP4639588B2 (ja) 電気光学装置、電気光学装置の製造方法
US20240244883A1 (en) Display device and method of manufacturing the same
KR20170122360A (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP2015015440A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器
CN120379459A (zh) 一种显示基板及其制备方法