[go: up one dir, main page]

CN108538816B - 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法 - Google Patents

一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法 Download PDF

Info

Publication number
CN108538816B
CN108538816B CN201810123229.2A CN201810123229A CN108538816B CN 108538816 B CN108538816 B CN 108538816B CN 201810123229 A CN201810123229 A CN 201810123229A CN 108538816 B CN108538816 B CN 108538816B
Authority
CN
China
Prior art keywords
silicon nitride
capacitor
layer
polyimide
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810123229.2A
Other languages
English (en)
Other versions
CN108538816A (zh
Inventor
邹冠
王勇
郭佳衢
魏鸿基
蔡文必
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN201810123229.2A priority Critical patent/CN108538816B/zh
Publication of CN108538816A publication Critical patent/CN108538816A/zh
Application granted granted Critical
Publication of CN108538816B publication Critical patent/CN108538816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种氮化硅‑聚酰亚胺复合介质的MIM电容器及其制作方法,通过在电容器的上、下极板之间设置氮化硅‑聚酰亚胺复合介质结构,采用第一氮化硅层定义电容器面积,第二氮化硅层定义电容器上下极板间距,同时采用聚酰亚胺填覆凹槽,一方面提高了抵御水汽侵蚀能力,解决了电容器在温湿度偏压(THB)/偏压高加速应力测试(BHAST)等可靠性测试中失效的问题,另一方面降低了高度差导致的第二金属跨区断裂风险,增强了上极板导电能力和耐击穿能力,提高了整体性能,可运用于所有HBT MMIC上。

Description

一种氮化硅-聚酰亚胺复合介质的MIM电容器及制作方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种氮化硅-聚酰亚胺复合介质的MIM电容器及制作方法。
背景技术
MIM电容器作为存储电荷、耦合、滤波器件得到广泛的应用,在半导体集成电路的制作过程中其制作是一个重要的工艺环节。习知的MIM电容器包括上、下电极板以及夹设于两者之间的介质层,在制作上,通过在下极板上形成PI(Polyimide)层并对PI层开窗,然后沉积介质层于窗口之内来定义MIM电容器的面积,电容器上下电极板的间距即由介质层定义。目前,砷化镓HBT在射频领域应用中,MIM电容器在温湿度偏压(THB)/偏压高加速应力测试(BHAST)等可靠性测试中容易失效,这是由于PI抵御水汽侵蚀能力较差,即使选用优质耐侵蚀材质同时提高烘烤温度,其改善效果仍然有限,这限制了其应用。
发明内容
本发明的目的在于克服现有技术存在的不足,提供一种氮化硅-聚酰亚胺复合介质的MIM电容器及制作方法。
为了实现以上目的,本发明的技术方案为:
一种氮化硅-聚酰亚胺复合介质的MIM电容器的制作方法,包括以下步骤:
1)对半导体衬底进行隔离处理;
2)于衬底上沉积第一金属,蚀刻第一金属形成分隔的电容下极板和连线层;
3)沉积厚度为
Figure BDA0001572721210000011
的第一氮化硅层,蚀刻第一氮化硅层于电容下极板上形成用于定义电容器面积的窗口;
4)沉积厚度为
Figure BDA0001572721210000012
的第二氮化硅层,第二氮化硅层于所述窗口内形成电容的介质层并定义电容器上下极板间距;
5)形成聚酰亚胺层,聚酰亚胺层填覆电容下极板和连线层之间的凹槽;
6)沉积第二金属形成电容上极板。
可选的,所述第一氮化硅层的折射率为2.06,所述第二氮化硅层的折射率为1.91。
可选的,所述半导体衬底包括硅、砷化镓和氮化镓。
可选的,所述第一金属厚度为
Figure BDA0001572721210000021
所述聚酰亚胺层厚度为
Figure BDA0001572721210000022
可选的,步骤5)中,所述聚酰亚胺层的形成包括:涂布聚酰亚胺,干燥,蚀刻聚酰亚胺以于所述窗口之上开口,且所述开口延伸至所述电容下极板之外0.2~0.8μm。
可选的,所述聚酰亚胺的开口侧面的倾斜角度为40°~50°。
可选的,所述第一氮化硅层的窗口边缘位于所述电容下极板边缘之内1μm~3μm。
可选的,所述第一氮化硅层窗口侧面的倾斜角度为25°~35°。
可选的,步骤6)之前还包括蚀刻所述连线层之上的第一氮化硅层、第二氮化硅层和聚酰亚胺以形成连通孔的步骤,所述第二金属通过所述连通孔与所述连线层接触。
上述制作方法所制作的氮化硅-聚酰亚胺复合介质的MIM电容器包括隔离处理的半导体衬底、第一金属、第一氮化硅层、第二氮化硅层、聚酰亚胺层和第二金属;所述第一金属包括形成于所述衬底上并间隔排布的电容下极板和连线层;所述第一氮化硅覆盖所述第一金属并于所述电容下极板上形成窗口;所述第二氮化硅覆盖所述窗口以形成电容的介质层;所述聚酰亚胺层填覆所述电容下极板和连线层之间的凹槽;所述第二金属覆盖所述电容的介质层以形成电容上极板,并延伸至所述连线层上方;其中所述第一氮化硅的厚度为
Figure BDA0001572721210000023
Figure BDA0001572721210000024
第二氮化硅的厚度为
Figure BDA0001572721210000025
本发明的有益效果为:
(1)通过氮化硅-聚酰亚胺复合介质结构,采用第一氮化硅层定义电容器面积,第二氮化硅层定义电容器上下极板间距,同时采用聚酰亚胺填覆凹槽,一方面提高了抵御水汽侵蚀能力,解决了电容器在温湿度偏压(THB)/偏压高加速应力测试(BHAST)等可靠性测试中失效的问题,另一方面降低了高度差导致的第二金属跨区断裂风险,增强了上极板导电能力和耐击穿能力,提高了整体性能。
(2)可应用于所有HBT MMIC中,为MIM的设计、布置以及线路引出提供了新方案,实用性强。同时在MIM电容器旁边设置了连通孔,可方便连接其他器件,如HBT三极管,薄膜电阻等。
(3)本发明的方法简单,可借由半导体企业的常规生产设备实现,成本低。
附图说明
图1为本发明的工艺流程图;
图2为图1中第二步骤形成结构的俯视图;
图3为本发明氮化硅-聚酰亚胺复合介质的MIM电容器的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释。以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明,其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系,在本领域技术人员应能理解是指构件的相对位置而言,因此皆可以翻转而呈现相同的构件,此皆应同属本说明书所揭露的范围。
参考图1,一种氮化硅-聚酰亚胺复合介质的MIM电容器的制作方法包括以下步骤:
提供一半导体衬底1,例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)等半导体晶圆,对衬底1进行常规的隔离处理。
于衬底1上沉积厚度为
Figure BDA0001572721210000031
的第一金属2,参考图2,蚀刻第一金属2形成分隔的电容下极板21和连线层22,两者之间即形成凹槽。第一金属2可以是例如Au或其与Ti、Pt等的复合叠层,也可以是其他良好金属导体。
沉积厚度为
Figure BDA0001572721210000032
的第一氮化硅层3,蚀刻第一氮化硅层3于电容下极板21上形成用于定义电容器面积的窗口3a。优选的,第一氮化硅层3可以是折射率为2.06的疏松氮化硅结构,相对于聚酰亚胺具有更为优异的水汽隔绝性能,通过第一氮化硅层3覆盖上述结构的表面,可以显著提高抵御水汽侵蚀的能力。电容器面积由窗口3a来限定,窗口3a侧面的倾斜角度为25°~35°,优选为30°。这里所说的倾斜角度,是指窗口3a侧壁与电容下极板21表面的夹角,且窗口3a由上至下向内倾斜。所述第一氮化硅层窗口3a边缘定义至电容下极板之内1μm~3μm处。同时,蚀刻第一氮化硅层3于连线层22上开孔。
沉积厚度为
Figure BDA0001572721210000041
的第二氮化硅层4,第二氮化硅层4于所述窗口3a内形成电容的介质层,由于第二氮化硅层4的厚度远小于第一氮化硅层3,则窗口3a内为电容器的有效面积区域,第二氮化硅层4的厚度即定义了电容器上下极板间距。第二氮化硅层4可以是折射率为1.91的密实氮化硅结构,具有优异的绝缘性能。同时,蚀刻第二氮化硅层4于连线层22上开孔。
涂布厚度为
Figure BDA0001572721210000042
的聚酰亚胺层5,干燥,蚀刻聚酰亚胺层5以于所述窗口3a之上形成开口5a,且所述开口5a定义至电容下极板21之外0.2~0.8μm,优选为0.5μm,余下的聚酰亚胺层5填覆电容下极板21和连线层22之间的凹槽以实现平坦化。聚酰亚胺开口5a侧面的倾斜角度为40°~50°,优选为45°。同时,蚀刻聚酰亚胺层5于连线层22上开孔。连线层22上通过第一氮化硅层3、第二氮化硅层4和聚酰亚胺层5的开孔形成了连通孔b。
沉积第二金属6形成电容上极板,同时第二金属6通过连通孔b与连线层22接触,从而完成MIM电容器的制作。
参考图3,上述方法形成的氮化硅-聚酰亚胺复合介质的MIM电容器包括隔离处理的半导体衬底1、第一金属2、第一氮化硅层3、第二氮化硅层4、聚酰亚胺层5和第二金属6;所述第一金属2包括形成于所述衬底1上并间隔排布的电容下极板21和连线层22;所述第一氮化硅层3覆盖所述第一金属2并于所述电容下极板21上形成窗口3a;所述第二氮化硅层4覆盖所述窗口3a以形成电容的介质层;所述聚酰亚胺层5填覆所述电容下极板21和连线层22之间的凹槽;所述第二金属6覆盖所述电容的介质层以形成电容上极板,并延伸至所述连线层22上方,并通过连通孔b与连线层22接触。连线层22的设置用于线路的布置及引出,可方便连接其他器件,如HBT三极管,薄膜电阻等。
上述实施例仅用来进一步说明本发明的一种氮化硅-聚酰亚胺复合介质的MIM电容器及制作方法,但本发明并不局限于实施例,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均落入本发明技术方案的保护范围内。

Claims (8)

1.一种氮化硅-聚酰亚胺复合介质的MIM电容器的制作方法,其特征在于包括以下步骤:
1)对半导体衬底进行隔离处理;
2)于衬底上沉积第一金属,蚀刻第一金属形成分隔的电容下极板和连线层;
3)沉积厚度为
Figure FDA0002324271290000011
的第一氮化硅层,蚀刻第一氮化硅层于电容下极板上形成用于定义电容器面积的窗口,所述窗口的侧面的倾斜角度为25°~35°所述第一氮化硅层的折射率为2.06;
4)沉积厚度为
Figure FDA0002324271290000012
的第二氮化硅层,第二氮化硅层于所述窗口内形成电容的介质层并定义电容器上下极板间距,所述第二氮化硅层的折射率为1.91;
5)形成聚酰亚胺层,聚酰亚胺层填覆电容下极板和连线层之间的凹槽;
6)沉积第二金属形成电容上极板。
2.根据权利要求1所述的制作方法,其特征在于:所述半导体衬底包括硅、砷化镓和氮化镓。
3.根据权利要求1所述的制作方法,其特征在于:所述第一金属厚度为
Figure FDA0002324271290000013
所述聚酰亚胺层厚度为
Figure FDA0002324271290000014
4.根据权利要求1所述的制作方法,其特征在于:步骤5)中,所述聚酰亚胺层的形成包括:涂布聚酰亚胺,干燥,蚀刻聚酰亚胺以于所述窗口之上开口,且所述开口延伸至所述电容下极板之外0.2~0.8μm。
5.根据权利要求4所述的制作方法,其特征在于:所述聚酰亚胺的开口侧面的倾斜角度为40°~50°。
6.根据权利要求1所述的制作方法,其特征在于:所述第一氮化硅层的窗口边缘位于所述电容下极板边缘之内1μm~3μm。
7.根据权利要求4所述的制作方法,其特征在于:步骤6)之前还包括蚀刻所述连线层之上的第一氮化硅层、第二氮化硅层和聚酰亚胺以形成连通孔的步骤,所述第二金属通过所述连通孔与所述连线层接触。
8.权利要求书1~7任一项所述制作方法所制作的氮化硅-聚酰亚胺复合介质的MIM电容器,其特征在于:包括隔离处理的半导体衬底、第一金属、第一氮化硅层、第二氮化硅层、聚酰亚胺层和第二金属;所述第一金属包括形成于所述衬底上并间隔排布的电容下极板和连线层;所述第一氮化硅覆盖所述第一金属并于所述电容下极板上形成窗口;所述第二氮化硅覆盖所述窗口以形成电容的介质层;所述聚酰亚胺层填覆所述电容下极板和连线层之间的凹槽;所述第二金属覆盖所述电容的介质层以形成电容上极板,并延伸至所述连线层上方;其中所述第一氮化硅的厚度为
Figure FDA0002324271290000021
第二氮化硅的厚度为
Figure FDA0002324271290000022
CN201810123229.2A 2018-02-07 2018-02-07 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法 Active CN108538816B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810123229.2A CN108538816B (zh) 2018-02-07 2018-02-07 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810123229.2A CN108538816B (zh) 2018-02-07 2018-02-07 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法

Publications (2)

Publication Number Publication Date
CN108538816A CN108538816A (zh) 2018-09-14
CN108538816B true CN108538816B (zh) 2020-03-24

Family

ID=63485726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810123229.2A Active CN108538816B (zh) 2018-02-07 2018-02-07 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法

Country Status (1)

Country Link
CN (1) CN108538816B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676380A (zh) * 2019-08-28 2020-01-10 福建省福联集成电路有限公司 一种提高抗击穿能力的mim电容结构及制作方法
CN110767650B (zh) * 2019-09-20 2021-12-10 福建省福联集成电路有限公司 一种提高抗击穿能力的smim电容结构及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1253661A (zh) * 1997-04-29 2000-05-17 艾利森电话股份有限公司 集成电路中的电容器
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2753789B2 (ja) * 1993-02-10 1998-05-20 日本電信電話株式会社 容量素子の製造方法
JP6225902B2 (ja) * 2012-06-15 2017-11-08 ソニー株式会社 表示装置および半導体装置
JP6451601B2 (ja) * 2015-11-11 2019-01-16 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1253661A (zh) * 1997-04-29 2000-05-17 艾利森电话股份有限公司 集成电路中的电容器
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法

Also Published As

Publication number Publication date
CN108538816A (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
CN102569250B (zh) 高密度电容器及其电极引出方法
US8154850B2 (en) Systems and methods for a thin film capacitor having a composite high-k thin film stack
US10804411B2 (en) Semiconductor device and method of forming the same
CN103811460A (zh) 包括具有集成电路后端电容器及集成电路后端薄膜电阻器的半导体结构的电子装置及其制造方法
CN103346148B (zh) 一种直立式电容结构及其制作方法
US8906773B2 (en) Integrated circuits including integrated passive devices and methods of manufacture thereof
CN108538816B (zh) 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法
CN101378085A (zh) 金属-绝缘体-金属电容器及其制造方法
CN108376739B (zh) 一种化合物半导体器件电容结构及其制作方法
CN113130746A (zh) 半导体结构及其形成方法
CN108123039B (zh) Mim电容器及其制作方法
JP3820003B2 (ja) 薄膜キャパシタの製造方法
CN103426728A (zh) 电容器结构及其制作方法
CN108123037B (zh) Mim电容器及其制作方法
CN118251122A (zh) 一种mim电容结构的制造方法
US7268038B2 (en) Method for fabricating a MIM capacitor having increased capacitance density and related structure
CN110071096B (zh) 一种提高容值和耐压的叠状电容的制作方法
CN212676255U (zh) 半导体器件
CN108123040B (zh) Mim电容器及其制作方法
JP2013187352A (ja) 半導体装置およびその製造方法
KR20180037878A (ko) 반도체 소자 및 이의 제조 방법
CN110223970B (zh) 一种孔槽式的电容结构及制作方法
CN108336071A (zh) 一种石墨烯电容及其制造方法
CN108123038B (zh) Mim电容器及其制作方法
CN110767650B (zh) 一种提高抗击穿能力的smim电容结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant