TWI400783B - 封裝結構及其製作方法 - Google Patents

Description

封裝結構及其製作方法

本發明是有關於一種半導體結構及其製作方法，且特別是有關於一種封裝結構及其製作方法。

晶片封裝的目的在於保護裸露的晶片、降低晶片接點的密度及提供晶片良好的散熱。常見的封裝方法是晶片透過打線接合(wire bonding)或覆晶接合(flip chip bonding)的方式而安裝至一封裝載板，以使晶片上的接點可電性連接至封裝載板。因此，晶片的接點分佈可藉由封裝載板重新配置，以符合下一層級的外部元件的接點分佈。

本發明提供一種封裝結構，用以封裝晶片。

本發明提供一種封裝結構的製作方法，用以製作上述之封裝結構。

本發明提出一種封裝結構，其包括一基板、一晶片、一第一金屬層、一第二金屬層、一第三金屬層及一防銲層。基板具有彼此相對的一第一表面與一第二表面及至少一連接第一表面與第二表面的貫孔。晶片配置於基板上且位於第一表面上。第一金屬層配置於基板的第一表面上且暴露出部分第一表面，其中第一金屬層延伸至晶片上。第二金屬層配置於基板的第二表面上且暴露出部分第二表面。第三金屬層覆蓋貫孔的內壁且連接第一金屬層與第二金屬層。晶片透過第一金屬層與第三金屬層及第二金屬層電性連接。防銲層填充貫孔且包覆晶片、至少部分第一金屬層、至少部分第二金屬層及第三金屬層。

本發明提出一種封裝結構的製作方法，其包括下述步驟。提供一基板。基板具有彼此相對的一第一表面與一第二表面及至少一連接第一表面與第二表面的貫孔。基板上已形成有一位於第一表面上且暴露出部分第一表面的第一導電層及一位於第二表面上的第二導電層。配置一晶片於第一導電層所暴露出的部分第一表面上。形成一圖案化電鍍罩幕於部分第一導電層上、部分第二導電層上及部分晶片上。形成一金屬層於未配置圖案化電鍍罩幕的第一導電層與第二導電層上。金屬層覆蓋貫孔的內壁及第一導電層所暴露出的部分第一表面上。金屬層延伸至於晶片上，且晶片透過金屬層與第一導電層及第二導電層電性連接。移除圖案化電鍍罩幕及其下方之第二導電層，以暴露出部分第一表面、部分第二表面及部分晶片。形成一防銲層以填充貫孔且包覆晶片及部分金屬層。

基於上述，由於本發明是在進行基板製程時，同時進行晶片封裝製程，如此一來，可以減少製程步驟。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是本發明之一實施例之一種封裝結構的剖面示意圖。請參考圖1，在本實施例中，封裝結構100包括一基板110、一晶片140、一第一金屬層152、一第二金屬層154、一第三金屬層156及一防銲層160。

詳細來說，基板110具有彼此相對的一第一表面112與一第二表面114及至少一連接第一表面112與第二表面114的貫孔116(圖1中僅示意地繪示一個貫孔116)。在本實施例中，基板110為一介電核心(dielectric core)。

晶片140配置於基板110上且位於第一表面112上，其中晶片140具有一主動面142與多個位於主動面142上的接點144。

第一金屬層152配置於基板110的第一表面112上且暴露出部分第一表面112，其中第一金屬層152從第一表面112經由晶片140的一側延伸至晶片140的主動面142上的這些接點144。第二金屬層154配置於基板110的第二表面114上且暴露出部分第二表面114。第一金屬層152及第二金屬層154為兩層水平導電圖案，而第三金屬層156則為兩層線路圖案之間的垂直導電通道。

第三金屬層156覆蓋貫孔116的內壁且連接第一金屬層152與第二金屬層154。特別是，在本實施例中，由於第一金屬層152延伸至晶片140的這些接點144上，因此晶片140上的這些接點144可透過第一金屬層152與第三金屬層156及第二金屬層154電性連接。防銲層160填充貫孔116且包覆晶片140、至少部分第一金屬層152、至少部分第二金屬層154及第三金屬層156。

值得一提的是，在本實施例中，一部分未被防銲層160所包覆之部分第一金屬層152可構成多個第一接墊172，而一部分未被防銲層160所包覆之部分第二金屬層154可構成多個第二接墊174。這些第一接墊172及這些第二接墊174適於與一外部電路(例如電路板或另一晶片)電性連接。因此，可增加本實施例之封裝結構100的應用性。

以下將以另一實施例配合圖2A至圖2I來詳細說明上述實施例之封裝結構的製作方法。

圖2A至圖2I為本發明之另一實施例之一種封裝結構的製作方法的剖面示意圖。請先參考圖2A，依照本實施例的封裝結構的製作方法，首先，提供一基板110，其中基板110具有彼此相對的一第一表面112與一第二表面114，且此基板110上已形成有一位於第一表面112上且暴露出部分第一表面112的第一導電層120及一位於第二表面114上的第二導電層130。

接著，請參考圖2B，形成至少一連接基板110之第一表面112與第二表面114的貫孔116。在本實施例中，形成貫孔116的方法例如是機械式鑽孔法，但在此並不以此為限。

接著，請參考圖2C，配置一晶片140於第一導電層120所暴露出之基板110的部分第一表面112上。在本實施例中，晶片140具有一主動面142與多個位於主動面142上的接點144。

接著，請參考圖2D，形成一電鍍種子層180於第一導電層120、第一導電層130所暴露出的第一表面112、第二導電層130、貫孔116內壁及晶片140上。

接著，請參考圖2E，形成一電鍍罩幕190於電鍍種子層180上，其中電鍍罩幕190並未覆蓋位於貫孔116內壁上的電鍍種子層180。

接著，請參考圖2F，圖案化電鍍罩幕190，以形成一圖案化電鍍罩幕192，其中圖案化電鍍罩幕192位於部分第一導電層120上方之電鍍種子層180上、部分第二導電層130上方之電鍍種子層180上及晶片140之部分主動面142上方之電鍍種子層180上。在本實施例中，圖案化電鍍罩幕192可藉由形成光阻層並對光阻層曝光及顯影來加以製作。

接著，請參考圖2G，以圖案化電鍍罩幕190為罩幕來進行一電鍍製程，以於未配置圖案化電鍍罩幕192且對應第一導電層120與第二導電層130的電鍍種子層180上形成一金屬層。

在本實施例之中，金屬層包括一第一金屬層152、一第二金屬層154及一第三金屬層156。詳細來說，第一金屬層152配置於基板110之第一表面112上方的電鍍種子層180上，第二金屬層154配置於基板110之第二表面114上方的電鍍種子層180上，而第三金屬層156覆蓋貫孔116內壁上的電鍍種子層180，且連接第一金屬層152與第二金屬層154。特別是，在本實施例中，第一金屬層152從第一表面112經由晶片140的一側延伸至於晶片140之主動面142的這些接墊144上方的電鍍種子層180，且晶片140上的這些接墊144可透過第一金屬層152與第三金屬層156及第二金屬層154電性連接。

然後，請參考圖2H，移除圖案化電鍍罩幕192及其下方之部分電鍍種子層180，以暴露出部分第一表面112及晶片140的部分主動面142。再次必須說明的是，移除圖案化電鍍罩幕192及其下方之第一導電層120與第二導電層130的方法例如是剝離法(stripping)，而移除電鍍種子層180的方法例如是快速蝕刻法(flash etching)。

接著，請同樣參考圖2H，當最初即採用第一導電層120及第二導電層130時，在移除圖案化電鍍罩幕192及其下方之部分電鍍種子層180以後，再圖案化第一導電層120及第二導電層130，以暴露出部分第一表面112及部分第二表面114。圖案化第一導電層120及第二導電層130的方法可藉由蝕刻罩幕配合蝕刻來達成，其中蝕刻罩幕例如是圖案化光阻。

最後，請參考圖2I，形成一防銲層160以填充貫孔116且包覆晶片140、至少部分第一金屬層152、至少部分第二金屬層154及第三金屬層156。至此，已大致完成封裝結構100a的製作。

值得一提的是，在本實施例中，一部分未被防銲層160所包覆之第一金屬層152及其下方之部分第一導電層120可構成多個第一接墊172，而一部分未被防銲層160所包覆之第二金屬層154及其下方之部分第二導電層130可構成多個第二接墊174。這些第一接墊172與這些第二接墊174可與外部電路(例如電路板、另一晶片或另一封裝結構)電性連接。

綜上所述，由於本實施例是在基板110上進行線路(例如是第一金屬層152、第二金屬層154、第三金屬層156)製作時，同時進行晶片140的封裝製程。如此一來，可以減少封裝結構100的製程步驟。此外，由於這些第一接墊172及這些第二接墊174可與外部電路(例如電路板、另一晶片或另一封裝結構)電性連接，因此可增加本實施例之封裝結構100a的應用性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、100a．．．封裝結構

110．．．基板

112．．．第一表面

114．．．第二表面

116．．．貫孔

120．．．第一導電層

130．．．第二導電層

140．．．晶片

142．．．主動面

144．．．接點

152．．．第一金屬層

154．．．第二金屬層

156．．．第三金屬層

160．．．防銲層

172．．．第一接墊

174．．．第二接墊

180．．．電鍍種子層

190．．．電鍍罩幕

192．．．圖案化電鍍罩幕

圖1是本發明之一實施例之一種封裝結構的剖面示意圖。

圖2A至圖2I為本發明之另一實施例之一種封裝結構的製作方法的剖面示意圖。

100．．．封裝結構

110．．．基板

112．．．第一表面

114．．．第二表面

116．．．貫孔

140．．．晶片

142．．．主動面

144．．．接點

152．．．第一金屬層

154．．．第二金屬層

156．．．第三金屬層

160．．．防銲層

172．．．第一接墊

174．．．第二接墊

Claims (13)

1. 一種封裝結構，包括：一基板，具有彼此相對的一第一表面與一第二表面及至少一連接該第一表面與該第二表面的貫孔；一晶片，配置於該基板上且位於該第一表面上；一第一金屬層，配置於該基板的該第一表面上且暴露出部分該第一表面，其中該第一金屬層延伸至該晶片上；一第二金屬層，配置於該基板的該第二表面上且暴露出部分該第二表面；一第三金屬層，覆蓋該貫孔的內壁且連接該第一金屬層與該第二金屬層，其中該晶片透過該第一金屬層與該第三金屬層及該第二金屬層電性連接；以及一防銲層，填充該貫孔且包覆該晶片、至少部分該第一金屬層、至少部分該第二金屬層及該第三金屬層。
2. 如申請專利範圍第1項所述之封裝結構，其中該晶片具有一主動面與多個位於該主動面上的接點，該第一金屬層延伸至該些接點上，且該些接點透過該第一金屬層與該第三金屬層與該第二金屬層電性連接。
3. 如申請專利範圍第2項所述之封裝結構，其中該第一金屬層從該第一表面經由該晶片的一側延伸至該主動面。
4. 如申請專利範圍第1項所述之封裝結構，其中部分未被該防銲層所包覆的該第一金屬層構成至少一第一接墊。
5. 如申請專利範圍第1項所述之封裝結構，其中部分未被該防銲層所包覆的該第二金屬層構成至少一第二接墊。
6. 一種封裝結構的製作方法，包括：提供一基板，該基板具有彼此相對的一第一表面與一第二表面及至少一連接該第一表面與該第二表面的貫孔，其中該基板上已形成有一位於該第一表面上且暴露出部分該第一表面的第一導電層及一位於該第二表面上的第二導電層；配置一晶片於該第一導電層所暴露出的部分該第一表面上；形成一圖案化電鍍罩幕於部分該第一導電層上、部分該第二導電層上及部分該晶片上；形成一金屬層於未配置該圖案化電鍍罩幕的該第一導電層與該第二導電層上，其中該金屬層覆蓋該貫孔的內壁及該第一導電層所暴露出的部分該第一表面上，該金屬層延伸至於該晶片上，且該晶片透過該金屬層與該第一導電層及該第二導電層電性連接；移除該圖案化電鍍罩幕及其下方之該第二導電層，以暴露出部分該第一表面、部分該第二表面及部分該晶片；以及形成一防銲層，以填充該貫孔且包覆該晶片及至少部分該金屬層。
7. 如申請專利範圍第6項所述之封裝結構的製作方法，更包括：在配置該晶片於該第一導電層所暴露出的部分該第一表面上之後，形成一電鍍種子層於該第一導電層、該第一導電層所暴露出的該第一表面、該第二導電層、該貫孔內壁及該晶片上。
8. 如申請專利範圍第6項所述之封裝結構的製作方法，更包括：在移除該圖案化電鍍罩幕及其下方之該第二導電層之後，進行一蝕刻製程，以移除位於該圖案化電鍍罩幕下方的該電鍍種子層。
9. 如申請專利範圍第6項所述之封裝結構的製作方法，其中形成該圖案化電鍍罩幕的步驟，包括：形成一電鍍罩幕於該第一導電層、該第一導電層所暴露出的該第一表面、該第二導電層及該晶片上；以及圖案化該電鍍罩幕以形成該圖案化電鍍罩幕。
10. 如申請專利範圍第6項所述之封裝結構的製作方法，其中該晶片具有一主動面與多個位於該主動面上的接點，該金屬層延伸至該些接點上，且該些接點透過該金屬層與該第一導電層與該第二導電層電性連接。
11. 如申請專利範圍第10項所述之封裝結構，其中該金屬層從該第一表面經由該晶片的一側延伸至該主動面。
12. 如申請專利範圍第6項所述之封裝結構的製作方法，其中部分未被該防銲層所包覆之該金屬層及其下方之部分該第一導電層構成至少一第一接墊。
13. 如申請專利範圍第6項所述之封裝結構的製作方法，其中部分未被該防銲層所包覆之該金屬層及其下方之部分該第二導電層構成至少一第二接墊。