[go: up one dir, main page]

TW201405646A - 用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻 - Google Patents

用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻 Download PDF

Info

Publication number
TW201405646A
TW201405646A TW102125092A TW102125092A TW201405646A TW 201405646 A TW201405646 A TW 201405646A TW 102125092 A TW102125092 A TW 102125092A TW 102125092 A TW102125092 A TW 102125092A TW 201405646 A TW201405646 A TW 201405646A
Authority
TW
Taiwan
Prior art keywords
etching
etch
mask
substrate
laser
Prior art date
Application number
TW102125092A
Other languages
English (en)
Inventor
伊頓貝德
辛沙拉傑特
雷偉生
亞拉曼奇里麥德哈瓦饒
劉彤
庫默亞傑
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201405646A publication Critical patent/TW201405646A/zh

Links

Classifications

    • H10P72/0452—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32788—Means for moving the material to be treated for extracting the material from the process chamber
    • H10P50/242—
    • H10P50/244—
    • H10P54/00—
    • H10P72/0421—
    • H10P72/0436—
    • H10P72/3302—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
    • Y10T29/5124—Plural diverse manufacturing apparatus including means for metal shaping or assembling with means to feed work intermittently from one tool station to another

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Robotics (AREA)

Abstract

在具體實施例中，為晶粒單切而進行包括一初始雷射劃線和後續的電漿蝕刻之一種複合式晶圓或基板切割製程。該雷射劃線製程係用以潔淨地移除一遮罩層、有機與無機介電層、以及元件層。接著在暴露出、或部分蝕刻晶圓或基板時終止雷射蝕刻製程。在具體實施例中，一多重電漿蝕刻方式係用以切割晶圓，其中在一異向性蝕刻之後進行一等向性蝕刻以移除晶粒側壁。等向性蝕刻係在晶粒單切之後自異向性蝕刻之晶粒側壁移除異向性蝕刻之副產物、粗糙度及/或扇形部分。

Description

用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻 【相關申請之互相參照】
本申請案主張2013年3月15日所申請之美國臨時申請案第61/791,048號(名稱為「用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻(LASER SCRIBING AND PLASMA ETCH FOR HIGH BREAK STRENGTH AND CLEAN SIDEWALL)」)以及2012年7月13日所申請之美國臨時申請案第61/671,637號(名稱為「用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻(LASER SCRIBING AND PLASMA ETCH FOR HIGH BREAK STRENGTH AND CLEAN SIDEWALL)」)的優先權權益，基於所有目的，這些文獻的整體內容係藉由引用形式而併入本文。
本發明之具體實施例係屬半導體處理的領域，且特別是與切割半導體晶圓的方法有關，其中每一個晶圓上都形成有複數個積體電路。
在半導體晶圓處理中，積體電路係形成於由矽或其 他半導體材料所組成之晶圓(也稱為基板)上。一般而言，係使用半導性、導電性或絕緣性的各種材料層來形成積體電路。利用各種習知製程來摻雜、沉積與蝕刻這些材料，以形成積體電路。每一晶圓係經處理以形成大量的個別區域，這些個別區域係包含被稱為「晶粒(dice)」之積體電路。
在積體電路成形製程之後，晶圓係經「切割(diced)」 以使個別晶粒彼此分離而供進行封裝、或以未經封裝形式使用於較大的電路中。用於晶圓切割的兩種主要技術為劃線(scribing)和鋸切(sawing)。進行劃線時，一鑽石尖端之劃片係沿著預先形成的劃切線在晶圓表面上移動。這些劃切線係沿著晶粒之間的空間延伸。這些空間一般係稱為「切割道(streets)」。鑽石劃片沿著切割道在晶圓表面中形成淺劃痕。在施加壓力時(例如利用一滾輪)，晶圓即會沿著劃切線而分離。晶圓中的斷裂處會依循晶圓基板的晶格結構。劃線可用於厚度約為10密耳(mils)(千分之一吋)或更小的晶圓。至於較厚的晶圓，目前則以鋸切為較佳的切割方法。
在鋸切時，以每分鐘之高轉速旋轉的一鑽石尖端之 鋸盤係接觸晶圓表面，並沿著切割道鋸切晶圓。晶圓係固定於一支撐構件上，例如於一薄膜框體上受拉伸之黏接膜，且鋸盤係重複施用於垂直與水平切割道。使用劃線或鋸切的一個問題是，晶片(chips)和晶片(gauges)會形成在晶粒的尖銳邊緣上。此外，會形成裂縫，且裂縫會從晶粒的邊緣擴散至基板中，使得積體電路不能作用。在進行畫切時剝離和破裂會特別是個問題，因為正方形或矩形晶粒中只有一個側 部可以以結晶結構的方向進行劃線。因此，晶粒的另一側部之切割會導致鋸齒狀分隔線。因為剝離與破裂之故，在晶圓上晶粒之間便需要額外的間隔以避免對積體電路之損壞，例如，晶片與裂縫係保持與實際積體電路相隔一段距離。由於間隔需求的結果，在一標準尺寸晶圓上就無法形成如此多的晶粒，且會浪費了本來可用於電路的晶圓面積(real estate)。 鋸盤的使用加重了半導體晶圓上之面積浪費。鋸盤的葉片大約為15微米厚。因此，為了確保鋸盤在切割周圍所產生的破裂和其他破壞不會傷害積體電路，每一個晶粒的電路之間通常需分隔300至500微米。此外，在切割之後，每一個晶粒需要實質清潔以移除鋸切製程所產生的粒子與其他汙染物。
也已使用電漿切割，但同時也具有限制。舉例而言， 妨礙電漿切割的實施的一個限制為成本。用於圖案化光阻之標準光微影操作會讓實施成本過高。可能會妨礙電漿切割的實施的另一項限制為，在沿著切割道進行切割時常遇到的金屬(例如銅)的電漿處理會產生產量問題或處理量限制。
本發明的一或多個具體實施例係與用於切割一半導 體晶圓的方法有關，該半導體晶圓包括複數個積體電路(ICs)。
在一具體實施例中，一種用於切割包括複數個積體 電路之一半導體晶圓的方法係涉及於該半導體晶圓上方形成一遮罩。該遮罩覆蓋並保護該等積體電路。該方法也包括了以一雷射劃線製程來圖案化該遮罩，以提供具有間隔之一圖 案化遮罩，暴露出在該等積體電路之間的半導體晶圓區域。 該方法也包括經由該圖案化遮罩中的間隔異向性蝕刻該半導體晶圓，以發展完全蝕穿該基板之一蝕刻溝槽，以單切該等積體電路。該方法也包括等向性蝕刻經異向性蝕刻之溝槽。
一或多個具體實施例係與一種用於切割包含複數個 積體電路之一基板的系統有關。在一具體實施例中，該系統包括一雷射劃線模組以圖案化一多層式遮罩並暴露出在該等積體電路之間的基板區域。該系統也包括實體耦接至該雷射劃線模組之一異向性電漿蝕刻模組，以異向性蝕穿在雷射劃線之後留下的基板厚度。該系統也包括實體耦接至該雷射劃線模組之一等向性電漿蝕刻模組，以等向性蝕刻經異向性蝕刻之溝槽。該系統也包括一自動移送室，以將該雷射劃線之基板從該雷射劃線模組移送至該異向性電漿蝕刻模組。
100‧‧‧方法
102‧‧‧操作步驟
104‧‧‧操作步驟
106‧‧‧操作步驟
108‧‧‧操作步驟
202‧‧‧遮罩
204‧‧‧半導體晶圓或基板
206‧‧‧積體電路
208‧‧‧傳導性凸塊與保護層
209‧‧‧膠帶
210‧‧‧溝槽
212‧‧‧側壁
300‧‧‧切割道區域
302‧‧‧頂部區域
304‧‧‧第一二氧化矽層
306‧‧‧第一蝕刻終止層
308‧‧‧第一低k介電層
310‧‧‧第二蝕刻終止層
312‧‧‧第二低k介電層
314‧‧‧第三蝕刻終止層
316‧‧‧未摻雜之矽石玻璃(USG)層
318‧‧‧第二二氧化矽層
320‧‧‧光阻層
322‧‧‧銅金屬化層
400‧‧‧處理工具
402‧‧‧工廠介面(FI)
404‧‧‧負載鎖定件
406‧‧‧叢集工具
408‧‧‧電漿蝕刻腔室
410‧‧‧雷射劃線設備
412‧‧‧沉積腔室
414‧‧‧等向性電漿蝕刻腔室
500‧‧‧電腦系統
502‧‧‧處理器
504‧‧‧主要記憶體
506‧‧‧靜態記憶體
508‧‧‧網路介面裝置
510‧‧‧影音顯示單元
512‧‧‧文字數值輸入裝置
514‧‧‧游標控制裝置
516‧‧‧訊號產生裝置
518‧‧‧次要記憶體
520‧‧‧網路
522‧‧‧軟體
526‧‧‧處理邏輯
530‧‧‧匯流排
531‧‧‧機器可存取之儲存媒介
以下藉由例示、而非限制方式來說明本發明之具體 實施例，且參照下列詳細說明、併同參照圖式即可更完整地理解本發明之具體實施例，其中：第1圖是一流程圖，其表示根據本發明一具體實施例之一種用於切割半導體晶圓之方法中的步驟，其中該半導體晶圓包含複數個積體電路；第2A圖、第2B圖、第2C圖與第2D圖係根據本發明之具體實施例而說明在用於切割半導體晶圓之方法的進行期間，與第1圖中的步驟相應之半導體晶圓(其包含複數個積體電路)的截面圖； 第3圖係根據本發明之具體實施例說明了在一半導體晶圓或基板的切割道區域中的一材料堆疊體之截面圖；第4圖係根據本發明之一具體實施例之整合切割系統的平面示意圖；以及第5圖說明根據本發明一具體實施例之一例示電腦系統的方塊圖，該電腦系統控制自動執行本文所述之遮罩、雷射劃線、電漿切割方法中的一或多個操作步驟。
現將說明用於切割半導體晶圓之方法，其中每一個半導體晶圓上具有複數個積體電路。在下述說明中，係提出各種具體細節(例如雷射與電漿蝕刻晶圓切割方式)，以求提供對本發明具體實施例之通盤瞭解。該領域技術人士顯然可在不具這些特定細節下實施本發明之具體實施例。在其他實例中並不詳細說明習知態樣(例如積體電路製造)，以免不必要地混淆了本發明之具體實施例。另外，應理解圖式中所繪示的各種具體實施例係僅為例示表示，且不必以比例大小加以繪製。
在具體實施例中，為進行晶粒單切(die singulation)係實施一種包含一初始的雷射劃線與一後續的電漿蝕刻之複合式晶圓或基板切割製程。雷射劃線製程係用以潔淨地移除一遮罩層、有機與無機介電層、以及元件層。然後雷射蝕刻製程係於晶圓或基板暴露(或被部分蝕刻)時終止。接著進行切割製程中的電漿蝕刻部分來蝕穿晶圓或基板塊體，例如蝕穿塊體單晶矽，以發生晶粒或晶片單切或切割。
在具體實施例中，係使用一種多重電漿蝕刻方式來 切割晶圓，其中在異向性單切蝕刻之後係進行一等向性蝕刻以改善晶粒側壁。雷射劃線係移除了難以蝕刻的保護層、介電和金屬層，直到暴露出下方的矽基板為止。接著使用異向性電漿蝕刻來產生具有達到目標晶粒厚度之深度的溝槽。最後，等向性蝕刻在晶粒單切之後自經異向性蝕刻之晶粒側壁移除異向性蝕刻的副產物、粗糙度及/或扇形部。在一具體實施例中，所產生的單切晶粒具有較高的晶粒破裂強度(相對於沒有暴露至一最終等向性蝕刻之單切晶粒而言)，以確保可靠的晶粒拾取和放置、以及後續的組裝製程。在一具體實施例中，晶粒側壁係經碳(C)或氟(F)元素之清潔，否則碳或氟元素會對後續封裝製程中之晶粒黏著特性有不良影響而導致低可靠度。粗糙的側壁(例如未處理之側壁)也會降低晶粒破裂強度(例如經由較低的破裂活化能)。
第1圖說明了在根據本發明一具體實施例之用於切 割一半導體晶圓之方法中的操作步驟，其中該半導體晶圓包括複數個積體電路。第2A至2D圖說明了包含複數個積體電路之一半導體晶圓在該等方法執行期間的截面圖。
在第1圖的方法100的第一操作步驟102中、且相 應於第2A圖，在一半導體晶圓或基板204上方係形成一前側部遮罩202。根據一具體實施例，半導體晶圓或基板204具有至少為300mm之一直徑，且具有介於300微米至800微米之一厚度。在一具體實施例中，該半導體基板204具有介於10微米至800微米之一直徑。如所述者，在一具體實施例中， 該遮罩係一共形遮罩。共形遮罩之具體實施例有利地確保在一下方拓樸(例如20微米之凸塊，未示)上能有足夠的遮罩厚度在一電漿蝕刻切割操作期間存留下來。然而，在替代具體實施例中，遮罩係一非共形的、平坦化之遮罩(例如，在一凸塊上方的遮罩厚度小於在一谷部中的遮罩厚度)。共形遮罩的形成係可藉由例如CVD、或該領域中所習知的任何其他製程而行。在一具體實施例中，遮罩202係覆蓋並保護形成在半導體晶圓表面上的積體電路(ICs)，並且也保護自半導體晶圓表面突出或向上突出了10至20微米之凸塊。遮罩202也覆蓋了形成於相鄰積體電路之間的交錯切割道。
根據本發明之一具體實施例，所述形成該遮罩202 係包括形成一膜層，例如、但不限於水溶性層(PVA等)、及/或一光阻層、及/或一I-線圖案化層。舉例而言，一聚合物層係由適合於光顯影製程中使用的材料組成。在有多重遮罩層的具體實施例中，一水溶性基底塗層(basecoat)係配置在一非水溶性覆蓋塗層(overcoat)下方。基底塗層接著提供了一種方式來清除該覆蓋塗層，而覆蓋塗層係提供電漿蝕刻防護及/或為雷射劃線製程提供良好的遮罩燒蝕。舉例而言，已經發現到可透過劃線製程中所用雷射波長的遮罩材料會造成低晶粒邊緣強度。因此，以一水溶性基底塗層(例如含PVA)作為第一遮罩材料層係作用為一種用於下切遮罩的抗電漿/雷射能量吸收覆蓋塗層的方式，因此可自下方的積體電路(IC)薄膜層移除/舉離整個遮罩。水溶性基底塗層係進一步作為一阻障層以保護IC薄膜層免受用以清除能量吸收遮罩層之製程 所影響。在具體實施例中，雷射能量吸收遮罩層係可為UV固化及/或UV吸收、及/或綠光帶(500至540奈米)吸收。例示材料可包括傳統上用於IC晶片保護層的許多光阻和聚醯亞胺(PI)材料。在一具體實施例中，光阻層是由正性光阻材料所組成，例如、但不限於248奈米(nm)光阻劑、193奈米光阻劑、157奈米光阻劑、極紫外線(EUV)光阻劑、或具有重氮萘醌感光劑之酚醛樹脂基體。在另一具體實施例中，光阻層係由負性光阻材料所組成，例如、但不限於聚順式異戊二烯與聚肉桂酸乙烯酯。
再次參閱第2A圖，半導體晶圓或基板204上或其中係已經配置有一半導體元件陣列作為積體電路206的一部分。這類半導體元件的實例包括、但不限於製作於一矽基板中並封埋於一介電層中之記憶體元件或互補式金屬氧化物半導體(CMOS)電晶體。複數個金屬互連係形成於元件或電晶體上方與圍繞的介電層中，且係用以電氣耦接這些元件或電晶體以形成積體電路。傳導性凸塊與保護層208係形成於互連層上方。構成切割道之材料係與用於形成積體電路的材料類似或相同。舉例而言，切割道是由介電質材料、半導體材料與金屬化層的層體所組成。在一例示具體實施例中，一或多個切割道包括與積體電路的實際元件類似之測試元件。
返參第1圖、並轉參對應的第2B圖，方法100係於操作步驟104處進行塊體目標層材料移除。為能使介電質脫層與破裂降至最低，飛秒雷射是較佳的。然而，根據元件結構，也可使用紫外線(UV)、皮秒或奈秒雷射源。該雷射具 有之脈衝重複頻率為介於80kHz至1MHz的範圍，理想上是在100kHz至500kHz的範圍中。
再次參閱第2B圖，一般係進行雷射劃線製程來移除 存在於積體電路206之間的切割道材料。根據本發明之一具體實施例，以雷射劃線製程來圖案化遮罩202包括使溝槽210部分形成於積體電路之間的半導體晶圓區域中。在一具體實施例中，利用雷射劃線製程來圖案化遮罩包括利用脈衝寬度為飛秒範圍之雷射來直接寫入一圖案。
具體而言，係使用波長為可見光譜或紫外線(UV) 或紅外線(IR)範圍(這三種總成了一寬帶光譜)之雷射來提供一飛秒式雷射，亦即脈衝寬度為飛秒(10-15秒)等級之雷射。在一具體實施例中，燒蝕係與波長無關(或本質上與波長無關)，因此適合用於複雜的薄膜(例如遮罩薄膜)、切割道、以及可用於半導體晶圓或基板的一部分。
雷射參數的選擇(例如脈衝寬度)對於發展一成功 雷射劃線與切割製程(使破片、微裂縫與脫層降至最低以實現潔淨雷射畫切切割)而言是關鍵的。雷射劃線切割越為潔淨，為最終晶粒單切而進行的蝕刻製程就越平順。在半導體元件晶圓中，一般會有許多不同材料類型(例如導體、絕緣體、半導體)和厚度的功能層配置於其上。這類材料可包括、但不限於有機材料(例如聚合物)、金屬或無機介電質(例如二氧化矽和氮化矽)。
配置在一晶圓或基板上之各別積體電路之間的切割 道係包括與積體電路本身類似或相同的層體。舉例而言，第3 圖係根據本發明一具體實施例而說明在一半導體晶圓或基板的切割道區域中所使用之材料堆疊結構的截面圖。參照第3圖，切割道區域300包括一矽基板的頂部區域302、一第一二氧化矽層304、一第一蝕刻終止層306、一第一低k介電層308(例如具有之介電常數小於二氧化矽的介電常數4.0)、一第二蝕刻終止層310、一第二低k介電層312、一第三蝕刻終止層314、一未摻雜之矽石玻璃(USG)層316、一第二二氧化矽層318、以及一光阻層或其他遮罩層320。銅金屬化層322係配置在第一與第三蝕刻終止層306和314之間，並且貫穿第二蝕刻終止層310。在一特定具體實施例中，第一、第二與第三蝕刻終止層306、310和314係由氮化矽組成，而低k介電層308和312係由碳摻雜之矽氧化物材料所組成。
在傳統的雷射照射(例如奈秒式或皮秒式雷射照射) 下，切割道300的材料在光學吸收和剝蝕機制上係呈現相當不同的行為。舉例而言，介電層(例如二氧化矽)在正常條件下對於所有市面上的雷射波長係基本上為可透光。相較之下，金屬、有機物(例如低k材料)和矽可非常輕易地耦合光子，特別是在響應於奈秒式或皮秒式雷射照射時。然在一具體實施例中，係使用飛秒式雷射製程、藉由在燒蝕低k材料層與銅層之前先燒蝕二氧化矽層而圖案化二氧化矽層、低k材料層與銅層。在一特定具體實施例中，係於一飛秒式雷射輻照製程中使用大致小於或等於400飛秒之脈衝來移除一遮罩、一切割道、以及矽基板的一部分。在另一具體實施例中，係使用大約小於或等於500飛秒之脈衝。
根據本發明之一具體實施例，合適的飛秒式雷射製 程係以高峰值強度(輻照強度)為特徵，該高峰值強度(輻照強度)通常會於各種材料中導致非線性交互作用。在一個這樣的具體實施例中，飛秒雷射源具有大約介於10飛秒至500飛秒範圍內之脈衝寬度，然較佳是在100飛秒至400飛秒的範圍中。在一具體實施例中，飛秒雷射源具有大約介於1570奈米至200奈米範圍內之波長，然較佳是在540奈米至250奈米的範圍中。在一具體實施例中，雷射與對應的光學系統係於工作表面處提供一焦斑(focal spot)，焦斑大致是在3微米至15微米的範圍內，然較佳是大致在5微米至10微米的範圍中。
在工作表面處之空間光束輪廓係一單模模式(高斯) 或具有一成形之上帽輪廓。在一具體實施例中，雷射來源具有大約在200kHz至10MHz之範圍中的一脈衝重複率，然較佳為大致是500kHz至5MHz之範圍。在一具體實施例中，雷射來源係於工作表面處傳送大致在0.5μJ至100μJ範圍中之脈衝能量，然較佳是在1μJ至5μJ的範圍。在一具體實施例中，雷射劃線製程係沿著一工作件表面、以大約在500mm/sec至5m/sec的範圍中之速度運行，然較佳是在600mm/sec至2m/sec的範圍內。
劃線製程係以僅單次通過方式、或以多次通過方式 運作，但在一具體實施例中，係較佳為1至2次通過。在一具體實施例中，工作件中的劃線深度大致是在5微米至50微米深的範圍內，較佳為在大致10微米至20微米深的範圍內。 雷射係在一給定脈衝重複率下以一連串的單一脈衝施用、或以一連串的脈衝突波方式而施用。在一具體實施例中，所產生之雷射光束的刻幅寬度大致是在2微米至15微米的範圍內；然在矽晶圓劃線/切割中，則較佳是在6微米至10微米的範圍內(於元件/矽介面處所測得)。
雷射參數係可加以選擇以具有效益與優點，例如提 供夠高的雷射強度以達到無機介電質(例如二氧化矽)的離子化，並使得在無機介電質的直接燒蝕之前下層破壞所導致的脫層和破片達至最小化。同時，可選擇參數以利用精確控制之燒蝕寬度(例如刻幅寬度)和深度以提供有意義的製程處理量而供工業應用。如上所述，相較於皮秒式和奈秒式雷射燒蝕製程而言，飛秒式雷射係更適合提供這類優點。然而，即使在飛秒式雷射燒蝕的光譜中，某些波長仍提供了比其他波長更佳的性能。舉例而言，在一具體實施例中，具有較靠近UV範圍或在UV範圍中之波長的飛秒式雷射製程係提供了比具有較靠近IR範圍或在IR範圍中之波長的飛秒式雷射製程更為潔淨的燒蝕製程。在一特定的這類具體實施例中，適用於半導體晶圓或基板劃線的飛秒雷射製程係以波長大致小於或等於540奈米之雷射為基礎。在一個特定的這類具體實施例中，係使用波長大約小於或等於540奈米之雷射的大概小於或等於400飛秒的脈衝。然而，在一替代具體實施例中，係使用雙雷射波長(例如IR雷射與UV雷射之組合)。
返參第1圖、併參對應的第2C圖，半導體晶圓接著 係於操作步驟106中進行電漿蝕刻。如第2C圖所述，電漿蝕 刻前緣係通過圖案化遮罩202中的間隔而進行。根據本發明之一具體實施例，蝕刻該半導體晶圓包括異向蝕刻以雷射劃線製程所形成之溝槽210。在一具體實施例中，異向性蝕刻係暴露出該半導體晶圓或基板204上的背側部膠帶209。在一具體實施例中，電漿蝕刻操作係應用一貫穿矽通孔類型之蝕刻製程。在一具體實施例中，係使用一傳統鮑許式(Bosch-type)之沉積/蝕刻/沉積製程來蝕穿基板。一般而言，鮑許式製程是由三個子步驟所組成：沉積(例如聚合物沉積)、方向性轟擊蝕刻、以及一等向性化學蝕刻，該鮑許式製程係執行許多次重複(循環)，直到係被蝕穿為止。在一具體實施例中，異向性蝕刻該半導體晶圓包括重複執行此循環製程，直到在該蝕刻溝槽的底部處暴露出背側部膠帶為止。
由於鮑許式製程的結果，側壁212表面會產生一粗 糙的扇形結構，如第2C圖所示。這在雷射劃線製程產生了比光顯影定義蝕刻製程所產生者更為粗糙的一開放溝槽時會特別有影響。此一粗糙晶粒邊緣導致了比預期晶粒破裂強度更低之晶粒破裂強度。此外，為保護已經蝕刻的側壁，鮑許式製程的沉積子步驟中係產生一富含氟的鐵氟龍類有機薄膜，該有機薄膜在蝕刻前緣進行時並未自側壁移除(一般而言，這種聚合物僅週期性地自經異向性蝕刻之溝槽的底部處移除)。
在一特定具體實施例中，在蝕刻製程期間，半導體 晶圓204的矽材料的蝕刻速率大於每分鐘25微米。一超高密度電漿來源係用於晶粒單切製程的電漿蝕刻部分。適合執行 此一電漿蝕刻製程的處理腔室之實例為美國加州桑尼維爾市應用材料公司之蝕刻系統「Applied Centura® SilviaTM Etch system」，該蝕刻系統「Applied Centura® SilviaTM Etch system」結合了電容式與電感式RF耦合，其能提供比僅有電容式耦合(即使是在有以磁性增強所提供之改良下)所能達到者更為獨立的離子密度和離子能量之控制。此結合可使離子密度從離子強度有效解耦，以產生相對高密度的電漿(即使在非常低壓力下)，而不需高DC偏壓位準(可能會產生破壞)。多重RF來源配置也產生了特別寬的處理視窗。然而，也可使用能蝕刻矽的任何電漿蝕刻腔室。在一例示具體實施例中，係使用深矽蝕刻來蝕刻一單晶性矽基板或晶圓204，其蝕刻率大於傳統矽蝕刻率的大約40%(例如40微米或更高)，同時仍保持基本上精確的輪廓控制且幾乎不含扇形邊之側壁。在一特定具體實施例中，係使用一貫穿矽通孔類型之蝕刻製程。 該蝕刻製程係以由反應性氣體所產生的電漿為基礎，其一般是以氟為主之氣體，例如SF6、C4F6、C4F8、CHF3、XeF2、或可以相對快速的蝕刻率來蝕刻矽的任何其他反應性氣體。
總結第2A圖至第2C圖而言，晶粒單切製程係包括 了先雷射劃線以移除遮罩層、保護層及元件層，以清潔地暴露出矽基板；接著進行電漿蝕刻以切穿矽基板。就蝕刻而言，係使用以三個子步驟(亦即沉積、方向性轟擊蝕刻、及等向性化學蝕刻)為基礎之鮑許式製程，進行鮑許式製程許多次重複(循環)，直到矽被蝕穿為止。然而，由於鮑許式製程的結果，側壁表面會產生粗糙的扇形結構，如第2C圖所示。特 別是由於雷射劃線製程一般係產生比光顯影製程所達到者更為粗糙的開放溝槽，因此側壁粗糙度會比其他的矽蝕刻製程更高出許多，這導致比預期晶粒破裂強度更低的晶粒破裂強度。此外，鮑許式製程中的沉積子步驟會產生富含氟之鐵氟龍類有機薄膜，以保護已經蝕刻的側壁。
返參第1圖、併參對應的第2D圖，在異向性電漿 蝕刻操作步驟106之後，積體電路即呈單切形式。後續，在操作步驟108中，施用一等向性化學濕式或電漿蝕刻，藉由緩和地自側壁處蝕刻去除一基板薄層(例如矽)以平滑側壁212。一例示之等向性電漿蝕刻係使用以氟或氯為基礎之化學物質，該化學物質較佳為非聚合化。例示的非聚合化電漿蝕刻化學物質基本上含有NF3或SF6、Cl2或SiF4，且實質上不含碳氫化合物(例如CHF3)或碳氟化合物(C4F8)。這類電漿蝕刻化學物質係視需要而進一步包括一氧化劑(例如O2)，以進一步提昇基板204的蝕刻速率。一電漿等向性蝕刻一般在1至90秒內，依據晶粒厚度而伴有其他適當的蝕刻製程參數，例如溫度與壓力，以使元件層/矽介面處的下切達最小化。在具體實施例中，等向性蝕刻是在與異向性蝕刻相同的腔室中進行，例如是在異向性蝕刻操作終止之後立即進行。在其他具體實施例中，等向性蝕刻係在一分離腔室中進行，例如具有該領域所知的下游電漿來源之任何腔室。在具體實施例中，在等向性蝕刻開始時，晶圓溫度係相對為高(例如80至100℃)，這是因為在高速率與相對久(例如1至3分鐘)的異向性蝕刻中所使用的高電漿功率已經加熱晶圓。已經發現 到升高之晶圓溫度可提昇等向性特性及在異向性蝕刻之後馬上進行的等向性蝕刻之蝕刻速率。該等向性蝕刻步驟移除了因異向性蝕刻而沉積在晶粒側壁上的富含氟或氯之聚合物層。
參閱第4圖，一處理工具400係包括一工廠介面402(FI)，該工廠介面係耦接有複數個負載鎖定件404。一叢集工具406係耦接至該工廠介面402。該叢集工具406包括一或多個電漿蝕刻腔室，例如異向性電漿蝕刻腔室408和等向性電漿蝕刻腔室414。一雷射劃線設備410亦耦接至該工廠介面402。在一具體實施例中，處理工具400的整體覆蓋區域為大約3500毫米(3.5公尺)乘以大約3800毫米(3.8公尺)，如第4圖所述。
在一具體實施例中，該雷射劃線設備410罩設一飛秒式雷射。飛秒式雷射係適於進行一複合式雷射和蝕刻單切製程中的一雷射燒蝕部分，例如上述之雷射燒蝕製程。在一具體實施例中，在該雷射劃線設備400中也包含一可移動站，該可移動站係配置以使一晶圓或基板(或其載具)相對於該飛秒式雷射而移動。在一具體實施例中，該飛秒式雷射也是可移動的。在一具體實施例中，該雷射劃線設備410的整體覆蓋區域為大約2240毫米乘以約1270毫米，如第4圖中所示。
在一具體實施例中，該一或多個電漿蝕刻腔室408係配置以經由在一圖案化遮罩中的間隔蝕刻一晶圓或基板，以單切複數個積體電路。在一個這樣的具體實施例中，該一 或多個電漿蝕刻腔室408係配置以進行一深矽蝕刻製程。在一特定具體實施例中，該一或多個電漿蝕刻腔室408係美國加州桑尼維爾市應用材料公司之蝕刻系統「Applied Centura® SilviaTM Etch system」。該蝕刻腔室係特別設計以供一深矽蝕刻之用，以產生被圍罩於單晶矽基板或晶圓上或中之單切的積體電路。在一具體實施例中，在該電漿蝕刻腔室408中係包含一高密度電漿源，以增進高矽蝕刻率。在一具體實施例中，在處理工具400的叢集工具406部分中可含有一個以上的蝕刻腔室，以使得單切或切割製程有高製造處理量。
工廠介面402係一適合的大氣端口以連接於具有雷 射劃線設備410之一外部製造設施與叢集工具406之間。該工廠介面402係包括自動設備，其具有臂部或葉片以自儲存單元(例如前開式晶圓傳送盒(FOUP))移送晶圓(或其載具)至叢集工具406或雷射劃線設備410或兩者中。
叢集工具406包括適合執行單切方法中的功能之其 他腔室。舉例而言，在一具體實施例中，係包含一沉積腔室412而替代一另一蝕刻腔室。沉積腔室412係配置以在晶圓或基板的雷射劃線之前於晶圓或基板的元件層上或上方進行遮罩沉積，例如藉由一均勻旋塗製程。在一個這樣的具體實施例中，沉積腔室412係適用於沉積出共形性因子在大約10%以內的一均勻層體。
在具體實施例中，等向性電漿蝕刻腔室414係使用 一下游電漿來源，例如一高頻磁性或電感耦合來源，在本文中任一處所述之等向性蝕刻處理期間，該高頻磁性或電感耦 合來源是配置在內有一基板的一處理腔室的上游一段距離處。在具體實施例中，等向性電漿蝕刻腔室414係呈垂直以使用例示之非聚合化電漿蝕刻來源氣體(例如NF3或NF6、Cl2或SiF4)與一或多種氧化劑(例如O2)。
第5圖說明了一種電腦系統500，在該電腦系統500 內係可執行一組指令以使機器執行本文所述之一或多種劃線方法。例示之電腦系統500包括一處理器502、一主要記憶體504(例如唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)，例如同步DRAM(SDRAM)或RDRAM記憶體)、一靜態記憶體506(例如快閃記憶體、靜態隨機存取記憶體(SRAM)等)以及一次要記憶體518(例如一資料儲存裝置)，這些記憶體係經由一匯流排530而彼此通訊。
處理器502代表一或多種通用處理裝置，例如一微 處理器、中央處理單元等。更特定而言，該處理器502係一複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字元(VLIW)微處理器等。處理器502也可為一或多個專用處理裝置，例如一專用積體電路(ASIC)、一場可編程閘極陣列(FPGA)、一數位訊號處理器(DSP)、網路處理器等。處理器502係配置以執行用於進行本文所述操作與步驟之處理邏輯526。
電腦系統500係進一步包括一網路介面裝置508。 電腦系統500也包括一影音顯示器單元510(例如一液晶顯示器(LCD)或一陰極射線管(CRT))、一文字數值輸入裝置512(例如鍵盤)、一游標控制裝置514(例如滑鼠)、以及 一訊號產生裝置516(例如揚聲器)。
次要記憶體518可包括一機器可存取之儲存媒介(或更具體為一電腦可讀取之儲存媒介)531，在該儲存媒介上係儲存有一或多組指令(例如軟體522)，這些指令係具現本文所述之方法中的任一或多個方法或功用。在由電腦系統500執行時，軟體522也可完全或至少部分存駐於主要記憶體504及/或在處理器502內，主要記憶體504和處理器502也建構為機器可讀取之儲存媒介。也可進一步經由網路介面裝置508而於一網路520上傳輸或接收軟體522。
雖然在一例示具體實施例中是以一單一媒介來說明該機器可存取之儲存媒介531，但用語「機器可讀取之儲存媒介」應被視為包括儲存該一或多組指令之一單一媒介或多個媒介(例如一集中式或分佈式資料庫、及/或相關之快取記憶體與伺服器)。用語「機器可讀取之儲存媒介」也應被視為包括可儲存或編碼一組指令以供機器執行以及可使該機器實施本發明之方法中任一或多個方法的任何媒介。因此，用語「機器可讀取之儲存媒介」應包括、但不限於固態記憶體、以及光學與磁性媒介、及其他非暫態的機器可讀取之儲存媒介。
應理解上述說明係僅為說明而非限制之用。舉例而言，雖然圖式中的流程圖說明了由本發明之特定具體實施例所執行的特定操作次序，但應理解此次序並非為必須(例如，替代具體實施例係以不同次序來執行操作、組合某些操作、重複某些操作等)。此外，熟習該技術領域之人在研讀及理 解上述說明時係可顯然得知許多其他具體實施例。雖然本發明係已參照特定的例示具體實施例來說明，但應知本發明並不限於所述之具體實施例，而是可在如附申請專利範圍的精神與範疇內以修飾例或調整例來實施。因此，本發明之範疇應參照如附申請專利範圍、連同這些申請專利範圍所主張之完整等效範圍而加以決定。
100‧‧‧方法
102-108‧‧‧操作步驟

Claims (20)

  1. 一種用於切割一半導體晶圓的方法，該半導體晶圓包括複數個積體電路，該方法包括以下步驟：於該半導體晶圓上方形成一遮罩，該遮罩係覆蓋並保護該等積體電路；以一雷射劃線製程圖案化該遮罩，以提供具有間隔之一圖案化遮罩，暴露出該等積體電路之間的該半導體晶圓之區域；經由該圖案化遮罩中的該等間隔而異向蝕刻該半導體晶圓，以發展一蝕刻溝槽，該蝕刻溝槽完全貫穿該半導體晶圓以單切該等積體電路；及等向性蝕刻該異向性蝕刻溝槽。
  2. 如請求項1所述之方法，其中該等向性蝕刻係於晶粒單切之後自異向性蝕刻之晶粒側壁移除異向性蝕刻副產物、粗糙度、或側壁扇形部。
  3. 如請求項1所述之方法，其中該等向性蝕刻係自該異向性蝕刻溝槽移除包含碳與氟之聚合物。
  4. 如請求項1所述之方法，其中異向性蝕刻該半導體晶圓之步驟包括以下步驟：重複執行一循環製程，直到在該蝕刻溝槽的底部處暴露出一背側膠帶為止，其中該循環製程包括聚合物沉積、方向性轟擊蝕刻、以及等向性化學蝕刻；及 其中等向性蝕刻該異向性蝕刻之溝槽之步驟包括以下步驟：使用一非聚合化氟或氯之化學物質的一等向性電漿蝕刻。
  5. 如請求項4所述之方法，其中該非聚合化氟或氯之化學物質本質上含有NF3或SF6、Cl2或SiF4。
  6. 如請求項4所述之方法，其中該非聚合化氟或氯之化學物質進一步包括一氧化劑。
  7. 如請求項3所述之方法，其中一相同電漿蝕刻腔室係皆用於異向性蝕刻和等向性蝕刻兩者。
  8. 如請求項3所述之方法，其中該等向性蝕刻係執行達小於90秒。
  9. 如請求項1所述之方法，其中異向性蝕刻該半導體晶圓之步驟包括以下步驟：重複執行一循環製程，直到在該蝕刻溝槽的底部處暴露出一背側膠帶為止，該循環製程包括聚合物沉積、方向性轟擊蝕刻、以及等向性化學蝕刻；以及其中等向性蝕刻該異向性蝕刻之溝槽包括一濕式化學蝕刻。
  10. 如請求項1所述之方法，其中該半導體晶圓具有至少為300毫米之一直徑以及具有300微米至800微米之一厚度。
  11. 如請求項1所述之方法，其中圖案化該遮罩之步驟係進一步包括以下步驟：以一飛秒雷射來直接寫入一圖案，該飛秒雷射具有小於或等於540奈米之一波長以及小於或等於400飛秒之一雷射脈衝寬度。
  12. 如請求項1所述之方法，其中形成該遮罩之步驟進一步包括以下步驟：在該半導體晶圓上沉積一水溶性遮罩層。
  13. 如請求項12所述之方法，其中該水溶性遮罩層包括PVA。
  14. 如請求項13所述之方法，其中形成該遮罩之步驟進一步包括以下步驟：沉積一多層式遮罩，該多層式遮罩包括該水溶性遮罩層作為一基底塗層以及一非水溶性遮罩層作為在該基底塗層頂部上的一覆蓋塗層。
  15. 如請求項14所述之方法，其中該水溶性遮罩層係一光阻劑或一聚亞醯胺(PI)。
  16. 一種用於切割一基板之方法，該基板包括複數個積體電路(ICs)，該方法包括以下步驟：以一雷射劃線製程圖案化配置在該基板上方之一多層式遮罩，以形成一溝槽，暴露出在該等積體電路之間的該基板之區域； 異向性蝕刻該基板中的該溝槽，其中所述異向性蝕刻包括聚合物沉積、方向性轟擊蝕刻、及等向性化學蝕刻；以及等向性蝕刻該異向性蝕刻之溝槽。
  17. 如請求項16所述之方法，其中該多層式遮罩包括一水溶性遮罩層作為一基底塗層以及一非水溶性遮罩層作為在該基底塗層頂部上的一覆蓋塗層。
  18. 一種用於切割一基板之系統，該基板包括複數個積體電路(ICs)，該系統包括：一雷射劃線模組，用以圖案化一多層式遮罩以形成一溝槽而暴露出在該等積體電路之間的一基板之區域；一異向性電漿蝕刻模組，其實體耦接至該雷射劃線模組，以異向性蝕穿在雷射劃線之後留下的基板厚度；一等向性電漿蝕刻模組，其實體耦接至該雷射劃線模組，以等向性蝕刻該異向性蝕刻之溝槽；以及一自動移送室，用以將該雷射劃線基板從該雷射劃線模組移送至該異向性電漿蝕刻模組。
  19. 如請求項18所述之系統，其中該雷射劃線模組包括一飛秒雷射，該飛秒雷射具有小於或等於540奈米之一波長及小於或等於400飛秒之一脈衝寬度。
  20. 如請求項18所述之系統，其中該等向性電漿蝕刻模組與 該異向性電漿蝕刻模組為一相同單一腔室。
TW102125092A 2012-07-13 2013-07-12 用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻 TW201405646A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261671637P 2012-07-13 2012-07-13
US201361791048P 2013-03-15 2013-03-15
US13/938,570 US8993414B2 (en) 2012-07-13 2013-07-10 Laser scribing and plasma etch for high die break strength and clean sidewall

Publications (1)

Publication Number Publication Date
TW201405646A true TW201405646A (zh) 2014-02-01

Family

ID=49914327

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125092A TW201405646A (zh) 2012-07-13 2013-07-12 用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻

Country Status (6)

Country Link
US (2) US8993414B2 (zh)
JP (1) JP2015524613A (zh)
KR (1) KR102365042B1 (zh)
CN (1) CN104412377A (zh)
TW (1) TW201405646A (zh)
WO (1) WO2014011913A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692803B (zh) * 2015-11-25 2020-05-01 美商應用材料股份有限公司 修飾磊晶成長形狀的方法
TWI791531B (zh) * 2017-06-05 2023-02-11 英商Ｓｐｔｓ科技公司 電漿蝕刻及電漿切割方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
JP6101227B2 (ja) * 2014-03-17 2017-03-22 株式会社東芝 プラズマダイシング方法およびプラズマダイシング装置
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9966312B2 (en) * 2015-08-25 2018-05-08 Tokyo Electron Limited Method for etching a silicon-containing substrate
JP6587911B2 (ja) * 2015-11-16 2019-10-09 株式会社ディスコ ウエーハの分割方法
JP2017162931A (ja) * 2016-03-08 2017-09-14 株式会社ディスコ デバイスチップの製造方法
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP2018056502A (ja) * 2016-09-30 2018-04-05 株式会社ディスコ デバイスウエーハの加工方法
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2018110156A (ja) 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
JP2018182138A (ja) * 2017-04-17 2018-11-15 浜松ホトニクス株式会社 加工対象物切断方法
JP2018190857A (ja) * 2017-05-09 2018-11-29 株式会社ディスコ ウェーハの加工方法
JP6899252B2 (ja) * 2017-05-10 2021-07-07 株式会社ディスコ 加工方法
JP6925900B2 (ja) * 2017-07-20 2021-08-25 岩谷産業株式会社 切断加工方法
FR3075773B1 (fr) * 2017-12-22 2020-01-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation de dispositifs semi-conducteurs et de chemins de decoupe
JP7109862B2 (ja) * 2018-07-10 2022-08-01 株式会社ディスコ 半導体ウェーハの加工方法
US10573558B1 (en) * 2018-08-23 2020-02-25 International Business Machines Corporation Caterpillar trenches for efficient wafer dicing
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
CN111785686B (zh) * 2019-04-03 2023-08-15 华邦电子股份有限公司 切割晶圆的方法及晶粒
US20210035767A1 (en) * 2019-07-29 2021-02-04 Applied Materials, Inc. Methods for repairing a recess of a chamber component
JP7281741B2 (ja) * 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法
WO2022005654A1 (en) * 2020-07-01 2022-01-06 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
US11538777B2 (en) 2020-07-01 2022-12-27 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
US11776922B2 (en) 2020-07-01 2023-10-03 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
US20220157657A1 (en) * 2020-11-13 2022-05-19 International Business Machines Corporation Singulating individual chips from wafers having small chips and small separation channels
DE102021110948B4 (de) * 2021-04-28 2023-09-28 Carl Zeiss Microscopy Gmbh Verfahren zum Bearbeiten eines Objekts mit einer Materialbearbeitungseinrichtung, Computerprogrammprodukt und Materialbearbeitungseinrichtung zum Durchführen des Verfahrens
JP2023135711A (ja) * 2022-03-16 2023-09-29 株式会社ディスコ チップの製造方法
JP2024035335A (ja) * 2022-09-02 2024-03-14 株式会社ディスコ デバイスウェーハの加工方法
CN117438299B (zh) * 2023-12-21 2024-03-29 浙江集迈科微电子有限公司 Iii-v族化合物半导体材料的刻蚀方法

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US5244538A (en) 1991-07-26 1993-09-14 Microelectronics And Computer Technology Corporation Method of patterning metal on a substrate using direct-write deposition of a mask
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
US6562698B2 (en) 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
US6194284B1 (en) 1999-08-30 2001-02-27 Taiwan Semiconductor Manufacturing Company Method for forming residue free etched silicon layer
JP4318353B2 (ja) * 1999-10-01 2009-08-19 パナソニック株式会社 基板の製造方法
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6485988B2 (en) * 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
CA2395960A1 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
GB2386184B (en) 2000-07-12 2004-05-26 Electro Scient Ind Inc UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6852241B2 (en) * 2001-08-14 2005-02-08 Lexmark International, Inc. Method for making ink jet printheads
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR20040086725A (ko) 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
EP1497851B1 (en) 2002-04-19 2006-01-25 Xsil Technology Limited Program-controlled dicing of a substrate using a pulsed laser
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP2006040914A (ja) * 2004-07-22 2006-02-09 Matsushita Electric Ind Co Ltd 半導体ウェハの分割方法及び分割装置
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4460501B2 (ja) * 2005-07-29 2010-05-12 アオイ電子株式会社 微小試料台
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US8551578B2 (en) * 2008-02-12 2013-10-08 Applied Materials, Inc. Patterning of magnetic thin film using energized ions and thermal excitation
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2010231146A (ja) 2009-03-30 2010-10-14 Panasonic Corp 化学増幅型レジスト材料及びそれを用いたパターン形成方法
JPWO2011074457A1 (ja) * 2009-12-15 2013-04-25 ソニー株式会社 光電変換素子および光電変換素子の製造方法
US9165833B2 (en) * 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8951819B2 (en) * 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692803B (zh) * 2015-11-25 2020-05-01 美商應用材料股份有限公司 修飾磊晶成長形狀的方法
TWI791531B (zh) * 2017-06-05 2023-02-11 英商Ｓｐｔｓ科技公司 電漿蝕刻及電漿切割方法

Also Published As

Publication number Publication date
US8993414B2 (en) 2015-03-31
KR102365042B1 (ko) 2022-02-17
US20140017881A1 (en) 2014-01-16
WO2014011913A1 (en) 2014-01-16
KR20150032583A (ko) 2015-03-26
JP2015524613A (ja) 2015-08-24
US20150200119A1 (en) 2015-07-16
CN104412377A (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
TW201405646A (zh) 用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻
TWI635569B (zh) 用於高晶粒破裂強度及平滑側壁之雷射劃線及電漿蝕刻
KR102157242B1 (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
JP6422484B2 (ja) ウエハの裏側及び表側からのウエハダイシング
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
CN103650128B (zh) 使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割
TWI659461B (zh) 使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻方法之晶圓切割
TWI646593B (zh) 使用混合式雷射劃線及電漿蝕刻方式切割晶圓伴隨著用以增進遮罩蝕刻抗性的遮罩電漿處理
TWI635570B (zh) 利用具有中間非反應性柱狀遮罩開口清潔之複合式雷射劃線與電漿蝕刻方法的晶圓切割
TW201405651A (zh) 運送切割晶圓的方法
TW201401358A (zh) 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割
TWI848971B (zh) 使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶圓切割
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩