[go: up one dir, main page]

JP7281741B2 - 素子チップのスムージング方法および素子チップの製造方法 - Google Patents

素子チップのスムージング方法および素子チップの製造方法 Download PDF

Info

Publication number
JP7281741B2
JP7281741B2 JP2019152966A JP2019152966A JP7281741B2 JP 7281741 B2 JP7281741 B2 JP 7281741B2 JP 2019152966 A JP2019152966 A JP 2019152966A JP 2019152966 A JP2019152966 A JP 2019152966A JP 7281741 B2 JP7281741 B2 JP 7281741B2
Authority
JP
Japan
Prior art keywords
sidewall
resin film
element chip
plasma
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019152966A
Other languages
English (en)
Other versions
JP2021034552A (ja
Inventor
彰宏 伊藤
篤史 針貝
俊行 高崎
尚吾 置田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2019152966A priority Critical patent/JP7281741B2/ja
Priority to US16/993,466 priority patent/US11335564B2/en
Publication of JP2021034552A publication Critical patent/JP2021034552A/ja
Application granted granted Critical
Publication of JP7281741B2 publication Critical patent/JP7281741B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P70/30
    • H10P50/242
    • H10P14/6319
    • H10P50/244
    • H10P54/00
    • H10P70/54
    • H10P72/0434
    • H10P72/7606
    • H10P90/00
    • H10P14/6309
    • H10P72/0428

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、素子チップのスムージング方法および素子チップの製造方法に関する。
基板から素子チップを製造するダイシング法として、ブレードを用いたブレードダイシング法、レーザを用いたレーザダイシング法やステルスダイシング法、プラズマを用いたプラズマダイシング法等が提案されている。なかでも、プラズマダイシング法は、基板への機械的ダメージが少なく、デバイス特性の低下が抑制された工法として開発が進められている(例えば、特許文献1および2)。プラズマダイシング法では、ボッシュ(Bosch)プロセスあるいは非ボッシュ(non-Bosch)プロセスといわれる方法により、エッチングが行われる。
特表2014-513868号公報 特開2016-146395号公報
非ボッシュプロセスでは、得られる素子チップの側壁が平滑になり易い一方で、サイドエッチングが発生し易い。特に、数百μm以上の厚みを有する基板を用いる場合、数十μm程度のサイドエッチングが生じる場合がある。
ボッシュプロセスは、基板の素子領域を画定するストリート(分割領域)に対して、フッ素系ガスのプラズマによるエッチングステップと、フッ化炭素ガスのプラズマによる膜堆積ステップとを、交互に含むサイクルを繰り返すことによって、ストリートに対応する溝を形成し、掘り進める方法である。この方法により、高アスペクト比の溝を形成することができる。しかし、ボッシュ法におけるエッチングステップは等方性エッチングであるため、プロセス機構上、加工面である溝の内壁には、スキャロップといわれる複数の凹凸が形成される。スキャロップはリーク電流の増大を招くため、素子チップの特性が低下し易い。
凹凸差を低減するために、エッチングステップの時間を短くする方法が考えられる。しかし、この方法によっても、得られる素子チップの側壁の凹凸差を十分に小さくすることは困難である。さらに、エッチングステップの1回あたりのエッチング量が小さくなるため、基板を分割するために必要なサイクル数(繰り返し回数)が多くなり、生産性が低下する。
本発明の一局面は、樹脂膜で覆われた第1の面と、前記第1の面とは反対側の第2の面と、前記第1の面と前記第2の面とを繋ぐとともにスキャロップが形成された側壁と、を備える少なくとも1つの素子チップを準備する素子チップ準備工程と、前記素子チップを第1のプラズマに晒して、前記樹脂膜を残存させながら前記側壁に付着する付着物を除去する側壁クリーニング工程と、前記側壁クリーニング工程の後、前記素子チップを第2のプラズマに晒して、前記樹脂膜を残存させながら前記側壁の表面を酸化させる側壁酸化工程と、前記側壁酸化工程の後、前記素子チップを第3のプラズマに晒して、前記樹脂膜を残存させながら前記側壁をエッチングする側壁エッチング工程と、を備える、素子チップのスムージング方法に関する。
本発明の他の一局面は、複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第1の面および前記第1の面とは反対側の第2の面を有する基板を準備する基板準備工程と、前記第1の面を被覆する樹脂膜を形成する樹脂膜形成工程と、前記樹脂膜に開口を形成して、前記第1の面における前記分割領域を露出させる開口形成工程と、露出した前記分割領域に対応する溝を形成するエッチングステップと、前記溝の内壁に膜を堆積させる堆積ステップと、を含むサイクルを繰り返して、前記基板を、前記樹脂膜で覆われた前記第1の面と、前記第2の面と、前記第1の面と前記第2の面とを繋ぐとともにスキャロップが形成された側壁と、を備える少なくとも1つの素子チップに個片化するプラズマダイシング工程と、前記側壁の凹凸差を低減するスムージング工程と、前記スムージング工程の後、前記素子チップの前記第1の面を被覆する前記樹脂膜を除去する樹脂膜除去工程と、を備え、前記スムージング工程は、前記素子チップを第1のプラズマに晒して、前記樹脂膜を残存させながら前記側壁に付着する付着物を除去する側壁クリーニング工程と、前記側壁クリーニング工程の後、前記素子チップを第2のプラズマに晒して、前記樹脂膜を残存させながら前記側壁の表面を酸化させる側壁酸化工程と、前記側壁酸化工程の後、前記素子チップを第3のプラズマに晒して、前記樹脂膜を残存させながら前記側壁をエッチングする側壁エッチング工程と、を含む、素子チップの製造方法に関する。
本発明によれば、平坦な側壁を有する素子チップを得ることができる。
本実施形態に係る素子チップのスムージング方法を示すフローチャートである。 本発明の一実施形態に係る素子チップ準備工程で準備された複数の素子チップを模式的に示す上面図である。 図2AのA-A線における断面図である。 準備された素子チップの要部を模式的に示す断面図である。 本発明の一実施形態で使用されるプラズマ処理装置の構造を概略的に示す断面図である。 本発明の一実施形態で使用されるプラズマ処理装置のブロック図である。 側壁クリーニング工程後の素子チップの要部を模式的に示す断面図である。 側壁酸化工程後の素子チップの要部を模式的に示す断面図である。 側壁エッチング工程後の素子チップの要部を模式的に示す断面図である。 本発明の一実施形態に係る素子チップの他のスムージング方法を示すフローチャートである。 本発明の一実施形態に係る素子チップの製造方法を示すフローチャートである。 本発明の一実施形態に係る準備工程により準備された基板を模式的に示す上面図である。 本発明の一実施形態に係る準備工程により準備された基板の一部を模式的に示す断面図である。 本発明の実施形態に係る樹脂膜形成工程後の基板の一部を模式的に示す断面図である。 本発明の一実施形態に係る開口形成工程後の基板の一部を模式的に示す断面図である。 本発明の一実施形態に係るプラズマダイシング工程で作製された素子チップを模式的に示す断面図である。 本発明の一実施形態に係る樹脂膜除去工程後の素子チップを模式的に示す断面図である。 実施例1におけるプラズマダイシングにより得られた素子チップの要部の断面におけるSEM画像(倍率1000倍)である。 実施例1におけるスムージング工程後の素子チップの要部の断面におけるSEM画像(倍率1000倍)である。
本実施形態では、ボッシュプロセスを用いたプラズマダイシング法により作製された素子チップの側壁の凹凸差を低減する。本実施形態に係るプラズマ処理方法は、素子チップに対して、さらに3ステップのプラズマを用いた後処理を行う。これら後処理は、素子チップを保護するための樹脂膜(マスク)が配置された状態で行われる。
側壁の凹凸差とは、任意の1つのスキャロップの凹部の最も低い部分(底部)と、この凹部に隣接する2つの凸部のうち、当該底部との高低差が大きい方の凸部の最も高い部分(頂部)と、の高低差である。凹凸差が低減されるとは、任意の1つのスキャロップにおける上記高低差が小さくなることをいう。本実施形態によれば、側壁に形成されたほとんどのスキャロップにおいて、後処理の前後で凹凸差が低減する。凹凸差は小さいほど望ましいが、凹凸差がなくなって平滑になることまでは要求されない。
1ステップ目は、素子チップの側壁に付着している付着物を除去する側壁クリーニングである。ボッシュプロセスは、基板に、ストリート(分割領域)に対応する溝を形成するエッチングステップと、溝の内壁に膜(堆積膜)を堆積させる堆積ステップと、が交互に繰り返される。そのため、素子チップの側壁にはスキャロップが形成されるとともに、堆積膜や堆積膜とプラズマとの反応生成物等(以下、単に付着物と称す。)が付着している。堆積膜は、プラズマが照射され易いスキャロップの凸部に厚く堆積するため、付着物もスキャロップの凸部により多く付着している。凸部に多くの付着物が付着していると、後の側壁エッチング工程において凸部自体のエッチングは十分に行われず、凹凸差を低減する効果が小さくなる。そのため、まず側壁の付着物を除去して、素子チップの側壁を露出させる。これにより、凸部がエッチングされ易くなる。
2ステップ目は、露出した側壁の表面を酸化させる側壁酸化である。このステップにより、素子チップの側壁の最表面に、素子チップの材料の酸化物(例えば、酸化ケイ素等)を含む層が形成される酸化物層は、側壁が過剰にエッチングされることを抑制する。
3ステップ目は、側壁をエッチングする側壁エッチングである。2ステップ目で形成された酸化物を含む層は絶縁体であるため、プラズマ雰囲気下において帯電している。そのため、素子チップの側壁には、プラズマに含まれるエッチング性のイオン(例えば、フッ素イオン)が衝突し難い。ただし、上記の通り、スキャロップの凸部にはプラズマが照射され易いため、凹部に比較して凸部はエッチングされ易い。つまり、本ステップでは、スキャロップの凸部が優先的にエッチングされて、凹部のエッチングが抑制される。よって、効率よく凹凸差を低減することができる。
本実施形態に係るプラズマ処理方法は、ボッシュプロセスによるプラズマダイシングにより作製された素子チップの側壁をスムージングする方法として特に適している。本実施形態は、プラズマダイシング工程を備える素子チップの製造方法を包含する。
A.素子チップのスムージング方法
本実施形態に係る素子チップのスムージング方法は、樹脂膜で覆われた第1の面と、第1の面とは反対側の第2の面と、第1の面と第2の面とを繋ぐとともにスキャロップが形成された側壁と、を備える少なくとも1つの素子チップを準備する素子チップ準備工程と、素子チップを第1のプラズマに晒して、樹脂膜を残存させながら側壁に付着する付着物を除去する側壁クリーニング工程と、側壁クリーニング工程の後、素子チップを第2のプラズマに晒して、樹脂膜を残存させながら側壁の表面を酸化させる側壁酸化工程と、側壁酸化工程の後、素子チップを第3のプラズマに晒して、樹脂膜を残存させながら側壁をエッチングする側壁エッチング工程と、を備える。
図1は、本実施形態に係るスムージング方法を示すフローチャートである。
(i)素子チップ準備工程(S1)
樹脂膜で覆われた第1の面と、第1の面とは反対側の第2の面と、第1の面と第2の面とを繋ぐ側壁と、を備える少なくとも1つの素子チップを準備する。側壁には、スキャロップ、すなわち凹部と凸部とが形成されている。このような素子チップは、例えば、ボッシュプロセスによるプラズマダイシングにより作製される。
素子チップは、例えば、半導体層と配線層とを備える。
半導体層は、例えば、シリコン(Si)、ガリウム砒素(GaAs)、窒化ガリウム(GaN)、炭化ケイ素(SiC)等を含む。素子チップにおける半導体層の厚みは特に限定されず、例えば、20μm以上1000μm以下であり、100μm以上300μm以下であってもよい。
配線層は、例えば、半導体回路、電子部品素子(LED、レーザ、MEMS等)等を構成しており、絶縁膜、金属材料、樹脂層(例えば、ポリイミド)、レジスト層、電極パッド、バンプ等を備えてもよい。絶縁膜は、配線用の金属材料との積層体(多層配線層あるいは再配線層)として含まれてもよい。
樹脂膜は、例えば、ポリイミド等の熱硬化性樹脂、フェノール樹脂等のフォトレジスト、あるいは、アクリル樹脂等の水溶性レジスト等の、いわゆるレジスト材料を含む。
樹脂膜の厚みは特に限定されないが、プラズマダイシング工程およびスムージング工程におけるプラズマエッチングにより完全には除去されない程度であることが好ましい。樹脂膜の厚みは、例えば、プラズマダイシング工程およびスムージング工程において樹脂膜がエッチングされる量(厚み)を算出し、このエッチング量以上になるように設定される。樹脂膜の厚みは、例えば、5μm以上60μm以下である。
ハンドリング性の観点から、複数の素子チップが、これらを囲むフレームに固定された保持シートに貼着されていてもよい。この場合、一度に複数の素子チップを処理することができる。複数の素子チップは、間隔を空けて配置されている。隣接する素子チップの間隔は特に限定されず、素子チップの大きさ等に応じて、適宜設定すればよい。フレームとフレームに固定された保持シートとを備える部材を搬送キャリアと称す。
(搬送キャリア)
フレームは、複数の素子チップを囲める程度の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレームは、保持シートおよび複数の素子チップを保持した状態で搬送できる程度の剛性を有している。フレームの開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレームの材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
保持シートの材質は特に限定されない。なかでも、複数の素子チップが貼着され易い点で、保持シートは、粘着層と柔軟性のある非粘着層とを含むことが好ましい。
非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分(例えば、エチレン-プロピレンゴム(EPM)、エチレン-プロピレン-ジエンゴム(EPDM)等)、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。非粘着層の厚みは特に限定されず、例えば、50μm以上300μm以下であり、好ましくは50μm以上150μm以下である。
粘着層を備える面(粘着面)の外周縁は、フレームの一方の面に貼着しており、フレームの開口を覆っている。粘着面のフレームの開口から露出した部分に、素子チップの一方の主面(第2の面)が貼着されることにより、素子チップは保持シートに保持される。素子チップは、ダイアタッチフィルム(DAF)を介して、保持シートに保持されてもよい。
粘着層は、紫外線(UV)の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、樹脂膜除去工程後に素子チップをピックアップする際、UV照射を行うことにより、素子チップが粘着層から容易に剥離されて、ピックアップし易くなる。例えば、粘着層は、非粘着層の片面に、UV硬化型アクリル粘着剤を5μm以上100μm以下(好ましくは5μm以上15μm以下)の厚みに塗布することにより得られる。
図2Aは、素子チップ準備工程で準備された複数の素子チップを模式的に示す上面図である。図2Bは、図2AのA-A線における断面図である。図2Bでは、便宜上、スキャロップおよび付着物を省略している。
搬送キャリア20は、フレーム21とフレーム21に固定された保持シート22とを備える。フレーム21には、位置決めのためのノッチ21aやコーナーカット21bが設けられていてもよい。保持シート22は、粘着面22Xと非粘着面22Yとを備えており、粘着面22Xの外周縁は、フレーム21の一方の面に貼着している。粘着面22Xのフレーム21の開口から露出した部分に、素子チップ200の第2の面10Yが貼着される。
保持シート22の粘着面22Xには、複数の素子チップ200が間隔を空けて貼着されている。各素子チップ200は、半導体層11と、半導体層11の第1の面側に配置された配線層12と、を備える。第1の面10Xは、樹脂膜40により被覆されている。
図3は、準備された素子チップの要部を模式的に示す断面図である。素子チップ200の側壁10Zにはスキャロップが形成されている。スキャロップは、複数の凸部Stと凹部Sbとを有しており、凸部Stには、凹部Sbよりも付着物60が厚く付着している。第2の面10Y側に形成されたスキャロップの凸部Styと凹部Sbyとの間には、△D1の凹凸差が生じている。なお、図示例において、スキャロップおよび付着物は、誇張して示されている。
続く側壁クリーニング工程、側壁酸化工程および側壁エッチング工程は、プラズマ処理装置を用いて実行される。図4を参照しながら、上記工程で使用されるプラズマ処理装置の一例を具体的に説明する。ただし、プラズマ処理装置は、これに限定されるものではない。図4は、プラズマ処理装置100の構造を概略的に示す断面図である。図4では、複数の素子チップは、搬送キャリアに保持されている。
(プラズマ処理装置)
プラズマ処理装置100は、ステージ111を備えている。搬送キャリア20は、保持シート22の基板10を保持している面が上方を向くように、ステージ111に搭載される。ステージ111は、搬送キャリア20の全体を載置できる程度の大きさを備える。ステージ111の上方には、少なくとも1つの素子チップ200を露出させるための窓部124Wを有するカバー124が配置されている。カバー124には、フレーム21がステージ111に載置されている状態のとき、フレーム21を押圧するための押さえ部材107が配置されている。押さえ部材107は、フレーム21と点接触できる部材(例えば、コイルバネや弾力性を有する樹脂)であることが好ましい。これにより、フレーム21およびカバー124の熱が互いに影響し合うことを抑制しながら、フレーム21の歪みを矯正することができる。
ステージ111およびカバー124は、真空チャンバ103内に配置されている。真空チャンバ103は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材108により閉鎖されている。真空チャンバ103を構成する材料としては、アルミニウム、ステンレス鋼(SUS)、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材108を構成する材料としては、酸化イットリウム(Y23)、窒化アルミニウム(AlN)、アルミナ(Al23)、石英(SiO2)等の誘電体材料が例示できる。誘電体部材108の上方には、上部電極としての第1の電極109が配置されている。第1の電極109は、第1の高周波電源110Aと電気的に接続されている。ステージ111は、真空チャンバ103内の底部側に配置される。
真空チャンバ103には、ガス導入口103aが接続されている。ガス導入口103aには、プラズマ発生用ガス(プロセスガス)の供給源であるプロセスガス源112およびアッシングガス源113が、それぞれ配管によって接続されている。また、真空チャンバ103には、排気口103bが設けられており、排気口103bには、真空チャンバ103内のガスを排気して減圧するための真空ポンプを含む減圧機構114が接続されている。真空チャンバ103内にプロセスガスが供給された状態で、第1の電極109に第1の高周波電源110Aから高周波電力が供給されることにより、真空チャンバ103内にプラズマが発生する。
ステージ111は、それぞれ略円形の電極層115と、金属層116と、電極層115および金属層116を支持する基台117と、電極層115、金属層116および基台117を取り囲む外周部118とを備える。外周部118は導電性および耐エッチング性を有する金属により構成されており、電極層115、金属層116および基台117をプラズマから保護する。外周部118の上面には、円環状の外周リング129が配置されている。外周リング129は、外周部118の上面をプラズマから保護する役割をもつ。電極層115および外周リング129は、例えば、上記の誘電体材料により構成される。
電極層115の内部には、静電吸着(Electrostatic Chuck)用電極(以下、ESC電極119と称す。)と、第2の高周波電源110Bに電気的に接続された第2の電極120とが配置されている。ESC電極119には、直流電源126が電気的に接続されている。静電吸着機構は、ESC電極119および直流電源126により構成されている。静電吸着機構によって、保持シート22はステージ111に押し付けられて固定される。以下、保持シート22をステージ111に固定する固定機構として、静電吸着機構を備える場合を例に挙げて説明するが、これに限定されない。保持シート22のステージ111への固定は、図示しないクランプによって行われてもよい。
金属層116は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層116内には、冷媒流路127が形成されている。冷媒流路127は、ステージ111を冷却する。ステージ111が冷却されることにより、ステージ111に搭載された保持シート22が冷却されるとともに、ステージ111にその一部が接触しているカバー124も冷却される。これにより、素子チップ200や保持シート22が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路127内の冷媒は、冷媒循環装置125により循環される。
ステージ111の外周付近には、ステージ111を貫通する複数の支持部122が配置されている。支持部122は、搬送キャリア20のフレーム21を支持する。支持部122は、第1の昇降機構123Aにより昇降駆動される。搬送キャリア20が真空チャンバ103内に搬送されると、所定の位置まで上昇した支持部122に受け渡される。支持部122の上端面がステージ111と同じレベル以下にまで降下することにより、搬送キャリア20は、ステージ111の所定の位置に載置される。
カバー124の端部には、複数の昇降ロッド121が連結しており、カバー124を昇降可能にしている。昇降ロッド121は、第2の昇降機構123Bにより昇降駆動される。第2の昇降機構123Bによるカバー124の昇降の動作は、第1の昇降機構123Aとは独立して行うことができる。
制御装置128は、第1の高周波電源110A、第2の高周波電源110B、プロセスガス源112、アッシングガス源113、減圧機構114、冷媒循環装置125、第1の昇降機構123A、第2の昇降機構123Bおよび静電吸着機構を含むプラズマ処理装置100を構成する要素の動作を制御する。図5は、本実施形態で使用されるプラズマ処理装置のブロック図である。
素子チップ200へのプラズマ処理は、素子チップ200が保持された搬送キャリア20を真空チャンバ内に搬入し、素子チップ200がステージ111に載置された状態で行われる。
基板10の搬入の際、真空チャンバ103内では、昇降ロッド121の駆動により、カバー124が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア20が搬入される。複数の支持部122は、上昇した状態で待機している。搬送キャリア20がステージ111上方の所定の位置に到達すると、支持部122に搬送キャリア20が受け渡される。搬送キャリア20は、保持シート22の粘着面22Xが上方を向くように、支持部122の上端面に受け渡される。
搬送キャリア20が支持部122に受け渡されると、真空チャンバ103は密閉状態に置かれる。次に、支持部122が降下を開始する。支持部122の上端面が、ステージ111と同じレベル以下にまで降下することにより、搬送キャリア20は、ステージ111に載置される。続いて、昇降ロッド121が駆動する。昇降ロッド121は、カバー124を所定の位置にまで降下させる。このとき、カバー124に配置された押さえ部材107がフレーム21に点接触できるように、カバー124とステージ111との距離は調節されている。これにより、フレーム21が押さえ部材107によって押圧されるとともに、フレーム21がカバー124によって覆われ、基板10は窓部124Wから露出する。
カバー124は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚みを備えている。窓部124Wの直径はフレーム21の内径よりも小さく、その外径はフレーム21の外径よりも大きい。したがって、搬送キャリア20をステージ111の所定の位置に搭載し、カバー124を降下させると、カバー124は、フレーム21を覆うことができる。窓部124Wからは、少なくとも1つの素子チップ200が露出する。
カバー124は、例えば、セラミックス(例えば、アルミナ、窒化アルミニウムなど)や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。押さえ部材107は、上記の誘電体や金属の他、樹脂材料で構成され得る。
搬送キャリア20が支持部122に受け渡された後、直流電源126からESC電極119に電圧を印加する。これにより、保持シート22がステージ111に接触すると同時にステージ111に静電吸着される。なお、ESC電極119への電圧の印加は、保持シート22がステージ111に載置された後(接触した後)に、開始されてもよい。
プラズマ処理が終了すると、真空チャンバ103内のガスが排出され、ゲートバルブが開く。複数の素子チップ200を保持する搬送キャリア20は、ゲートバルブから進入した搬送機構によって、プラズマ処理装置100から搬出される。搬送キャリア20が搬出されると、ゲートバルブは速やかに閉じられる。搬送キャリア20の搬出プロセスは、上記のような搬送キャリア20をステージ111に搭載する手順とは逆の手順で行われてもよい。すなわち、カバー124を所定の位置にまで上昇させた後、ESC電極119への印加電圧をゼロにして、搬送キャリア20のステージ111への吸着を解除し、支持部122を上昇させる。支持部122が所定の位置まで上昇した後、搬送キャリア20は搬出される。
(ii)側壁クリーニング工程(S2)
素子チップ200の側壁には、例えば、ボッシュプロセスによって堆積する膜(堆積膜)、当該堆積膜とプラズマとの反応生成物等を含む付着物が付着している。このような付着物は、有機物を主成分(50質量%以上を占める成分)として含んでいる。本工程では、素子チップの側壁に付着する上記付着物を、第1のプラズマにより除去する。
付着物は、スキャロップの凸部に特に多く付着し易い。側壁の凸部に付着物が残っていると、後の側壁エッチング工程において、付着物の除去にイオンの多くが消費されて、凸部のエッチングが進行し難い。一方、付着物の少ない凹部ではエッチングが進行し易くなるため、凹凸差が強調され易くなる。側壁クリーニング工程では、スキャロップの凸部における基板が露出する程度に、付着物が除去されることが望ましい。側壁クリーニング工程によって凸部における基板を露出させることにより、凹凸差が低減され易くなる。
付着物の除去には、例えば、酸素(O)を含む第1のプロセスガスにより発生する第1のプラズマが用いられる。有機物を主成分として含む付着物は、酸素由来の第1のプラズマにより効率よく除去される。第1のプロセスガスは、Oとともにフッ素含有ガスを含んでもよい。これにより、付着物の除去効果が高まり易くなる。フッ素含有ガスとしては、例えば、CF、C等のフッ化炭素ガスおよびCHF等のフッ化炭化水素、SF等が挙げられる。Oの第1のプロセスガスに占める割合は、10体積%以上100体積%未満であってよく、30体積%以上98体積%以下であってよい。
第1のプラズマを発生させる条件は、付着物の量および成分等に応じて適宜設定される。ただし、第1のプラズマは、側壁が過度に酸化されないような条件で行うことが望ましい。側壁が過度に酸化されると、側壁が帯電し易くなって、付着物が除去され難くなる。付着物が残存していると、後述する側壁酸化工程および側壁エッチング工程を行っても、所望の平滑性は得られ難い。
側壁を過度に酸化しない第1のプラズマを発生させるには、例えば、Oとともにフッ化炭素ガスを用いることが好ましい。フッ化炭素ガスを併用することで、第1のプロセスガスに占めるOの割合が小さくなって、側壁の酸化速度が低下し易くなる。さらに、側壁が酸化されても、側壁がフッ素イオンと反応することにより側壁自体のエッチングが進行する。よって、側壁の過度な酸化は抑制される。
具体的には、例えば、プロセスガスとしてO(60体積%)およびCF(40体積%)の混合ガスを、5sccm以上500sccm以下で、真空チャンバに供給する。真空チャンバ内の圧力は0.5Pa以上30Pa以下であってよい。第1の高周波電源から第1の電極への投入電力は、500W以上4800W以下であってよい。さらに、第2の電極に20W以上1000W以下の高周波電力を投入して、基板が載置されるステージにバイアス電圧をかけてもよい。処理時間は、例えば、3秒以上、300秒以下であってよい。
図6は、側壁クリーニング工程後の素子チップの要部を模式的に示す断面図である。素子チップ200の側壁10Zの凸部Stおよび凹部Sbに付着していた付着物がいずれも除去されて、半導体層11が露出している。一方、樹脂膜40は除去されずに残存している。そのため、次工程(側壁酸化工程)において、素子チップの上面がプラズマによって損傷することを抑制できる。
(iii)側壁酸化工程(S3)
基板の側壁の表面を酸化させる。これにより、側壁の最表面に素子チップの材料の酸化物(例えば、酸化ケイ素等)を含む、絶縁性の層が形成される。絶縁性の酸化物層は、側壁が過剰にエッチングされることを抑制する。
側壁の酸化には、例えば、酸素(O)を含む第2のプロセスガスにより発生する第2のプラズマが用いられる。第2のプロセスガスは、OとともにCO、CO等の酸化炭素ガスを含んでもよい。ただし、酸化効果の点から、Oの第2のプロセスガスに占める割合は、10体積%以上100体積%未満であってよく、30体積%以上98体積%以下であってよい。
第2のプラズマを発生させる条件は特に限定されない。
具体的には、例えば、プロセスガスとしてOを、5sccm以上、500sccm以下で、真空チャンバに供給する。真空チャンバ内の圧力は0.5Pa以上、30Pa以下であってよい。第1の高周波電源から第1の電極への投入電力は、500W以上、4800W以下であってよい。さらに、第2の電極に20W以上、1000W以下の高周波電力を投入して、基板が載置されるステージにバイアス電圧をかけてもよい。処理時間は、例えば、3秒以上、300秒以下であってよい。
図7は、側壁酸化工程後の素子チップの要部を模式的に示す断面図である。素子チップ200の側壁10Zの最表面が酸化されて、半導体層11の酸化物層11aが形成されている。樹脂膜40は依然として除去されずに残存している。そのため、次工程(側壁エッチング工程)において、素子チップの上面がプラズマによって損傷することを抑制できる。
(iv)側壁エッチング工程(S4)
側壁をエッチングする。側壁の最表面には絶縁体である酸化物層が形成されているため、エッチングされ難い。そのなかでも、スキャロップの凸部にはプラズマが照射され易いため、凸部は比較的エッチングされ易い。そのため、本工程では、スキャロップの凸部がエッチングされる一方、凹部のエッチングが抑制される。よって、凹凸差が低減される。
側壁のエッチングには、フッ素含有ガスを含む第3のプロセスガスにより発生する第3のプラズマが用いられる。フッ素を含有するプラズマを用いることにより、側壁(半導体層)は効率よくエッチングされる。フッ素含有ガスとしては、上記したように、CF、C等のフッ化炭素ガスおよびCHF等のフッ化炭化水素、SF等が挙げられる。なかでも、エッチング効果が高い点でSFが好ましい。
第3のプロセスガスは、さらに酸素ガスを含んでもよい。これにより、エッチング量が制御し易くなって、側壁を過剰にエッチングすることが抑制される。このとき、SFの第3のプロセスガスに占める割合は、10体積%以上100体積%未満であってよく、30体積%以上80体積%以下であってよい。
第3のプラズマを発生させる条件は特に限定されない。
具体的には、例えば、プロセスガスとしてプロセスガスとしてSF(50体積%)およびO(50体積%)の混合ガスを、5sccm以上、500sccm以下で、真空チャンバに供給する。真空チャンバ内の圧力は0.5Pa以上、30Pa以下であってよい。第1の高周波電源から第1の電極への投入電力は、500W以上、4800W以下であってよい。さらに、第2の電極に20W以上、1000W以下の高周波電力を投入して、基板が載置されるステージにバイアス電圧をかけてもよい。処理時間は、例えば、3秒以上、300秒以下であってよい。
図8は、側壁エッチング工程後の素子チップの要部を模式的に示す断面図である。素子チップ200の側壁10Zの凸部Stが優先的にエッチングされて、第2の面10Y側に形成されたスキャロップの凸部Styと凹部Sbyとの間の凹凸差△D2は、側壁クリーニング工程前の凹凸差△D1(図3参照)より小さくなっている(△D2<△D1)。樹脂膜40は依然として除去されずに残存している。
側壁酸化工程と側壁エッチング工程とを交互に複数回繰り返してもよい。側壁酸化工程により凹部に形成される酸化物層は、側壁エッチング工程において多少エッチングされる。そのため、エッチング工程の後、再びエッチングを抑制する酸化物層を新たに形成して、凹部を酸化物層で保護させる。その後、エッチング工程を行う。これを繰り返すことにより、側壁の後退、つまりサイドエッチングを抑制しながら、凹凸差を低減することができる。
図9は、本実施形態に係る素子チップの他のスムージング方法を示すフローチャートである。1回目の側壁エッチング工程(S4)の後、凹凸差が所望の程度にまで低減されているかどうかが判断される。凹凸差の低減が不十分であると判断されると、再び、側壁酸化工程(S3)および側壁エッチング工程(S4)が行われる。その後、再び凹凸差の低減を確認する。側壁酸化工程(S3)および側壁エッチング工程(S4)は、凹凸差の低減が十分と判断されるまで繰り返される。凹凸差の低減が十分であれば、処理は終了する。
B.素子チップの製造方法
本実施形態に係る素子チップの製造方法は、複数の素子領域および素子領域を画定する分割領域を備えるとともに、第1の面および第1の面とは反対側の第2の面を有する基板を準備する基板準備工程と、第1の面を被覆する樹脂膜を形成する樹脂膜形成工程と、樹脂膜に開口を形成して、第1の面における分割領域を露出させる開口形成工程と、露出した分割領域に対応する溝を形成するエッチングステップと、溝の内壁に膜を堆積させる堆積ステップと、を含むサイクルを繰り返して、基板を、樹脂膜で覆われた第1の面と、第2の面と、第1の面と第2の面とを繋ぐとともにスキャロップが形成された側壁と、を備える少なくとも1つの素子チップに個片化するプラズマダイシング工程と、側壁の凹凸差を低減するスムージング工程と、スムージング工程の後、素子チップの第1の面を被覆する樹脂膜を除去する樹脂膜除去工程と、を備える。
スムージング工程は、素子チップを第1のプラズマに晒して、樹脂膜を残存させながら側壁に付着する付着物を除去する側壁クリーニング工程と、側壁クリーニング工程の後、素子チップを第2のプラズマに晒して、樹脂膜を残存させながら側壁の表面を酸化させる側壁酸化工程と、側壁酸化工程の後、素子チップを第3のプラズマに晒して、樹脂膜を残存させながら側壁をエッチングする側壁エッチング工程と、備える。
図10は、本実施形態に係る製造方法を示すフローチャートである。
(1)基板準備工程(S11)
まず、ダイシングの対象となる基板を準備する。
(基板)
基板は、第1の面および第2の面を備えるとともに、複数の素子領域と素子領域を画定する分割領域とを備える。基板は、半導体層を備える。基板の素子領域は、さらに配線層を備えてよい。基板の分割領域は、さらに絶縁膜とTEG(Test Element Group)等の金属材料とを備えてよい。分割領域における基板をエッチングすることにより、複数の素子チップが得られる。
基板の大きさは特に限定されず、例えば、最大径50mm~300mm程度である。基板の形状も特に限定されず、例えば、円形、角型である。また、基板には、オリエンテーションフラット(オリフラ)、ノッチ等の切欠きが設けられていてもよい。
分割領域の形状は、直線に限られず、所望の素子チップの形状に応じて設定されればよく、ジグザグであってもよいし、波線であってもよい。なお、素子チップの形状としては、例えば、矩形、六角形等が挙げられる。
分割領域の幅は特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。分割領域の幅は、例えば、10μm以上300μm以下である。複数の分割領域の幅は、同じであってもよいし、異なっていてもよい。分割領域は、通常、複数本、基板に配置されている。隣接する分割領域同士のピッチも特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。
基板の第2の面を、フレームに固定された保持シートに貼着してもよい。これにより、ハンドリング性が向上する。保持シートに貼着された基板を個片化することにより、保持シート上に間隔を空けて配置された複数の素子チップが得られる。フレームおよび保持シートの形状、材質等は上記の通りである。
図11は、本実施形態に係る準備工程により準備された基板を模式的に示す上面図である。図12は、本実施形態に係る準備工程により準備された基板の一部を模式的に示す断面図である。
基板10は、第1の面10Xおよび第2の面10Yを備えるとともに、複数の素子領域101と素子領域101を画定する分割領域102とを備える。素子領域101は、半導体層11と、半導体層11の第1の面10X側に積層される配線層12と、を備える。分割領域102は、半導体層11と、絶縁膜14とを備える。基板10の第2の面10Yは搬送キャリア20が備える保持シート22に貼着されている。
(2)樹脂膜形成工程(S12)
基板の第1の面を被覆する樹脂膜を形成する。
樹脂膜は、基板の素子領域をプラズマ等から保護するために設けられる。プラズマダイシング工程後、樹脂膜は除去される。樹脂膜の材料、厚みは上記の通りである。
樹脂膜は、例えば、レジスト材料をシート状に成型した後、このシートを基板に貼り付けるか、あるいは、レジスト材料の原料液を、スピンコートやスプレー塗布等の方法を用いて、基板に塗布することにより形成される。原料液の塗布量を変えなから塗布することにより、樹脂膜の厚みを部分的に変えることができる。スピンコートとスプレー塗布とを併用して、塗布量を調整してもよい。
図13は、本実施形態に係る樹脂膜形成工程後の基板の一部を模式的に示す断面図である。基板10の第1の面10Xに、樹脂膜40が形成されている。
(3)開口形成工程(S13)
樹脂膜に開口を形成して、基板の分割領域を露出させる。
開口は、例えば、フォトレジストにより形成された樹脂膜のうち、分割領域に対応する領域をフォトリソグラフィ法によって除去することにより形成される。熱硬化性樹脂あるいは水溶性レジストにより形成された樹脂膜のうち、分割領域に対応する領域をレーザスクライビングによりパターニングして、開口を形成してもよい。
開口は、分割領域における樹脂膜および配線層が除去されることにより形成されてもよい。分割領域における配線層の除去は、後述するプラズマダイシング工程において行ってもよい。この場合、配線層を除去するためのプラズマを発生させる条件と、基板をエッチングするためのプラズマを発生させる条件とは異なり得る。
開口形成工程の後、プラズマダイシング工程を行う前に、開口にレーザ光あるいはプラズマを照射してもよい。この工程は、例えば、開口形成工程に起因する残渣を低減する目的で行われる。これにより、高品質のプラズマエッチングを行うことが可能になる。
図14は、本実施形態に係る開口形成工程後の基板の一部を模式的に示す断面図である。分割領域102における樹脂膜40および配線層12が除去されて、開口から分割領域102において半導体層11が露出している。
(4)プラズマダイシング工程(S14)
基板をプラズマに晒して、開口から露出する分割領域を第2の面までエッチングし、基板から複数の素子チップを形成する。複数の素子チップは、保持シートに保持された状態で得られる。
プラズマダイシングは、いわゆるボッシュプロセスにより行われる。ボッシュプロセスでは、基板に、分割領域に対応する溝を形成するエッチングステップと、溝の内壁に膜を堆積させる堆積ステップと、を含むサイクルが1回以上、行われる。さらに、エッチングステップと堆積ステップとの間には、上記膜(堆積膜)の除去ステップが行われる。
1回目のサイクルのエッチングステップにより、まず、分割領域に対応する浅い溝が形成される。続いて、堆積ステップにより、形成された浅い溝の内壁に堆積膜が形成される。2回目のサイクルは、堆積膜の除去ステップから開始される。堆積膜除去ステップでは、異方性エッチングが行われる。つまり、溝の内壁のうち、底部を被覆する堆積膜が除去される。続いて、エッチングステップが行われ、溝の底部が等方的にエッチングされる。エッチングステップの後、再び堆積ステップを行い、溝の内壁に堆積膜を形成する。このように2回目のサイクル(堆積膜除去ステップ、エッチングステップおよび堆積ステップ)を繰り返すことにより、樹脂膜で覆われた第1の面と、第2の面と、スキャロップが形成された側壁と、を備える少なくとも1つの素子チップが得られる。
堆積膜除去ステップは、例えば、プロセスガスとしてSFを200sccm~1000sccmで供給しながら、真空チャンバ内の圧力を5Pa~15Paに調整し、第1の高周波電源から第1の電極への投入電力を1500W~4800Wとして、第2の高周波電源から第2の電極への投入電力を0W~1000Wとして、2秒間~10秒間、処理する条件で行われる。
エッチングステップは、例えば、プロセスガスとしてSFを200sccm~1000sccmで供給しながら、真空チャンバ内の圧力を5Pa~15Paに調整し、第1の高周波電源から第1の電極への投入電力を1500W~4800Wとして、第2の高周波電源から第2の電極への投入電力を10W~500Wとして、5秒間~20秒間、処理する条件で行われる。
堆積ステップは、例えば、プロセスガスとしてCを150sccm~1000sccmで供給しながら、真空チャンバ内の圧力を10Pa~25Paに調整し、第1の高周波電源から第1の電極への投入電力を1500W~4800Wとして、第2の高周波電源から第2の電極への投入電力を0W~50Wとして、2秒間~15秒間、処理する条件で行われる。
上記のような条件で、堆積膜除去ステップ、エッチングステップおよび堆積ステップを繰り返すことにより、Siを含む半導体層は、10μm/分~20μm/分の速度で深さ方向に垂直にエッチングされ得る。
図15は、本実施形態に係るプラズマダイシング工程で作製された素子チップを、模式的に示す断面図である。基板の分割領域がエッチングされて、基板から複数の素子チップ200が形成されている。素子チップの側壁10Zにはスキャロップが形成されている。素子チップ200の第1の面10Xは、樹脂膜40により覆われている。
(5)スムージング工程(S15)
素子チップの側壁の凹凸差を低減する。
スムージング工程は、上記の素子チップのスムージング方法における側壁クリーニング工程(ii)、側壁酸化工程(iii)および側壁エッチング工程(iv)により実行される。上記スムージング方法によれば、サイドエッチングを抑制しながら側壁の凹凸差を低減することができる。
(6)樹脂膜除去工程(S16)
スムージング工程の後、プラズマ処理装置においてアッシングを行ってもよい。これにより、樹脂膜が除去される。アッシング用のプロセスガス(例えば、酸素ガス(O)や、Oガスとフッ素を含むガスとの混合ガス等)を、アッシングガス源から真空チャンバ内に導入する。一方、減圧機構による排気を行い、真空チャンバ内を所定の圧力に維持する。第1の高周波電源からの高周波電力の投入により、真空チャンバ内には酸素プラズマが発生し、カバーの窓部から露出している個片化された素子チップの表面の樹脂膜が除去される。
具体的には、アッシングは、例えば、アッシングガスとしてCFとOとの混合ガス(流量比CF:O=1:10)を150sccm~300sccmで供給しながら、真空チャンバ内の圧力を1Pa~15Paに調整し、第1の高周波電源から第1の電極への印加電力を1500W~5000Wとして、第2の高周波電源から第2の電極への印加電力を0W~300Wとする条件により行われる。なお、アッシング工程における第2の電極への印加電力は、プラズマダイシング工程における第2の電極への印加電力よりも小さくなるように設定することが望ましい。
樹脂膜が水溶性である場合、アッシングに替えて、水洗により樹脂膜を除去してもよい。
図16は、本実施形態に係る樹脂膜除去工程で作製された素子チップを、模式的に示す断面図である。配線層12を覆っていた樹脂膜40が除去されている。
樹脂膜除去工程の後、素子チップは、保持シートから取り外される。
素子チップを、例えば、保持シートの非粘着面側から、保持シートとともに突き上げピンで突き上げる。これにより、素子チップの少なくとも一部は、保持シートから浮き上がる。その後、ピックアップ装置により、素子チップは保持シートから取り外される。
以下、実施例を挙げて本発明をさらに詳しく説明するが、本発明は、以下の実施例に限定されるものではない。
[実施例1]
(a)準備工程、樹脂膜形成工程および開口形成工程
半導体層(厚み約90μm)と配線層(厚み約7μm)とを備える基板を準備した。スピンコート法により、基板の配線層を覆う樹脂膜(厚み約17μm、ノボラック樹脂)を形成した。分割領域に樹脂膜側からレーザ光を照射して、分割領域における樹脂膜と配線層とを除去した。
(b)プラズマダイシング工程
続いて、図4に示すプラズマ処理装置を用いて、ボッシュプロセスにより基板を素子チップに分割した。図17は、製造された素子チップの要部の断面におけるSEM画像(倍率1000倍)である。中央付近の縦線は素子チップの側壁であり、右側が素子チップの断面である。側壁には、1μm~2μm程度の高さの凹凸が形成されていることがわかる。
ボッシュプロセスでは、堆積ステップと堆積膜除去ステップとエッチングステップとを、順次繰り返した。繰り返し回数は25回であった。
堆積ステップでは、プロセスガスとしてCを用いた。Cの供給量は400sccmとした。真空チャンバ内の圧力は15Pa、第1の電極への投入電力は4800W、第2の電極への投入電力は50Wとして、3秒間処理した。
堆積膜除去ステップでは、プロセスガスとしてSFを用いた。SFの供給量は600sccmとした。真空チャンバ内の圧力は20Pa、第1の電極への投入電力は4800W、第2の電極への投入電力は200Wとして、2秒間処理した。
エッチングステップでは、プロセスガスとしてSFを用いた。SFの供給量は600sccmとした。真空チャンバ内の圧力は20Pa、第1の電極への投入電力は4800W、第2の電極への投入電力は50Wとして、5秒間処理した。
(c)スムージング工程
(c-1)側壁クリーニング工程
同じプラズマ処理装置の真空チャンバ内のガスを排気した後、スムージング工程を行った。
基板を第1のプラズマに晒して、側壁に付着する付着物を除去した。プロセスガスとしてOおよびCFの混合ガスを用いた。OおよびCFの供給量は、いずれも100sccmとした。真空チャンバ内の圧力は5Pa、第1の電極への投入電力は3500W、第2の電極への投入電力は100Wとして120秒間処理した。その後、真空チャンバ内のガスを排気した。
(c-2)側壁酸化工程
続いて、基板を第2のプラズマに晒して、側壁の表面を酸化した。プロセスガスとしてOを用いた。Oの供給量は150sccmとした。真空チャンバ内の圧力は5Pa、第1の電極への投入電力は2500W、第2の電極への投入電力は200Wとして60秒間処理した。その後、真空チャンバ内のガスを排気した。
(c-3)側壁エッチング工程
さらに基板を第3のプラズマに晒して、側壁をエッチングした。プロセスガスとしてSFおよびOの混合ガスを用いた。SFおよびOの供給量は、いずれも100sccmとした。真空チャンバ内の圧力は5Pa、第1の電極への投入電力は2500W、第2の電極への投入電力は150Wとして120秒間処理した。
図18は、スムージング工程後の素子チップの要部の断面におけるSEM画像(倍率1000倍)である。中央付近の縦線は素子チップの側壁であり、右側が素子チップの断面である。側壁はほぼ平坦である。また、サイドエッチングやアンダーカットといった形状異常も抑制されている。
(d)樹脂膜除去工程
水洗により、樹脂膜を溶解させて除去した。
本発明のスムージング方法は、サイドエッチングを抑制しながら素子チップの側壁の凹凸差を低減できるため、特にボッシュプロセスによるプラズマダイシングにより製造された素子チップの後処理として好適である。
10:基板
10X:第1の面
10Y:第2の面
10Z:側壁
11:半導体層
11a:酸化物層
12:配線層
20:搬送キャリア
21:フレーム
21a:ノッチ
21b:コーナーカット
22:保持シート
22X:粘着面
22Y:非粘着面
40:樹脂膜
60:付着物
100:プラズマ処理装置
103:真空チャンバ
103a:ガス導入口
103b:排気口
108:誘電体部材
109:第1の電極
110A:第1の高周波電源
110B:第2の高周波電源
111:ステージ
112:プロセスガス源
113:アッシングガス源
114:減圧機構
115:電極層
116:金属層
117:基台
118:外周部
119:ESC電極
120:第2の電極
121:昇降ロッド
122:支持部
123A、123B:昇降機構
124:カバー
124W:窓部
125:冷媒循環装置
126:直流電源
127:冷媒流路
128:制御装置
129:外周リング
200:素子チップ

Claims (4)

  1. 樹脂膜で覆われた第1の面と、前記第1の面とは反対側の第2の面と、前記第1の面と前記第2の面とを繋ぐとともにスキャロップが形成された側壁と、を備える少なくとも1つの素子チップを準備する素子チップ準備工程と、
    前記素子チップを第1のプラズマに晒して、前記樹脂膜を残存させながら前記側壁に付着する付着物を除去する側壁クリーニング工程と、
    前記側壁クリーニング工程の後、前記素子チップを第2のプラズマに晒して、前記樹脂膜を残存させながら前記側壁の表面を酸化させる側壁酸化工程と、
    前記側壁酸化工程の後、前記素子チップを第3のプラズマに晒して、前記樹脂膜を残存させながら前記側壁をエッチングする側壁エッチング工程と、を備える、素子チップのスムージング方法。
  2. 前記側壁酸化工程と前記側壁エッチング工程とが交互に複数回繰り返される、請求項1に記載の素子チップのスムージング方法。
  3. 複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第1の面および前記第1の面とは反対側の第2の面を有する基板を準備する基板準備工程と、
    前記第1の面を被覆する樹脂膜を形成する樹脂膜形成工程と、
    前記樹脂膜に開口を形成して、前記第1の面における前記分割領域を露出させる開口形成工程と、
    露出した前記分割領域に対応する溝を形成するエッチングステップと、前記溝の内壁に膜を堆積させる堆積ステップと、を含むサイクルを繰り返して、前記基板を、前記樹脂膜で覆われた前記第1の面と、前記第2の面と、前記第1の面と前記第2の面とを繋ぐとともにスキャロップが形成された側壁と、を備える少なくとも1つの素子チップに個片化するプラズマダイシング工程と、
    前記側壁の凹凸差を低減するスムージング工程と、
    前記スムージング工程の後、前記素子チップの前記第1の面を被覆する前記樹脂膜を除去する樹脂膜除去工程と、を備え、
    前記スムージング工程は、
    前記素子チップを第1のプラズマに晒して、前記樹脂膜を残存させながら前記側壁に付着する付着物を除去する側壁クリーニング工程と、
    前記側壁クリーニング工程の後、前記素子チップを第2のプラズマに晒して、前記樹脂膜を残存させながら前記側壁の表面を酸化させる側壁酸化工程と、
    前記側壁酸化工程の後、前記素子チップを第3のプラズマに晒して、前記樹脂膜を残存させながら前記側壁をエッチングする側壁エッチング工程と、を含む、素子チップの製造方法。
  4. 前記側壁酸化工程と前記側壁エッチング工程とが交互に複数回繰り返される、請求項3に記載の素子チップの製造方法。
JP2019152966A 2019-08-23 2019-08-23 素子チップのスムージング方法および素子チップの製造方法 Active JP7281741B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019152966A JP7281741B2 (ja) 2019-08-23 2019-08-23 素子チップのスムージング方法および素子チップの製造方法
US16/993,466 US11335564B2 (en) 2019-08-23 2020-08-14 Element chip smoothing method and element chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019152966A JP7281741B2 (ja) 2019-08-23 2019-08-23 素子チップのスムージング方法および素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2021034552A JP2021034552A (ja) 2021-03-01
JP7281741B2 true JP7281741B2 (ja) 2023-05-26

Family

ID=74647339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019152966A Active JP7281741B2 (ja) 2019-08-23 2019-08-23 素子チップのスムージング方法および素子チップの製造方法

Country Status (2)

Country Link
US (1) US11335564B2 (ja)
JP (1) JP7281741B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4202979A1 (en) * 2021-12-22 2023-06-28 SPTS Technologies Limited Method of reducing surface roughness
JP2023135711A (ja) * 2022-03-16 2023-09-29 株式会社ディスコ チップの製造方法
TW202445668A (zh) * 2023-05-03 2024-11-16 聯華電子股份有限公司 半導體元件及其製作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211752A1 (en) 2002-05-01 2003-11-13 Michael Rattner Method of smoothing a trench sidewall after a deep trench silicon etch process
JP2009253268A (ja) 2008-04-03 2009-10-29 Samsung Electronics Co Ltd 基板構造及びその形成方法
JP2013520830A (ja) 2010-02-25 2013-06-06 エスピーティーエス テクノロジーズ リミティド ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法
JP2014013821A (ja) 2012-07-04 2014-01-23 Samco Inc 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
JP2014063866A (ja) 2012-09-21 2014-04-10 Canon Inc シリコン基板の加工方法及び荷電粒子線レンズの製造方法
JP2016528723A (ja) 2013-07-02 2016-09-15 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング
JP2017139372A (ja) 2016-02-04 2017-08-10 パナソニックIpマネジメント株式会社 素子チップの製造方法および素子チップ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200632A (ja) * 1988-02-05 1989-08-11 Nippon Telegr & Teleph Corp <Ntt> 基板表面の平滑化法及び溝の形成法
KR100267155B1 (ko) * 1996-09-13 2000-10-16 아끼구사 나오유끼 반도체 장치의 제조 방법 및 제조 장치
US7425507B2 (en) * 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
US7827519B2 (en) * 2006-12-29 2010-11-02 Cadence Design Systems, Inc. Method, system, and computer program product for preparing multiple layers of semiconductor substrates for electronic designs
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US9039908B2 (en) * 2008-08-27 2015-05-26 Applied Materials, Inc. Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8871105B2 (en) * 2011-05-12 2014-10-28 Lam Research Corporation Method for achieving smooth side walls after Bosch etch process
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US9159574B2 (en) * 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックIpマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
US9230819B2 (en) * 2013-04-05 2016-01-05 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
US9112050B1 (en) * 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
JP2016146395A (ja) 2015-02-06 2016-08-12 株式会社テラプローブ 半導体装置の製造方法及び半導体装置
JP6524562B2 (ja) * 2017-02-23 2019-06-05 パナソニックIpマネジメント株式会社 素子チップおよびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211752A1 (en) 2002-05-01 2003-11-13 Michael Rattner Method of smoothing a trench sidewall after a deep trench silicon etch process
JP2009253268A (ja) 2008-04-03 2009-10-29 Samsung Electronics Co Ltd 基板構造及びその形成方法
JP2013520830A (ja) 2010-02-25 2013-06-06 エスピーティーエス テクノロジーズ リミティド ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法
JP2014013821A (ja) 2012-07-04 2014-01-23 Samco Inc 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
JP2014063866A (ja) 2012-09-21 2014-04-10 Canon Inc シリコン基板の加工方法及び荷電粒子線レンズの製造方法
JP2016528723A (ja) 2013-07-02 2016-09-15 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング
JP2017139372A (ja) 2016-02-04 2017-08-10 パナソニックIpマネジメント株式会社 素子チップの製造方法および素子チップ

Also Published As

Publication number Publication date
US20210057227A1 (en) 2021-02-25
US11335564B2 (en) 2022-05-17
JP2021034552A (ja) 2021-03-01

Similar Documents

Publication Publication Date Title
US10923357B2 (en) Element chip and manufacturing process thereof
US11189480B2 (en) Element chip manufacturing method
JP2019125723A (ja) 素子チップの製造方法
JP2025041840A (ja) 電子部品のクリーニング方法および素子チップの製造方法
JP7281741B2 (ja) 素子チップのスムージング方法および素子チップの製造方法
US10236266B2 (en) Element chip manufacturing method
JP6604476B2 (ja) 素子チップの製造方法
JP7170261B2 (ja) 素子チップの製造方法
JP6485702B2 (ja) プラズマ処理方法および電子部品の製造方法
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
JP7281764B2 (ja) 素子チップの製造方法
JP7382578B2 (ja) プラズマ処理方法および素子チップの製造方法
JP7316638B2 (ja) 樹脂組成物、樹脂被覆基板および素子チップの製造方法
JP7209247B2 (ja) 素子チップの製造方法
JP7213477B2 (ja) 素子チップの製造方法
JP7599088B2 (ja) 素子チップの製造方法、およびプラズマ処理方法
JP7493159B2 (ja) エッチング方法および素子チップの製造方法
JP7361306B2 (ja) プラズマ処理装置、プラズマ処理方法ならびに素子チップの製造方法
JP7149517B2 (ja) 素子チップの製造方法
JP6624590B2 (ja) 素子チップの製造方法
JP6516125B2 (ja) プラズマ処理方法および電子部品の製造方法
JP2019083339A (ja) プラズマ処理方法、電子部品の製造方法およびプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230428

R151 Written notification of patent or utility model registration

Ref document number: 7281741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151