[go: up one dir, main page]

TWI848971B - 使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶圓切割 - Google Patents

使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶圓切割 Download PDF

Info

Publication number
TWI848971B
TWI848971B TW108131258A TW108131258A TWI848971B TW I848971 B TWI848971 B TW I848971B TW 108131258 A TW108131258 A TW 108131258A TW 108131258 A TW108131258 A TW 108131258A TW I848971 B TWI848971 B TW I848971B
Authority
TW
Taiwan
Prior art keywords
directional
seconds
penetration
plasma etching
mask
Prior art date
Application number
TW108131258A
Other languages
English (en)
Other versions
TW202025265A (zh
Inventor
維生 類
貝德 伊頓
亞傑 庫默
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202025265A publication Critical patent/TW202025265A/zh
Application granted granted Critical
Publication of TWI848971B publication Critical patent/TWI848971B/zh

Links

Classifications

    • H10P54/00—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10P50/242—
    • H10P50/268—
    • H10P50/71—
    • H10P72/0421—
    • H10P72/0428—
    • H10P76/00—
    • H10W10/00—
    • H10W10/01—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)

Abstract

茲描述切割半導體晶圓之方法，各晶圓具有複數個積體電路。在實例中，切割具有複數個積體電路的半導體晶圓之方法涉及了於半導體晶圓上方形成遮罩，所述遮罩包括覆蓋並保護積體電路之層。以雷射刻劃製程圖案化遮罩，以提供具有間隙之經圖案化遮罩，而暴露介於積體電路間之半導體晶圓的區域。在圖案化遮罩之後進行穿透處理，穿透處理包含第一物理轟擊操作、第二反覆的等向及定向電漿蝕刻操作及第三定向穿透操作。在進行穿透處理之後，透過經圖案化遮罩中之間隙電漿蝕刻半導體晶圓，以單分積體電路。

Description

使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶 圓切割
本申請案根據專利法主張於2018年9月13日提出申請之美國專利臨時申請案第62/730,827號的優先權，該臨時申請案以引用之方式併入本文中。本發明的實施例係關於半導體處理領域，且特別係關於切割半導體晶圓的方法，各晶圓上具有複數個積體電路。
在半導體晶圓處理中，積體電路形成在由矽或其他半導體材料組成的晶圓(亦稱作基板)上。通常，各種半導體、導體或絕緣材料層用於形成積體電路。利用各種已知製程來摻雜、沉積及蝕刻該等材料，以形成積體電路。各晶圓經處理而形成大量含有積體電路的個別區域，該等區域稱為晶粒。
在積體電路形成製程後，「切割(dice)」晶圓，以將個別晶粒彼此分開供封裝或以未封裝形式用於較大電路內。兩種主要晶圓切割技術為刻劃及鋸切。採行刻劃時，鑽石尖端劃片沿著預成形刻劃線移動越過晶圓表面。 該等刻劃線沿著晶粒的間隔延伸。該等間隔一般稱作「切割道(street)」。鑽石劃片沿著切割道在晶圓表面形成淺劃痕。如利用輥施加壓力後，晶圓即沿著刻劃線分開。晶圓中的裂縫依循晶圓基板的晶格結構而行。刻劃可用於厚度約10密耳(千分之一吋)或以下的晶圓。對較厚晶圓而言，鋸切係目前較佳的切割方法。
採行鋸切時，每分鐘高轉速旋轉的鑽石尖端鋸子接觸晶圓表面及沿著切割道鋸切晶圓。晶圓裝設在支撐構件(例如延展整個膜框的黏著膜)上，鋸子反覆用於垂直與水平切割道。採行刻劃或鋸切的一個問題在於碎片和鑿孔會沿著晶粒的斷裂邊緣形成。此外，裂痕會形成及從晶粒邊緣傳佈到基板內，導致積體電路無效。剝落和破裂在刻劃方面尤其嚴重，因為方形或矩形晶粒只有一側可在晶體結構的<110>方向上被刻劃。因而，劈開晶粒另一側將產生鋸齒狀分離線。由於剝落和破裂，晶圓上的晶粒間需有額外間距，以免破壞積體電路，例如使碎片和裂痕與實際積體電路保持距離。因應間距要求，標準尺寸晶圓上無法形成許多晶粒，以致浪費了可用於電路的晶圓地產(real estate)。使用鋸子加劇了半導體晶圓上的地產浪費。鋸刃厚度為約15微米。故為確保鋸切周圍的破裂和其他破壞不會損害積體電路，各晶粒的電路往往需分開300至500微米。另外，切割後，需實質清潔各晶粒，以移除鋸切製程產生的微粒和其他污染物。
亦已採用電漿切割，但電漿切割也有所限制。舉例而言，阻礙電漿切割實施的一個限制為成本。用於圖案化光阻的標準微影操作將致使實施成本過高。可能阻礙電漿切割實施的另一限制為沿著切割道切割時，常用金屬(例如銅)的電漿處理會造成生產問題或產量限制。
本發明的實施例包括切割半導體晶圓之方法，各晶圓上具有複數個積體電路。
在實施例中，一種切割包含複數個積體電路的半導體晶圓之方法涉及：於半導體晶圓上方形成遮罩，該遮罩包括了覆蓋並保護積體電路之層。以雷射刻劃製程圖案化遮罩，以提供具有間隙之經圖案化遮罩，暴露介於積體電路間之半導體晶圓的區域。在圖案化遮罩之後進行穿透處理，該穿透處理包含第一物理轟擊(physical bombardment)操作、第二反覆的等向及定向電漿蝕刻(iterative isotropic and directional plasma etch)操作及第三定向穿透(directional breakthrough)操作。在進行穿透處理之後，透過經圖案化遮罩中之間隙電漿蝕刻半導體晶圓，以單分(singulate)積體電路。
在另一個實施例中，一種用於切割具有複數個積體電路之半導體晶圓之系統包括工廠介面。雷射刻劃裝置耦接工廠介面，並容納雷射。第一電漿蝕刻腔室耦接工廠介面，第一電漿蝕刻腔室經配置以進行穿透處理，所述穿透處理包含第一物理轟擊操作、第二反覆的等向及定向電漿蝕刻操作及第三定向穿透操作。第二電漿蝕刻腔室耦接工廠介面，第二電漿蝕刻腔室經配置以進行深矽電漿蝕刻(deep silicon plasma etch)操作。
在另一個實施例中，一種切割具有複數個積體電路的半導體晶圓之方法涉及：於矽基板上方形成遮罩層，所述遮罩層覆蓋並保護設置於矽基板上之積體電路。積體電路包括設置於低K材料層及銅層上方之二氧化矽層。所述方法亦涉及：以雷射刻劃製程圖案化遮罩層、二氧化矽層、低K材料層、銅層及一部分的矽基板，以暴露介於積體電路間之矽基板的區域。在進行雷射刻劃製程之後，進行穿透處理，所述穿透處理包含第一物理轟擊操作、第二反覆的等向及定向電漿蝕刻操作及第三定向穿透操作。在進行穿透處理之後，電漿蝕刻矽基板穿過矽基板之暴露的區域，以單分積體電路。
茲描述切割半導體晶圓的方法，各晶圓上具有複數個積體電路。為了提供對本發明的實施例之徹底瞭解，在以下說明中提出許多特定細節，如雷射刻劃、穿透蝕刻及電漿蝕刻條件與材料狀態(material regime)。熟諳此技術者將明白，可不依該等特定細節實踐本發明的實施例。在其他情況下，並不詳述諸如積體電路製造等已知態樣，以免不必要地使本發明的實施例變得晦澀難懂。另外，應理解圖式所示各種實施例為代表性說明，且該等實施例未必按比例繪製。
涉及初始雷射刻劃與後續電漿蝕刻的混合式晶圓或基板切割製程，以及中間的後遮罩開口清潔操作，可被執行來單分(singulate)晶粒。雷射刻劃製程可用於乾淨地移除遮罩層、有機與無機介電層和元件層。接著可在晶圓或基板暴露或部分蝕刻後，終止雷射蝕刻製程。接著可利用切割製程的電漿蝕刻部分來蝕刻穿過晶圓或基板的塊體(bulk)，如穿過塊體單晶矽，以產生晶粒或晶片單分或切割。
本文描述之一或多個實施例涉及了具有由雷射刻劃製備之開口的半導體晶圓之電漿切割方法。
為了提供背景，在混合式晶圓切割製程中，導入第一雷射刻劃製程，來移除塗佈有遮罩的晶圓上之矽(Si)基板材料上方之堆疊層。接著，實施電漿蝕刻製程，以沿著預先打開之切割道形成穿厚度溝槽(through thick trench)。電漿蝕刻製程包括兩個操作：首先是「穿透(breakthrough)」(BT)操作，其將預先打開之溝槽表面清潔到一定程度，使得能夠以合理的品質和產量進行矽之電漿蝕刻。然而，由於堆疊的不均質性，沿著切割道之結構(如，對準標記、測試圖案等)可能在材料類型及各層厚度方面變化。結果，在沿著切割道之不同位置處獲得由雷射刻劃製程剝蝕之不一致的溝槽深度和溝槽清潔度是常態。BT操作旨在去除異物材料並暴露Si表面以實現平滑的電漿蝕刻製程。然而，習用BT製程採用具有一定偏壓功率之定向電漿蝕刻，並使用Ar及SF6 之氣體混合物。就物理轟擊採用Ar氣體，而SF6 主要用於化學蝕刻。兩種氣體都是為了去掉除了Si之外的異物材料。
由於非常微量的PR遮罩殘留在平滑Si表面上之故，上述方式對於就傳統電漿蝕刻應用，如矽穿孔(through Si via；TSV)蝕刻製程，以光微影製備之光阻(PR)遮罩開口而言運作良好。然而，當用於由PR遮罩或非PR遮罩塗佈之晶圓上之雷射刻劃製備之蝕刻開口時，使用上述BT方式面臨巨大挑戰。具體而言，因為由雷射製程形成非常粗糙的溝槽加上殘留於溝槽中之遮罩、金屬和介電質殘留物，且可能與基板形成冶金連接之故，可能引起問題。已發現到，簡單增加BT時間或使用高的源功率或偏壓功率，或增加氣體流速無法實現令人滿意的開口清潔，且還可能承擔整個晶圓上之遮罩(厚度)消耗的大成本。
第1A圖繪示在光微影遮罩圖案化製程後之被遮蔽晶圓的剖面視圖。參見第1A圖，晶圓102上具有已藉由光微影製程圖案化之遮罩104。暴露出平滑晶圓表面106。遮罩104的殘留物108可沉積在平滑的(鏡面平坦的)晶圓表面106上。穿透(breakthrough；BT)處理可以很好地去除遮罩殘留物108，因為遮罩殘留物鬆散地附著在平滑晶圓表面106上。
第1B圖繪示雷射刻劃遮罩圖案化製程後之被遮蔽晶圓的剖面視圖。參見第1B圖，晶圓152上具有已被雷射刻劃製程圖案化之遮罩154。在製程中形成溝槽156。遮罩104的殘留物158可沉積在溝槽156中。已發現到，穿透(BT)處理無法很好地去除遮罩殘留物158，因為溝槽156是非常粗糙的溝槽，且遠非鏡面一般平坦。舉例而言，一些遮罩殘留物158可能被困在經熔化並接著重新固化之介電材料和Si材料內部。在開啟的溝槽156之表面上，可能有金屬(如，來自元件層者)、介電質、Si熔體和遮罩殘留物，而一些遮罩殘留物158可能被這些材料掩埋或困住。基本上，在遮罩移除後之BT操作中，對整個溝槽156表面進行微尺度蝕刻，並挖出或去除被受困的遮罩殘留物158。
根據本揭示內容之實施例，執行穿透(BT)製程具有以下優點：(1)在BT步驟期間保護遮罩避免顯著消耗，(2)縮短或維持常規BT時間，(3)達成對於高品質高產量蝕刻可行之乾淨的溝槽開口。應認識到，由於經刻劃之溝槽的粗糙波浪狀輪廓之故，已顯示透過定向電漿轟擊/蝕刻之習用BT無法解決波浪狀細節。結果是，即便是增加時間，也無法去除未直接暴露於BT電漿束之污染物或殘屑。
為了提供進一步的背景，在矽穿孔(through-silicon-via；TSV)電漿蝕刻或電漿晶圓切割，還有其他高深寬比深矽(Si)溝槽蝕刻應用中，通常將遮罩附接至晶圓表面上並圖案化遮罩。在經圖案化區塊中，遮罩被去除且下方Si基板(其可包括SiO2層)被暴露。在電漿蝕刻期間，在經圖案化區塊中暴露之Si基板被電漿蝕刻，同時未經圖案化區塊被遮罩層保護。影響電漿切割品質(如，側壁輪廓)和產量的一個議題是經圖案化區塊的清潔度。在經圖案化區塊中，經常存在遮罩殘留物、來自雷射刻劃之殘屑(如，在混合式雷射刻劃及電漿蝕刻單分製程的情況下)，或位在暴露的Si表面上之其他類型污染物。遮罩殘留物或殘屑可影響電漿蝕刻製程並藉由阻擋蝕刻劑到達遮罩殘留物或殘屑下方之Si而導致具有例如微草狀物(micro-grasses)等瑕疵之不完美的蝕刻輪廓。
根據本揭示內容之實施例，進行多重操作穿透(BT)製程。在一個實施例中，穿透處理包括：第一物理轟擊操作、第二反覆的等向及定向電漿蝕刻操作及第三定向穿透操作，所述操作之示範實施例描述於下文。
第2A至2C圖繪示了代表雷射刻劃、穿透(BT)處理及深電漿蝕刻等各種操作之剖面視圖，其中提供了習用與根據本揭示內容之實施例的多重操作BT處理之比較。
請參見第2A圖，矽基板202上具有遮罩204。形成之雷射刻線206穿過遮罩204且部分地進入矽基板202。
請參見第2B圖的(a)部分，第2A圖的結構經歷習用的穿透(BT)製程以形成經刻劃晶圓212A、經處理遮罩214A及經BT處理溝槽216A。進行習用BT製程達約4分鐘並涉及Ar轟擊製程。相對的，請參見第2B圖的(b)部分，根據本揭示內容之實施例，第2A圖的結構經歷多重操作的穿透(BT)處理而形成經刻劃晶圓212B、經處理遮罩214B及經BT處理溝槽216B。進行多重操作BT處理達約25秒鐘。多重操作BT處理的實例描述於下文。
請參見第2C圖的(a)部分，第2B圖的(a)部分之結構經歷深電漿蝕刻而形成經蝕刻晶圓222A、經電漿轟擊遮罩224A和深溝槽226A。深溝槽226A在溝槽的底部處具有包括草狀特徵之瑕疵。請參見第2C圖的(b)部分，第2B圖的(b)部分之結構經歷深電漿蝕刻而形成經蝕刻晶圓222B、經電漿轟擊遮罩224B和深溝槽226B。深溝槽226B顯然較平滑且伴隨很少甚至沒有瑕疵。
更具體而言，在實施例中，用於混合式雷射刻劃和電漿蝕刻晶粒單分製程之後遮罩開口清潔(post-mask opening clean)可被用做介於單分製程之雷射刻劃與電漿蝕刻方面中間之單獨操作。後遮罩開口清潔也可稱為在雷射刻劃與電漿蝕刻操作之間進行的穿透(BT)電漿蝕刻製程。
為了提供更廣闊的背景，習用晶圓切割方式包括基於潔淨的機械分離之鑽石鋸切割、起始雷射刻劃及後續的鑽石鋸切割或奈秒或皮秒雷射切割。就薄的晶圓或基板單分(如50微米厚的塊體矽單分)而言，習用方式僅能產生不良的製程品質。當從薄的晶圓或基板單分晶粒時，可能面臨的某些挑戰包括：微裂痕形成或不同層間的脫層、無機介電層的剝落、嚴格切口寬度控制的保持，或精確的剝蝕深度控制。本發明的實施例包括，對克服一或多個以上挑戰來說可能有用的混合式雷射刻劃及電漿蝕刻晶粒單分方式。
根據本發明之一實施例，可使用雷射刻劃及電漿蝕刻之組合來切割半導體晶圓成為個體化的積體電路或單分的積體電路。在一個實施例中，飛秒系雷射刻劃可用作基本上的(若非完全的)非熱製程(non-thermal process)。舉例而言，可定位飛秒系雷射刻劃而無熱損傷區(heat damage zone)或僅有可忽略的熱損傷區。在一實施例中，本文的方式可用於單分具超低k膜的積體電路。採行習知切割時，需配合此低k膜減慢鋸切。另外，現今的半導體晶圓在切割前常會被薄化。有鑒於此，在一實施例中，現在可實踐遮罩圖案化及以飛秒系雷射進行部分晶圓刻劃的組合，及隨後的電漿蝕刻製程。在一個實施例中，以雷射直接寫入可消除對光阻層之微影圖案化操作的需求，並可以很少的成本被執行。在一個實施例中，可使用穿過通孔類型的矽蝕刻以在電漿蝕刻環境中完成切割製程。
因此，在本發明之一態樣中，可使用雷射刻劃及電漿蝕刻的組合來切割半導體晶圓成為單分的積體電路。第3圖繪示根據本發明之一實施例的待切割半導體晶圓之頂視圖。第4圖繪示根據本發明之一實施例的待切割半導體晶圓之頂視圖，其中切割遮罩形成於待切割半導體晶圓上。
請參見第3圖，半導體晶圓300具有複數個區域302，複數個區域302包括積體電路。區域302被垂直切割道304及水平切割道306分隔。切割道304及306為不含有積體電路之半導體晶圓的區塊，且經設計使得晶圓將沿著切割道的位置被切割。本發明的某些實施例涉及使用雷射刻劃及電漿蝕刻技術的組合，以沿著切割道切割通過半導體晶圓的溝槽，使得晶粒被分隔成單獨的晶片或晶粒。由於雷射刻劃和電漿蝕刻製程皆與晶體結構定向無關，因此待切割之半導體晶圓的晶體結構對於完成通過晶圓的垂直溝槽可能是不重要的。
請參見第4圖，半導體晶圓300具有遮罩400沉積於半導體晶圓300上。可用雷射刻劃製程來圖案化遮罩400及(可能的話)半導體晶圓300的一部分，以沿著切割道304及306界定將切割半導體晶圓300之位置(如，間隙402及404)。半導體晶圓300的積體電路區域被遮罩400覆蓋並保護。可安置遮罩400的區域406使得在後續蝕刻製程期間，積體電路不會被蝕刻製程劣化。因此，水平間隙404及垂直間隙402形成於區域406之間來界定區塊，所述區塊將在蝕刻製程期間被蝕刻而最終切割半導體晶圓300。根據本文所述之實施例，在雷射刻劃之後，但在用於單分個別積體電路302之電漿蝕刻之前，進行電漿清潔操作。電漿清潔操作對於由遮罩400的水平間隙404和垂直間隙402所暴露之半導體晶圓300的部分可以是反應性的或非反應性的。
第5圖為流程圖500，其代表根據本發明之實施例的切割半導體晶圓之方法中的操作，所述半導體晶圓包括複數個積體電路。第6A至6C圖繪示根據本發明之實施例，對應流程圖500之操作，包括複數個積體電路之半導體晶圓在進行切割半導體晶圓之方法期間的剖面視圖。
請參見流程圖500的操作502及對應的第6A圖，在半導體晶圓或基板604上方形成遮罩602。遮罩602由覆蓋並保護形成於半導體晶圓604的表面上之積體電路606之層所組成。遮罩602還覆蓋形成在各個積體電路606之間的居間切割道607。
根據本發明之實施例，形成遮罩602涉及了形成層，例如但不限於，光阻層或I-線圖案化層(I-line patterning layer)。舉例而言，聚合物層(如光阻層)可由還適於在微影製程中使用的材料所構成。在一個實施例中，光阻層可由正型光阻材料所構成，例如，但不限於，248奈米(nm)光阻、193 nm光阻、157 nm光阻、極紫外線(EUV)光阻，或含有雙氮基醌(diazonaphthoquinone)敏化劑之酚樹脂介質(phenolic resin matrix)。在另一個實施例中，光阻層可由負型光阻材料所構成，例如，但不限於，聚順異戊二烯(poly-cis-isoprene)及聚桂皮酸乙烯酯(poly-vinyl-cinnamate)。
在另一個實施例中，形成遮罩602涉及了在電漿沉積製程中形成沉積的層。舉例而言，在一個此類實施例中，遮罩602由電漿沉積的聚四氟乙烯(Teflon)或聚四氟乙烯類(聚合CF2 )層所構成。在具體實施例中，可在涉及氣體C4 F8 之電漿沉積製程中沉積聚合CF2 層。
在另一個實施例中，形成遮罩602涉及了形成水溶性遮罩層。在實施例中，水溶性遮罩層在水性介質中易於溶解。舉例而言，在一個實施例中，水溶性遮罩層由可溶於鹼性溶液、酸性溶液中之一或多者或可溶於去離子水之材料所組成。在實施例中，水溶性遮罩層在暴露於加熱製程(如在約攝氏50至160度的範圍內加熱)後仍可維持其水溶解度。舉例而言，在一個實施例中，在暴露於雷射及電漿蝕刻單分製程中所用之腔室條件後，水溶性遮罩層可溶於水溶液。在一個實施例中，構成水溶性遮罩層之材料可如，但不限於，聚乙烯醇、聚丙烯酸、葡聚醣，聚甲基丙烯酸、聚乙烯亞胺，或聚環氧乙烷。在具體實施例中，水溶性遮罩層在水溶液中之蝕刻速度約在每分鐘1至15微米之範圍內，更具體地，約為每分鐘1.3微米。
在另一個實施例中，形成遮罩602涉及了形成UV可硬化遮罩層。在實施例中，遮罩層對UV光具敏感性，UV光可降低UV可硬化層的黏著性達至少約80%。在一個此類實施例中，UV層由聚氯乙烯或丙烯酸系材料所組成。在實施例中，UV可硬化層由具有一旦暴露於UV光會弱化之黏著特性的材料或材料的堆疊所組成。在實施例中，UV可硬化黏著膜對大約365nm的UV光敏感。在一個此類實施例中，此敏感性使得能夠使用LED光來進行硬化。
在一實施例中，半導體晶圓或基板604可由適用於承受製造製程之材料所構成，且半導體處理層可適當地配置在所述材料上。舉例而言，在一個實施例中，半導體晶圓或基板604可由IV族材料(例如，但不僅限於，結晶矽、鍺或矽/鍺)所構成。在具體實施例中，提供半導體晶圓604包括：提供單晶矽基板。在特定實施例中，可以雜質原子摻雜單晶矽基板。在另一個實施例中，半導體晶圓或基板604可由III-V族材料(如，用於製造發光二極體(LED)之III-V族材料基板)所構成。
在實施例中，半導體晶圓或基板604的上方或內部已設置半導體元件的陣列，作為積體電路606的一部分。這樣的半導體元件之實例可包括，但不限於，在矽基板中製造且包裝在介電層中的記憶元件或互補式金氧半導體(CMOS)電晶體。複數個金屬互連線可形成在元件或電晶體上，及周遭之介電層中，且可被用於電氣耦接元件或電晶體，以形成積體電路606。組成切割道607之材料可類似或相同於用來形成積體電路606之材料。舉例而言，切割道607可由介電材料層、半導體材料層、與金屬化層所構成。在一個實施例中，一或多個切割道607包括測試元件，測試元件類似於積體電路606的實際元件。
請參見流程圖500的操作504及對應的第6B圖，以雷射刻劃製程圖案化遮罩602，以提供具有間隙610之經圖案化遮罩608，而暴露介於積體電路606間之半導體晶圓或基板604的區域。藉此，雷射刻劃製程被用來去除原本形成在積體電路606之間的切割道607的材料。根據本發明之實施例，以雷射刻劃製程圖案化遮罩602包括：如第6B圖所描繪，形成溝槽612,所述溝槽612部份進入積體電路606之間的半導體晶圓604的區域。
在實施例中，以雷射刻劃製程圖案化遮罩606可包括：使用具有飛秒範圍內之脈衝寬度的雷射，即，使用飛秒系雷射刻劃製程。詳言之，可使用波長在可見光譜加上紫外線(UV)和紅外線(IR)範圍(整體為寬帶光譜)之雷射來提供飛秒系雷射，脈衝寬度在飛秒(10-15秒)等級之雷射。在一個實施例中，剝蝕不是，或基本上不是靠波長決定，且因此適用於複合膜，如遮罩602、切割道607還可能有部分半導體晶圓或基板604之膜。
第7圖繪示根據本發明之實施例，使用飛秒範圍的雷射脈衝對照較長頻率的作用。請參見第7圖，對照較長脈衝寬度(例如以皮秒處理通孔700B造成的破壞702B和以奈秒處理通孔700A造成的顯著破壞702A)，使用具有飛秒範圍內之脈衝寬度的雷射，可減輕或消除熱破壞問題(例如以飛秒處理通孔700C乃最小化成無破壞702C)。如第7圖所描繪，消除或減輕形成通孔700C期間的破壞可能是因為缺少低能量再耦合(如可見於皮秒系雷射剝蝕)或熱平衡(如可見於奈秒系雷射剝蝕)所致。
雷射參數選擇，如脈衝寬度，對於發展最小化剝落、微裂痕、脫層以達成乾淨雷射刻劃切割之成功的雷射刻劃和切割製程而言可能是關鍵。雷射刻劃切割越乾淨，可對最終晶片切割進行的蝕刻處理就越平順。在半導體元件晶圓中，許多不同材料型(如，導體、絕緣體、半導體)和厚度的功能層通常被設置在半導體元件晶圓上。此類材料可包括，但不限於，有機材料(如聚合物)、金屬，或無機介電質(如二氧化矽和氮化矽)。
介於設置在晶圓或基板上之獨立積體電路之間的切割道可包括與積體電路本身相似或相同的層。舉例而言，第8圖繪示根據本發明之一實施例，可用於半導體晶圓或基板之切割道區域的材料堆疊之剖面視圖。
請參見第8圖，切割道區域800可包括矽基板的頂部分802、第一二氧化矽層804、第一蝕刻終止層806、第一低K介電層808 (如，具有小於二氧化矽的介電常數4.0之介電常數)、第二蝕刻終止層810、第二低K介電層812、第三蝕刻終止層814、無摻雜矽玻璃(undoped silica glass；USG)層816、第二二氧化矽層818及遮罩層820，圖中描繪可能的相對厚度。銅金屬化物822安置在第一蝕刻終止層806與第三蝕刻終止層814之間，且穿過第二蝕刻終止層810。在具體實施例中，第一、第二及第三蝕刻終止層806、810及814可由氮化矽組成，而低K介電層808及812由摻碳氧化矽材料組成。
在習用的雷射照射(如奈秒系或皮秒系雷射照射)下，切割道800之材料在光吸收和剝蝕機制方面表現得相當不同。舉例而言，如二氧化矽之介電層，在一般條件下，對於所有商業上可獲得的雷射波長而言基本上是透明的。相對的，金屬、有機物(如，低K材料)和矽可以很輕易地耦接光子，特別是在回應奈秒系或皮秒系雷射照射的情況下。舉例而言，第9圖包括根據本發明之一實施例，就結晶矽(c-Si，902)、銅(Cu，904)、結晶二氧化矽(c-SiO2 ，906)，與非晶二氧化矽(a-SiO2 ，908)而言之吸收係數作為光子能量之函數的作圖900。第10圖為方程式1000，該方程式顯示以給定雷射之雷射強度作為雷射脈衝能量、雷射脈衝寬度及雷射光束半徑之函數的關係。
在實施例中，使用方程式1000和吸收係數的作圖900，用於飛秒系雷射製程之參數可經選擇以對無機和有機介電質、金屬與半導體具有基本上共通的剝蝕效果，儘管這些材料之通常能量吸收特徵在某些條件下可能有很大的差異。舉例而言，二氧化矽之吸收率是非線性的，且在合適的雷射剝蝕參數下，二氧化矽之吸收率可能變得與有機介電質、半導體及金屬的吸收率更趨一致。在一個此類實施例中，高強度和短脈衝寬度之飛秒系雷射製程被用來剝蝕層之堆疊，所述層包括二氧化矽層，及有機介電質、半導體或金屬中之一或多者。在一特定實施例中，於飛秒系雷射照射製程中使用大約小於或等於400飛秒的脈衝，以移除遮罩、切割道及部分矽基板。
相對的，若選擇非最佳雷射參數，則在涉及無機介電質、有機介電質、半導體或金屬中之兩者或兩者以上之堆疊結構中，雷射剝蝕製程可能造成脫層問題。舉例而言，雷射穿透高帶隙能量介電質(諸如具有約9 eV帶隙之二氧化矽)，而無可量測的吸收。然而，雷射能量可在下方的金屬層或矽層中被吸收，從而引起該金屬層或矽層之顯著汽化。汽化可產生高壓，使上覆的二氧化矽介電層升起，且可能造成嚴重的層間脫層及微裂。在一實施例中，儘管皮秒系雷射照射製程在複合堆疊中導致微裂及脫層，但已證明飛秒系雷射照射製程不會導致相同材料堆疊之微裂或脫層。
為了能夠直接剝蝕介電層，介電材料可能需要發生離子化，以使得該等介電材料藉由強吸收光子而與導電材料表現相似。所述吸收可在最終剝蝕介電層之前阻礙大部分雷射能量穿透至下方的矽層或金屬層。在一實施例中，當雷射強度足夠高以致在無機介電材料中引發光子離子化及撞擊離子化時，無機介電質之離子化是可行的。
根據本發明之實施例，合適的飛秒系雷射製程的特徵為高峰值強度(照射度)，該高峰值強度通常在各種材料中造成非線性之交互作用。在一個此類實施例中，飛秒雷射源具有約在10飛秒至500飛秒之範圍的脈衝寬度，儘管較佳是在100飛秒至400飛秒的範圍的脈衝寬度。在一個實施例中，飛秒雷射源具有約在1570奈米至200奈米之範圍的波長，儘管較佳是在540奈米至250奈米的範圍的波長。在一個實施例中，雷射和相應的光學系統可在工作表面處提供約在3微米至15微米的範圍內之焦點，儘管較佳是約在5微米至10微米的範圍內之焦點。
在工作表面的空間光束輪廓(spacial beam profile)可能是單模態(高斯)或具有高帽(top-hat)形輪廓。在一實施例中，雷射源具有約在200kHz至10MHz之範圍的脈衝重覆率，儘管較佳是約在500kHz至5MHz之範圍的脈衝重覆率。在一實施例中，雷射源在工作表面遞送約在0.5uJ至100uJ之範圍的脈衝能量，儘管較佳是約在1uJ至5uJ之範圍的脈衝能量。在一實施例中，雷射刻劃製程沿著工件表面以約在500mm/sec至5m/sec之範圍的速度運作，儘管較佳是約在600mm/sec至2m/sec之範圍的速度運作。
刻劃製程可只以單程運作，或多程運作，但在實施例中，刻劃製程較佳為1至2程。在一個實施例中，工件中之刻劃深度大約在5微米至50微米深之範圍內，較佳大約在10微米至20微米深之範圍內。可以給定之脈衝重覆率下的一連串單一脈衝或一連串脈衝爆發等方式來應用雷射。在實施例中，在元件/矽介面處量測之雷射光束產生的切口寬度約在2微米至15微米的範圍，儘管在矽晶圓劃線/切割中，該切口寬度較佳是約在6微米至10微米的範圍。
可選擇具有效益和優點的雷射參數，如提供足夠高之雷射強度，以達成無機介電質(如，二氧化矽)的離子化，和最小化在無機介電質的直接剝蝕前之下層損害所造成之脫層和剝落。並且，可選擇參數以提供用於具有精確受控剝蝕寬度(如，切口寬度)和深度之工業應用的重要製程產量。如上所述，相較於皮秒系和奈秒系雷射剝蝕製程，飛秒系雷射更加適於提供這些優點。然而，即使在飛秒系雷射剝蝕的光譜中，某些波長可提供相較於其他波長更好的效能。舉例而言，在一個實施例中，相較於具有接近或在IR範圍之波長的飛秒系雷射製程，具有接近或在UV範圍之波長的飛秒系雷射製程提供更乾淨的剝蝕製程。在這樣特定的實施例中，適用於半導體晶圓或基板劃線之飛秒系雷射製程，是基於具有約小於或等於540奈米波長之雷射。在這樣特定的實施例中，可使用具有約小於或等於540奈米波長之雷射的約小於或等於400飛秒之脈衝。然而，在替代的實施例中，可使用雙重雷射波長(如，IR雷射和UV雷射之結合)。
現請參見流程圖500的操作506，並再次參見第6B圖，進行中間的穿透處理。在實施例中，中間的穿透處理為電漿系製程。在一個實施例中，穿透處理包括第一物理轟擊操作、第二反覆的等向及定向電漿蝕刻操作及第三定向穿透操作。
在實施例中，第一物理轟擊操作是以偏壓功率(如，約200W)在相對高的源功率(如，大於約1500W)下進行達大於10秒且可達約120秒的持續時間之僅用Ar物理轟擊。第一物理轟擊操作從經雷射刻劃的溝槽內部清除明顯的物理性附著殘屑。此外，在此製程中，遮罩層在非溝槽開口區上之凝聚可能發生，這可能有助於提高遮罩蝕刻抗性。
在實施例中，第二反覆的等向及定向電漿蝕刻操作涉及僅使用SF6 氣體之反覆的等向及定向電漿蝕刻製程。在一個實施例中，使用約1000W之源功率和約200W之偏壓功率來進行定向蝕刻達0.4至1.5秒之範圍內的持續時間。等向蝕刻部分為非偏壓(0W偏壓功率)達0.1至0.6秒的範圍內之持續時間。等向及定向電漿蝕刻製程反覆地交替，以提供循環蝕刻處理達5至60秒範圍內的總處理時間。在一個實施例中，蝕刻製程的等向部分能夠清潔未直接暴露於處理的定向電漿蝕刻部分之波狀細節。
在實施例中，第三定向穿透操作涉及使用處於約1500W的源功率及約200 W的偏壓下之Ar氣體和SF6氣體之組合。在一個實施例中，進行第三定向穿透操作達3至10秒的範圍內之持續時間。在具體實施例中，SF6總量小於總SF6/Ar體積之50%，且在具體實施例中，SF6總量為總SF6/Ar體積之約20至40%。
請參見流程圖500的操作508及對應的第6C圖，透過經圖案化遮罩608中之間隙610蝕刻半導體晶圓604，以單分積體電路606。根據本發明之實施例，蝕刻半導體晶圓604包括：蝕刻由雷射刻劃製程形成(且可能以反應性後遮罩開口清潔操作來延伸)之溝槽612，以最終完全蝕刻穿過半導體晶圓604，如第6C圖所描繪。
在實施例中，蝕刻半導體晶圓604包括使用電漿蝕刻製程。在一個實施例中，可使用穿矽通孔(through-silicon via)類型之蝕刻製程。舉例而言，在具體實施例中，半導體晶圓604的材料之蝕刻速率可大於每分鐘25微米。超高密度電漿源可被用於晶粒單分製程之電漿蝕刻部分。適用於進行如此電漿蝕刻製程之範例製程腔室是可從美國加州森尼韋爾市之應用材料公司取得之Applied Centura® SilviaTM蝕刻系統。相較於即使藉由磁場增強提供改良之僅具有電容性耦合之系統，Applied Centura® SilviaTM蝕刻系統結合電容性和感應RF耦合，而可更獨立控制離子密度和離子能量。此結合使得離子密度能有效與離子能量脫鉤(decoupling)，以便在即使非常低的壓力下達成相對高密度電漿，而不會產生高潛在損害性的高DC偏壓等級。如此造成極寬之製程視窗。然而，可使用任何能蝕刻矽之電漿蝕刻腔室。在示例性實施例中，使用深矽蝕刻，以在大於約40%之習用矽蝕刻速率之蝕刻速率下蝕刻單晶矽基板或晶圓604，而維持基本上精確輪廓控制和實際上無起伏側壁。在具體實施例中，可使用穿矽通孔類型之蝕刻製程。蝕刻製程是基於從反應氣體產生之電漿，反應氣體通常是氟系氣體，如SF6 、C4 F8 、CHF3 、XeF2 或可在相對快的蝕刻速率下蝕刻矽之任何其他反應氣體。在一實施例中，如第6C圖所描繪，可在單分製程後移除遮罩層608。
在另一個實施例中，結合第6C圖描述之電漿蝕刻操作可利用傳統波許式(Bosch-type)沉積/蝕刻/沉積製程來蝕刻穿過基板604。一般而言，波許式製程是由三個子操作所組成：沉積、定向轟擊蝕刻、以及等向化學蝕刻，可運行許多反覆(循環)之波許式製程，直到蝕穿矽為止。然而，如第2A圖所繪示，Bosch製程的結果使側壁表面呈粗糙的扇形結構。這在雷射刻劃製程產生了比光微影定義蝕刻製程所產生者更為粗糙的開放溝槽時會特別有影響。這樣的粗糙晶粒邊緣導致了比預期晶粒破裂強度更低之晶粒破裂強度。此外，Bosch製程中之沉積子步驟可產生富含氟的聚四氟乙烯(Teflon)類有機膜，以保護已經蝕刻的側壁，所述有機膜在蝕刻前緣進行時並未自側壁移除(一般而言，這種聚合物僅週期性地自經異向性蝕刻溝槽的底部處移除)。因此，在異向性Bosch式電漿蝕刻操作之後，積體電路成為經單分形式。隨後，在實施例中，施加等向性化學濕式或電漿蝕刻，以藉由從側壁溫和地蝕刻基板(如，矽)的薄層而使側壁光滑。在實施例中，蝕刻的等向性部分是基於由NF3 及CF4 之組合產生的電漿，所述NF3 及CF4 之組合作為側壁平滑化處理之蝕刻劑。並且，使用較高的偏壓功率，如1000W。在實施例中，使用由NF3 及CF4 之組合產生的電漿作為側壁平滑化之蝕刻劑的優點在於，較低的等向蝕刻速度(~0.15 um/min)，使得平滑處理更可控制。可施加高偏壓功率以實現相對較高的定向蝕刻速度，以蝕刻掉側壁上之稜部或凸緣。
因此，請再次參見流程圖500及第6A至6C圖，可藉由穿過遮罩層、穿過晶圓切割道(包括金屬化物)且部分進入矽基板之起始雷射剝蝕來進行晶圓切割。可選擇飛秒範圍中之雷射脈衝寬度。接著可進行後遮罩開口電漿清潔操作。接著可藉由後續穿矽深電漿蝕刻來完成晶粒單分。根據本發明之實施例，用於切割之材料堆疊的特定實例結合第11A至11D圖描述於下文。
請參見第11A圖，用於混合式雷射剝蝕及電漿蝕刻切割的材料堆疊可包括：遮罩層1102、元件層1104及基板1106。遮罩層、元件層及基板設置於晶粒附接膜1108上方，而晶粒附接膜1108固定至支撐膠帶1110。在實施例中，遮罩層1102為光阻層、電漿沉積之聚四氟乙烯(Teflon)層、水溶性層或UV可硬化層，例如結合遮罩602而於上文描述者。元件層1104可包括無機介電層(如二氧化矽)設置於一或多個金屬層(如銅層)及一或多個低K介電層(如摻雜碳之氧化物層)上方。元件層1104也可包括排列在積體電路之間的切割道，切割道可包括與積體電路相同或相似的層。基板1106可為塊體單晶矽基板。
在實施例中，塊體單晶矽基板1106在被固定至晶粒附接膜1108前，從背側被薄化。可藉由背側研磨製程來進行薄化。在一個實施例中，可將塊體單晶矽基板1106薄化至大約在50至100微米的範圍內之厚度。重要的是，應注意到，在實施例中，在雷射剝蝕、電漿清潔及電漿蝕刻切割製程之前進行薄化。在實施例中，遮罩層1102具有大約5微米的厚度，且元件層1104具有大約在2至3微米的範圍內之厚度。在實施例中，晶粒附接膜1108(或可將薄化後的晶圓或基板或薄晶圓或基板接合至支撐膠帶1110的任何適當替代物)具有大約20微米的厚度。
請參見第11B圖，可以諸如飛秒系雷射刻劃製程等雷射刻劃製程1112來圖案化遮罩1102、元件層1104及部分基板1106，以在基板1106中形成溝槽1114。請參見第11C圖，可使用穿矽深電漿蝕刻製程1116將溝槽1114向下延伸至晶粒附接膜1108，而暴露晶粒附接膜1108的頂部分並單分矽基板1106。在穿矽深電漿蝕刻製程1116期間，元件層1104受到遮罩層1102保護。在實施例中，在雷射刻劃製程1112之後且在穿矽深電漿蝕刻製程1116之前進行穿透處理。在一個 實施例中，穿透處理包括第一物理轟擊操作、第二反覆的等向及定向電漿蝕刻操作及第三定向穿透操作，所述操作的示範實施例描述於上文。
請參見第11D圖，單分製程可進一步包括：圖案化晶粒附接膜1108、暴露支撐膠帶1110的頂部分，及單分晶粒附接膜1108。在實施例中，可藉由雷射製程或藉由蝕刻製程來單分晶粒附接膜。進一步的實施例可包括後續從支撐膠帶1110移除基板1106的經單分部分(如，作為個別積體電路)。在一個實施例中，經單分的晶粒附接膜1108仍保存在基板1106的經單分部分之背側上。其他實施例可包括：從元件層1104移除遮罩層1102。在一實施例中，經單分的積體電路可從支撐膠帶1110移除，以進行封裝。在一個此類實施例中，經圖案化的晶粒附接膜1108仍保存在各積體電路的背側上，並包括於最終封裝體中。然而，在另一個實施例中，可在單分製程期間或之後移除經圖案化的晶粒附接膜1108。
單一製程工具可經配置以進行混合式雷射剝蝕、電漿清潔和電漿蝕刻單分製程中的許多或所有操作。舉例而言，第12圖繪示根據本發明之一實施例，用於晶圓或基板的雷射和電漿切割之工具佈局的方塊圖。
請參見第12圖，製程工具1200包括具有耦接複數個負載鎖定室1204之工廠介面(factory interface，FI)1202。叢集工具1206耦接至工廠介面1202。叢集工具1206包括一或多個電漿蝕刻腔室，如電漿蝕刻腔室1208。雷射刻劃裝置1210也被連接至工廠介面1202。在一實施例中，製程工具1200總體的佔地面積可以是約3500毫米(3.5公尺)乘以約3800毫米(3.8公尺)，如第12圖所描繪。
在實施例中，雷射刻劃裝置1210安放了飛秒系雷射。飛秒系雷射適用於進行混合雷射和蝕刻單分製程之雷射剝蝕部分，如上述之雷射剝蝕製程。在一個實施例中，雷射刻劃裝置1210內也包括可移動平台，可移動平台被設置用以相對飛秒系雷射移動晶圓或基板(或晶圓或基板之載具)。在一特定實施例中，飛秒系雷射也是可移動的。在一個實施例中，雷射刻劃裝置1210總體的佔地面積可以是約2240毫米乘上約1270毫米，如第12圖所示。
在一實施例中，一或多個電漿蝕刻腔室908經配置以透過經圖案化遮罩中之間隙來蝕刻晶圓或基板，以單分複數個積體電路。在一個此類實施例中，一或多個電漿蝕刻腔室1208經配置以進行深矽蝕刻製程。在一特定實施例中，一或多個電漿蝕刻腔室1208是可從美國加州森尼韋爾市的應用材料公司取得之Applied Centura® SilviaTM 蝕刻系統。可就用於產生單分的積體電路之深矽蝕刻來特別設計蝕刻腔室，積體電路被安放在單晶矽基板或晶圓之上或之內。在一實施例中，電漿蝕刻腔室1208包括高密度電漿源，以促進高矽蝕刻速率。在一實施例中，製程工具1200之叢集工具1206部分包括超過一個蝕刻腔室，以使得單分或切割製程能有高製造產量。然而，在另一個實施例中，專用的電漿蝕刻腔室被配置來進行穿透處理。在一個實施例中，穿透處理包括第一物理轟擊操作、第二反覆的等向及定向電漿蝕刻操作及第三定向穿透操作，所述操作的示範實施例描述於上文。
工廠介面1202可以是合適的大氣埠(atmospheric port)，以作為外部製造設施與雷射刻劃裝置1210及叢集工具1206之間的介面。工廠介面1202可包括具有手臂或葉片的機器人，以將晶圓(或晶圓載具)從儲存單元(例如前開式晶圓盒)傳送到叢集工具1206或雷射刻劃裝置1210或二者。
叢集工具1206可包括適用於進行單分方法中之功能的其他腔室。舉例而言，在一個實施例中，可包括沉積腔室1212來代替額外的蝕刻腔室。沉積腔室1212可經配置而用於在晶圓或基板之雷射刻劃之前將遮罩沉積至晶圓或基板的元件層上或上方。在一個此類實施例中，可包括用於進行反應性電漿清潔操作之單獨蝕刻腔室，且沉積腔室1212適於沉積光阻(PR)層或電漿沉積之聚四氟乙烯(Teflon)層。在另一個此類實施例中，可包括用於進行非反應性電漿清潔操作之單獨蝕刻腔室，且沉積腔室1212適合於沉積水溶性材料層。在另一個實施例中，可包括濕式/乾式站1214來代替額外的蝕刻腔室。濕式/乾式站可適用於在基板或晶圓的雷射刻劃及電漿蝕刻單分製程之後，清潔殘留物和碎片，或用於移除遮罩。在一實施例中，也可包括測量站作為製程工具1200的部件。
本發明的實施例可提供做為電腦程式產品或軟體，電腦程式產品或軟體可包括內含儲存指令的機器可讀取媒體，用以程式化電腦系統(或其他電子裝置)而進行根據本發明的實施例的製程。在一個實施例中，電腦系統耦接聯合第12圖所述之製程工具1200。機器可讀取媒體包括任何用來儲存或傳遞機器(例如電腦)可讀取形式資訊的機構。舉例而言，機器可讀取(例如電腦可讀取)媒體包括機器(例如電腦)可讀取儲存媒體(例如唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等)、機器(例如電腦)可讀取傳輸媒體(電子、光學、聲音或其他形式的傳播訊號(例如紅外線訊號、數位訊號等))等等。
第13圖繪示了電腦系統1300及其之中可被執行之指令集的示範型機器之圖示，其中指令集是用來使機器進行本文中所描述的方法之任意一或多者。在替代實施例中，機器可被連接(如，網路連接)至在區域網路(LAN)、內部網路、外部網路，或網際網路中之其他機器。機器可操作為主從網路環境之伺服器或客戶端機器，或為在點對點(或分散式)網路環境之對等機器。機器可以是個人電腦(PC)、平板個人電腦、視訊轉換器(STB)、個人數位助理(PDA)、行動電話、網路電器、伺服器、網路路由器、交換器或橋接器，或能執行被機器所採取之具體行動之指令集(循序或其他方式)的任何機器。另外，儘管只有單一機器被顯示，但術語「機器(machine)」應該也被當成包括單獨或共同地執行一組(或多組)指令，以進行本文所述之方法的任一或多者之機器(如，電腦)的任何集合。
範例電腦系統1300包括處理器1302、主記憶體1304 (如，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)，如同步動態隨機存取記憶體(SDRAM)或Rambus動態隨機存取記憶體(RDRAM)等)、靜態記憶體1306 (如，快閃記憶體、靜態隨機存取記憶體(SRAM)等)，和次要記憶體1318 (如，資料儲存裝置)，上述各者彼此間藉由匯流排1330互相通訊。
處理器1302代表一或多個通用處理裝置，如微處理器、中央處理單元，或類似之物。更明確地，處理器1302可以是複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、極長指令字(VLIW)微處理器、實施其他指令集之處理器，或實施指令集之組合的處理器。處理器1302也可以是一或多個特用處理裝置，如特殊應用積體電路(ASIC)、場式可程式閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器，或類似之物。處理器1302可經配置以執行用來進行本文所述操作之處理邏輯1326。
電腦系統1300可進一步包括網路介面裝置1308。電腦系統1300也可包括視訊顯示器1310(如，液晶顯示器(LCD)、發光二極體顯示器(LED)、陰極射線管(CRT))、文數輸入裝置1312(如，鍵盤)、游標控制裝置1314(如，滑鼠)，和訊號產生裝置1316(如，喇叭)。
次要記憶體1318可包括機器可存取儲存媒體(或更特定地，電腦可讀儲存媒體)1331，在該儲存媒體中儲存實施本文所述的方法或功能之任一或多者的一或更多組指令(如，軟體1322)。在電腦系統1300執行軟體1322期間，軟體1322也可完全或至少部分地駐留在主記憶體1304及/或處理器1302內，主記憶體1304和處理器1302也構成機器可讀儲存媒體。軟體1322可進一步經由網路介面裝置1308在網路1320上被傳遞或接收。
儘管機器可存取儲存媒體1331在一示範實施例中是被顯示為單一媒體，但術語「機器可讀儲存媒體(machine-readable storage medium)」應被當成包括儲存一或更多套指令集之單一媒體或多個媒體(如集中式或分散式資料庫，及/或結合快取與伺服器)。術語「機器可讀儲存媒體」也應被當成包括能儲存或編碼用於被機器執行的指令集之任何媒體，所述指令集使機器進行本發明的方法之任一或多者。術語「機器可讀儲存媒體」因此應被當成包括(但不僅限於)固態記憶體，及光學與磁學媒體。
根據本發明之實施例，機器可存取儲存媒體具有儲存於該媒體上的指令，所述指令可導致資料處理系統進行切割半導體晶圓的方法，所述半導體晶圓具有複數個積體電路。所述方法涉及：於半導體晶圓上方形成遮罩，所述遮罩包括覆蓋並保護積體電路之層。以雷射刻劃製程圖案化遮罩，以提供具有間隙之經圖案化遮罩，而暴露介於積體電路間之半導體晶圓的區域。在圖案化遮罩之後進行穿透處理，穿透處理包含第一物理轟擊操作、第二反覆的等向及定向電漿蝕刻操作及第三定向穿透操作。在進行穿透處理之後，透過經圖案化遮罩中之間隙電漿蝕刻半導體晶圓，以單分積體電路。
因此，已揭示切割半導體晶圓(各晶圓具有複數個積體電路)的方法。
102:晶圓
104:遮罩
106:晶圓表面
108:殘留物
152:晶圓
154:遮罩
156:溝槽
158:殘留物
202:矽基板
204:遮罩
206:雷射刻線
212A、212B:經刻劃晶圓
214A、214B:經處理遮罩
216A、216B:經BT處理溝槽
222A、222B:經蝕刻晶圓
224A、224B:經電漿轟擊遮罩
226A、226B:深溝槽
300:半導體晶圓
302:區域
304:垂直切割道
306:水平切割道
400:遮罩
402、404:間隙
406:區域
500:流程圖
502~508:操作
602:遮罩
604:半導體晶圓
606:積體電路
607:切割道
608:經圖案化遮罩
610:間隙
612:溝槽
700A、700B、700C:通孔
702A:顯著破壞
702B:破壞
702C:無破壞
800:切割道區域
802:頂部分
804:二氧化矽層
806:蝕刻終止層
808:低K介電層
810:蝕刻終止層
812:低K介電層
814:蝕刻終止層
816:無摻雜矽玻璃層
818:二氧化矽層
820:遮罩層
822:銅金屬化物
900:作圖
902:結晶矽
904:銅
906:結晶二氧化矽
908:非晶二氧化矽
1000:方程式
1102:遮罩層
1104:元件層
1106:基板
1108:晶粒附接膜
1110:支撐膠帶
1112:雷射刻劃製程
1114:溝槽
1116:穿矽深電漿蝕刻製程
1200:製程工具
1202:工廠介面
1204:負載鎖定室
1206:叢集工具
1208:電漿蝕刻腔室
1210:雷射刻劃裝置
1212:沉積腔室
1214:濕式/乾式站
1300:電腦系統
1302:處理器
1304:主記憶體
1306:靜態記憶體
1308:網路介面裝置
1310:視訊顯示器
1312:文數輸入裝置
1314:游標控制裝置
1316:訊號產生裝置
1318:次要記憶體
1320:網路
1322:軟體
1326:處理邏輯
1330:匯流排
第1A圖繪示光微影遮罩圖案化製程後之被遮蔽晶圓的剖面視圖。
第1B圖繪示雷射刻劃遮罩圖案化製程後之被遮蔽晶圓的剖面視圖。
第2A-2C圖繪示了代表雷射刻劃、穿透(BT)處理及深電漿蝕刻等各種操作之剖面視圖，其中提供了習用與根據本揭示內容之實施例的多重操作BT處理之比較。
第3圖繪示根據本發明之一實施例的待切割半導體晶圓之頂視圖。
第4圖繪示根據本發明之一實施例的待切割半導體晶圓之頂視圖，其中切割遮罩形成於待切割半導體晶圓上。
第5圖為流程圖，其代表根據本發明之實施例的切割半導體晶圓之方法中的操作，所述半導體晶圓包括複數個積體電路。
第6A圖繪示根據本發明之實施例，在進行切割半導體晶圓之方法期間，對應第5圖之流程圖的操作502，包括複數個積體電路之半導體晶圓的剖面視圖。
第6B圖繪示根據本發明之實施例，在進行切割半導體晶圓之方法期間，對應第5圖之流程圖的操作504，包括複數個積體電路之半導體晶圓的剖面視圖。
第6C圖繪示根據本發明之實施例，在進行切割半導體晶圓之方法期間，對應第5圖之流程圖的操作508，包括複數個積體電路之半導體晶圓的剖面視圖。
第7圖繪示根據本發明之實施例，使用飛秒範圍中的雷射脈衝對照較長脈衝時間的作用。
第8圖繪示根據本發明之一實施例，可用於半導體晶圓或基板之切割道區域的材料堆疊之剖面視圖。
第9圖包括根據本發明之一實施例，就結晶矽(c-Si)、銅(Cu)、結晶二氧化矽(c-SiO2 )，與非晶二氧化矽(a-SiO2 )而言之吸收係數作為光子能量之函數的作圖。
第10圖為方程式，該方程式顯示以給定雷射之雷射強度作為雷射脈衝能量、雷射脈衝寬度及雷射光束半徑之函數的關係。
第11A至11D圖繪示根據本發明之實施例，切割半導體晶圓之方法中之各種操作的剖面視圖。
第12圖繪示根據本發明之實施例，用於晶圓或基板的雷射和電漿切割之工具佈局的方塊圖。
第13圖繪示根據本發明之實施例的示例性電腦系統之方塊圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
500:流程圖
502~508:操作

Claims (20)

  1. 一種切割一半導體晶圓之方法，該半導體晶圓包含複數個積體電路，該方法包含以下步驟：於該半導體晶圓上方形成一遮罩，該遮罩包含了覆蓋並保護該等積體電路之一層；以一雷射刻劃製程圖案化該遮罩，以提供具有間隙之一經圖案化遮罩，暴露介於該等積體電路間之該半導體晶圓的區域；在圖案化該遮罩之後進行一穿透處理，該穿透處理包含一第一物理轟擊(physical bombardment)操作、該第一物理轟擊操作後之一第二反覆的等向及定向電漿蝕刻(iterative isotropic and directional plasma etch)操作，及該第二反覆的等向及定向電漿蝕刻操作後之一第三定向穿透(directional breakthrough)操作；以及在進行該穿透處理之後，透過該經圖案化遮罩中之該等間隙電漿蝕刻該半導體晶圓，以單分(singulate)該等積體電路。
  2. 如請求項1所述之方法，其中該穿透處理之該第一物理轟擊操作包含一僅用Ar物理轟擊製程(Ar-only physical bombardment process)，該僅用Ar物理轟擊製程以約200W之一偏壓功率， 在大於約1500W之一源功率下進行達約10秒與120秒間之一持續時間。
  3. 如請求項1所述之方法，其中該穿透處理之該第一物理轟擊操作從該等間隙物理性地移除附著的殘屑。
  4. 如請求項1所述之方法，其中該穿透處理之該第二反覆的等向及定向電漿蝕刻操作包含僅使用SF6氣體之一反覆的等向及定向電漿蝕刻製程，其中使用約1000W之一源功率及約200W之一偏壓功率進行該定向蝕刻達0.4至1.5秒的範圍內之一持續時間，且其中使用約0W的偏壓功率進行該等向蝕刻部分達0.1至0.6秒的範圍內之一持續時間。
  5. 如請求項4所述之方法，其中該等向及定向電漿蝕刻製程係反覆地交替，以提供一循環蝕刻處理達5至60秒的範圍內之一總處理時間。
  6. 如請求項1所述之方法，其中該穿透處理之該第三定向穿透操作包含約1500W的源功率及約200W的偏壓下之Ar氣體和SF6氣體之組合，且係進行達3至10秒的範圍內之一持續時間。
  7. 如請求項6所述之方法，其中SF6總量為總SF6/Ar體積之約20至40%。
  8. 如請求項1所述之方法，其中該穿透處理 之該第一物理轟擊操作包含一僅用Ar物理轟擊製程，該僅用Ar物理轟擊製程以約200W之一偏壓功率，在大於約1500W之一源功率下進行達10秒與120秒間之一持續時間；其中該穿透處理之該第二反覆的等向及定向電漿蝕刻操作包含僅使用SF6氣體之一反覆的等向及定向電漿蝕刻製程，其中使用約1000W之一源功率及約200W之一偏壓功率進行該定向蝕刻達0.4至1.5秒的範圍內之一持續時間，且其中使用約0W的偏壓功率進行該等向蝕刻部分達0.1至0.6秒的範圍內之一持續時間；且其中該穿透處理之該第三定向穿透操作包含約1500W的源功率及約200W的偏壓下之Ar氣體和SF6氣體之組合且係進行達3至10秒的範圍內之一持續時間。
  9. 一種用於切割一半導體晶圓之系統，該半導體晶圓包含複數個積體電路，該系統包含：一工廠介面；一雷射刻劃裝置，耦接該工廠介面，並包含一雷射；一第一電漿蝕刻腔室，耦接該工廠介面，該第一電漿蝕刻腔室經配置以進行一穿透處理，該穿透處理包含一第一物理轟擊操作、該第一物理轟擊操作後之一第二反覆的等向及定向電漿蝕刻操作，及該第二反覆的等向及定向電漿蝕刻操作後之一第三定向穿透操作； 以及一第二電漿蝕刻腔室，耦接該工廠介面，該第二電漿蝕刻腔室經配置以進行一深矽電漿蝕刻(deep silicon plasma etch)操作。
  10. 如請求項9所述之系統，其中該穿透處理之該第一物理轟擊操作包含一僅用Ar物理轟擊製程(Ar-only physical bombardment process)，該僅用Ar物理轟擊製程以約200W之一偏壓功率，在大於約1500W之一源功率下進行達10秒與120秒間之一持續時間。
  11. 如請求項9所述之系統，其中該穿透處理之該第一物理轟擊操作從該等間隙物理性地移除附著的殘屑。
  12. 如請求項9所述之系統，其中該穿透處理之該第二反覆的等向及定向電漿蝕刻操作包含僅使用SF6氣體之一反覆的等向及定向電漿蝕刻製程，其中使用約1000W之一源功率及約200W之一偏壓功率進行該定向蝕刻達0.4至1.5秒的範圍內之一持續時間，且其中使用約0W的偏壓功率進行該等向蝕刻部分達0.1至0.6秒的範圍內之一持續時間。
  13. 如請求項12所述之系統，其中該等向及定向電漿蝕刻製程係反覆地交替，以提供一循環蝕刻處 理達5至60秒的範圍內之一總處理時間。
  14. 如請求項9所述之系統，其中該穿透處理之該第三定向穿透操作包含約1500W的源功率及約200W的偏壓下之Ar氣體和SF6氣體之組合，且係進行達3至10秒的範圍內之一持續時間。
  15. 如請求項14所述之系統，其中SF6總量為總SF6/Ar體積之約20至40%。
  16. 如請求項9所述之系統，其中該穿透處理之該第一物理轟擊操作包含一僅用Ar物理轟擊製程，該僅用Ar物理轟擊製程以約200W之一偏壓功率，在大於約1500W之一源功率下進行達10秒與120秒間之一持續時間；其中該穿透處理之該第二反覆的等向及定向電漿蝕刻操作包含僅使用SF6氣體之一反覆的等向及定向電漿蝕刻製程，其中使用約1000W之一源功率及約200W之一偏壓功率進行該定向蝕刻達0.4至1.5秒的範圍內之一持續時間，且其中使用約0W的偏壓功率進行該等向蝕刻部分達0.1至0.6秒的範圍內之一持續時間；且其中該穿透處理之該第三定向穿透操作包含約1500W的源功率及約200W的偏壓下之Ar氣體和SF6氣體之組合且係進行達3至10秒的範圍內之一持續時間。
  17. 一種切割一半導體晶圓之方法，該半導體 晶圓包含複數個積體電路，該方法包含以下步驟：於一矽基板上方形成一遮罩層，該遮罩層覆蓋並保護設置於該矽基板上之積體電路，該等積體電路包含一二氧化矽層，該二氧化矽層設置於一低K材料層及一銅層上方；以一雷射刻劃製程圖案化該遮罩層、該二氧化矽層、該低K材料層、該銅層及一部分的該矽基板，以暴露介於該等積體電路間之該矽基板的區域；在進行該雷射刻劃製程之後，進行一穿透處理，該穿透處理包含一第一物理轟擊操作、該第一物理轟擊操作後之一第二反覆的等向及定向電漿蝕刻操作，及該第二反覆的等向及定向電漿蝕刻操作後之一第三定向穿透操作；以及在進行該穿透處理之後，電漿蝕刻該矽基板穿過該矽基板之該等暴露的區域，以單分該等積體電路。
  18. 如請求項17所述之方法，其中該穿透處理之該第一物理轟擊操作包含一僅用Ar物理轟擊製程(Ar-only physical bombardment process)，該僅用Ar物理轟擊製程以約200W之一偏壓功率，在大於約1500W之一源功率下進行達10秒與120秒間之一持續時間。
  19. 如請求項18所述之方法，其中該穿透處理 之該第二反覆的等向及定向電漿蝕刻操作包含僅使用SF6氣體之一反覆的等向及定向電漿蝕刻製程，其中使用約1000W之一源功率及約200W之一偏壓功率進行該定向蝕刻達0.4至1.5秒的範圍內之一持續時間，且其中使用約0W的偏壓功率進行該等向蝕刻部分達0.1至0.6秒的範圍內之一持續時間。
  20. 如請求項19所述之方法，其中該穿透處理之該第三定向穿透操作包含約1500W的源功率及約200W的偏壓下之Ar氣體和SF6氣體之組合，且係進行達3至10秒的範圍內之一持續時間。
TW108131258A 2018-09-13 2019-08-30 使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶圓切割 TWI848971B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862730827P 2018-09-13 2018-09-13
US62/730,827 2018-09-13
US16/516,926 2019-07-19
US16/516,926 US11355394B2 (en) 2018-09-13 2019-07-19 Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment

Publications (2)

Publication Number Publication Date
TW202025265A TW202025265A (zh) 2020-07-01
TWI848971B true TWI848971B (zh) 2024-07-21

Family

ID=69773027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131258A TWI848971B (zh) 2018-09-13 2019-08-30 使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶圓切割

Country Status (8)

Country Link
US (1) US11355394B2 (zh)
EP (1) EP3850661A4 (zh)
JP (1) JP7470104B2 (zh)
KR (1) KR20210044900A (zh)
CN (1) CN112689892A (zh)
SG (1) SG11202101588UA (zh)
TW (1) TWI848971B (zh)
WO (1) WO2020055523A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20250128386A (ko) * 2019-08-02 2025-08-27 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
US20220157657A1 (en) * 2020-11-13 2022-05-19 International Business Machines Corporation Singulating individual chips from wafers having small chips and small separation channels
US20240266220A1 (en) * 2023-02-03 2024-08-08 Applied Materials, Inc. Integrated laser and plasma etch dicing
CN116779411B (zh) * 2023-08-17 2023-11-03 成都超迈光电科技有限公司 一种物理化学效应复合的多功能等离子刻蚀机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090025518A (ko) * 2007-09-06 2009-03-11 주식회사 래디언테크 웨이퍼 식각 방법
US9018079B1 (en) * 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
TW201740460A (zh) * 2016-03-03 2017-11-16 應用材料股份有限公司 使用分裂光束雷射劃線處理與電漿蝕刻處理的混合式晶圓切割方法

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
EP0822582B1 (en) 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
CA2395960A1 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
GB2386184B (en) 2000-07-12 2004-05-26 Electro Scient Ind Inc UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
KR20040086725A (ko) 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
US7390755B1 (en) * 2002-03-26 2008-06-24 Novellus Systems, Inc. Methods for post etch cleans
EP1497851B1 (en) 2002-04-19 2006-01-25 Xsil Technology Limited Program-controlled dicing of a substrate using a pulsed laser
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US7531842B2 (en) * 2002-12-20 2009-05-12 Analog Devices, Inc. Method for etching a tapered bore in a silicon substrate, and a semiconductor wafer comprising the substrate
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
US20080213978A1 (en) 2007-03-03 2008-09-04 Dynatex Debris management for wafer singulation
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8809166B2 (en) * 2012-12-20 2014-08-19 Nxp B.V. High die strength semiconductor wafer processing method and system
US9299611B2 (en) * 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
GB201406135D0 (en) * 2014-04-04 2014-05-21 Spts Technologies Ltd Method of etching
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
GB201620680D0 (en) * 2016-12-05 2017-01-18 Spts Technologies Ltd Method of smoothing a surface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090025518A (ko) * 2007-09-06 2009-03-11 주식회사 래디언테크 웨이퍼 식각 방법
US9018079B1 (en) * 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
TW201740460A (zh) * 2016-03-03 2017-11-16 應用材料股份有限公司 使用分裂光束雷射劃線處理與電漿蝕刻處理的混合式晶圓切割方法

Also Published As

Publication number Publication date
KR20210044900A (ko) 2021-04-23
US20200091001A1 (en) 2020-03-19
TW202025265A (zh) 2020-07-01
US11355394B2 (en) 2022-06-07
SG11202101588UA (en) 2021-03-30
JP7470104B2 (ja) 2024-04-17
EP3850661A4 (en) 2022-05-25
WO2020055523A1 (en) 2020-03-19
CN112689892A (zh) 2021-04-20
EP3850661A1 (en) 2021-07-21
JP2022511299A (ja) 2022-01-31

Similar Documents

Publication Publication Date Title
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
TWI848971B (zh) 使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶圓切割
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
CN108701651B (zh) 使用分裂光束激光划线工艺与等离子体蚀刻工艺的混合式晶片切割方法
US9018079B1 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
KR102476266B1 (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
US9852997B2 (en) Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9299611B2 (en) Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9012305B1 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
CN102986006A (zh) 使用基于飞秒的激光及等离子体蚀刻的晶圆切割方法及系统
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
JP7576107B2 (ja) ハイブリッドなレーザスクライビング及びプラズマエッチングアプローチを用いたウエハダイシングにおけるレーザスクライビングトレンチ開口制御
CN117276065A (zh) 晶片切割过程中颗粒污染的减轻
US20220246476A1 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process