TW201338106A - 半導體封裝結構 - Google Patents

Abstract

一種半導體封裝結構，其包含一導線架、至少一晶片、一封膠體以及一抗導電膜，該導線架係具有複數個引腳，各該引腳係具有一第一端部及一第二端部，該第一端部係具有一第一上表面及一第一下表面，該第二端部係具有一第二上表面及一第二下表面，該晶片係設置於該些引腳上方，該晶片係具有複數個凸塊，且該些凸塊係電性連接於該導線架，該封膠體係包覆該晶片及該些引腳，且該封膠體係顯露出各該第一端部之該第一下表面及各該第二端部之該第二下表面，該抗導電膜係覆蓋各該引腳之該第一端部之該第一下表面。

Description

半導體封裝結構

　　本發明係有關於一種半導體封裝結構，特別係有關於一種具有抗導電膜之半導體封裝結構。

　　習知為了防止導線架與多餘之電子元件電性連接造成短路，因此常利用半蝕刻方式將導線架之引腳前半段厚度變薄，使導線架之引腳前半段得以被封膠體包覆以降低與其他電子元件接觸之機率，但此種導線架結構與晶片結合時，由於引腳前半段之厚度無法支撐晶片接合時之壓力而容易導致封裝結構變形。

　　本發明之主要目的係在於提供一種半導體封裝結構，其包含一導線架、至少一晶片、一封膠體以及一抗導電膜，該導線架係具有複數個引腳，各該引腳係具有一第一端部、一第二端部及一連接該第一端部及該第二端部之半蝕刻部，該第一端部係具有一第一上表面及一第一下表面，該第二端部係具有一第二上表面及一第二下表面，該半蝕刻部係具有一第三上表面及一第三下表面，該晶片係設置於該些引腳上方，該晶片係具有一主動面及複數個設置於該主動面之凸塊，該主動面係朝向該些第一端部之該些第一上表面且該些凸塊係電性連接於該導線架，該封膠體係包覆該晶片及該些引腳，且該封膠體係顯露出各該第一端部之該第一下表面及各該第二端部之該第二下表面，該抗導電膜係覆蓋各該引腳之該第一端部之該第一下表面。由於該導線架之該些第一端部未經半蝕刻處理，因此可增加該導線架與該晶片對接時之支撐強度，且該抗導電膜係覆蓋各該引腳之該第一端部之該第一下表面，進而增加該半導體封裝結構之可靠度，此外，該導線架之該些第二端部之該些第二下表面係為裸露，提高該半導體封裝結構導電性及導熱性，也可與其他半導體封裝結構或電子元件相互堆疊並形成電性連接。

　　請參閱第1及2圖，其係本發明之一較佳實施例，一種半導體封裝結構100係包含一導線架110、至少一晶片120、一封膠體130、一抗導電膜140以及複數個銲料150，該導線架110係具有複數個引腳111，各該引腳111係具有一第一端部112、一第二端部113及一連接該第一端部112及該第二端部113之半蝕刻部114，該第一端部112係具有一第一上表面112a及一第一下表面112b，該第二端部113係具有一第二上表面113a及一第二下表面113b，該半蝕刻部114係具有一第三上表面114a及一第三下表面114b，該晶片120係設置於該些引腳111上方，該晶片120係具有一主動面121、複數個設置於該主動面121之凸塊122及一背面123，該主動面121係朝向該些第一端部112之該些第一上表面112a且該些凸塊122係電性連接於該導線架110，在本實施例中，該些凸塊122之材質係可選自於金、銅、銅/鎳、銅/鎳/金或非金屬凸塊其中之一，該封膠體130係包覆該晶片120及該些引腳111，且該封膠體130係顯露出各該第一端部112之該第一下表面112b及各該第二端部113之該第二下表面113b，該抗導電膜140係覆蓋各該引腳111之該第一端部112之該第一下表面112b以防止短路之情形發生，進而提高該半導體封裝結構之可靠度。
　　請再參閱第1及2圖，在本實施例中，該抗導電膜140之材質係為高阻抗高分子材料，該抗導電膜140係具有一顯露面141，各該第一端部112之該第一上表面112a至該顯露面141之間係具有一第一高度H1，各該第二端部113之該第二上表面113a至該第二下表面113b之間係具有一第二高度H2，該第一高度H1係大於該第二高度H2，該半蝕刻部114之該第三上表面114a至該第三下表面114b之間係具有一第三高度H3，該第三高度H3係小於該第二高度H2，該些銲料150係電性連接該些凸塊122及該導線架110，此外，該半導體封裝結構100係另包含有一接合層160，該接合層160係形成於該些第一端部112之該些第一上表面112a、該些第二端部113之該些第二上表面113a及該些半蝕刻部114之該些第三上表面114a，該接合層160之材質係可選自於鎳/鉛/金、銀或錫銀其中之一。由於該導線架110之該些第一端部112未經半蝕刻處理，因此可增加該導線架110與該晶片120對接時之支撐強度，且該晶片120及該導線架110之間係藉由該些銲料150及該接合層160直接電性連接，使得該半導體封裝結構100製程簡便，此外，該導線架110之該些第二端部113之該些第二下表面113b係為裸露，提高該半導體封裝結構100導電性及導熱性，也可與其他半導體封裝結構或電子元件相互堆疊並形成電性連接。
　　本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。

100．．．半導體封裝結構

110．．．導線架

111．．．引腳

112．．．第一端部

112a．．．第一上表面

112b．．．第一下表面

113．．．第二端部

113a．．．第二上表面

113b．．．第二下表面

114．．．半蝕刻部

114a．．．第三上表面

114b．．．第三下表面

120．．．晶片

121．．．主動面

122．．．凸塊

123．．．背面

130．．．封膠體

140．．．抗導電膜

141．．．顯露面

150．．．銲料

160．．．接合層

H1．．．第一高度

H2．．．第二高度

H3．．．第三高度

第1圖：依據本發明之一較佳實施例，一種半導體封裝結構之截面示意圖。
第2圖：依據本發明之一較佳實施例，該半導體封裝結構之底視圖。

100．．．半導體封裝結構

110．．．導線架

111．．．引腳

112．．．第一端部

112a．．．第一上表面

112b．．．第一下表面

113．．．第二端部

113a．．．第二上表面

113b．．．第二下表面

114．．．半蝕刻部

114a．．．第三上表面

114b．．．第三下表面

120．．．晶片

121．．．主動面

122．．．凸塊

123．．．背面

130．．．封膠體

140．．．抗導電膜

141．．．顯露面

150．．．銲料

160．．．接合層

H1．．．第一高度

H2．．．第二高度

H3．．．第三高度

Claims (6)

1. 一種半導體封裝結構，其至少包含：
   　一導線架，其係具有複數個引腳，各該引腳係具有一第一端部、一第二端部及一連接該第一端部及該第二端部之半蝕刻部，該第一端部係具有一第一上表面及一第一下表面，該第二端部係具有一第二上表面及一第二下表面，該半蝕刻部係具有一第三上表面及一第三下表面；
   　至少一晶片，其係設置於該些引腳上方，該晶片係具有一主動面及複數個設置於該主動面之凸塊，該主動面係朝向該些第一端部之該些第一上表面且該些凸塊係電性連接於該導線架；
   　一封膠體，其係包覆該晶片及該些引腳，且該封膠體係顯露出各該第一端部之該第一下表面及各該第二端部之該第二下表面；以及
   　一抗導電膜，其係覆蓋各該引腳之該第一端部之該第一下表面。
2. 如申請專利範圍第1項所述之半導體封裝結構，其另包含有複數個銲料，該些銲料係電性連接該些凸塊及該導線架。
3. 如申請專利範圍第1項所述之半導體封裝結構，其中該抗導電膜之材質係為高阻抗高分子材料。
4. 如申請專利範圍第1項所述之半導體封裝結構，其中該抗導電膜係具有一顯露面，各該第一端部之該第一上表面至該顯露面之間係具有一第一高度，各該第二端部之該第二上表面至該第二下表面之間係具有一第二高度，該第一高度係大於該第二高度。
5. 如申請專利範圍第4項所述之半導體封裝結構，其中該半蝕刻部之該第三上表面至該第三下表面之間係具有一第三高度，該第三高度係小於該第二高度。
6. 如申請專利範圍第1項所述之半導體封裝結構，其另包含有一接合層，該接合層係形成於該些第一端部之該些第一上表面。