TW201336062A - 固體攝像裝置 - Google Patents

Abstract

本發明提供一種複數個像素在像素區域排列成2維狀的固體攝像裝置。該像素係形成於島狀半導體。在該島狀半導體之中，自下方起，在信號線N+區域(2)、P區域(3)、該P區域(3)之上部的側面，從島狀半導體的內側形成有N區域(4)、P+區域(5)。在P區域(3)上，形成有P+區域(6)。藉由將P+區域(5)與P+區域(6)設為低位準電壓、將信號線N+區域(2)設為較低位準電壓更大的高位準電壓，可使儲存於N區域(4)的信號電荷，經由P區域(3)，被去除在信號線N+區域(2)。

Description

固體攝像裝置

本發明係關於一種固體攝像裝置，尤其關於謀求高像素密度化、低耗電化、低漏光化的固體攝像裝置。

目前，固體攝像裝置已廣泛應用在攝影機(video camera)、靜態相機(still camera)等。對於固體攝像裝置，一直都要求高像素密度化、高解析度化、彩色攝像中之低混色化、高靈敏度化等的性能提升。針對此點，為了實現固體攝像裝置的高解析度化，已進行了藉由像素高密度化等的技術革新。

第9A圖及第9B圖係顯示習知例的固體攝像裝置。

第9A圖係顯示在1個島狀半導體構成有1個像素之習知例之固體攝像裝置的剖面構造圖(請參照例如專利文獻1)。如第9A圖所示，在構成此像素的島狀半導體100中，係在基板101上形成有信號線N⁺區域102(以下將「N⁺區域」稱為含有許多施體(donar)雜質的半導體區域)。在此信號線N⁺區域102上形成有P區域103(以下將含有受體(acceptor)雜質的半導體區域稱為「P區域」)，及在該P區域103的外周部形成有絕緣層104，又隔著該絕緣 層104而形成有閘極導體層105。在該閘極導體層105之上方部之P區域103的外周部，形成有N區域(以下將含有施體雜質的半導體區域稱為「N區域」)106。在該N區域106及P區域103上，形成有P⁺區域(以下將含有許多受體雜質的半導體區域稱為「P⁺區域」)107。該P⁺區域107係連接於像素選擇線導體層108。上述的絕緣層104係在包圍島狀半導體100之外周部的狀態下彼此相連。與該絕緣層104同樣地，閘極導體層105亦在包圍島狀半導體100之外周部的狀態下彼此相連。

在此固體攝像裝置中，於島狀半導體100內，係由P區域103與N區域106而形成有光二極體(photo diode)區域。在此，當光從島狀半導體100上的P⁺區域107側入射時，即在該光二極體區域的光電轉換區域產生信號電荷(在此係為自由電子)。再者，該信號電荷主要係儲存在光二極體區域的N區域106。

此外，在島狀半導體100內，係構成有以該N區域106為閘極、以P⁺區域107為源極、以信號線N⁺區域102附近的P區域103為汲極的接面場效電晶體。再者，在該固體攝像裝置中，接面場效電晶體的汲極-源極間電流(輸出信號)，係與儲存在N區域106的信號電荷量對應而變化，且從信號線N⁺區域102取出作為信號輸出。

再者，在島狀半導體100內，係形成有以光二極體區域的N區域106為源極、以閘極導體層105為重設閘極(reset gate)、以信號線N⁺區域102為汲極、以N區域106 與信號線N⁺區域102間之P區域103為通道的重設MOS(Metal-Oxide Semiconductor，金屬氧化物半導體)電晶體(以下將該閘極導體層105稱為「重設閘極導體層」)。再者，在該固體攝像裝置中，儲存於該N區域106的信號電荷，係藉由在重設MOS電晶體之重設閘極導體層105施加導通(on)電壓(高位準(level)電壓)，而被去除在信號線N⁺區域102。

另外，在此所謂「高位準電壓」，在信號電荷為自由電子時，係表示更高位準的正電壓，而在本說明書中以下所使用的「低位準電壓」，則指相較於該「高位準電壓」為低的電壓。另一方面，信號電荷為電洞時，「高位準電壓」係指更低位準的負電壓，而「低位準電壓」則指較「高位準電壓」更接近0V的電壓。

該固體攝像裝置的攝像動作係由下述的動作所構成：在接地(ground)電壓(=0V)施加於信號線N⁺區域102、重設閘極導體層105、P⁺區域107的狀態下，將因來自島狀半導體100之上面的入射光而產生在光電轉換區域(光二極體區域)的信號電荷儲存於N區域106的信號電荷儲存動作；在接地電壓施加於信號線N⁺區域102及重設閘極導體層105，並且正電壓施加於P⁺區域107的狀態下，將因依據儲存信號電荷量產生變化之N區域106的電位而調變之接面場效電晶體的源極-汲極電流讀取作為信號電流的信號電荷讀取動作；及在該信號電荷讀取動作之後，於接地電壓施加於P⁺區域107，並且正電壓施加於重設閘極導 體層105及信號線N⁺區域102的狀態下，將儲存於N區域106之信號電荷去除在信號線N⁺區域102的信號電荷去除動作。

第9B圖係顯示具有：構成像素之島狀半導體P11至P33(與第9A圖的島狀半導體100對應)排列成2維狀的像素區域、及位在該像素區域周邊的驅動-輸出電路之習知例之固體攝像裝置的示意平面圖。在此，沿著第9B圖中之F-F’線的剖面構造係顯示於第9A圖。在信號線N⁺區域102a、102b、102c(與第9A圖中之信號線N⁺區域102對應)上形成有構成像素的島狀半導體P11至P33。在該等島狀半導體P11至P33之朝水平方向延伸的每列(row)形成有像素選擇線導體層108a、108b、108c(與第9A圖中之像素選擇線導體層108對應)成為彼此相連，且連接於設在像素區域之周邊的像素選擇線垂直掃描電路110。與此相同，在構成像素之島狀半導體P11至P33之朝水平方向延伸的每列形成有重設閘極導體層105a、105b、105c(與第9A圖中之重設閘極導體層105對應)成為彼此相連，且連接於設在像素區域之周邊的重設線垂直掃描電路112。各信號線N⁺區域102a、102b、102c的下部，係連接於開關(switch)MOS電晶體115a、115b、115c，而各開關MOS電晶體115a、115b、115c的閘極係連接於信號線水平掃描電路116。再者，各開關MOS電晶體115a、115b、115c的汲極係連接於輸出電路117。再者，構成為開關電路118a、118b、118c連接於各信號線N⁺區域102a、102b、102c的上 部，於信號電荷儲存動作時係施加接地電壓(=0V)，於信號電荷讀取動作時係施加浮動(floating)電壓，於信號去除動作時係施加供重設導通(reset on)用的高位準電壓Vr。

信號電荷儲存動作係在對信號線N⁺區域102a、102b、102c施加接地電壓、對重設閘極導體層105a、105b、105c施加供重設用的低位準電壓、對像素選擇線導體層108a、108b、108c施加接地電壓的狀態下執行。

此外，信號電荷讀取動作係藉由對重設閘極導體層105a、105b、105c施加供重設關斷(reset off)用的低位準電壓、對讀取信號電荷之像素之像素選擇線導體層108a、108b、108c施加高位準電壓、對與讀取信號電壓之像素之信號線N⁺區域102a、102b、102c相連之開關MOS電晶體115a、115b、115c的閘極施加導通電壓(高位準電壓)，且在開關電路118a、118b、118c之輸出端子為浮動電壓，而輸出電路117之輸入端子為低位準電壓的狀態下，將所讀取之像素的接面場效電晶體之源極-汲極電流取入於輸出電路117來執行。

此外，信號電荷去除動作係藉由在所有像素選擇線導體層108a、108b、108c均為接地電壓、所有開關MOS電晶體115a、115b、115c均為關斷的狀態下，於島狀半導體P11至P33之中，對與去除儲存信號電荷之像素相連之重設閘極導體層105a、105b、105c施加重設導通用的高位準電壓，而使開關電路118a、118b、118c之輸出端子成為重設導通用的高位準電壓Vr來執行。

如第9A圖所示，島狀半導體100的高度主要係由光二極體之N層106的高度Ld所決定。在此，光係從島狀半導體100上之P⁺層107的上面射入。因該入射光所產生的信號電號產生率，係具有從P⁺層107之上面相對於Si深度以指數函數曲線減少的特性。在感測可視光的固體攝像裝置中，為了將有助於靈敏度的信號電荷以良好效率加以取出，光電轉換區域的深度需要有2.5至3μm(請參照例如非專利文獻1)。因此，光電轉換光二極體之N層106的高度Ld至少需要2.5至3μm。在該N層106的下方形成有重設閘極導體層105。由於重設閘極導體層105即使例如為0.1μm亦可進行固體攝像裝置之正常的動作，因此重設閘極導體層105係形成於接近島狀半導體100之底部的區域。

如9B圖所示，由於重設閘極導體層105a、105b、105c係依每列獨立形成，因此需要在確保高度為2.5至3μm之島狀半導體P11至P33的底部形成重設閘極導體層105a、105b、105c。該重設閘極導體層105a、105b、105c的形成，係像素集積度愈高，就愈需要微細加工，而使本固體攝像裝置的製造變得困難。

第10A圖及第10B圖係分別顯示CMOS(Complementary Metal Oxide Semiconductor，互補式金屬氧化物半導體)固體攝像裝置之像素示意圖與動作電位變化圖。第10A圖係為非專利文獻2之第1圖所示的像素示意圖。在第10A圖中之由虛線所包圍的區域A中，構成有1個像素。在此， 係形成有於P區域120內形成光二極體的N區域121、及在該N區域121上形成有P⁺區域122。再者，在P區域120上形成有閘極絕緣層124，而在該閘極絕緣層124上，則形成有轉換(transfer)電極Φ t與N區域121鄰接。在與該轉換電極Φ T鄰接的狀態下，於P區域120的表面形成有N⁺區域123。P⁺區域122係固定於接地電位。光二極體係藉由P區域120與N區域121而形成。如此，即形成以N區域121為源極、以N⁺區域123為汲極、以轉換電極Φ T為閘極的轉換MOS電晶體M1。再者，放大MOS電晶體M3的閘極與重設MOS電晶體M2的源極連接於N⁺區域123，而放大MOS電晶體M3的源極與重設MOS電晶體M2的汲極連接於電源電壓線VDD。此外，行(column)選擇MOS電晶體M4的源極連接於放大MOS電晶體M3的汲極，而汲極則連接於信號線125。

在此像素中，從P⁺區域122側射入的光係在光二極體區域經光電轉換而產生信號電荷(在此係自由電子)。此信號電荷係儲存於N區域121。之後，施加導通電壓(高位準電壓)於轉換電極Φ T，將儲存於N區域121的信號電荷轉送至N⁺區域123。藉由此種動作，放大MOS電晶體M3的閘極電極電位，即依信號電荷量而變化。接著，當施加導通電壓(高位準電壓)於行選擇MOS電晶體M4的閘極電極Φ S時，經過放大MOS電晶體M3的閘極電極電位所調變的信號電流，即經由放大MOS電晶體M3與行選擇MOS電晶體M4從電源電壓線VDD流通於信號線125，且 該信號電流被讀取作為像素信號。再者，當施加導通電壓(高位準電壓)於重設MOS電晶體M2之閘極電極Φ R時，存在於N⁺區域123的信號電荷即被去除在電源電壓線VDD。

第10B圖係顯示光二極體N區域121、轉換MOS電晶體M1、重設MOS電晶體M2之電位分布變化圖(請參照例如非專利文獻3的第2圖)。第10B圖的(a)係顯示由P區域120與N區域121所形成的光二極體、轉換MOS電晶體M1區域、及重設MOS電晶體M2區域之剖面圖。此外，具有與轉換MOS電晶體M1之閘極電極Tx(相當於第10A圖中之轉換電極Φ T)鄰接而形成浮游二極體FD的N⁺區域123、及與該N⁺區域123鄰接之重設MOS電晶體M2的重設電極RST(相當於第10A圖之重設MOS電晶體M2之閘極電極Φ R)，且在與該重設電極RST鄰接之P區域120的表面形成有與電源電壓線VDD相連之重設MOS電晶體M2汲極的N⁺區域126。

第10B圖之(b)係顯示信號電荷儲存動作時之沿著第10B圖之(a)之G-G’線的電位分布。實線係顯示各區域之電位的底，而斜線部則顯示電荷(此時係為自由電子)。在N區域121有儲存信號電荷128，而在N⁺區域123、126則有多數個電荷129b、129b(此時係為自由電子)。在轉換電極Tx、重設電極RST係施加有關斷電壓(低位準電壓)，形成為儲存信號電荷128無法從光二極體N區域121轉送至N⁺區域123與重設MOS電晶體M2的汲極N⁺區域126。

第10圖之(c)係顯示將儲存於光二極體之N區域121之信號電荷128轉送至N⁺區域123時的電位分布。該轉送係藉由施加導通電壓(高位準電壓)於轉送電極Tx來進行。儲存信號電荷128係從N區域121通過轉送電極Tx之下方之P區域123的表層而轉送至N⁺區域123。在進行此轉送時，如第10B圖的(c)所示，N區域121的信號電荷130a增加，而N⁺區域123的信號電荷130c增加。再者，在信號電荷130a、130b耗盡的時點，此信號電荷轉送動作即結束。藉由信號電荷128轉送於N⁺區域123，連接於N⁺區域123之放大MOS電晶體M3之閘極電極的電位即變化，且於信號電荷讀取動作時流通於信號線125的信號電流即依該電位變化量而變化，且被讀取作為信號輸出。

在該信號電荷讀取動作後，如第10B圖的(d)所示，施加導通電壓(高位準電壓)於重設MOS電晶體M2的閘極電極RST，再將浮游二極體N⁺區域123的信號電荷130c去除在屬於重設MOS電晶體M2之汲極的N⁺區域126。在進行此信號電荷去除動作時，N⁺區域123的電位係被重設，而成為與重設電極RST之下方之P區域120之表層的電位131相同電位。

如上所述，在具有第10A圖所示之像素的固體攝像裝置中，於像素內需有轉換MOS電晶體M1、重設MOS電晶體M2。由於此種轉換MOS電晶體M1、重設MOS電晶體M2的存在，將會招致像素集積度的降低。

以下參照第11A圖及第11B圖來說明CCD(Charge Coupled Device，電荷耦合元件)固體攝像裝置中的信號電荷去除動作。第11A圖係顯示CCD固體攝像裝置中之1個像素的剖面構造(請參照例如非專利文獻4的第1圖)。在N區域基板140上形成有P區域阱(well)141，而在該P區域阱141上則形成有N區域142。藉由P區域阱141與N區域142而形成光二極體部。再者，在N區域142上形成有P⁺區域143，而該P⁺區域143係為接地電位(=0V)。此外，與光二極體部鄰接而形成有CCD部。在CCD部之P區域阱141的表面，形成有成為該CCD部之通道的P區域144與N區域145。在該CCD部之通道與光二極體N區域142之間的P區域阱141的表層，形成有用以將儲存於光二極體部的信號電荷轉送至CCD部通道之N區域145的轉送通道146。在P⁺區域143、轉送通道146、CCD部通道之N區域145上形成有絕緣膜147。再者，在CCD部之絕緣膜147內形成有CCD轉送電極148，且在其上部形成有光遮蔽用金屬層149以覆蓋CCD部。再者，在光二極體部及CCD部的上部形成有透明樹脂微透鏡(micro lens)150。1個像素係藉由第1A圖所示之光二極體部與CCD部所構成。該像素係跨及CCD固體攝像裝置之像素區域的全面而排列成2維狀。再者，N區域基板140與P區域阱141係跨及像素區域全區域而連續形成。

以上所述將儲存於光二極體部的信號電荷轉送至CCD部的動作，係藉由施加預定電壓於CCD轉送電極148來進行。信號電荷去除動作係在信號電荷儲存動作後，藉由施 加高位準電壓於N區域基板140，將儲存於N區域142的信號電荷去除在N區域基板140來進行。此外，將該信號電荷儲存動作與信號電荷去除動作在像素區域全區域的像素中同步進行，且使信號電荷儲存時間變化，即可藉此使快門(shutter)動作的時間點(timing)變化。此快門動作稱為電子快門。

第11B圖係顯示沿著第11A圖之H-H’線之信號電荷去除時的電位分布(請參照非專利文獻的第14圖)。P⁺區域143係固定於接地電位Vs(=0V)。在信號電荷儲存動作時，係成為在N區域基板140施加有低位準電壓VRL的電位分布151a。在進行此動作時，藉由從微透鏡150側照射的光所產生的信號電荷152a(在本圖中係以非專利文獻3所載的「e-」來表示信號電荷，其與第10B圖中以斜線部所示的信號電荷128、130a、130b、130c相同)係儲存於位於N區域142與P區域阱141的電位阱(potential well)。再者，在進行信號電荷去除動作時，係成為施加高位準電壓VRH於N區域基板140的電位分布152b，且電位從接地電位的P⁺區域143朝向N區域基板140而變深。藉此，儲存信號電荷152b即被去除至N區域基板140。

在上述的信號電荷儲存動作中，由於在電位阱內產生的信號電荷作為信號為有效，且在位於較電位阱更下方之P區域阱141、N區域基板140所產生的信號電荷被去除在N區域基板140，因此作為信號為無效。此電位阱的深度Lph從所被要求的分光靈敏度特性，如非專利文獻1所記 載成為2.5至3μm。再者，在進行信號電荷去除動作時的電位分布中，從P⁺區域143至N區域基板140，不希望在轉送信號電荷151時產生電位障壁(potential barrier)。因此，對於N區域基板140的施加電壓VRH係設為18至30V。此係基於由N區域142與P區域阱141所構成的光電轉換區域、及由P區域阱141與N區域基板140所構成的信號電荷去除區域重疊。此相較於第9A圖、第10A圖所示之固體攝像裝置中進行信號電荷去除時對於重設閘極導體層105、重設MOS電晶體M2之閘極電極Φ R的施加電壓可在2至3V下動作，係為極大的值。由此，CCD固體攝像裝置的消耗電力將會增加。

在以X-Y位址(address)(點順序)方式、列位址(線順序)方式讀取像素信號之第9A圖、第10A圖所示的固體攝像裝置中，無法在像素區域全區域的像素同時執行像素信號電荷的讀取動作及像素信號電荷的去除動作。因此，無法執行上所述之CCD固體攝像裝置中之信號電荷去除動作(電子快門動作)。如上所述，在第10A圖的CMOS固體攝像裝置中，為了要進行該信號電荷去除動作(電子快門動作)，要附加特別的電晶體(請參照例如非專利文獻5)。此種電晶體的附加，將會使像素集積度降低。

[先前技術文獻]

[專利文獻]

專利文獻1：日本國際公開第2009/034623號

[非專利文獻]

非專利文獻1：G.Agranov, R. Mauritzson; J. Ladd, A. Dokoutchaev, X. fan, X. Li, Z. Yin, R. Johnson, V. Lenchenkov, S. Nagaraja, W.Gazeley, J. Bai, H.Lee，龍澤義順；”CMOS影像感測器(image sensor)之像素尺寸縮小與特性比較”，影像資訊媒體學會技術報告，ITE Technical Report Vol. 33, No.38, pp.9-12 (Sept.2009)

非專利文獻2：H.Takahashi, M.Kinoshita, K.Morita, T.Shirai, T.Sato, T.Kimura, H.Yuzurihara, S.Inoue, S.Matsumoto: “A 3.9-μm Pixel Pitch VGA Format 10-b Digital Output CMOS Image Sensor With 1.5 Transistor/Pixel”, IEEE Journal of Solid-State Circuti, Vo.39, No.12, pp.2417-2425 (2004)

非專利文獻3：P.P.K.Lee R.C.Gee, R.M.Guidash, T-H.Lee, E.R.Fossum：”An Active Pixel Sensor Fabricated Using CMOS/CCD Process Technology” in Program IEEE Workshop on Charge-Coupled Devices and Advanced Image Sensors, (1995)

非專利文獻4：I. Murakami, T.Nakano, K.Hatano, Y.Nakashiba, M.Furumiya, T.Nagata, T.Kawasaki, H.Utsumi, S.Uchiya, K.Arai, N.Mutoh, A.Kohno, N,teranishi, Y.Hokari：”Technologies to Improve Photo-Sensitivity and Reduce VOD Shutter Voltage for CCD Image Sensors”, IEEE Transactions on Electron Devices, Vol.47, No.8, pp.1566-1572(2000)

非專利文獻5：K.Yasutomi, T.Tamura, M.Furuta, S.Itoh, S.Kawahito：”A High-Speed CMOS Image Sensor with Global Electronic Shutter Pixel Using Pinned Diodes”, IEEJ Trans. SM, Vol.129, No.10, pp.321-327(2009)

在第9A圖所示之1個島狀半導體構成有1個像素的固體攝像裝置中，島狀半導體100的高度主要係由光二極體之N層106的高度Ld所決定。因光照射所產生的信號電荷產生率，具有從P⁺層107的上面起相對於Si深度沿著指數函數曲線減少的特性，因此在感測可視光的固體攝像裝置中，為了將有助於靈敏度的信號電荷以良好效率加以取出，光電轉換區域的深度需要有2.5至3μm(請參照例如非專利文獻1)。因此，光電轉換光二極體之N層106的高度Ld至少需要2.5至3μm。在該N層106的下方形成有重設閘極導體層105。由於重設閘極導體層105即使例如為0.1μm亦可進行正常動作，因此重設閘極導體層105在島狀半導體100中幾乎形成於底部。再者，如第9B圖所示，由於重設閘極導體層105a、105b、105c係依每列獨立形成，因此需要在具有2.5至3μm之高度的島狀半導體P11至P33的底部形成重設閘極導體層105a、105b、105c。因為此種重設閘極導體層105a、105b、105c的存在，像素集積度愈高，本固體攝像裝置的製造就愈困難。

此外，在具有第10A圖所示像素的CMOS固體攝像裝 置中，於像素內需要有重設MOS電晶體M2。因為此重設MOS電晶體M2的存在，使得像素集積度降低。

在第11A圖所示之CCD固體攝像裝置中，如第11B圖所示儲存信號電荷的電位阱的深度Lph，從所被要求的分光靈敏度特性來看，會如非專利文獻1所揭示成為2.5至3μm。再者，進行信號電荷去除動作時的電位分布，從P⁺區域143至N區域基板140，需要在信號電荷151的轉送中不要產生電位障壁。因此，對於N區域基板140的施加電壓VRH需要18至30V之高的施加電壓。由此，CCD固體攝像裝置的消耗電力即增加。

本發明之固體攝像裝置，係複數個像素在像素區域排列成2維狀，其特徵為具有：形成在基板上的第1半導體區域；形成在前述第1半導體區域上的第2半導體區域；形成在前述第2半導體區域之上部側面的第3半導體區域；形成在不與前述第2半導體區域之側面相對向之前述第3半導體區域的側面，且為與前述第3半導體區域相反導電性的第4半導體區域；及在前述第2半導體區域上，為與前述第3半導體區域相反導電性的第5半導體區域；前述第2半導體區域係包括與前述第3半導體區域相反導電性的半導體或本質型半導體； 至少前述第2半導體區域的上部、前述第3半導體區域、前述第4半導體區域及前述第5半導體區域係形成於島狀半導體；藉由前述第2半導體區域與前述第3半導體區域而形成光二極體；執行將因為射入於前述光二極體區域之電磁能量波所產生的信號電荷，儲存於前述第3半導體區域的信號電荷儲存動作；形成以前述第1半導體區域及前述第5半導體區域中之一方為汲極並且以另一方為源極，且以儲存前述信號電荷之前述第3半導體區域為閘極的接面場效電晶體；執行依據儲存於前述第3半導體區域之信號電荷量，讀取流通於前述接面場效電晶體之前述源極及汲極間的電流作為信號輸出的像素信號讀取動作；執行將前述第4半導體區域及前述第5半導體區域設為低位準電壓，且將前述第1半導體區域設為較前述低位準電壓更高的高位準電壓，藉此在存在於前述第1半導體區域及前述第3半導體區域之間的前述第2半導體區域中將電位障壁消除，且經由該無電位障壁的第2半導體區域，將儲存於前述第3半導體區域的信號電荷，從前述第3半導體區域予以去除至前述第1半導體區域的信號電荷去除動作。

較佳為前述第4半導體區域係連接於前述第5半導體區域。

較佳為構成為前述第3半導體區域與前述第4半導體區域係從前述第5半導體區域隔開，而在前述第4半導體區域的外周部隔著絕緣層形成有第1導體層，而在將儲存於前述第3半導體區域之信號電荷去除至前述第1半導體區域的期間，前述第4半導體區域成為較前述高位準電壓更低的低位準電壓，並且對於前述第1半導體區域係施加高位準電壓，而且，對於前述第1導體層係施加儲存前述信號電荷的預定電壓。

較佳為前述第1半導體區域係具備成為前述接面場效電晶體之源極或汲極的第6半導體區域、及用以去除儲存於前述第3半導體區域之信號電荷的第7半導體區域；在前述第6半導體區域與前述第7半導體區域之間，係延伸存在有前述第2半導體區域。

較佳為在執行前述信號電荷儲存動作與前述像素信號讀取動作的期間施加於前述第7半導體區域的電壓，係設定為較執行前述信號電荷去除動作的期間施加於前述第7半導體區域的電壓更低。

較佳為執行前述像素排列成2維狀，將排在該2維排列之像素中之至少1列之像素的信號電流，經由沿著包括排在垂直方向的像素的行而排列且將前述第1半導體區域彼此連接的信號線，同時讀入於設在前述像素區域之外部的列像素信號取入電路，並且將排在前述至少1列之像素的信號輸出從設在前述列像素信號取入電路的輸出電路予以讀取的動作，而在前述信號電荷去除動作執行的期間， 對於連接於排在前述至少一列之像素之前述第5半導體區域的像素選擇線施加前述低位準電壓，並且對於連接於排在其他列之像素的像素選擇線施加前述高位準電壓，而在施加該高位準電壓的高位準電壓施加期間中，對於連接在包括前述像素之行的前述信號線施加高位準電壓。

較佳為形成絕緣層以包圍前述第2半導體區域、前述第3半導體區域及前述第4半導體區域，並且形成光遮蔽導體層以包圍前述絕緣層。

較佳為前述光遮蔽導體層係形成於前述像素區域之像素之前述島狀半導體側面，並且跨及前述像素區域之整體而連續形成。

較佳為構成為前述光遮蔽導體層係形成於前述像素區域之像素，並且跨及前述像素區域而連續形成，而且，對於前述光遮蔽導體層係施加接地電壓或前述低位準電壓。

較佳為構成為前述光遮蔽導體層係連接於前述像素區域的像素，並且跨及前述像素區域的整體而形成，對於前述光遮蔽導體層，係在執行前述信號電荷去除動作的期間中，以與前述高位準電壓施加於前述信號線之期間的一部分期間、或全部期間重疊之方式施加前述高位準電壓，而在不包括執行前述信號電荷去除動作的期間的期間，則係對於前述信號線施加接地電壓或低位準電壓。

較佳為前述光遮蔽導體層係形成為包圍前述第2半導體區域、前述第3半導體區域及前述第4半導體區域之外 周之絕緣層，並且分離為至少2個獨立的部位。

較佳為前述光遮蔽導體層係連接於前述第5半導體層。

依據本發明，在固體攝像裝置中，不需要重設半導體，並且像素集積度提升，固體攝像裝置的製造變得容易。

此外，不需要在像素內需有CMOS固體攝像裝置的重設MOS電晶體，並且像素集積度提升，而降低信號電荷去除動作中的施加電壓。

1、101‧‧‧基板

2、2a、2b、2c、30、D11至D33‧‧‧信號線N⁺區域

3、103、120、144‧‧‧P區域

4、4a、121、142、145‧‧‧N區域

5、5a、6、107、122、143、S11至S33‧‧‧P⁺區域

7、7a、7b、7c、108、108a、108b、108c‧‧‧像素選擇線導體層

8、104、147‧‧‧絕緣層

9a、9b、20、22a、22b、23a、23b、151a‧‧‧電位分布

10、10a、10b、12、21a、21b、130a、130b、130c、152a、152b‧‧‧信號電荷

11a‧‧‧自由電子

13、110‧‧‧像素選擇線垂直掃描電路

14‧‧‧列像素信號取入-輸出電路

15‧‧‧水平掃描電路

16a、16b、16c、118a、118b、118c‧‧‧開關電路

17‧‧‧信號輸出端

18、18a、26‧‧‧光遮蔽導體層

21b、128‧‧‧儲存信號電荷

25a‧‧‧第1層光遮蔽導體層

25b‧‧‧第2層光遮蔽導體層

26、26a、26b、26c‧‧‧光遮蔽像素選擇線導體層

27‧‧‧帶狀半導體

28‧‧‧信號線P⁺區域

29‧‧‧信號電荷去除N⁺區域

31‧‧‧導體層

100‧‧‧島狀半導體

102、102a、102b、102c‧‧‧信號線N⁺區域

105、105a、105b、105c‧‧‧重設閘極導體層

106‧‧‧N層

112‧‧‧重設線垂直掃描電路

115a、115b、115c‧‧‧開關MOS電晶體

116‧‧‧信號線水平掃描電路

117‧‧‧輸出電路

123、126‧‧‧N⁺區域

124‧‧‧閘極絕緣層

125、Φ s1、Φ s2、Φ s3‧‧‧信號線

129a、129b‧‧‧電荷

131‧‧‧電位

140‧‧‧N區域基板

141‧‧‧P區域阱

146‧‧‧轉送通道

148‧‧‧CCD轉送電極

149‧‧‧光遮蔽用金屬層

150‧‧‧微透鏡

FD‧‧‧浮游二極體

Ld‧‧‧高度

Lph‧‧‧深度

M1‧‧‧轉換MOS電晶體

M2‧‧‧重設MOS電晶體

M3‧‧‧放大MOS電晶體

M4‧‧‧行選擇MOS電晶體

RST‧‧‧重設電極

s1、s2、s3‧‧‧像素信號

S11‧‧‧P⁺層

SP、P11至P33、100‧‧‧島狀半導體

Th1‧‧‧第1水平掃描期間

Th2‧‧‧第2水平掃描期間

Thb1‧‧‧第1無效空白期間

The1‧‧‧第1有效期間

Tre1‧‧‧第1信號電荷去除期間

Tr11‧‧‧第1像素信號讀取期間

Tr12‧‧‧第2像素信號讀取期間

Vout‧‧‧信號輸出端子

Vrh‧‧‧電壓

Φ n‧‧‧脈衝電壓源

Φ p1、Φ p2、Φ p3‧‧‧像素選擇線

第1A圖係為本發明之第1實施形態之固體攝像裝置之像素剖面構造圖。

第1B圖係為顯示第1實施形態之固體攝像裝置之沿著第1A圖之A-A’線之信號電荷儲存動作時與信號電荷去除動作時的電位分布。

第2A圖係為本發明之第2實施形態之固體攝像裝置的示意平面圖。

第2B圖係為第2實施形態之固體攝像裝置之示意電路平面圖。

第2C圖係為顯示第2實施形態之固體攝像裝置之像素選擇線Φ P1至Φ P3、與施加於信號線Φ s1至Φ s3之驅動電壓波形與信號輸出端子Vout中之電壓波形之關係的電壓波形圖。

第3A圖係為本發明之第3實施形態之固體攝像裝置 之像素剖面構造圖。

第3B圖係為第3實施形態之固體攝像裝置之示意平面圖。

第4A圖係為本發明之第4實施形態之固體攝像裝置之示意平面圖。

第4B圖係為顯示第4實施形態之固體攝像裝置之脈衝電壓源Φ n電壓波形、像素選擇線Φ p1至Φ p3、施加於信號線Φ s1至Φ s3之驅動電壓波形與信號輸出端子Vout中之電壓波形之關係的電壓波形圖。

第4C圖係為本發明之第4實施形態之固體攝像裝置中之沿著第3A圖之像素剖面構造圖之C-C’線之區域中之信號電荷去除動作時的電位分布變化圖。

第5A圖係為本發明之第5實施形態之固體攝像裝置之像素剖面構造圖。

第5B圖係為第5實施形態之固體攝像裝置之示意平面圖。

第6A圖係為本發明之第6實施形態之固體攝像裝置之像素剖面構造圖。

第6B圖係為第6實施形態之固體攝像裝置之示意平面圖。

第7A圖係為本發明之第7實施形態之固體攝像裝置之像素剖面構造圖。

第7B圖係為第7實施形態之固體攝像裝置之像素剖面構造圖。

第8圖係為本發明之第8實施形態之固體攝像裝置之像素剖面構造圖。

第9A圖係為習知例之固體攝像裝置之像素剖面構造圖。

第9B圖係為習知例之固體攝像裝置之示意平面圖。

第10A圖係為習知例之CMOS固體攝像裝置之像素示意圖。

第10B圖係為習知例之CMOS固體攝像裝置中之信號電荷儲存動作時與信號電荷去除動作時的電位分布變化圖。

第11A圖係為習知例之固體攝像裝置的像素剖面構造圖。

第11B圖係為習知例之CCD固體攝像裝置中之信號電荷儲存動作時與信號電荷去除動作時的電位分布變化圖。

以下參照圖式來說明本發明之實施形態的固體攝像裝置。

(第1實施形態)

第1A圖、第1B圖係顯示第1實施形態的固體攝像裝置。第1A圖係顯示固體攝像裝置之1像素的剖面構造圖。在基板1上形成有信號線N⁺區域2，而在該信號線N⁺區域2上則形成有島狀半導體SP。在島狀半導體SP的信號線N⁺區域2上形成有P區域3，而在該P區域3上部的外周 部，則形成有N區域4。再者，在包圍該N區域4的島狀半導體SP的側面，形成有P⁺區域5。連接於該P⁺區域5的P⁺區域6係形成於島狀半導體SP的上表面。再者，在P⁺區域6連接有像素選擇線導體層7。再者，絕緣層8係形成為包圍信號線N⁺區域2、島狀半導體SP的外周部。在本發明之固體攝像裝置中，並不存在第9A圖所示之習知例之於固體攝像裝置中所必須的重設導體層105。此外，形成於N區域4之外周部的P⁺區域5，為連接於島狀半導體SP的P⁺區域6。

在本固體攝像裝置中，係由P區域3與N區域4形成光二極體區域，而當入射光從島狀半導體SP的P⁺區域6側照射時，即在光二極體區域產生信號電荷(在此係為自由電子)。再者，該信號電荷主要係儲存於上述光二極體區域的N區域4。此外，在島狀半導體SP內，形成有將該N區域4設為閘極、P⁺區域6設為源極、信號線N⁺區域2附近之P區域3設為汲極的接面場效電晶體。再者，接面場效電晶體之汲極-源極間電流(輸出信號)，係與儲存於N區域4的信號電荷量對應而變化，且從信號線N⁺區域2被讀出作為信號輸出。再者，儲存於該N區域4的信號電荷，係藉由將P⁺區域6設為接地電位(=0V)，並施加高位準電壓於信號線N⁺區域2而去除在信號線N⁺區域2。

第1B圖係顯示沿著第1A圖之A-A’線之信號電荷儲存動作時與信號電荷去除動作時的電位分布。第1B圖之(a)係顯示沿著第1A圖之A-A’線的放大剖面圖。在P區域3 的一側，形成有光二極體的N區域4、及連接於P⁺區域6的P⁺區域5，而在另一側則形成有信號線N⁺區域2。再者，在P⁺區域5、信號線N⁺區域2、及存在於該等之間的P區域3上，形成有絕緣層8。

第1B圖之(b)係顯示信號電荷儲存動作時的電位分布9a。此電位分布9a係以屬於信號電荷的自由電子存在還是以移動之傳導帶之底部的電位來表示。在此信號電荷儲存動作時，P⁺區域5及信號線N⁺區域2的電位係為接地電位(=0V)。此外，在信號線N⁺區域2中，係存在有多數個自由電子11a。再者，在光二極體的N區域4中，產生了具有電位阱的電位分布9a。在此，因光照射所產生的信號電荷10a係儲存於電位阱，在信號線N⁺區域2中不會移動。

第1B圖之(c)係顯示信號電荷去除動作時的電位分布9b。在此信號電荷去除動作時，P⁺區域5係為接地電位，而在信號線N⁺區域2施加有高位準電壓Vrh。在此，形成有電位從N區域4朝向信號線N⁺區域2變高的電位分布9b。藉此，N區域4的信號電荷10b即被去除在信號線N⁺區域2。此外，N區域4與信號線N⁺區域2之間之P區域3的電位分布9b，係構成為相對於信號電荷(自由電子)的移動不會產生電位障壁。在第11A圖所示的習知例中，係N區域142與P區域阱141所構成的光電轉換區域、與P區域阱141與N區域基板140所構成的信號電荷去除區域重疊。相對於此，在本實施形態中，如第1A圖所示光 電轉換區域係由光二極體的N區域4所形成，而信號電荷去除區域則係由N區域4與信號線N⁺區域2之間的P區域3所形成，因此分別形成光電轉換區域、信號電荷去除區域的區域不會彼此重疊。因此，信號電荷去除區域係藉由N區域4與信號線N⁺區域2之間的P區域3，在信號電荷儲存動作時，形成第1B圖之(b)所示之電位分布9a(電位阱)。此外，如第1B圖之(c)所示，N區域4與信號線N⁺區域2之間的P區域3的電位，只要滿足相對於信號電荷(自由電子)之移動不會產生電位障壁的條件，則可將該N區域4與信號線N⁺區域2之間之P區域3的長度儘可能地縮短。因此，施加於信號線N⁺區域2的施加電壓Vrh，即可作成較第11A圖所示之CCD固體攝像裝置小，亦即可低電壓化至例如3至5V。藉此，即抑制本實施形態之固體攝像裝置之消耗電力的增加，而可達成信號電荷去除動作。

再者，在本實施形態之固體攝像裝置中，不需要如第9A圖、第9B圖所示之固體攝像裝置，在島狀半導體100、P11至P33的底部，於像素集積度愈提升時就愈需微細加工的重設導體層105、105a、105b、105c。藉此，像素集積度即提升，並且固體攝像裝置的製造變得容易。再者，在第9A圖所示之習知例之固體攝像裝置中之1個像素中，係藉由信號線N⁺層102、與像素選擇線導體層108相連的P⁺層107、及重設閘極導體層105的3端子驅動，來執行信號電荷儲存動作、信號電荷讀取動作、信號電荷去除動作，而在本實施形態的固體攝像裝置中，則係以與信號線N⁺ 層2及像素選擇線導體層7相連之P⁺層6的2端子驅動，而可達成相同的一連串動作。藉此，即不再需要第9B圖中之設在像素區域之周邊的重設線垂直掃描電路112。藉此，實現形成有固體攝像裝置之半導體基板面積的縮小化、及固體攝像裝置的低價格化。再者，在本實施形態的像素中，不再需要如第10A圖所示之習知例之CMOS固體攝像裝置會使像素集積度降低的重設MOS電晶體。

(第2實施形態)

第2A圖至第2C圖係顯示第2實施形態之固體攝像裝置的驅動方法。

第2A圖係顯示本實施形態之固體攝像裝置之示意平面圖。沿著圖中之B-B’線的剖面構造係與第1A圖對應。在信號線N⁺層2a、2b、2c(與第1A圖之信號線N⁺層2對應)上，形成有3×3像素的島狀半導體P11至P33(與第1A圖之島狀半導體SP對應)。在島狀半導體P11至P33之朝水平方向延伸的每一列，像素選擇線導體層7a、7b、7c(與第1A圖的7對應)係彼此相連，且連接於像素區域之周邊的像素選擇線垂直掃描電路13。信號線N⁺層2a、2b、2c的下部，係連接於列像素信號取入-輸出電路14。該列像素信號取入-輸出電路14係同時取入島狀半導體P11至P33之1個垂直方向之行的信號。再者，列像素信號取入-輸出電路14係藉由連接於其的水平掃描電路15來驅動，在水平有效期間中，島狀半導體P11至P33之1個像素行的輸出信號係依序從信號輸出端17被讀出。此外， 為使與各信號線N⁺區域2a、2b、2c的上部相連，形成有分別於信號電荷儲存動作時施加接地電壓(=0V)、信號電荷讀取動作時施加浮動電壓、信號電荷去除動作時施加供重設導通用的高位準電壓Vrh的開關電路16a、16b、16c。

第2B圖係顯示本實施形態之固體攝像裝置的示意電路平面圖。信號線Φ s1、Φ s2、Φ s3係連接於各島狀半導體P11至P33之N⁺層D11至D33(與第1A圖之信號線N⁺層2對應)、列像素信號取入-輸出電路14、開關電路16a、16b、16c。再者，像素選擇線Φ p1、Φ p2、Φ p3(與第2A圖之像素選擇線導體層7a、7b、7c對應)係連接於各島狀半導體P11至P33之P⁺層S11至S33(與第1A圖之P⁺層6對應)、及像素選擇線垂直掃描電路13。再者，從列像素信號取入-輸出電路14輸出的信號，係從信號輸出端子Vout(與第2A圖的17對應)讀出。島狀半導體P11至P33係藉由施加於像素選擇線Φ p1、Φ p2、Φ p3、及信號線Φ s1、Φ s2、Φ s3的驅動電壓來驅動。

第2C圖係顯示施加於像素選擇線Φ p1、Φ p2、Φ p3、與信號線Φ s1、Φ s2、Φ s3之驅動電壓之波形與信號輸出端子Vout中之電壓之波形的關係。接續著第1水平掃描期間Th1設定第2水平掃描期間Th2。第1水平掃描期間Th1係由第1無效空白(blanking)期間Thb1與第1有效期間The1所構成。在第1無效空白期間Thb1中，來自與像素選擇線Φ p1相連的島狀半導體P11、P12、P13的像素信號係被取入於列像素信號取入-輸出電路14。第1無效空白 期間Thb1係由讀取像素P11、P12、P13之像素信號的第1像素信號讀取期間Tr11(在此期間，島狀半導體P11、P12、P13之儲存信號電荷係儲存於島狀半導體P11、P12、P13)、將島狀半導體P11、P12、P13之儲存信號電荷去除於信號線Φ s1、Φ s2、Φ s3的信號電荷去除期間Tre1、及讀取島狀半導體P11、P12、P13之信號電荷去除後之像素信號的第2像素信號讀取期間Tr12所構成。再者，藉由例如相關雙重取樣(sampling)CDS(Correlated double sampling)電路來產生第1像素信號讀取期間Tr11之像素信號、與第2像素信號讀取期間Tr12之像素信號的差信號，且在第1有效期間The1，從輸出端子Vout讀取島狀半導體P11、P12、P13之像素信號s1、s2、s3。將以上的動作，在接續第1水平掃描期間Th1的第2水平掃描期間Th2中進行，且讀取島狀半導體P21、P22、P23的像素信號。藉由連續進行此動作，可獲得構成3×3像素的島狀半導體P11至P33之像素信號。

在第1信號電荷去除期間Tre1中，島狀半導體P11、P12、P13的儲存信號電荷，係藉由像素選擇線Φ p1為接地電位(=0V)、對於信號線Φ s1、Φ s2、Φ s3施加重設高位準電壓Vrh來去除。此時，島狀半導體P11、P12、P13以外之島狀半導體P21、P22、P23、P31、P32、P33之儲存信號電荷必須不被去除。這樣的狀態，係藉由在包含在第1信號電荷去除期間Tre1中之信號線Φ s1施加有高位準電壓Vrh之期間tsh之前後的期間tph，對於像素選擇線Φ p2、Φ p3施加高位準電壓Vrh，並且對於信號線Φ s2、Φ s3，在與信號線Φ s1相同的期間tsh，施加與其相同的高位準電壓Vrh來實現。在信號電荷去除期間tsh之前後期間tsl1、tsl2中，係像素選擇線Φ p2、Φ p3成為高位準電壓Vrh，而信號線Φ s1、Φ s2、Φ s3為接地電位。此時，島狀半導體P11、P12、P13以外之島狀半導體P21、P22、P23、P31、P32、P33之儲存信號電荷，係在保持於該島狀半導體P21、P22、P23、P31、P32、P33內的狀態下，接面場效電晶體電流經由信號線Φ s1、Φ s2、Φ s3，流通於成為接地電位的開關電路16a、16b、16c。再者，在其間tph中，由於對於像素選擇線Φ p2、Φ p3與信號線Φ s2、Φ s3施加高位準電壓Vrh，因此在島狀半導體P21、P22、P23、P31、P32、P33之儲存信號電荷被保持的狀態下，接面場效電晶體電流不會流通。如此一來，在第1信號電荷去除期間Tre1中，僅連接於像素選擇線Φ p1之島狀半導體P11、P12、P13的儲存信號電荷被去除。

(第3實施形態)

以下一面參照第3A圖、第3B圖一面說明第3實施形態的固體攝像裝置。相較於第1實施形態之固體攝像裝置，本實施形態之固體攝像裝置係具有可降低射入構成像素之島狀半導體SP、P11至P33之光洩漏至鄰接像素的特徵。

第3A圖係顯示本實施形態之固體攝像裝置之像素剖面構造圖。在形成於基板1上之島狀半導體SP的底部， 形成有信號線N⁺區域2。在該信號線N⁺區域2上形成有P區域3，而在該P區域3上部的外周部，則形成有N區域4。再者，包圍該N區域4，在島狀半導體SP的側面形成有P⁺區域5。P⁺區域6係與該P⁺區域5連接而形成於島狀半導體SP的上面。再者，在P⁺區域6連接有像素選擇線導體層7。再者，絕緣層8係形成為包圍信號線N⁺區域2、島狀半導體SP之外周部。在該絕緣層8的外周部，形成有光遮蔽導體層18以包圍P區域3、N區域4、P⁺區域5。該光遮蔽導體層18係在像素區域整體包圍島狀半導體P11、P12、P13、P21、P22、P23、P31、P32、P33，並且形成為彼此相連。

第3B圖係顯示本實施形態之固體攝像裝置之示意平面圖。包圍像素區域全區域之島狀半導體P11至P33，並且形成跨及像素區域全區域而彼此相連的光遮蔽導體層18a(與第3A圖之光遮蔽導體層18對應)。該光遮蔽導體層18a係為接地電位(=0V)。除該光遮蔽導體層18a以外，本固體攝像裝置之示意平面圖均與第2A圖所示者相同。

在第1A圖所示的像素剖面構造圖中，並不存在光遮蔽導體層18。此時，需要防止從島狀半導體SP之P⁺區域6側射入的光洩漏至鄰接的島狀半導體。在第1A圖所示的實施形態中，為了實現防止此種光洩漏，需在島狀半導體SP上部，設置在P⁺區域6上具有空隙的光遮蔽層，且將形成於該光遮蔽層上方之微透鏡的形狀進行光學設計以使入射光不會洩漏至鄰接島狀半導體。然而，在藉由此種光遮 蔽層、微透鏡的設計-形成的對應中，會招致對於島狀半導體SP之聚光率的降低。針對此點，在具有光遮蔽導體層18的本實施形態中，係可易於防止射入於島狀半導體SP的光洩漏至鄰接的島狀半導體。藉此，第3實施形態之固體攝像裝置，即得以較第1A圖所示之第1實施形態之固體攝像裝置，更大幅降低光洩漏至鄰接的島狀半導體。

此外，如第3B圖所示，在本實施形態之固體攝像裝置中，由於光遮蔽導體層18a只要以跨及像素區域全區域彼此相連之方式形成即可，因此不再需要第9A圖、第9B圖所示之習知例之固體攝像裝置中形成閘極導體層105、105a、105b、105c時所必須的像素區域中的微細加工。

(第4實施形態)

以下一面參照第4A圖、第4B圖、第4C圖一面說明第4實施形態的固體攝像裝置。相對於第3實施形態之固體攝像裝置，本實施形態之固體攝像裝置係具有可進一步實現驅動固體攝像裝置之低電力消耗的特徵。

第4A圖係顯示本實施形態之固體攝像裝置之示意平面圖。在第3B圖所示的第3實施形態中，光遮蔽導體層18a的電位係設為接地電位，但在本實施形態的固體攝像裝置中，係連接有脈衝(pulse)電壓源Φ n於光遮蔽導體層18a以供施加脈衝電壓。

第4B圖係顯示脈衝電壓源Φ n的電壓波形、施加於像素選擇線Φ p1、Φ p2、Φ p3、及信號線Φ s1、Φ s2、Φ s3的驅動電壓波形、及信號輸出端子Vout中之電壓波形的關 係。在第1信號電荷去除期間Tre1中，係在對於信號線Φ s1、Φ s2、Φ s3施加低位準電壓Vb、及較該低位準電壓Vb更高位準之高位準電壓Vrh1(施加期間係tsh)的期間tph，對於像素選擇線Φ p2、Φ p3施加高位準電壓Vrh1，且對於信號線Φ s2、Φ s3，在與信號線Φ s1相同的期間tsh施加與其相同的高位準電壓Vrh1。再者，脈衝電壓源Φ n電壓，在第1無效空白期間Thb1中，係在施加於像素選擇線Φ p2、Φ p3的期間tph成為高位準電壓Va。再者，在第2無效空白期間thb2，亦重複與上述相同的動作。

第4C圖之(a)至(d)係顯示沿著第3A圖所示之像素剖面構造圖之C-C’線之區域中之信號電荷去除動作時之電位分布變化。第4C圖的(a)係為沿著第3A圖之C-C’線之區域的放大圖。在P區域3的一側，存在有光二極體的N區域4、及連接於P⁺區域6的P⁺區域5，而在另一側則存在有信號線N⁺區域2。再者，在P⁺區域5、P區域3、信號線N⁺區域2的表面，形成有絕緣層8。再者，在該絕緣層8上則形成有光遮蔽導體層18a。

第4C圖之(b)係顯示信號電荷儲存動作時的電位分布20。在此動作時，P⁺區域5、信號線N⁺區域2、光遮蔽導體層18a的電位係為接地電位。在此，在信號線N⁺區域2中，係呈現存在多數個自由電子的狀態。再者，在光二極體之N區域4，產生具有電位阱的電位分布20。在此，因光照射而產生的信號電荷21a係儲存於電位阱，在信號線N⁺區域2中不會移動。

第4C圖之(c)係顯示第1無效空白期間Thb1中之電位分布22a、22b。且以實線顯示在脈衝電壓源Φ n電壓為高位準電壓Va、信號線Φ s1、Φ s2、Φ s3為低位準電壓Vb之第1信號電荷去除期間Tre1之電位分布22a。再者，以虛線顯示脈衝電壓源Φ n之電壓、像素選擇線Φ p1、Φ p2、Φ p3、信號線Φ s1、Φ s2、Φ s3之任一者均為接地電位時的電位分布22b(與第3實施形態對應)。在本實施形態中，係藉由施加高位準電壓Va於光遮蔽導體層18a，使光二極體N區域4與信號線N⁺區域2間的電位，如電位分布22a所示，會較光遮蔽導體層18a為接地電位時的電位分布22b還高。

接著，第4C圖之(d)係以實線顯示在高位準電壓Vrh1施加於信號線Φ s1、Φ s2、Φ s3之信號電荷去除期間tsh中的電位分布23a。再者，以虛線來顯示脈衝電壓源Φ n設為接地電位，且高位準電壓Vrh施加於信號線Φ s1、Φ s2、Φ s3時的電位分布23b(與第3實施形態對應)。如此，從虛線所示的電位分布23b變化為實線所示的電位分布23a，儲存信號電荷21b即被去除在信號線N⁺區域2。在此情形下，儲存信號電荷21b移動至信號線N⁺區域2時，為使在N區域4與信號線N⁺區域2之間之P區域3的電位分布中不會形成電位障壁，需要將充分的高位準電壓Vrh1施加於信號線N⁺區域2。此高位準電壓Vrh1係由於第4C圖之(c)所示對於光遮蔽導體層18a施加高位準電壓Va所形成P區域3的電位上升，成為較在光遮蔽導體層18a 為接地電位時施加於所需之信號線N⁺區域2之高位準電壓Vrh更低的電壓。對於此信號線N⁺區域2施加的電壓，係被低電壓化至最大1V左右。此種1V的低電壓化，在信號線N⁺區域2之驅動電壓3至5V中，會對於固體攝像裝置之驅動電力消耗的降低有極大助益。再者，促進固體攝像裝置之低驅動電壓化，並且更進一步促進本實施形態之固體攝像裝置的低耗電化。

另外，在第4B圖中，係針對包括高位準電壓Vrh1施加於信號線Φ s1、Φ s2、Φ s3之期間tsh的前後，在高位準電壓Vrh1施加於像素選擇線Φ p2、Φ p3的相同期間tph，高位準電壓Va施加於脈衝電壓源Φ n的情形進行了說明。第4C圖之(d)所示的電位分布23a，只要高位準電壓Va施加於光遮蔽導體層18a，且高位準電壓Vrh1施加於信號線N⁺區域2即實現。因此，只要高位準電壓Vrh1施加於信號線Φ s1、Φ s2、Φ s3的期間與高位準電壓Va施加於脈衝電壓源Φ n的期間，在任意的期間重疊，就可獲得本實施形態的效果。

在第4B圖中，在第1信號電荷去除期間Tre1中之期間tsh的前後期間中，雖係施加了低位準電壓Vb於信號線Φ s1、Φ s2、Φ s3，但亦可施加接地電壓(=0V)以取代之。此時，將自由電子不會從信號線N⁺區域2移動至N區域4程度的電壓施加於光遮蔽導體層18a。

此外，在第4B圖中，信號線Φ s1、Φ s2、Φ s3在期間tph以外的期間雖為接地電位，但對於信號線Φ s1、Φ s2、 Φ s3亦可施加低位準電壓Vb。在施加該低位準電壓Vb的期間中，可獲得第4C圖之(b)所示之信號電荷21a儲存於電位阱的電位分布。因此，可降低在第1信號電荷去除期間Tre1中之對於信號線Φ s1、Φ s2、Φ s3施加的施加電壓Vrh1。

(第5實施形態)

以下一面參照第5A圖、第5B圖一面說明第5實施形態的固體攝像裝置。相較於第4實施形態之固體攝像裝置，本實施形態之固體攝像裝置係具有實現更確實的信號電荷去除動作與高速驅動化的特徵。

第5A圖係顯示本實施形態之固體攝像裝置的像素剖面構造圖。在基板1上，形成有信號線N⁺區域2，而在該信號線N⁺區域2上則形成有島狀半導體SP。在島狀半導體SP之信號線N⁺區域2上形成有P區域3，而在該P區域3上部的外周部，則形成有N區域4。再者，包圍該N區域4，在島狀半導體SP的側面形成有P⁺區域5。在島狀半導體SP的外周部，包圍P⁺區域5、P區域3、信號線N⁺區域2，形成有絕緣層8。P⁺區域6係與該P⁺區域5連接而形成於島狀半導體SP的上面。再者，在P⁺區域6連接有像素選擇線導體層7。包圍形成在N區域4與信號線N⁺區域2之間之P區域3的絕緣層8，形成有第1層光遮蔽導體層25a。再者，包圍形成在N區域4、P⁺區域5之外周部的絕緣層8，形成有第2層光遮蔽導體層25b。第2層光遮蔽導體層25b係與像素選擇線導體層7分離。第1層光遮蔽導 體層25a與第2層光遮蔽導體層25b的各者，係跨及像素區域的全區域而彼此相連。

第5B圖係顯示本實施形態之固體攝像裝置的示意平面圖。第5B圖中之沿著E-E’線的剖面構造係與第5A圖對應。第1層光遮蔽導體層25a係包圍像素區域的島狀半導體P11至P33，並且形成為跨及像素區域之全區域而彼此相連。在該第1層光遮蔽導體層25a中，與第4實施形態同樣地，係連接有脈衝電壓源Φ n。再者，第2層的光遮蔽導體層25b係包圍像素區域之島狀半導體P11至P33，並且形成為跨及像素區域的全區而彼此相連。在此，在該第2層的光遮蔽導體層25b中，係施加有接地電位。在第1層的光遮蔽導體層25a中，係施加有與施加於第4B圖所示之脈衝電壓源Φ n之電壓相同波形的電壓。再者，如上所述，在本實施形態之固體攝像裝置中，由於只要與第1層光遮蔽導體層25a、第2層光遮蔽導體層25b一同與像素區域全區相連而形成即可，因此與第3、第4實施形態同樣地，不再需要如第9A圖、第9B圖所示之習知固體攝像裝置中形成閘極導體層105、105a、105b、105c所需之像素區域的微細加工。

在本實施形態的固體攝像裝置中，第1層的光遮蔽導體層25a、第2層的光遮蔽導體層25b係呈分離，而信號電荷去除動作時之脈衝電壓源Φ n的負荷電容，係成為連接於第1層的光遮蔽導體層25a的電容。該負荷電容主要係由第1層光遮蔽導體層25a與P區域3之間之絕緣層8 而形成的電容。構成像素之島狀半導體SP、P11至P33的高度，主要依自要求分光靈敏度特性而來的光二極體之N區域4的高度Ld來決定。以包圍該N區域4之方式形成有第2層光遮蔽導體層25b。因此，相較於第4A圖所示之第4實施形態之固體攝像裝置，信號電荷去除動作時脈衝電壓電源Φ n的負荷電容大幅降低。此將會降低信號電荷去除動作時之脈衝電壓源Φ n之接地電位與高位準電壓Va之間的上升、下降時間。藉此，可實現確實的信號電荷去除動作。此外，在固體攝像裝置之高速攝像動作中，係要求各動作時間的縮短，因此在本實施形態中，亦有助於此種固體攝像裝置的高速化。

(第6實施形態)

以下一面參照第6A圖、第6B圖一面說明第6實施形態的固體攝像裝置。在本實施形態中，係具有將第1A圖所示之第1實施形態的像素選擇線導體層7兼用作光遮蔽導體層，藉此可降低射入至構成像素之島狀半導體P11至P33之光洩漏至鄰接像素的特徵。

第6A圖係顯示本實施形態之固體攝像裝置的像素剖面構造圖。在形成於基板1上之島狀半導體SP的底部，形成有信號線N⁺區域2。在該信號線N⁺區域2上形成有P區域3，而在該P區域3之上部的外周部，則形成有N區域4。再者，包圍該N區域4，在島狀半導體SP的側面形成有P⁺區域5。P⁺區域6係與該P⁺區域5連接而形成於島狀半導體SP的上面。再者，絕緣層8係形成為包圍信號 線N⁺區域2、島狀半導體SP之外周部。在該絕緣層8的外周部，包圍P區域3、N區域4、P⁺區域5，形成有連接於P⁺區域6的光遮蔽像素選擇線導體層26。如此，在本實施形態中，像素選擇線導體層26即兼具作為像素選擇線的功能、及防止光洩漏至鄰接之島狀半導體的功能。

第6B圖係顯示本實施形態之固體攝像裝置的示意平面圖。第6B圖中之沿著F-F’線的像素剖面構造圖係與第6A圖對應。第2A圖所示之第2實施形態之固體攝像裝置之示意平面圖中的像素選擇線導體層7a、7b、7c，在第6B圖的示意平面圖中，係變更為光遮蔽像素選擇線導體層26a、26b、26c。除此以外之第6B圖中所示的構成係與第2A圖相同。如此，在本實施形態中，不需要個別形成如第3A圖、第3B圖所示之像素選擇線導體層7、7a、7b、7c與光遮蔽導體層18、18a，光遮蔽像素選擇線導體層26a、26b、26c得以兼具兩者的功能。藉此，固體攝像裝置的製造變得容易。

另外，本實施形態亦適用在將第5A圖所示之第5實施形態之第2層光遮蔽導體層25b與像素選擇線導體層7一體化的情形。此外，在第6A圖中，光遮蔽像素選擇線導體層26的底部雖係形成為位在構成像素之島狀半導體SP之信號線N⁺區域2的上端，但亦可位在該信號線N⁺區域2之上端的上部或下部。

(第7實施形態)

以下一面參照第7A圖、第7B圖一面說明第7實施形 態的固體攝像裝置。

第7A圖係顯示第7實施形態之第1固體攝像裝置的剖面構造。在基板1上，形成有由信號線P⁺區域28與P區域3與信號電荷去除N⁺區域29所構成的帶狀半導體27。在該帶狀半導體27上形成有島狀半導體SP。P區域3係形成為與帶狀半導體27上之島狀半導體SP相連。在該P區域3上部的外周部，形成有N區域4。再者，包圍該N區域4，在島狀半導體SP的側面形成有P⁺區域5。P⁺區域6係與該P⁺區域5連接而形成於島狀半導體SP的上面。再者，在P⁺區域6連接有像素選擇線導體層7。再者，絕緣層8係形成為包圍帶狀半導體27、島狀半導體SP的外周部。

在本實施形態的固體攝像裝置中，係形成有由P區域3與N區域4所構成的光二極體區域。在此，當光從島狀半導體SP之P⁺區域6側射入時，即在該光二極體區域之光電轉換區域產生信號電荷(在此係自由電子)。再者，該信號電荷主要係儲存於光二極體區域的N區域4。此外，在島狀半導體SP內，形成有以該N區域4為閘極、以P⁺區域6為源極、以信號線P⁺區域28為汲極的接面場效電晶體。再者，接面場效電晶體之汲極-源極間電流(輸出信號)，係依據儲存於N區域4的信號電荷量而變化，且從信號線P⁺區域28讀出作為信號輸出。再者，儲存於該N區域4的信號電荷，係藉由將P⁺區域6設為接地電位(=0V)，且施加正的導通電壓於信號電荷去除N⁺區域29， 而去除於信號電荷去除N⁺區域29。

在第1A圖中，信號線N⁺區域2係具備取出接面場效電晶體之汲極-源極間電流(輸出信號)的功能、及去除信號電荷的功能。相對於此，在本實施形態中，係形成有信號線P⁺區域28、P區域3、信號電荷去除N⁺區域29，以取代信號線N⁺區域2的區域。再者，由信號線P⁺區域28執行接面場效電晶體之汲極-源極間電流(輸出信號)的取出，且由信號電荷去除N⁺區域29執行信號電荷去除。藉此，在第1A圖所示的固體攝像裝置中，用來開始使接面場效電晶體之汲極-源極間電流流通的接面場效電晶體之汲極-源極間電壓，即為使由信號線N⁺區域2與P區域3所形成之二極體順向偏壓所必須的電壓(矽半導體時約為0.7V)以上，相對於此，在本實施形態中，係將信號線設為P⁺區域28，藉此可降低至0V附近。由於此驅動電壓的降低，固體攝像元件的驅動電力消耗即降低。此外，由於可在與信號線P⁺區域28獨立的信號電荷去除N⁺區域29進行信號電荷去除，因此在信號電荷儲存期間中，藉由將較在信號電荷去除期間tsh中所施加之高位準電壓Vph更低位準的低位準電壓施加於該信號電荷去除N⁺區域29，即可藉由該信號電荷去除N⁺區域29，將因為以過大照度射入於島狀半導體SP的光所產生之過剩的信號電荷予以去除。

第7B圖係顯示本實施形態之第2固體攝像裝置的剖面構造。在此第2固體攝像裝置中，第7A圖中之信號線P⁺區域28係設為信號線N⁺區域30。除此以外的構成均與 第7A圖相同。在本實施形態中，係形成信號線N⁺區域30、P區域3、信號電荷去除N⁺區域29以取代信號線N⁺區域2，且由信號線N⁺區域30執行接面場效電晶體之汲極-源極間電流(輸出信號)的取出動作，信號電荷去除N⁺區域29則執行信號電荷去除動作。在第1A圖所示之固體攝像裝置中，係兼具取出接面場效電晶體之汲極-源極間電流(輸出信號)的功能、及去除信號電荷的功能，相對於此，在本實施形態中，則係與第7A圖同樣地將取出輸出信號的功能與去除信號電荷的功能分離。本實施形態之固體攝像裝置，雖無如第7A圖所示之固體攝像裝置可以低消耗電力驅動的優點，但相較於第1A圖所示的固體攝像裝置，具有即使在從信號線N⁺區域30讀取信號電流的期間中，信號電荷去除N⁺區域29也保持於預定的電壓，且可將因為過大的光照射所產生的過剩信號電荷，從該信號電荷去除N⁺區域29予以去除的優點。

(第8實施形態)

以下一面參照第8圖一面說明第8實施形態的固體攝像裝置。

第8圖係顯示本實施形態之固體攝像裝置的剖面構造。如第8圖所示，形成有信號線N⁺區域2。在該信號線N⁺區域2上形成有構成像素的島狀半導體SP。在島狀半導體SP的信號線N⁺區域2上形成有P區域3，而在該P區域3上部的外周部，則形成有N區域4a。再者，包圍該N區域4a，且在島狀半導體SP的側面形成有P⁺區域5a。再者， 絕緣層8係形成為包圍信號線N⁺區域2、島狀半導體SP的外周部。在N區域4a、P⁺區域5a的外周部，隔著絕緣層8形成有導體層31。P⁺區域6與N區域4a、P⁺區域5a隔開而形成於島狀半導體SP的上面。在P⁺區域6連接有像素選擇線導體層7。再者，導體層31係與像素選擇線導體層7隔開而形成。

參照第8圖，在本實施形態之固體攝像裝置中，係在島狀半導體SP之外周部的P⁺區域5a成為低位準電壓之後，將供儲存電洞的電壓施加於導體層31。再者，分別對P⁺區域6施加接地電壓、及對信號線N⁺區域2施加高位準電壓，且將儲存於N區域4a的信號電荷予以去除在信號線N⁺區域2。如此，藉由施加電壓於導體層31，亦與第1A圖所示之固體攝像裝置同樣地，可將儲存於N區域4a的信號電荷去除在信號線N⁺區域2。該導體層31係具備防止射入至島狀半導體SP的光洩漏至鄰接之島狀半導體之光遮蔽導體層的功能。

另外，在第1實施形態中，雖如第1A圖所示設置有信號線N⁺區域2，但即使是在第1A圖中藉由將N⁺區域設為P⁺區域、P區域3設為N區域、N區域4設為P區域、P⁺區域5、6設為N⁺區域，使所有半導體區域的半導體為相反導電型的固體攝像裝置，亦可獲得與本實施形態相同的效果。此點在上述各實施形態中均可共通適用。

如第1A圖所示，在第1實施形態中，係在基板1上形成信號線N⁺區域2。但不限定於此，該基板1只要是絕 緣層或半導體層，且為可執行上述各實施形態中之固體攝像裝置之動作的材料層即可。此態樣可在上述各實施形態中共通適用。

在使用第1A圖之第1實施形態的說明中，雖已說明了像素選擇線導體層7從島狀半導體SP的側面連接於P⁺區域6的情形，但該像素選擇導體層亦可使用例如氧化銦錫(InSnO)等的透明導體材料，從島狀半導體SP的上面與P⁺區域7連接。此態樣可在上述各實施形態中共通適用。

用以說明第2實施形態之第2C圖所示的驅動方法，當然在第2實施形態以後之本發明的實施形態中亦可共通適用。另外，如第7A圖、第7B圖所示之第7實施形態分開信號線半導體區域28、30與信號電荷去除N⁺區域29之情形下，第2C圖中之施加於信號線Φ s1、Φ s2、Φ s3的電壓波形係施加於信號電荷去除N⁺區域29。

在第1實施形態中，如第1B圖所示，於執行信號電荷儲存動作的期間，信號線N⁺區域2雖施加了接地電壓(=0V)，但亦可施加低位準電壓以取代之。在此狀態下，儲存於N區域4的信號電荷10a也不會被去除在信號線N⁺區域2。此外，在第2C圖的第1信號電荷去除期間Tre1中，於接地電壓施加於信號線Φ s1、Φ s2、Φ s3的期間，也可施加低位準電壓。此態樣在上述各實施形態中亦可共通適用。

此外，在此，也可採用在基板1與信號線N⁺區域2之間設置金屬層、或矽化物(silicide)層來降低信號線N⁺ 區域2之電阻值的構造。此態樣在上述各實施形態中也可同樣地適用。

在第1A圖所示之第1實施形態中，P區域3亦可由本質型的半導體層所構成。此之所謂本質型半導體實質上為由一種元素所構成的半導體。本質型半導體雖製造為不使雜質混入，但實際上不可避免地還是會含有極微量的雜質。由該本質型半導體所構成的P區域2，只要是不會阻礙作為固體攝像裝置的功能的程度，即使含有微量的受體或施體雜質亦無妨。此態樣在上述各實施形態中亦可共通適用。

在第1實施形態的第1A圖中，雖係顯示N⁺區域2連接有信號線，P⁺區域6連接有像素選線的固體攝像裝置，但亦可為N⁺區域2連接有像素選擇線，而P⁺區域6連接有信號線。此態樣在上述各實施形態中可共通適用。

在第1實施形態的第1A圖中，N區域4與P⁺區域6係相連接。但不限定於此，N區域4與P⁺區域6即使分開亦可獲得相同的效果。

在上述各實施形態中，雖係使用1個像素、或3×3像素構成的固體攝像裝置，但本發明之技術思想當然亦可適用在像素配置為一維、或配置為二維狀的固體攝像裝置。

在適用本發明之技術思想的固體攝像裝置中，像素的配置只要是1維像素配置，較佳為例如直線狀、鋸齒狀等，只要是2維像素配置，則較佳為直線格子狀、蜂窩(honeycomb)狀等，但不限定於該等形狀。

此外，上述各實施形態之島狀半導體SP、P11、P33的形狀係可設為圓柱、六角形、或其他形狀。

第2C圖所示之電壓波形所示的動作，雖設為第1A圖所示之剖面構造的固體攝像裝置，但只要是第2圖所示之信號線N⁺區域2、P⁺區域5及P⁺區域6的電位關係在信號電荷去除期間獲得的固體攝像裝置，則可適用在上述各實施形態。

在第3B圖中，係對於光遮蔽導體層18a施加接地電壓(=0V)。但不限定於此，即使施加接近接地電壓的低位準電壓，亦可獲得與上述各實施形態相同的效果。

此外，在上述各實施形態中，雖係設為藉由光照射在像素內產生信號電荷的固體攝像裝置，但本發明之技術思想當然亦可適用在藉由可視光、紫外線、紅外線、X線、其他電磁線、放射線、電子線等之電磁能量波的照射而在像素產生信號電荷的其他半導體裝置。

綜上所述，雖已列舉多數個實施形態詳細說明了本發明，但本發明之範圍不限定於上述各實施形態。由該行業業者所進行的改良、置換、組合等，在不超過本發明之技術思想下，均包含於本發明的範圍中。

1‧‧‧基板

2‧‧‧信號線N⁺區域

3‧‧‧P區域

4‧‧‧N區域

5、6‧‧‧P⁺區域

7‧‧‧像素選擇線導體層

8‧‧‧絕緣層

Ld‧‧‧高度

Claims (11)

1. 一種固體攝像裝置，係複數個像素在像素區域排列成2維狀，其特徵為具有：形成在基板上的第1半導體區域；形成在前述第1半導體區域上的第2半導體區域；形成在前述第2半導體區域之上部側面的第3半導體區域；形成在不與前述第2半導體區域之側面相對向之前述第3半導體區域的側面，且為與前述第3半導體區域相反導電性的第4半導體區域；及在前述第2半導體區域上，為與前述第3半導體區域相反導電性的第5半導體區域；前述第2半導體區域係包括與前述第3半導體區域相反導電性的半導體或本質型半導體；至少前述第2半導體區域的上部、前述第3半導體區域、前述第4半導體區域及前述第5半導體區域係形成於島狀半導體；藉由前述第2半導體區域與前述第3半導體區域而形成光二極體；執行將因為射入於前述光二極體區域之電磁能量波所產生的信號電荷，儲存於前述第3半導體區域的信號電荷儲存動作；形成以前述第1半導體區域及前述第5半導體區域中之一方為汲極並且以另一方為源極，且以儲存前 述信號電荷之前述第3半導體區域為閘極的接面場效電晶體；執行依據儲存於前述第3半導體區域之信號電荷量，讀取流通於前述接面場效電晶體之前述源極及汲極間的電流作為信號輸出的像素信號讀取動作；執行將前述第4半導體區域及前述第5半導體區域設為低位準電壓，且將前述第1半導體區域設為較前述低位準電壓更高的高位準電壓，藉此在存在於前述第1半導體區域及前述第3半導體區域之間的前述第2半導體區域中將電位障壁消除，且經由該無電位障壁的第2半導體區域，將儲存於前述第3半導體區域的信號電荷，從前述第3半導體區域予以去除至前述第1半導體區域的信號電荷去除動作；執行前述複數個像素排列成2維狀，將排在該2維排列之像素中之至少1列之像素的信號電流，經由沿著包括排在垂直方向的像素的行而排列且將前述第1半導體區域彼此連接的信號線，同時讀入於設在前述像素區域之外部的列像素信號取入電路，並且將排在前述至少1列之像素的信號輸出從設在前述列像素信號取入電路的輸出電路予以讀取的動作，而在前述信號電荷去除動作執行的期間，對於連接於排在前述至少一列之像素之前述第5半導體區域的像素選擇線施加前述低位準電壓，並且對於連接於排在其他列之像素的像素選擇線施加前述高位準電壓，而在施加該高 位準電壓的高位準電壓施加期間中，對於連接在包括前述像素之行的前述信號線施加高位準電壓。
2. 如申請專利範圍第1項所述之固體攝像裝置，其中，前述第4半導體區域係連接於前述第5半導體區域。
3. 如申請專利範圍第1項所述之固體攝像裝置，其中，構成為前述第3半導體區域與前述第4半導體區域係從前述第5半導體區域隔開，而在前述第4半導體區域的外周部隔著絕緣層形成有第1導體層，而在將儲存於前述第3半導體區域之信號電荷去除至前述第1半導體區域的期間，前述第4半導體區域成為較前述高位準電壓更低的低位準電壓，並且對於前述第1半導體區域係施加高位準電壓，而且，對於前述第1導體層係施加儲存前述信號電荷的預定電壓。
4. 如申請專利範圍第1項所述之固體攝像裝置，其中，前述第1半導體區域係具備成為前述接面場效電晶體之源極或汲極的第6半導體區域、及用以去除儲存於前述第3半導體區域之信號電荷的第7半導體區域；在前述第6半導體區域與前述第7半導體區域之間，係延伸存在有前述第2半導體區域。
5. 如申請專利範圍第4項所述之固體攝像裝置，其中，在執行前述信號電荷儲存動作與前述像素信號讀取動作的期間施加於前述第7半導體區域的電壓，係設定為較執行前述信號電荷去除動作的期間施加於前述第7半導體區域的電壓更低。
6. 如申請專利範圍第1項所述之固體攝像裝置，其中，形成絕緣層以包圍前述第2半導體區域、前述第3半導體區域及前述第4半導體區域，並且形成光遮蔽導體層以包圍前述絕緣層。
7. 如申請專利範圍第6項所述之固體攝像裝置，其中，前述光遮蔽導體層係形成於前述像素區域之像素之前述島狀半導體側面，並且跨及前述像素區域之整體而連續形成。
8. 如申請專利範圍第6項所述之固體攝像裝置，其中，構成為前述光遮蔽導體層係形成於前述像素區域之像素，並且跨及前述像素區域而連續形成，而且，對於前述光遮蔽導體層係施加接地電壓或前述低位準電壓。
9. 如申請專利範圍第6項所述之固體攝像裝置，其中，構成為前述光遮蔽導體層係連接於前述像素區域的像素，並且跨及前述像素區域的整體而形成，對於前述光遮蔽導體層，係在執行前述信號電荷去除動作的期間中，以與前述高位準電壓施加於前述信號線之期間的一部分期間、或全部期間重疊之方式施加前述高位準電壓，而在不包括執行前述信號電荷去除動作的期間的期間，則係對於前述信號線施加接地電壓或低位準電壓。
10. 如申請專利範圍第6項所述之固體攝像裝置，其中，前述光遮蔽導體層係形成為包圍前述第2半導體區 域、前述第3半導體區域及前述第4半導體區域之外周之絕緣層，並且分離為至少2個獨立的部位。
11. 如申請專利範圍第6項所述之固體攝像裝置，其中，前述光遮蔽導體層係連接於前述第5半導體區域。