[go: up one dir, main page]

TW201327839A - 薄膜電晶體、其製造方法、及顯示裝置 - Google Patents

薄膜電晶體、其製造方法、及顯示裝置 Download PDF

Info

Publication number
TW201327839A
TW201327839A TW101140841A TW101140841A TW201327839A TW 201327839 A TW201327839 A TW 201327839A TW 101140841 A TW101140841 A TW 101140841A TW 101140841 A TW101140841 A TW 101140841A TW 201327839 A TW201327839 A TW 201327839A
Authority
TW
Taiwan
Prior art keywords
channel layer
electrode
layer
gate
thin film
Prior art date
Application number
TW101140841A
Other languages
English (en)
Inventor
Hidehito Kitakado
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201327839A publication Critical patent/TW201327839A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本發明係提供一種藉由將氧化物半導體膜在其長度方向上進行還原而具有良好特性之薄膜電晶體及其製造方法。於將閘極絕緣膜30內之電場強度成為如1MV/cm之閘極電壓施加至閘極電極20時，TFT之電通道長度Leff成為低還原區域40b之長度與非還原區域40c之長度之和。藉此，電通道長度Leff之控制變得容易，從而可將電通道長度Leff成為合適之長度，因此，可獲得具有良好特性之TFT。

Description

薄膜電晶體、其製造方法、及顯示裝置
本發明係關於一種薄膜電晶體、其製造方法、及顯示裝置，尤其關於一種具有包含氧化物半導體膜之通道層的薄膜電晶體、其製造方法、及顯示裝置。
近年來，著重於氧化銦鎵鋅(以下稱為「IGZO」)等氧化物半導體膜之優異性質，而不斷發展具有包含氧化物半導體膜之通道層的薄膜電晶體(Thin Film Transistor：以下稱為「TFT」)之開發。
氧化物半導體膜之氧化還原狀態係因氧化物半導體膜及絕緣膜之膜厚或熱處理下其等之膜質之變動而變化，故TFT之特性較大地變動。例如，具有包含氧化物半導體膜之通道層的TFT會產生如下問題，即，若氧化物半導體膜過度地被氧化，則TFT之閾值電壓增高，接通電流降低。另一方面，若氧化物半導體膜過度地被還原，則TFT之閾值電壓降低，即便將閘極電壓設為0 V亦無法截止電流。
因此，為獲得良好之TFT特性，需要使氧化物半導體膜成為適當之還原狀態。例如，於日本專利特開2010-232647號公報中記載有如下技術：利用鈦(Ti)膜形成與IGZO膜相接之源極/汲極電極，且使鈦膜與IGZO膜反應，使IGZO膜在膜厚方向上還原，藉此，製造具有良好特性之TFT。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2010-232647號公報
然而，日本專利特開2010-232647號公報中記載之TFT之通道層之膜厚極薄僅為40~50 nm左右。以nm單位控制如此薄之氧化物半導體膜之還原反應極為困難。因此，製造具有良好特性之TFT較為困難。
因此，本發明之目的在於提供一種藉由將氧化物半導體膜在其長度方向上還原而具有良好特性之薄膜電晶體及其製造方法。
第1態樣係一種薄膜電晶體，其特徵在於：其係形成於絕緣基板上者，且包括通道層，其包含氧化物半導體層；閘極絕緣膜，其係與上述通道層相接地形成；閘極電極，其係以隔著上述閘極絕緣膜而與上述通道層對向之方式形成；以及源極電極及汲極電極，其等係於上述通道層之長度方向之兩側，分別與上述通道層電性連接；上述通道層之載子濃度係自源極電極及汲極電極所連接之位置朝向上述通道層之內側變低。
第2態樣係如第1態樣，其中上述通道層係於將上述閘極絕緣膜內之電場強度成為1 MV/cm之閘極電壓施加至上述 閘極電極時，包含2個第1區域，其等具有特定之載子濃度；2個第2區域，其等分別與上述2個第1區域之內側鄰接，且載子濃度低於上述第1區域；及第3區域，其由上述2個第2區域夾持，且載子濃度低於上述第2區域；上述源極電極及上述汲極電極係分別連接於上述2個第1區域。
第3態樣係如第2態樣，其中電通道長度為上述第2區域之長度與上述第3區域之長度之和。
第4態樣係如第3態樣，其中上述電通道長度為2~6 μm。
第5態樣係如第3態樣，其中上述電通道長度為3~5 μm。
第6態樣係如第3態樣，其中上述源極電極及上述汲極電極包含單一之金屬層或複數個金屬層積層所得之積層金屬膜，且至少與上述通道層電性連接之上述金屬層包含可吸氫1×1020 cm-3以上之材料。
第7態樣係如第6態樣，其中上述材料係鈦、鈦合金、鉬或鉬合金之任一者。
第8態樣係如第6態樣，其中上述閘極電極係形成於上述絕緣基板上，上述閘極絕緣膜係以覆蓋上述閘極電極之方式形成，上述通道層係以與上述閘極電極對向之方式形成於上述閘極絕緣膜上，且上述源極電極及上述汲極電極分別與形成於上述通道層上之上述2個第1區域電性連接。
第9態樣係如第8態樣，其中更包含覆蓋上述源極電極及上述汲極電極之鈍化膜，上述源極電極及上述汲極電極係於上述通道層之長度方向之兩側，以分別與上述2個第1區相接之方式形成，且上述鈍化膜進而覆蓋由上述源極電極與上述汲極電極夾持之上述通道層之表面。
第10態樣係如第8態樣，其中更包含以覆蓋由上述源極電極與上述汲極電極夾持之上述通道層之表面之方式形成之蝕刻終止層，且上述源極電極及上述汲極電極係經由形成於上述蝕刻終止層之接觸孔，分別與上述通道層之上述2個第1區域電性連接。
第11態樣係如第8態樣，其中上述通道層之一端係以覆蓋上述源極電極之一端之方式形成，上述通道層之另一端係以覆蓋上述汲極電極之一端之方式形成。
第12態樣係如第6態樣，其中上述通道層係形成於上述絕緣基板上，上述閘極絕緣膜係以覆蓋上述通道層之方式形成，上述閘極電極係以與上述閘極電極對向之方式形成於上述閘極絕緣膜上，且上述源極電極及上述汲極電極係分別與形成於上述通道層上之上述2個第1區域電性連接。
第13態樣係如第6態樣，其中上述通道層係包含氧化銦鎵鋅層。
第14態樣係如第6態樣，其中上述通道層係包含微晶氧化物半導體。
第15態樣係一種薄膜電晶體之製造方法，其特徵在於：其係形成於絕緣基板上之薄膜電晶體之製造方法，且包括如下步驟：形成包含氧化物半導體層之通道層；形成與上述通道層相接地形成之閘極絕緣膜；以隔著上述閘極絕緣膜而與上述通道層對向之方式形成閘極電極；於上述通道層之長度方向之兩側，分別連接吸存氫之源極電極及汲極電極；及將上述源極電極及上述汲極連接於上述通道層後進行熱處理；上述熱處理步驟係將吸存於上述源極電極及上述汲極電極中之氫供給至上述通道層，並使其沿上述通道層之長度方向擴散。
第16態樣係如第15態樣，其中上述源極電極及上述汲極電極至少於上述熱處理步驟之前已吸存氫1×1020 cm-3以上。
第17態樣係一種顯示裝置，其特徵在於：其係顯示圖像之主動矩陣型顯示裝置，且包含：顯示部，其包含複數條閘極配線、與上述複數條閘極配線交叉之複數條源極配線、分別對應於上述複數條閘極配線與上述複數條源極配線之交叉點以矩陣狀配置之複數個 像素形成部；及驅動電路，其驅動上述複數個像素形成部；用於寫入自上述源極配線對上述像素形成部賦予圖像信號的開關元件係第2態樣之薄膜電晶體。
根據上述第1態樣，於意圖藉由控制作為通道層之氧化物半導體層之載子濃度來獲得良好之電晶體特性之情形時，使載子濃度自通道層之兩側朝向內側變化相較於膜厚方向上使該載子濃度變化更易於控制。因此，可藉由使載子濃度自通道層之兩側朝向內側變化而獲得具有良好特性之薄膜電晶體。
根據上述第2態樣，當施加使閘極絕緣膜內之電場強度成為1 MV/cm之類的閘極電壓時，於通道層上以載子濃度自其兩側朝向內側依序降低之方式，形成有第1區域、第2區域及第3區域。藉此，通道層之載子濃度朝向內側降低，故可獲得具有良好特性之薄膜電晶體。
根據上述第3態樣，於施加使閘極絕緣膜內之電場強度成為1 MV/cm之類的閘極電壓時，薄膜電晶體之電通道長度成為第2區域之長度與第3區域之長度之和。可藉由如此地於通道區域內包含第2區域及第3區域，而獲得陷阱能階減少(薄膜電晶體之特性測定時之閾值電壓之偏移減小)且閘極電壓為0 V時之漏電流減小等特性良好之薄膜電晶體。
根據上述第4態樣，可藉由將電通道長度設為2~6 μm， 而獲得具有良好特性之薄膜電晶體。
根據上述第5態樣，可藉由將電通道長度設為3~5 μm，而獲得具有更良好之特性之薄膜電晶體。
根據上述第6態樣，源極電極及汲極電極之金屬層係由可吸氫1×1020 cm-3以上之材料形成。因此，將吸存於金屬層內之氫於熱處理時供給至通道層，於通道層內擴散，將通道層還原。可藉由以此方式將電通道長度控制為最佳長度，而獲得具有良好特性之薄膜電晶體。
根據上述第7態樣，鈦、鈦合金、鉬、或鉬合金均為可吸氫1×1020 cm-3以上之材料。於熱處理時可將充分量之氫供給至通道層。藉此，電通道長度之控制變得容易，從而可獲得具有良好特性之薄膜電晶體。
根據上述第8態樣，可藉由於絕緣基板上配置有閘極電極之結構之薄膜電晶體中，將由氫還原之氧化物半導體層作為通道層，而獲得具有良好特性之薄膜電晶體。
根據上述第9態樣，可藉由於通道蝕刻結構之薄膜電晶體中，將由氫還原之氧化物半導體層作為通道層，而獲得具有良好特性之薄膜電晶體。
根據上述第10態樣，可藉由於蝕刻終止結構之薄膜電晶體中，將由氫還原之氧化物半導體層作為通道層，而獲得具有良好特性之薄膜電晶體。
根據上述第11態樣，可藉由於底端接觸結構之薄膜電晶體中，將由氫還原之氧化物半導體層作為通道層，而獲得具有良好特性之薄膜電晶體。
根據上述第12態樣，可藉由於頂閘極結構之薄膜電晶體中，將由氫還原之氧化物半導體層作為通道層，而獲得具有良好特性之薄膜電晶體。
根據上述第13態樣，由於通道層包含氧化銦鎵鋅，故而，易於藉由氫而沿該通道層之長度方向將該通道層還原。藉此，電通道長度之控制變得容易，從而可獲得具有良好特性之薄膜電晶體。
根據上述第14態樣，由於通道層包含微晶氧化物半導體層，故而，薄膜電晶體之接通電阻減小。藉此，可增大接通電流。
根據上述第15態樣，於將吸存有氫之源極電極及汲極電極連接於通道層後，藉由進行熱處理，而自源極電極及汲極電極對通道層供給氫，進而，供給之氫於通道層內沿其長度方向進行擴散。藉此，可容易地進行電通道長度之控制，從而可製造具有良好特性之薄膜電晶體。
根據上述第16態樣，源極電極及汲極電極係至少於熱處理步驟之前已吸存氫1×1020 cm-3以上，故而，可藉由熱處理而將充分量之氫供給至通道層，從而有效地還原通道層。藉此，可製造具有更良好特性之薄膜電晶體。
根據上述第17態樣，可藉由使用具有良好特性之薄膜電晶體作為設於顯示部中之各像素形成部之開關元件，而於截止時避免漏電流流動，或者，避免接通電流因閾值電壓變高而降低。藉此，可提昇顯示部中顯示之圖像之顯示品質。
<1.基礎研究>
<1.1 TFT之構成>
圖1係表示基礎研究中使用之通道蝕刻結構之TFT10之構成之剖面圖。如圖1所示，TFT10係包含閘極電極20，其形成於絕緣基板15上；閘極絕緣膜30，其以覆蓋閘極電極20之方式形成；島狀通道層40，其形成於與閘極電極20對向之閘極絕緣膜30上之位置；源極電極60a，其自通道層40之左上表面延伸至左側之閘極絕緣膜30上；汲極電極60b，其自通道層40之右上表面延伸至右側之閘極絕緣膜30上；及鈍化膜70，其以覆蓋包含源極電極60a及汲極電極60b之基板之整體之方式形成。
於TFT10中，通道層40包含IGZO膜等氧化物半導體膜。源極電極60a及汲極電極60b包含於鈦層上積層有銅(Cu)層之積層金屬膜，且鈦層以與通道層40相接之方式形成。再者，於以下說明中，亦存在將通道層40稱為氧化物半導體層之情形。
鈦層係藉由自氧化物半導體層中奪取作為其構成元素之一的氧而還原氧化物半導體層，並且由所奪取之氧進行氧化而成為氧化鈦(TiO2)。又，鈦層係將鈍化膜70之成膜時吸存之氫供給至氧化物半導體層。自鈦層供給之氫係一面沿橫向(通道層40之長度方向)在氧化物半導體層中擴散一面還原氧化物半導體層。其結果，靠近源極電極60a及汲極電極60b之端部之氧化物半導體層因自鈦層供給之氫之 量較多而成為高還原區域(亦稱為「第1區域」)40a。相較2個高還原區域40a為內側之氧化物半導體層因供給之氫之量減少而分別成為低還原區域(亦稱為「第2區域」)40b。進而，由2個低還原區域40b夾持之區域成為所供給之氫之量更少之非還原區域(亦稱為「第3區域」)40c。如此般，於氧化物半導體層上，自源極電極60a及汲極電極60b之端部朝向內側，依序形成高還原區域40a、低還原區域40b及非還原區域40c。
圖2係表示施加6 V之閘極電壓Vg時求出電通道長度Leff之方法之圖。圖2之橫軸係表示TFT10之通道長度Lch。於本說明書中，通道長度Lch係與源極電極60a之端部至汲極電極60b之端部為止之距離(以下稱為「源極/汲極間距離」)Lsd相等。縱軸係表示根據施加0.1 V汲極電壓Vd時之TFT10之電阻值求出的通道寬度為1 μm時之電阻值Rmeas。
如圖2所示，為求出施加6 V之閘極電壓Vg時之電通道長度Leff，而對通道長度Lch不同之複數個TFT10求出施加5 V之閘極電壓Vg時、及施加7 V之閘極電壓Vg時之電阻值Rmeas。繼而，求出表示閘極電壓Vg為5 V時之測定結果之直線與表示閘極電壓Vg為7 V時之測定結果之直線的交點。如此求出之交點之X座標係表示還原區域之長度△L，Y座標係表示還原區域之電阻值Rmeas。
圖3係表示TFT10中之各區域之圖。如圖3所示，自源極電極60a及汲極電極60b之端部分別朝向內側延伸長度為 L/2之還原區域，由左右還原區域夾持之區域之長度成為電通道長度Leff。左右還原區域之長度為△L，故單側之長度為△L/2。通道長度Lch為還原區域之長度△L與電通道長度Leff之和，再者，還原區域於以下稱為△區域。又，△區域之電阻值除以△區域之長度△L所得之值為下述平均片電阻Rs。
亦由圖3可知，電通道長度Leff由下式(1)表示。
Leff=Lch-△L (1)
△區域之長度△L係相應於閘極電壓Vg而變化，故電通道長度Leff亦相應於閘極電壓Vg而變化。於閘極電壓Vg較低之情形時，△區域中包含高還原區域40a及低還原區域40b，由電通道長度Leff表示之區域中包含低還原區域40b及非還原區域40c。即，低還原區域40b不僅包含於△區域中所包含之區域，亦包含於由電通道長度Leff表示之區域中。又，若施加較高之閘極電壓Vg，閘極絕緣膜30內之電場強度成為1 MV/cm，則如下所述，△區域僅成為高還原區域40a，且由電通道長度Leff表示之區域成為低還原區域40b及非還原區域40c。
<1.2高還原區域及低還原區域>
對通道層40中形成高還原區域40a及低還原區域40b之機制進行說明。於藉由電漿化學氣相沈積法(Chemical Vapor Deposition：以下稱為「電漿CVD法」)形成作為鈍化膜70之氧化矽(SiO2)膜時，若例如將矽烷(SiH4)氣體或正矽酸四乙酯(Tetraethyl orthosilicate：Si(OC2H5)4，TEOS)氣體 用作原料氣體，則所生成之電漿中將生成氫離子或氫自由基(以下將其等統稱為「氫」)。氫被吸存於構成源極電極60a及汲極電極60b之鈦層中，且藉由此後之熱處理而自鈦層擴散至氧化物半導體層內。擴散至氧化物半導體層內之氫將與氧化物半導體層之氧鍵結而形成OH鍵，或自氧化物半導體層中奪取氧而生成H2O，從而將氧化物半導體層還原。經還原之氧化物半導層將產生電子載體(以下稱為「載子」)，故氧化物半導體層之電阻值低下。△區域係以此方式經氫還原之氧化物半導體層內之區域，且藉由自鈦層供給之氫之擴散而形成。因此，氧化物半導體層之載子之濃度分佈係表示表示起因於擴散之分佈。
圖4係表示與源極電極60a(或汲極電極60b)之端部相距之距離x與氧化物半導體層內之載子濃度Next之分佈的關係之圖。如圖4所示，氧化物半導體層內之載子濃度Next係於源極電極60a之端部濃度最高，且隨著遠離端部，載子濃度Next緩慢下降。因此，根據圖4所示之載子濃度分佈分別決定高還原區域40a及低還原區域40b之長度較為困難。
因此，高還原區域40a及低還原區域40b之長度Lhigh、Llow分別利用下述方法決定。根據其結果，高還原區域40a之載子濃度Next約為5×1017 cm-3以上，且自源極電極60a之端部起載子濃度Next成為約5×1017 cm-3之位置P1成為高還原區域40a之端部。又，高還原區域40a之端部之位置P1至內側之低於載子濃度Next之位置P2為止成為低還原 區域40b。然而，低還原區域40b無法如高還原區域40a般由閘極電壓Vg明確定義，故需要利用與高還原區域40a不同之方法進行定義。
<1.3高還原區域及低還原區域之長度之求出方法>
對求出高還原區域40a及低還原區域40b之長度Lhigh、Llow之方法進行說明。圖5係表示閘極電壓Vg與△區域之長度△L之關係之圖。再者，熱處理係於鈍化膜70之成膜後在300℃下進行1小時。
高還原區域40a之長度Lhigh以如下方式定義。即，於將閘極絕緣膜30之膜厚換算為氧化矽膜之膜厚時，定義為施加使閘極絕緣膜30內之電場強度成為1 MV/cm之閘極電壓Vg時之△區域之長度△L。因此，閘極絕緣膜之電場強度由下式(2)定義，(閘極電壓-閾值電壓)/閘極絕緣膜之膜厚 (2)
又，閘極絕緣膜之膜厚係指將作為電容之膜厚換算為氧化矽膜之膜厚時之膜厚。再者，求出△區域之長度△L之方法係記載於文獻(IEEE Trans.Electron Devices,Vol.ED-34,No.12(1987)2469.)中。
閘極絕緣膜30係於氮化矽(SiN)膜上積層有氧化矽膜之積層絕緣膜，且例如氮化矽膜之膜厚為300 nm，氧化矽膜之膜厚為50 nm。又，氮化矽膜之比介電係數為氧化矽膜之比介電係數之1.5倍。因此，將300 nm之氮化矽膜之膜厚換算為氧化矽膜之膜厚時為300 nm/1.5=200 nm。據此，將閘極絕緣膜30之膜厚換算為氧化矽膜之膜厚時為250 nm。 若將施加至閘極電極20之閘極電壓Vg設為30 V，且將TFT10之閾值電壓設為5 V，則可追加地施加約25V至閘極絕緣膜30。此時，閘極絕緣膜30之電場強度根據上述定義為25 V/250 nm=1 MV/cm。因此，施加30 V至閘極電極20時之△區域之長度△L為高還原區域40a之長度Lhigh。
對求出高還原區域40a之長度Lhigh之方法進行具體說明。為使閘極絕緣膜30之電場強度成為1 MV/cm而將閘極電壓Vg設為30 V時，根據圖5，△區域之長度△L為2.2 μm。該2.2 μm係表示高還原區域40a之長度Lhigh。如圖4所示，如此求出之高還原區域40a成為載子濃度Next約為5×1017 cm-3以上之低電阻區域。
相對於此，低還原區域40b之載子濃度Next為5×1016~5×1017 cm-3，且越靠近通道區域之內側，濃度越低。因此，若使閘極電壓Vg變化，改變通道區域之載子濃度Next，則低還原區域40b之長度Llow變動。於該情形時，可知閘極電壓Vg越低，則低還原區域40b之長度Llow越長，於最長時單側約為1 μm，兩側約為2 μm。然而，載子濃度Next係自低還原區域40b至非還原區域40c連續地變化，故難以求出僅低還原區域40b之長度Llow。
因此，對求出低還原區域40b之長度Llow之方法進行說明。首先，將低還原區域40b之長度Llow定義如下。即，將低還原區域40b之長度Llow定義為自△區域之平均片電阻Rs約為300~500 kΩ/□之長度△L減去利用上述方法求出之高還原區域40a之長度Lhigh所得之值。如此定義之低還原區 域40b之長度Llow成為形成於通道層40兩側之2個低還原區域40b之長度Llow/2之和。
圖6係表示閘極電壓Vg與△區域之平均片電阻Rs之關係之圖。根據圖6，求出△區域之平均片電阻Rs成為300 kΩ/□之閘極電壓Vg為17 V。進而，根據圖5，求出閘極電壓Vg為17 V時之△區域之長度△L為3.4 μm。以同樣方式，根據圖6，求出平均片電阻Rs成為500 kΩ/□之閘極電壓Vg為12 V，且根據圖5，求出此時之△區域之長度△L為4.2 μm。
另一方面，高還原區域40a之長度Lhigh已求出為2.2 μm。於該情形時，低還原區域40b之長度Llow根據其定義成為自平均片電阻Rs為300 kΩ/□時之△區域之長度△L即3.4 μm、及平均片電阻Rs為500 kΩ/□時之△區域之長度△L即4.2 μm分別減去高還原區域40a之長度Lhigh即2.2 μm所得之值。以此方式求出之低還原區域40b之長度Llow為1.2~2.0 μm。低還原區域40b係形成於源極電極60a側及汲極電極60b側，故各低還原區域40b之長度Llow/2為該高還原區域40a之一半即0.6~1.0 μm。
由於熱處理溫度越高則自鈦層供給至氧化物半導體層之氫之量越多，又，越易於在氧化物半導體層內進行擴散，故高還原區域40a之長度Lhigh因製程條件、尤其因熱處理溫度而較大地變化。然而，已知低還原區域40b之長度Llow不易受製程條件影響，該長度Llow為1~2 μm，不取決於製程條件。
<2.第1實施形態>
<2.1 TFT之構成>
圖7(a)係表示本發明第1實施形態之通道蝕刻結構之TFT100之構成之平面圖，圖7(b)係沿圖7(a)所示之切割線A-A之剖面圖。參照圖7(a)及圖7(b)，說明TFT100之構成。再者，TFT100之構成係與基礎研究中使用之TFT10之構成基本相同。
於玻璃基板等絕緣基板15上形成有閘極電極20。閘極電極20係包含例如鈦層上積層有銅層之積層金屬膜。再者，閘極電極20亦可包含自絕緣基板15側依序積層有鈦層、鋁(Al)層、鈦層之積層金屬膜。
以覆蓋包含閘極電極20之絕緣基板15之整體之方式，形成有閘極絕緣膜30。閘極絕緣膜30係包含氮化矽膜35上積層有氧化矽膜36之積層絕緣膜。如此地於氮化矽膜35上積層氧化矽膜36之原因在於不易自作為下述通道層40之氧化物半導體層中奪取氧。於該情形時，氮化矽膜35之膜厚為300 nm，氧化矽膜36之膜厚為50 nm。因此，如基礎研究中所說明，換算為氧化矽膜之閘極絕緣膜30之膜厚為250 nm。再者，閘極絕緣膜30亦可為僅包含氧化矽膜之單層膜。例如，閘極絕緣膜30之膜厚亦可為積層絕緣膜之電容成為相同之250 nm、或者絕緣崩潰電壓與積層絕緣膜成為相同程度之350 nm。如此一來，閘極絕緣膜30之膜厚考量電晶體特性、可靠性及良率適當最佳化即可。
在與閘極電極20對向之閘極絕緣膜30上之位置，形成有島狀通道層40。通道層40係含有包含銦(In)、鎵(Ga)、鋅 (Zn)及氧(O)之IGZO層。於通道層40之兩側分別形成高還原區域40a，且於高還原區域40a之內側分別形成低還原區域40b，由2個低還原區域40b夾持之區域作為非還原區域40c殘留。
IGZO層之膜厚較佳為30~50 nm左右。此情況取決於以下原因。若IGZO層之膜厚小於30 μm，則TFT100之TFT特性變得不穩定，又，產生溫度應力及閘極電壓應力導致之閾值電壓之偏移。另一方面，若膜厚變得厚於50 nm，則閘極電壓Vg之控制性變差，漏電流(尤其閘極電壓Vg為0 V時之漏電流)增大。
本實施形態中使用之IGZO層之組成比示於下式(3)中。
銦：鎵：鋅=1：1：1 (3)
然而，IGZO層之組成比亦可為其他組成比。又，本實施形態中使用之IGZO層最佳為非晶膜，但亦可為微晶膜或多晶膜等結晶性膜。於微晶膜之情形時，TFT100之接通電阻變小，接通電流增加。
再者，可用作TFT100之通道層40之氧化物半導體膜並不限定於IGZO膜，亦可為In-Zn-O系、In-Zn-Sn-O系或In-Zn-Si-O系等。具體而言，亦可為IZO膜、ITO膜、ZnO膜、SnO膜、WO膜、IO膜等。
於通道層40之上表面形成有隔開特定距離左右分離之源極電極60a及汲極電極60b。源極電極60a係以自通道層40之左上表面延伸至左側之閘極絕緣膜30上為止之方式形成。汲極電極60b係以自通道層40之右上表面延伸至右側 之閘極絕緣膜30上為止之方式形成。源極電極60a及汲極電極60b之端部係以分別位於2個高還原區域40a上之方式形成。
源極電極60a及汲極電極60b係包含例如於膜厚為100 nm之鈦層65上積層有膜厚為300~1000 nm之銅層66之積層金屬膜。如此地藉由積層金屬膜而構成源極電極60a及汲極電極60b之原因在於，鈦層65之電阻值較高，故藉由積層電阻值較低之銅層66而降低源極電極60a及汲極電極60b之電阻值。
又，在與IGZO層相接之源極電極60a及汲極電極60b之表面設置鈦層65係取決於以下之原因。即，該原因在於：鈦層65藉由將形成下述鈍化膜70時所吸存之氫於熱處理時供給至IGZO層而還原IGZO層之能力較高。又，為減小鈦層65與IGZO層之接觸電阻，而必需減小源極電極60a及汲極電極60b之下部之IGZO層之電阻。具體而言，為避免對TFT特性造成影響，而必需將與源極電極60a及汲極電極60b相接之IGZO層之平均片電阻Rs設為10 kΩ/□以下，且與該平均片電阻Rs對應之載子濃度約為1×1019 cm-3以上。因此，為還原IGZO層，使該載子濃度設成為約1×1019 cm-3以上，與IGZO層相接之金屬層必需由可吸存濃度大於其1位數左右之氫、具體而言為1×1020 cm-3以上之氫之材料形成。作為可如此地吸存大量氫之材料除了鈦以外，尚有鉬(Mo)、鈦合金或鉬合金等。
再者，源極電極60a及汲極電極60b之積層於鈦層上之金 屬層之材料除了銅以外，亦可為鋁、鎢(W)、鉭(Ta)等金屬、以其等為主成分之合金、或將其等適當組合而成之積層金屬。又，源極電極60a及汲極電極60b亦可由鈦、鉬、銅、鋁、鎢、鉭等金屬、及以其等為主成分之合金中之任一者形成。
源極電極60a及汲極電極60b係以俯視圖中與閘極電極20局部重疊之方式配置。因此，於對閘極電極20施加特定之電壓時，藉由來自閘極電極20之電場，而於通道層40之各高還原區域40a載子受到感應，形成高濃度載子層。藉由形成高濃度載子層，而將源極電極60a及汲極電極60b分別與2個高還原區域40a歐姆連接。
以覆蓋包含源極電極60a及汲極電極60b之絕緣基板15之整體之方式，形成有鈍化膜70。鈍化膜70係包含膜厚為300 nm之氧化矽膜。於鈍化膜70上分別開設有到達源極電極60a及汲極電極60b之表面之接觸孔71a、71b。源極電極60a及汲極電極60b係經由接觸孔71a、71b而分別與形成於鈍化膜70上之外部配線80a、80b電性連接。
<2.2 TFT特性>
對在TFT100中閘極電壓-汲極電流特性(以下稱為「TFT特性」)因通道長度Lch(源極/汲極電極間距離Lsd)不同而如何變化進行研究。圖8(a)係表示通道長度Lch為3 μm時之TFT特性之圖，圖8(b)係具有圖8(a)所示之TFT特性之TFT之剖面圖。圖9(a)係表示通道長度Lch為6 μm時之TFT特性之圖，圖9(b)係具有圖9(a)所示之TFT特性之TFT之剖 面圖。圖10(a)係表示通道長度Lch為16 μm時之TFT特性之圖，圖10(b)係具有圖10(a)所示之TFT特性之TFT之剖面圖。
再者，於任一情形時，根據基礎研究結果，TFT100之高還原區域40a之長度Lhigh約為2 μm，低還原區域40b之長度Llow為1~2 μm。又，汲極電流Id之測定係首先施加0.1 V之汲極電壓Vd而進行，繼而，施加10 V之汲極電壓Vd而進行。
首先，參照圖8(a)，說明通道長度Lch為3 μm時之TFT特性。如圖8(a)所示，TFT100呈現即便閘極電壓Vg為0 V時電流亦流入通道區域內之空乏型特性。又，高還原區域40a之長度Lhigh為2 μm，低還原區域40b之長度Llow為1~2 μm。根據該等情況可知，如圖8(b)所示，於通道長度Lch為3 μm之氧化物半導體層上僅形成有高還原區域40a及低還原區域40b，而未形成非還原區域。因此，為使TFT100不呈現空乏型特性，非還原區域之形成必不可少。
繼而，參照圖9(a)及圖9(b)，說明通道長度Lch為6 μm時之TFT特性。於該情形時，電通道長度Leff根據式(1)為6 μm-約2 μm=約4 μm。又，於閘極絕緣膜30內之電場強度為1 MV/cm時，電通道長度Leff由下式(4)表示。
Leff=Llow+Lnon (4)
因此，根據式(4)，非還原區域40c之長度Lnon約為4 μm-(1~2 μm)=2~3 μm。如圖9(b)所示，於通道長度Lch為6 μm之TFT100之氧化物半導體層上形成有高還原區域40a、低 還原區域40b及非還原區域40c，並且非還原區域40c之長度Lnon為2~3 μm即合適之長度。於該情形時，如圖9(a)所示，TFT呈現出次閾值特性急遽上升，閾值電壓較低之良好特性。
繼而，參照圖10(a)及圖10(b)，說明通道長度Lch為16 μm時之TFT特性。該情形時之電通道長度Leff根據式(1)為16 μm-約2 μm=約14 μm。因此，若以與通道長度Lch為6 μm之情形相同之方式，藉由式(4)自電通道長度Leff求出非還原區域40c之長度Lnon，則該長度Lnon約為14 μm-(1~2 μm)=12~13 μm。如此般，亦於通道長度Lch為16 μm之TFT100之氧化物半導體層中，形成高還原區域40a、低還原區域40b及非還原區域40c，但非還原區域40c之長度Llow極長為12~13 μm。
如圖10(a)所示，因汲極電壓Vd之不同，汲極電流Id上升之閘極電壓Vg之值較大地偏移。考慮其原因在於，於施加0.1 V作為及極電壓Vd，對閘極電壓Vg掃描至-15 V~+35 V為止時，於通道層40與閘極絕緣膜30之界面捕獲電子，因此，閾值電壓偏移至正側。若非還原區域40c之長度Lnon如此地變長，則會產生閘極電壓應力導致之閾值電壓之偏移之類的問題。
根據上述說明可知，TFT100之最佳通道長度Lch之範圍為包含6 μm之範圍，但最佳範圍之上限及下限並不明確。因此，對藉由使用通道長度Lch不同之複數個TFT100，測定汲極電流Id之通道長度依存性及閾值電壓之偏移量△Vth 之通道長度依存性來求出最佳通道長度Lch之範圍的方法進行說明。圖11係表示通道長度Leh與汲極電流Id之關係之圖，圖12係表示通道長度Lch與閾值電壓之偏移量△Vth之關係之圖。再者，圖11及圖12係表示使用如下TFT100進行測定所得之結果之圖，該TFT100係於350℃下進行熱處理，且將閾值電壓設為5 V，以於與作為通道層40之氧化物半導體層相接之源極電極60a及汲極電極60b之表面形成鉬層，將氧化物半導體層還原。
若通道長度Lch縮短，則通道區域僅成為高還原區域40a及低還原區域40b，而不形成非還原區域40c。因此，閾值電壓變低，閘極電壓Vg為0 V時之汲極電流Id(漏電流)增大。若使用漏電流增大之TFT100構成電路，則存在電路之消耗電流增大，又，易於產生誤動作之類的問題。因此，於通道寬度為20 μm之TFT100中，為使漏電流成為100 pA以下，根據圖11可知，必需使通道長度Lch為至少4 μm以上，更佳為5 μm以上。
又，圖12係對閘極電壓-汲極電流特性進行2次測定，且將第1次與第2次之閾值電壓之差(偏移量△Vth)相對通道長度繪製成曲線之圖。於圖12中表示偏移量△Vth越大則特性越易於變動且可靠性低之TFT。因此，為使閾值電壓為5 V時之偏移量△Vth成為±1 V以下，根據圖12可知，必需使通道長度Lch處於至少4~8 μm之範圍，更佳為5~7 μm之範圍。
如上所述，TFT100之高還原區域40a之長度Lhigh為2 μm。此時之電通道長度Leff、即低還原區域40b之長度Llow與非還原區域40c之長度Lnon之和根據其定義成為將通道長度Lch減去高還原區域40a之長度Lhigh所得之值。因此，電通道長度Leff之較佳範圍為2~6 μm，進而更佳之範圍為3~5 μm。
<2.3 TFT之製造方法>
圖13(a)~圖13(c)及圖14(a)~圖14(c)係表示圖7(a)及圖7(b)所示之TFT100之各製造步驟之步驟剖面圖。
如圖13(a)所示，例如使用濺鍍法於絕緣基板15上連續地形成鈦膜(未圖示)及銅膜(未圖示)。繼而，使用光微影法於銅膜表面上形成光阻圖案(未圖示)。將該光阻圖案作為光罩，且藉由濕式蝕刻法而依序蝕刻銅膜、鈦膜，形成閘極電極20。其後，將光阻圖案剝離。藉此，形成鈦層上積層有銅層之閘極電極20。
如圖13(b)所示，以覆蓋包含閘極電極20之絕緣基板15之整體之方式，使用電漿CVD法，連續地形成膜厚為300 nm之氮化矽膜35及膜厚為50 nm之氧化矽膜36，從而形成閘極絕緣膜30。
如圖13(c)所示，於閘極絕緣膜30之表面，使用濺鍍法，形成包含銦、鎵、鋅及氧之IGZO膜(未圖示)。IGZO膜係使用將氧化銦(In2O3)、氧化鎵(Ga2O3)及氧化鋅(ZnO)分別以等莫耳混合地燒結而成之靶材，藉由直流(Direct Current，DC)濺鍍法而成膜。IGZO膜之膜厚為30~50 nm。
繼而，於IGZO膜之表面上形成光阻圖案48。將光阻圖 案48作為光罩，藉由乾式蝕刻法蝕刻IGZO膜，並將光阻圖案48剝離。藉此，在與閘極電極20對向之閘極絕緣膜30上之位置，形成作為島狀通道層40之IGZO層。
繼而，剝離光阻圖案48，於大氣環境中將溫度設為350℃，進行1小時之熱處理。藉由進行熱處理，閘極絕緣膜30之膜質提昇，從而可抑制溫度應力及閘極電壓應力導致之閾值電壓之偏移量△Vth。又，由於閘極絕緣膜30與通道層40之界面之缺陷減少，故可改善TFT100之上升特性。於以此方式，在形成源極電極60a及汲極電極60b之前進行熱處理之情形時，無需考慮鈦層65對IGZO層之還原，故可進行僅以改善TFT特性為目的之高溫熱處理。
如圖14(a)所示，使用濺鍍法，形成源極金屬膜61。源極金屬膜61係由在膜厚為30~100 nm之鈦膜62上積層膜厚為300~1000 nm之銅膜63之積層金屬膜所構成。此時，鈦膜62之膜厚及濺鍍時之功率係與下述熱處理一併對高還原區域40a及低還原區域40b之長度Lhigh、Llow造成較大影響。因此，本實施形態係將鈦膜62之膜厚設為30~70 nm，且將濺鍍時之功率設為7 kW。繼而，使用光微影法，於源極金屬膜61上，形成於閘極電極20之上方具有開口部之光阻圖案68。此處，將濺鍍時之功率設為7 kW係基於以下原因。濺鍍時之功率係依存於濺鍍裝置之大小、即玻璃基板等絕緣基板15之尺寸。於本實施形態中，使用之絕緣基板15之尺寸為320×400 mm，故最佳功率為2~7 kW。
如圖14(b)所示，將光阻圖案68作為光罩，藉由濕式蝕 刻法而依序蝕刻源極金屬膜61之銅膜63及鈦膜62，形成積層有鈦層65及銅層66之源極電極60a及汲極電極60b。藉此，源極電極60a自通道層40之左上表面延伸至左側之閘極絕緣膜30上為止。汲極電極60b自通道層40之右上表面延伸至右側之閘極絕緣膜30上為止。再者，於通道層40上未形成蝕刻終止層。然而，由於藉由濕式蝕刻法蝕刻源極金屬膜61，故於形成源極電極60a及汲極電極60b時，通道層40之膜幾乎不減少。
以覆蓋包含源極電極60a及汲極電極60b之絕緣基板15之整體之方式，使用電漿CVD法，生成將矽烷氣體及一氧化二氮(N2O)氣體或TEOS氣體等作為原料氣體之電漿，從而形成作為鈍化膜70之氧化矽膜。再者，鈍化膜70係與通道層40相接，故鈍化膜70較佳為難以還原作為通道層40之IGZO層的氧化矽膜。於鈍化膜70之成膜時，電漿中所含之氫被吸存於構成源極電極60a及汲極電極60b之鈦層65中。
使用乾式蝕刻法，於鈍化膜70上開設分別到達源極電極60a及汲極電極60b之表面之接觸孔71a、71b。繼而，於大氣環境中進行溫度為300℃且時間為2小時之熱處理。藉由熱處理，而將被吸存於源極電極60a及汲極電極60b之鈦層65中之氫供給至IGZO層，且於IGZO層內沿該IGZO層之長度方向擴散。藉此，於靠近源極電極60a及汲極電極60b之通道層40形成高還原區域40a，且於其等之內側分別形成低還原區域40b。於由2個低還原區域40b夾持之通道層40 之中央殘留非還原區域40c。如此般，藉由該熱處理，而決定高還原區域40a之長度Lhigh、低還原區域40b之長度Llow及非還原區域40c之長度Lnon。又，可藉由該熱處理，而使在蝕刻接觸孔71a、71b時於源極電極60a及汲極電極60b中產生之損壞恢復。再者，熱處理之溫度較佳為300~350℃。又，用於還原IGZO膜之氫亦可為自氫(H2)氣體中生成之氫電漿。於該情形時，源極電極60a及汲極電極60b可有效地吸存氫。又，熱處理只要在鈍化膜70之成膜後進行即可。
如圖14(c)所示，於包含接觸孔71a、71b之鈍化膜70上形成金屬膜(未圖示)，且將光阻圖案(未圖示)作為光罩，將金屬膜圖案化。藉此，形成分別經由接觸孔71a、71b而與源極電極60a及汲極電極60b電性連接之外部配線80a、80b。
再者，於上述說明中，熱處理係於源極金屬膜61之成膜前及接觸孔71a、71b形成後進行。然而，亦可省略將源極金屬膜61成膜前之熱處理，而於接觸孔71a、71b之形成後一併進行熱處理。當於接觸孔71a、71b之形成後進行熱處理之情形時，由於鈦層65對IGZO層之還原進行，故無法於高溫下進行長時間之熱處理。因此，無法充分提昇TFT特性。然而，由於可將熱處理次數減少1次，故可簡化TFT100之製造製程。
<2.4效果>
根據本實施形態，於施加使閘極絕緣膜30內之電場強度 成為1 MV/cm之閘極電壓Vg時，TFT100之電通道長度Leff成為低還原區域40b之長度Llow與非還原區域40c之長度Lnon之和。如此般，因於通道區域內包含低還原區域40b及非還原區域40c，故可獲得陷阱能階減小(TFT特性之測定時之閾值電壓之偏移量△Vth減小)且閘極電壓Vg為0 V時之漏電流減小等特性良好之TFT100。
又，源極電極60a及汲極電極60b之鈦層65可吸氫1×1020 cm-3以上。因此，使吸存於鈦層65中之氫供給至氧化物半導體層，且於氧化物半導體層內進行擴散。藉此，將氧化物半導體層還原，TFT100之電通道長度Leff變為最佳長度，故TFT特性變得良好。
又，於形成覆蓋已吸氫之源極電極60a及汲極電極60b之鈍化膜70，進而在鈍化膜70上開設接觸孔71a、71b後，進行熱處理。藉此，自源極電極60a及汲極電極60b對氧化物半導體層供給氫，且使供給之氫於氧化物半導體層內沿其長度方向進行擴散。可以此方式，容易地進行電通道長度Leff之控制。又，由於源極電極60a及汲極電極60b之鈦層65係與氧化物半導體層相接，故可有效地還原氧化物半導體層。藉此，可製造具有更良好之特性之TFT100。
<3.第2實施形態>
<3.1 TFT之構成>
圖15(a)係表示本發明第2實施形態之蝕刻終止結構之TFT200之構成之平面圖，圖15(b)係沿圖15(a)所示之TFT200之B-B線之剖面圖。
參照圖15(a)及圖15(b)，說明TFT200之構成。於玻璃基板等絕緣基板15上形成有閘極電極20。以覆蓋包含閘極電極20之絕緣基板15之整體之方式，形成有閘極絕緣膜30。再者，閘極電極20及閘極絕緣膜30之構成係與第1實施形態之TFT100相同，故標註相同參照符號，且省略該等之說明。
在與閘極電極20對向之閘極絕緣膜30上之位置形成有島狀通道層40。通道層40係包含IGZO層。通道層40係包含形成於其兩側之高還原區域40a、分別形成於高還原區域40a之內側之低還原區域40b、及殘留於由2個低還原區域40b夾持之通道層40之中央之非還原區域40c。再者，由於IGZO層之膜厚、結晶性、組成比等與第1實施形態之TFT100相同，故省略該等之說明。
與TFT100之情形不同，於通道層40及閘極絕緣膜30上形成有蝕刻終止層150。蝕刻終止層150具有如下功能：於藉由蝕刻而形成下述源極電極160a及汲極電極160b時，保護通道層40之表面不被蝕刻，並且降低配線之寄生電容。因此，較佳為，蝕刻終止層150之膜厚較厚，但若過厚則存在成膜時問變長，產量降低之類的問題。考慮到此情況，而將蝕刻終止層150之較佳膜厚設為100~500 nm。又，蝕刻終止層150係與IGZO層相接，故為了不易自IGZO層奪取氧而藉由氧化矽膜形成。再者，於圖15(a)中已省略蝕刻終止層150之圖示，但蝕刻終止層150覆蓋除接觸孔151a、151b以外之整面。
於蝕刻終止層150上分別開設有到達通道層40之低還原區域40b之接觸孔151a、151b。如圖15(b)所示，形成有於蝕刻終止層150之上表面隔開特定距離左右分離之源極電極160a及汲極電極160b。源極電極160a係以自蝕刻終止層150之左上表面延伸至左側之閘極絕緣膜30上為止之方式形成，並且經由接觸孔151a而亦與通道層40之高還原區域40a電性連接。汲極電極160b係以自蝕刻終止層150之右上表面延伸至右側之閘極絕緣膜30上為止之方式形成，並且經由接觸孔151b而亦與通道層40之高還原區域40a電性連接。再者，源極電極160a及汲極電極160b之膜厚及材料係與TFT100之情形相同，故省略該等之說明。
以覆蓋包含源極電極160a及汲極電極160b之絕緣基板15之整體之方式形成有鈍化膜70。鈍化膜70係包含膜厚為300 nm之氧化矽膜。於鈍化膜70上分別開設有到達源極電極160a及汲極電極160b之表面之接觸孔71a、71b。源極電極160a及汲極電極160b係分別經由接觸孔71a、71b而與形成於鈍化膜70上之外部配線80a、80b電性連接。
於形成鈍化膜70時，TFT200之源極電極160a及汲極電極160b曝露於包含自作為原料氣體之矽烷氣體或TEOS氣體中生成之氫的電漿中。此時，源極電極160a及汲極電極160b吸存電漿中之氫。繼而，於在鈍化膜70上形成接觸孔151a、151b之後，在大氣環境中進行溫度為300℃且時間為2小時之熱處理。藉由該熱處理，而自源極電極160a及汲極電極160b之鈦層165對IGZO層供給氫，且使氫於IGZO 層內沿其長度方向進行擴散。藉此，於靠近源極電極160a及汲極電極160b之通道層40形成高還原區域40a，且於其等之內側分別形成低還原區域40b。於由2個低還原區域40b夾持之通道層40之中央殘留有非還原區域40c。藉由該熱處理，而決定高還原區域40a之長度Lhigh、低還原區域40b之長度Llow及非還原區域40c之長度Lnon。又，可藉由該熱處理，而使蝕刻接觸孔71a、71b時在源極電極160a及汲極電極160b中產生之損壞恢復。再者，熱處理之溫度較佳為300~350℃。又，用於還原IGZO膜之氫亦可為自氫氣生成之氫電漿。於該情形時，源極電極160a及汲極電極160b可有效地進行吸氫。又，熱處理若為鈍化膜70之成膜後，則可於任何時候進行。
又，亦於TFT200之情形時，可在形成通道層40之步驟至形成源極電極160a及汲極電極160b之步驟為止之任一步驟中，進行例如溫度為350℃且時間為1小時之熱處理，以提昇TFT特性。
<3.2效果>
根據本實施形態，與第1實施形態之TFT100之情形同樣地可獲得具有良好特性之TFT200。
<4.第3實施形態>
<4.1 TFT之構成>
圖16(a)係表示本發明之第3實施形態之底端接觸結構之TFT300之構成之平面圖，圖16(b)係圖16(a)所示之TFT300之沿C-C線之剖面圖。
參照圖16(a)及圖16(b)，說明TFT300之構成。於絕緣基板15上形成有閘極電極20。以覆蓋包含閘極電極20之絕緣基板15之整體之方式形成有閘極絕緣膜30。再者，閘極電極20及閘極絕緣膜30之構成係與第1實施形態之TFT100之情形相同，故標註相同參照符號，且省略該等之說明。
於閘極電極20之上方之閘極絕緣膜30上，形成有隔開特定距離左右分離之源極電極260a及汲極電極260b。源極電極260a及汲極電極260b係包含閘極絕緣膜30之表面上依序積層有鈦層265、銅層266、鈦層267之積層金屬膜。
於由源極電極260a與汲極電極260b夾持之閘極絕緣膜30上，形成有包含IGZO層之通道層240。通道層240之一端係延伸至源極電極260a之上表面為止，而另一端延伸至汲極電極260b之上表面為止。與源極電極260a相接之通道層240之一端、及與汲極電極260b相接之通道層240之另一端均與鈦層265及鈦層267相接。因此，於通道層240之兩側，以分別覆蓋源極電極260a及汲極電極260b之方式形成有高還原區域240a。於高還原區域240a之內側分別形成低還原區域240b，且於由2個低還原區域240b夾持之通道層240之中央殘留非還原區域240c。再者，於TFT300中，由於IGZO層與鈦層265及鈦層267相接，故易於進行IGZO層之還原。然而，若至少形成鈦層265及鈦層267之任一者，則可進行IGZO層之還原，從而形成高還原區域240a、低還原區域240b及非還原區域240c。
以覆蓋包含源極電極260a及汲極電極260b之絕緣基板15 之整體之方式形成有鈍化膜70。鈍化膜70係包含膜厚為300 nm之氧化矽膜。於鈍化膜70上分別開設有到達源極電極260a及汲極電極260b之表面之接觸孔71a、71b。源極電極260a及汲極電極260b係分別經由接觸孔71a、71b而與形成於鈍化膜70上之外部配線80a、80b電性連接。
於鈍化膜70之成膜時，TFT300之源極電極260a及汲極電極260b曝露於包含自作為原料氣體之矽烷氣體或TEOS氣體生成之氫的電漿中。此時，源極電極260a及汲極電極260b吸存電漿中之氫。繼而，當於鈍化膜70上形成接觸孔71a、71b之後，在大氣環境中進行溫度為300℃且時間為2小時之熱處理。藉由該熱處理，而自源極電極260a及汲極電極260b之鈦層265、267對IGZO層供給氫，且使氫於IGZO層內沿其長度方向進行擴散。藉此，於靠近源極電極260a及汲極電極260b之通道層240形成高還原區域240a，且於其等之內側分別形成低還原區域240b。由2個低還原區域240b夾持之通道層240之中央殘留非還原區域240c。藉由該熱處理，而決定高還原區域240a之長度Lhigh、低還原區域240b之長度Llow及非還原區域240c之長度Lnon。又，可藉由該熱處理，而使於蝕刻接觸孔71a、71b時在源極電極260a及汲極電極260b中產生之損壞恢復。再者，熱處理之溫度較佳為300~350℃。又，用於還原IGZO膜之氫亦可為自氫氣生成之氫電漿。於該情形時，源極電極260a及汲極電極260b可有效地進行吸氫。又，熱處理若為鈍化膜70之成膜後，則可於任何時候進 行。
又，亦於TFT300之情形時，可在形成通道層240之步驟至形成源極電極260a及汲極電極260b之步驟為止之任一步驟中進行例如溫度為350℃且時間為1小時之熱處理，以提昇TFT特性。
<4.2效果>
根據本實施形態，與第1實施形態之TFT100之情形同樣地可獲得良好之TFT300。
<5.第4實施形態>
<5.1 TFT之構成>
圖17(a)係表示本發明第4實施形態之頂閘極結構之TFT400之構成之平面圖，圖17(b)係沿圖17(a)所示之切割線D-D之剖面圖。參照圖17(a)及圖17(b)，說明TFT400之構成。
於玻璃基板等絕緣基板15上配置有島狀之通道層340。通道層340係含有包含銦(In)、鎵(Ga)、鋅(Zn)及氧(O)之IGZO層。於IGZO層之兩側分別形成高還原區域340a，且於高還原區域340a之內側分別形成低還原區域340b，並且由2個低還原區域340b夾持之區域係作為非還原區域340c殘留。再者，IGZO層之膜厚等係與TFT100之情形相同，故省略該等之說明。又，如圖17(b)所示，可將IGZO層直接形成於絕緣基板15上，但亦可形成於絕緣基板15上所形成之氮化矽膜或氧化矽膜上。又，亦可形成於在氮化矽膜上積層有氧化矽膜之積層絕緣膜上。
以覆蓋包含通道層340之絕緣基板15之整體之方式形成有閘極絕緣膜330。閘極絕緣膜330係包含氮化矽膜上積層有氧化矽膜之積層絕緣膜。閘極絕緣膜330之構成係與TFT100之情形相同，故省略其說明。再者，構成閘極絕緣膜330之氮化矽膜之膜厚為300 nm，氧化矽膜之膜厚為50 nm。
至少在與通道層340之低還原區域340b及非還原區域340c對向之閘極絕緣膜330上之位置配置有閘極電極320。閘極電極320之構成係與TFT100之情形相同，故省略其說明。以覆蓋包含閘極電極320之絕緣基板15之整體之方式，形成有包含氧化矽膜之層間絕緣膜350。再者，高還原區域340a之端部較佳為於俯視圖中進入至閘極電極320之內側為止，但亦可位於閘極電極320之外側。其原因在於，於該情形時，當對閘極電極320施加電壓時，在與閘極電極320相接之通道層340之表面上載子受到感應，形成高濃度層。
於層間絕緣膜350及閘極絕緣膜330上分別形成有到達通道層340之兩側之高還原區域340a的接觸孔71a、71b。配置有經由接觸孔71a、71b而分別與兩側之高還原區域340a電性連接之源極電極360a及汲極電極360b。以覆蓋包含源極電極360a及汲極電極360b之絕緣基板15之整體之方式，形成有包含氧化矽膜之鈍化膜70。
TFT之源極電極360a及汲極電極360b係於鈍化膜70之成膜時，曝露於包含自作為原料氣體之矽烷氣體或TEOS氣 體生成之氫的電漿中。此時，源極電極360a及汲極電極360b吸存電漿中之氫。繼而，當於鈍化膜70上形成接觸孔71a、71b之後，在大氣環境中進行溫度為300℃且時間為2小時之熱處理。藉由該熱處理，自源極電極360a及汲極電極360b之鈦層對IGZO層供給氫，且使氫於IGZO層內沿其長度方向進行擴散。藉此，於靠近源極電極360a及汲極電極360b之通道層340形成高還原區域340a，且於其等之內側分別形成低還原區域340b。於由2個低還原區域340b夾持之通道層340之中央殘留非還原區域340c。藉由該熱處理，而決定高還原區域340a之長度Lhigh、低還原區域340b之長度Llow及非還原區域40c之長度Lnon。又，可藉由該熱處理，而使於蝕刻接觸孔71a、71b時在源極電極360a及汲極電極360b中產生之損壞恢復。再者，熱處理之溫度較佳為300~350℃。又，用於還原IGZO膜之氫亦可為自氫氣中生成之氫電漿。於該情形時，源極電極360a及汲極電極360b可有效地進行吸氫。又，熱處理若為鈍化膜70之成膜後，則可於任何時候進行。
又，亦於TFT400之情形時，可在形成通道層340之步驟至形成源極電極360a及汲極電極360b之步驟為止之任一步驟中進行例如溫度為350℃且時間為1小時之熱處理，以提昇TFT特性。
<5.2效果>
根據本實施形態，與第1實施形態之TFT100之情形同樣地可獲得具有良好特性之TFT400。
<6.第5實施形態>
圖18係表示包含第1至第4實施形態之TFT100~400之任一者的液晶顯示裝置1之構成之方塊圖。圖18所示之液晶顯示裝置1係包含液晶面板2、顯示控制電路3、閘極驅動器4及源極驅動器5。於液晶面板2上形成有沿水平方向延伸之n條(n為1以上之整數)閘極配線G1~Gn、及沿與閘極配線G1~Gn交叉之方向延伸之m條(m為1以上之整數)源極配線S1~Sm。於第i條閘極配線Gi(i為1以上且n以下之整數)與第j條源極配線Sj(j為1以上且m以下之整數)之交點附近，分別配置有像素形成部Pij。
於顯示控制電路3中，自液晶顯示裝置1之外部供給水平同步信號或垂直同步信號等控制信號SC及圖像信號DT。顯示控制電路3係基於該等信號，對閘極驅動器4輸出控制信號SC1，且對源極驅動器5輸出控制信號SC2及圖像信號DT。
閘極驅動器4係與閘極配線G1~Gn連接，源極驅動器5係與源極配線S1~Sm連接。閘極驅動器4係將表示選擇狀態之高位準信號依序供給至閘極配線G1~Gn。藉此，逐一地依序選擇閘極配線G1~Gn。例如，於選擇第i條閘極配線Gi時，一併選擇相當於1行之像素形成部Pi1~Pim。源極驅動器5係對各源極配線S1~Sm賦予與圖像信號DT相應之信號電壓。藉此，對選擇之相當於1行之像素形成部Pi1~Pim寫入與圖像信號DT相應之信號電壓。以此方式，液晶顯示裝置1於液晶面板2中顯示圖像。再者，存在將液晶面板2 稱為「顯示部」，且將閘極驅動器4及源極驅動器5統稱為驅動電路之情形。
圖19係表示設於液晶面板2中之像素形成部Pij內之圖案配置的平面圖。如圖18所示，液晶面板2係包含沿水平方向延伸之第i條閘極配線Gi；沿與閘極配線Gi交叉之方向延伸之第j條源極配線Sj；及配置於由閘極配線Gi及源極配線Sj包圍之區域內之像素形成部Pij。像素形成部Pij包含圖7(a)及圖7(b)所示之TFT100，作為發揮開關元件之功能之TFT。TFT100之閘極電極20係與閘極配線Gi電性連接。於閘極電極20之上方形成有島狀之通道層40。通道層40之一端係與連接至源極配線Sj之源極電極電性連接，而通道層40之另一端係與汲極電極電性連接。進而，汲極電極經由接觸孔6而與像素電極7連接。像素電極7係與對向電極(未圖示)一併構成將與圖像信號DT相應之信號電壓保持特定時間之像素電容。
可將具有良好TFT特性之TFT100用作設於液晶面板2中之各像素形成部Pij之開關元件，從而於截止時避免漏電流流動，或者避免接通電流因閾值電壓增高而降低。藉此，可將圖像信號之信號電壓於特定時間內保持於各像素形成部Pij，或者可確實地進行寫入，因此，可提昇顯示於液晶面板2中之圖像之顯示品質。
再者，圖18及圖19係說明使用TFT100之情形，但亦可使用TFT200或300而取代TFT100。
又，上述說明係說明將TFT210應用於液晶顯示裝置1中 之情形，但亦可應用於有機電致發光(Electro Luminescence，EL)顯示裝置中。
[產業上之可利用性]
本發明係適於主動矩陣型液晶顯示裝置等之類的顯示裝置，尤其適於構成形成於其像素部中之開關元件或用於驅動像素部之驅動電路的電晶體。
1‧‧‧液晶顯示裝置
2‧‧‧液晶面板
15‧‧‧絕緣基板
20‧‧‧閘極電極
30‧‧‧閘極絕緣膜
40‧‧‧通道層(氧化物半導體層、IGZO層)
40a‧‧‧高還原區域(第1區域)
40b‧‧‧低還原區域(第2區域)
40c‧‧‧非還原區域(第3區域)
60a‧‧‧源極電極
60b‧‧‧汲極電極
65‧‧‧鈦電極
100‧‧‧薄膜電晶體(TFT)
150‧‧‧通道終止層
160a‧‧‧源極電極
160b‧‧‧汲極電極
165‧‧‧鈦電極
200‧‧‧薄膜電晶體(TFT)
240‧‧‧通道層(氧化物半導體層、IGZO層)
240a‧‧‧高還原區域(第1區域)
240b‧‧‧低還原區域(第2區域)
240c‧‧‧非還原區域(第3區域)
260a‧‧‧源極電極
260b‧‧‧汲極電極
265‧‧‧鈦電極
267‧‧‧鈦電極
300‧‧‧薄膜電晶體(TFT)
320‧‧‧閘極電極
330‧‧‧閘極絕緣膜
340‧‧‧通道層(氧化物半導體層、IGZO層)
340a‧‧‧高還原區域(第1區域)
340b‧‧‧低還原區域(第2區域)
340c‧‧‧非還原區域(第3區域)
360a‧‧‧源極電極
360b‧‧‧汲極電極
400‧‧‧薄膜電晶體(TFT)
Lch‧‧‧通道長度
Leff‧‧‧電通道長度
△L/2‧‧‧單側之長度
圖1係表示基礎研究中使用之通道蝕刻結構之TFT之構成之剖面圖。
圖2係表示於圖1所示之TFT中施加6 V之閘極電壓時求出電通道長度之方法之圖。
圖3係表示圖1所示之TFT中之各區域之圖。
圖4係表示於圖1所示之TFT中，與源極電極之端部相距之距離和氧化物半導體層內之載子濃度之分佈的關係之圖。
圖5係表示於圖1所示之TFT中閘極電壓與△區域之長度之關係之圖。
圖6係表示於圖1所示之TFT中閘極電壓與△區域之平均片電阻之關係之圖。
圖7(a)係表示本發明第1實施形態之通道蝕刻結構之TFT之構成之平面圖，(b)係沿著(a)所示之切割線A-A之剖面圖。
圖8(a)係表示於圖7所示之TFT中，通道長度為3 μm時之TFT特性之圖，(b)係具有(a)所示之TFT特性之TFT之剖面 圖。
圖9(a)係表示於圖7所示之TFT中，通道長度為6 μm時之TFT特性之圖，(b)係具有(a)所示之TFT特性之TFT之剖面圖。
圖10(a)係表示於圖7所示之TFT中，通道長度為16 μm時之TFT特性之圖，(b)係具有(a)所示之TFT特性之TFT之剖面圖。
圖11係表示於圖7所示之TFT中通道長度與汲極電流之關係之圖。
圖12係表示於圖7所示之TFT中通道長度與閾值電壓之偏移量之關係之圖。
圖13(a)-(c)係表示圖7所示之TFT之各製造步驟之步驟剖面圖。
圖14(a)-(c)係表示圖7所示之TFT之各製造步驟之步驟剖面圖。
圖15(a)係表示本發明第2實施形態之蝕刻終止結構之TFT之構成之平面圖，(b)係(a)所示之TFT之沿B-B線之剖面圖。
圖16(a)係表示本發明第3實施形態之底端接觸結構之TFT300之構成之平面圖，(b)係(a)所示之TFT之沿C-C線之剖面圖。
圖17(a)係表示本發明第4實施形態之頂閘極結構之TFT之構成之平面圖，(b)係沿(a)所示之切割線D-D之剖面圖。
圖18係表示包含第1至第4實施形態之TFT之任一者的液 晶顯示裝置之構成之方塊圖。
圖19係表示圖18所示之液晶顯示裝置之液晶面板中設置之像素形成部內之圖案配置的平面圖。
20‧‧‧閘極電極
30‧‧‧閘極絕緣膜
40‧‧‧通道層(氧化物半導體層、IGZO層)
40a‧‧‧高還原區域(第1區域)
40b‧‧‧低還原區域(第2區域)
40c‧‧‧非還原區域(第3區域)
60a‧‧‧源極電極
60b‧‧‧汲極電極
Lch‧‧‧通道長度
Leff‧‧‧電通道長度
△L/2‧‧‧單側之長度

Claims (17)

  1. 一種薄膜電晶體，其特徵在於：其係形成於絕緣基板上者，且包括：通道層，其包含氧化物半導體層；閘極絕緣膜，其係與上述通道層相接地形成；閘極電極，其係以隔著上述閘極絕緣膜而與上述通道層對向之方式形成；以及源極電極及汲極電極，其等係於上述通道層之長度方向之兩側，分別與上述通道層電性連接；上述通道層之載子濃度係自源極電極及汲極電極所連接之位置朝向上述通道層之內側變低。
  2. 如請求項1之薄膜電晶體，其中上述通道層係於將上述閘極絕緣膜內之電場強度成為1 MV/cm之閘極電壓施加至上述閘極電極時，包含2個第1區域，其等具有特定之載子濃度；2個第2區域，其等分別與上述2個第1區域之內側鄰接，且載子濃度低於上述第1區域；及第3區域，其由上述2個第2區域夾持，且載子濃度低於上述第2區域；上述源極電極及上述汲極電極係分別連接於上述2個第1區域。
  3. 如請求項2之薄膜電晶體，其中電通道長度為上述第2區域之長度與上述第3區域之長度之和。
  4. 如請求項3之薄膜電晶體，其中上述電通道長度為2~6 μm。
  5. 如請求項3之薄膜電晶體，其中上述電通道長度為3~5 μm。
  6. 如請求項3之薄膜電晶體，其中上述源極電極及上述汲極電極包含單一之金屬層或複數個金屬層積層所得之積層金屬膜，且至少與上述通道層電性連接之上述金屬層包含可吸存氫1×1020 cm-3以上之材料。
  7. 如請求項6之薄膜電晶體，其中上述材料係鈦、鈦合金、鉬、或鉬合金之任一者。
  8. 如請求項6之薄膜電晶體，其中上述閘極電極係形成於上述絕緣基板上，上述閘極絕緣膜係以覆蓋上述閘極電極之方式形成，上述通道層係以與上述閘極電極對向之方式形成於上述閘極絕緣膜上，且上述源極電極及上述汲極電極分別與形成於上述通道層上之上述2個第1區域電性連接。
  9. 如請求項8之薄膜電晶體，其中更包含覆蓋上述源極電極及上述汲極電極之鈍化膜，上述源極電極及上述汲極電極係以於上述通道層之長度方向之兩側，分別與上述2個第1區相接之方式形成，且上述鈍化膜進而覆蓋由上述源極電極與上述汲極電極夾持之上述通道層之表面。
  10. 如請求項8之薄膜電晶體，其中更包含以覆蓋由上述源 極電極與上述汲極電極夾持之上述通道層之表面之方式形成之蝕刻終止層，且上述源極電極及上述汲極電極係經由形成於上述蝕刻終止層之接觸孔，分別與上述通道層之上述2個第1區域電性連接。
  11. 如請求項8之薄膜電晶體，其中上述通道層之一端係以覆蓋上述源極電極之一端之方式形成，上述通道層之另一端係以覆蓋上述汲極電極之一端之方式形成。
  12. 如請求項6之薄膜電晶體，其中上述通道層係形成於上述絕緣基板上，上述閘極絕緣膜係以覆蓋上述通道層之方式形成，上述閘極電極係以與上述閘極電極對向之方式形成於上述閘極絕緣膜上，且上述源極電極及上述汲極電極係分別與形成於上述通道層上之上述2個第1區域電性連接。
  13. 如請求項6之薄膜電晶體，其中上述通道層係包含氧化銦鎵鋅層。
  14. 如請求項6之薄膜電晶體，其中上述通道層係包含微晶氧化物半導體。
  15. 一種薄膜電晶體之製造方法，其特徵在於：其係形成於絕緣基板上之薄膜電晶體之製造方法，且包括如下步驟：形成包含氧化物半導體層之通道層；形成與上述通道層相接地形成之閘極絕緣膜； 以隔著上述閘極絕緣膜而與上述通道層對向之方式形成閘極電極；於上述通道層之長度方向之兩側，分別連接吸存氫之源極電極及汲極電極；及將上述源極電極及上述汲極連接於上述通道層後進行熱處理；上述熱處理步驟係將吸存於上述源極電極及上述汲極電極中之氫供給至上述通道層，並使其沿上述通道層之長度方向擴散。
  16. 如請求項15之薄膜電晶體之製造方法，其中上述源極電極及上述汲極電極至少於上述熱處理步驟之前已吸存氫1×1020 cm-3以上。
  17. 一種顯示裝置，其特徵在於：其係顯示圖像之主動矩陣型顯示裝置，且包含：顯示部，其包含複數條閘極配線、與上述複數條閘極配線交叉之複數條源極配線、分別對應於上述複數條閘極配線與上述複數條源極配線之交叉點以矩陣狀配置之複數個像素形成部；及驅動電路，其驅動上述複數個像素形成部；用以寫入自上述源極配線對上述像素形成部賦予圖像信號的開關元件係如請求項2之薄膜電晶體。
TW101140841A 2011-11-02 2012-11-02 薄膜電晶體、其製造方法、及顯示裝置 TW201327839A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011241326 2011-11-02

Publications (1)

Publication Number Publication Date
TW201327839A true TW201327839A (zh) 2013-07-01

Family

ID=48191949

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140841A TW201327839A (zh) 2011-11-02 2012-11-02 薄膜電晶體、其製造方法、及顯示裝置

Country Status (2)

Country Link
TW (1) TW201327839A (zh)
WO (1) WO2013065600A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230996B2 (en) 2013-12-27 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105765720B (zh) * 2013-11-18 2019-06-14 夏普株式会社 半导体装置
JP6416899B2 (ja) 2014-06-03 2018-10-31 シャープ株式会社 半導体装置およびその製造方法
KR102204397B1 (ko) * 2014-07-31 2021-01-19 엘지디스플레이 주식회사 박막트랜지스터 및 이를 이용한 표시장치
CN104183650A (zh) * 2014-09-10 2014-12-03 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
JP5657878B2 (ja) * 2009-11-20 2015-01-21 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2011096286A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230996B2 (en) 2013-12-27 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9536904B2 (en) 2013-12-27 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9786690B2 (en) 2013-12-27 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Also Published As

Publication number Publication date
WO2013065600A1 (ja) 2013-05-10

Similar Documents

Publication Publication Date Title
KR102710246B1 (ko) 표시장치
TWI511301B (zh) Thin film transistor and its manufacturing method, and display device
CN104508808B (zh) 半导体装置及其制造方法
US9236496B2 (en) Thin film transistor and display device
CN101487961B (zh) 具有提高电子迁移率的量子阱的显示基板和显示装置
TWI679772B (zh) 半導體裝置
US10297694B2 (en) Semiconductor device and method for manufacturing same
US10304860B2 (en) Array substrate and method of forming the same
CN107112364B (zh) 半导体装置、其制造方法、及具备半导体装置的显示装置
JP6151070B2 (ja) 薄膜トランジスタ及びそれを用いた表示装置
TW201707216A (zh) 半導體裝置及其製造方法
JP2008258345A (ja) 薄膜トランジスタおよびその製造方法ならびに表示装置
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
TW201310646A (zh) 半導體裝置及其製造方法
US20120223308A1 (en) Thin-film transistor, process for production of same, and display device equipped with same
US20170184893A1 (en) Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus
CN105161503A (zh) 非晶硅半导体tft背板结构
CN101414638A (zh) 显示装置和显示装置的制造方法
TWI584468B (zh) 主動矩陣基板及液晶顯示裝置
TW201327839A (zh) 薄膜電晶體、其製造方法、及顯示裝置
CN104335332B (zh) 半导体装置及其制造方法
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
US20200373431A1 (en) Thin film transistor, method for manufacturing same, and display apparatus
JP2024040960A (ja) 半導体装置