JP2009528670A - 半導体機器及びその製法 - Google Patents

Abstract

本発明の半導体機器は、酸化亜鉛からなる酸化物半導体薄膜層（３）を有する。そして、酸化物半導体薄膜層の少なくとも一部が基板（１）表面に対して垂直方向に（００２）結晶面が優先配向状態を有し、該（００２）結晶面の格子面間隔ｄ_００２が、２．６１９Å以上であることを特徴とする。
【選択図】 図１３

Description

本発明は酸化亜鉛を活性層とする半導体機器及びその製法に関する。
なお、本出願は、日本国において、２００６年６月２日に出願した特願２００６−１５５１８８号、２００６年６月２日に出願した特願２００６−１５５１８９号、２００７年２月１６日に出願した特願２００７−３７１７６号を基礎とするパリ条約に基づく優先権を利用した出願である。

酸化亜鉛が優れた半導体(活性層)の性質を示すことは古くから知られており、近年薄膜トランジスタ、発光デバイス、透明導電膜等半導体機器への応用を目指し、酸化亜鉛を用いた酸化物半導体薄膜層の研究開発が活発化している。
例えば、酸化亜鉛を半導体薄膜層として用いた薄膜トランジスタ（以下、ＴＦＴと略すこともある）は、従来液晶ディスプレイに主に用いられているアモルファスシリコン(a−Si：H)を半導体薄膜層として用いたアモルファスシリコンＴＦＴに比較して電子移動度が大きく、優れたＴＦＴ特性を有し、また、室温付近の低温でも結晶薄膜が得られることで高い移動度が期待できる等の利点もあり、積極的な開発が進められている。

酸化亜鉛を酸化物半導体薄膜層として用いたＴＦＴとしては、ボトムゲート型及びトップゲート型の構造が報告されている。
ボトムゲート型構造の一例としては、基板上より順にゲート電極、ゲート絶縁膜、ソース・ドレイン電極、酸化物半導体薄膜層、保護絶縁膜を積層して形成される構造を例示することができる。
一方、トップゲート型構造の一例としては、基板上より順にソース・ドレイン電極、酸化物半導体薄膜層、ゲート絶縁膜、ゲート電極を積層して形成される構造を例示することができる。

一方、酸化亜鉛を用いた酸化物半導体薄膜層をディスプレイの基板として用いられるガラスやプラスチックといった非晶質材料上に形成する場合、その形成条件によって、酸化亜鉛の配向性や格子定数といった物理定数が変化することが知られている。例えば、下記非特許文献１において、スパッタリング法により形成した酸化亜鉛の配向性や格子定数が、原料ガスであるアルゴン（Ａｒ）と酸素（Ｏ_２）の比率により変化することが示されている。しかしながら、当該文献において、酸化亜鉛の配向性や格子定数といった物性値が酸化亜鉛の耐熱性やＴＦＴ等を有する半導体機器の特性に及ぼす影響に関しては記載されていない。

また、酸化亜鉛の配向性や格子定数と半導体機器の特性との関係については、下記特許文献１に記載されている。特許文献１は、薄膜トランジスタについて記載されており、酸化亜鉛の（００２）方向における結晶格子の面間隔ｄ_００２が２．６１３Åから２．６１８Åの範囲で良好な特性を有することが示されている。なお、特許文献１では、ボトムゲート型構造の薄膜トランジスタによりＴＦＴ特性を測定している。具体的な構造は、図１６に示す如く、基板５１上より順にゲート電極５２、ゲート絶縁膜５３、酸化亜鉛からなる酸化物半導体薄膜層５４、一対のソース・ドレイン電極５５を積層した構造である。
この特許文献１において、好ましいとされている格子面間隔ｄ_００２の範囲２．６１３Åから２．６１８Åは、X線回折により得られた値を基に決定している。X線回折で得られる値は、薄膜全体に亘る平均的な値である。つまり、特許文献１で良好とされる範囲２．６１３Åから２．６１８Åは、膜全体の平均的な値を基に算出された範囲である。
しかしながら、ボトムゲート型構造の場合、ゲート絶縁膜５３との界面、すなわち酸化物半導体薄膜層５４下層の所謂成膜初期領域（厚み10nm以下）がチャネル領域となる。このチャネル領域は酸化物半導体薄膜層の成膜初期領域であるため、結晶性が他の領域に比して良好でない。
従って、特許文献１に記載されたように、チャネルが形成される酸化物半導体の成膜初期領域が、膜全体の平均的な値を基にして算出した範囲にあるとはいえない。

また、実際に液晶ディスプレイ等にボトムゲート型の薄膜トランジスタを用いる場合、酸化物半導体薄膜層上に保護絶縁膜を成膜する。保護絶縁膜成膜時には熱工程を経るが、酸化亜鉛は耐熱性が弱く、保護絶縁膜成膜に伴う熱履歴により、酸化物半導体薄膜層の構成成分である亜鉛や酸素の脱離が起こり、欠陥が生じる。当該欠陥は、浅い不純物準位を形成し、酸化物半導体薄膜層を低抵抗化させる。
ボトムゲート型構造では、保護絶縁膜の形成により生じる欠陥は酸化亜鉛薄膜表面、すなわちボトムゲート型薄膜トランジスタのバックチャネル側に形成される。ボトムゲート型薄膜トランジスタでは酸化物半導体薄膜層の下部をチャネルとして用いるが、バックチャネル側の欠陥もリーク電流等のＴＦＴ特性に大きな影響を与える。
この点、特許文献１におけるボトムゲート型の薄膜トランジスタは、酸化物半導体薄膜層成膜後、真空蒸着によるソース・ドレイン電極１５の形成を行っているのみであり、保護絶縁膜を形成する際の熱履歴の影響を受けていない。従って、特許文献１に記載の格子定数範囲は、酸化亜鉛への熱の影響を考慮したものとは言えず、当該ＴＦＴ上に保護絶縁膜を成膜し、液晶ディスプレイ等に実際に使用した場合、同様の結果が出るか否かは不明である。

"Microstructural evolution and preffered orientation change of radio-frequency-magnetron sputtered ZnO thin films.", Journal of Vacuum and Science of Technology Part. A Vol.14, p.1943 (1996) 特開２００５−１５０６３５号公報

本発明の目的は、酸化亜鉛を用いた酸化物半導体薄膜層を有する半導体機器において、絶縁膜の成膜等における熱処理工程を経たとしても、優れた特性を有する半導体機器を提供することにある。

本発明の半導体機器は、酸化亜鉛からなる酸化物半導体薄膜層を有する。そして、酸化物半導体薄膜層の少なくとも一部が基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、該（００２）結晶面の格子面間隔ｄ_００２が、２．６１９Å以上であることを特徴とする。

また、本発明の半導体機器の製法は、基板を準備する工程と、前記基板上に酸化亜鉛からなる酸化物半導体薄膜層を成膜する工程を有する。そして、酸化物半導体薄膜層の少なくとも一部が基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、該（００２）結晶面の格子面間隔ｄ_００２が、２．６１９Å以上であることを特徴とする。

本発明に係る半導体機器について、基板上に形成された薄膜トランジスタを例として、図面を参照しながら以下説明する。ここで、半導体機器とは、基板を含む概念であり、薄膜トランジスタ等の半導体素子（基板を含まない）が１つ以上、基板上に形成された機器をいう。なお、本発明は下記実施例によって何ら限定されるものではない。例えば、半導体素子は薄膜トランジスタに限定されるわけでなく、ダイオードや光電変換素子等の他の半導体素子も当然含まれる。また、薄膜トランジスタの構造も下記の実施例に限定されるわけではない。
また、明細書中では、酸化亜鉛の配向性を（００２）優先配向というようにミラー指数で表しているが、これを六方晶用指数で表すと（０００２）優先配向となる。

［第一実施例］
図１は本発明の第一実施例に係る薄膜トランジスタの構造を示す断面図である。薄膜トランジスタ１００は、基板１上に、一対のソース・ドレイン電極２、酸化物半導体薄膜層３、第一ゲート絶縁膜４、コンタクト部５ａ、一対のソース・ドレイン外部電極２ａ、第二ゲート絶縁膜６、ゲート電極７、表示電極８を有しており、これら各構成を積層したトップゲート型構造として形成されている。

基板１上には、一対のソース・ドレイン電極２が積層されている。このソース・ドレイン電極２は、基板１上面に間隔を有して配置されている。

酸化物半導体薄膜層３は、基板１と一対のソース・ドレイン電極２上に積層されている。
酸化物半導体薄膜層３は、ソース・ドレイン電極２の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。
なお、図１において、酸化物半導体薄膜層３は一対のソース・ドレイン電極２上に形成されている部分の厚さが、一対のソース・ドレイン電極２間に形成された部分よりも薄く図示されているが、これは単なる図示の都合であって、実際には、両者の厚さはほぼ同一である。換言すれば、酸化物半導体薄膜層３は、一対のソース・ドレイン電極２上およびソース・ドレイン電極２間の基板１上にほぼ均一な厚さに形成されている。また、以下の図においても同様である。

本発明に係る酸化物半導体薄膜層３に用いられる酸化亜鉛は、基板に対して垂直方向に（００２）結晶面が優先配向しており、結晶面（００２）の格子面間隔ｄ_００２が、２．６１９Å以上である。これにより、耐熱性の高い酸化物半導体薄膜層となる。
単結晶酸化亜鉛は、（００２）結晶面の格子面間隔ｄ_００２が２．６０２Åから２．６０４Åである。このような（００２）結晶面の格子面間隔ｄ_００２が２．６０２Åから２．６０４Åからなる酸化亜鉛は耐熱性が充分でないため、本実施例のようなトップゲート型の薄膜トランジスタに用いた場合、ゲート絶縁膜４の成膜に伴う熱履歴により、酸化物半導体薄膜層表面（チャネル部）近傍から構成元素である亜鉛や酸素の脱離が生じる。酸化物半導体薄膜層から、その構成元素である亜鉛や酸素が脱離することで、欠陥が生じ、膜質が低下する。これらの欠陥は電気的には浅い不純物準位を形成し、酸化物半導体薄膜層の低抵抗化を引き起こす。そのため、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型、即ちデプレッション型の動作となり、欠陥準位の増大とともに、しきい電圧が小さくなり、リーク電流が増大する。
しかしながら、本発明に係る酸化物半導体薄膜層３は、格子面間隔ｄ_００２が２．６１９Å以上であることから、優れた耐熱性を示す。そのため、酸素や亜鉛の脱離が抑制され、酸化物半導体薄膜層の低抵抗化を防ぐことができる。それにより、リーク電流の抑制された薄膜トランジスタとなる。

また、格子面間隔ｄ_００２は、２．６２５Å以上であることがさらに好ましい。このような酸化物半導体薄膜層は耐熱性がさらに向上するので、リーク電流がより抑制された薄膜トランジスタとなる。格子面間隔と耐熱性及びＴＦＴ特性の関係については、後に試験例で詳述する。

第一ゲート絶縁膜４は、酸化物半導体薄膜層３の上側表面のみを被覆するように形成されている。この第一ゲート絶縁膜４は、ゲート絶縁膜の一部として設けられる。詳細は後述するが、第一ゲート絶縁膜４は、フォトレジストからなるマスクを用いて酸化物半導体薄膜層３をエッチングしてデバイス形状に形成後、フォトレジストからなるマスクをレジスト剥離液で剥離する際、酸化物半導体薄膜層３がレジスト剥離液によってエッチングされることを防止するための保護膜としての役割をも果たすものである。

第二ゲート絶縁膜６は、ソース・ドレイン電極２、酸化物半導体薄膜層３側面及び第一ゲート絶縁膜４の表面全面を被覆するように積層されている。このように、第二ゲート絶縁膜６が積層されることにより、酸化物半導体薄膜層３表面を第一ゲート絶縁膜４にて、側面を第二ゲート絶縁膜６にて完全に被覆することができる。

第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiN）膜あるいは窒化珪素（SiN）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。この第一ゲート絶縁膜４及び第二ゲート絶縁膜６としては、酸化珪素化合物（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい、SiNに酸素あるいは酸素を構成元素として含む化合物、例えばN₂O、を用いて酸素をドーピングした膜が好ましく用いられる。
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、例えばプラズマ化学気相成長（PCVD)法により形成される。

一対のソース・ドレイン外部電極２ａは対応するソース・ドレイン電極２とコンタクト部５ａを介して接続される。
ゲート電極７は、第二ゲート絶縁膜６上に形成されている。このゲート電極７は、薄膜トランジスタに印加するゲート電圧により酸化物半導体薄膜層３中の電子密度を制御する役割を果たすものである。
表示電極８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、インジウムスズ酸化物(ITO)などを用いた酸化物導電性薄膜を用いて形成される。また、当然のことながら表示電極として酸化亜鉛にAlやGa等の不純物をドープした低抵抗酸化亜鉛薄膜を用いることも可能である。

本発明に係る薄膜トランジスタの第一実施例の製法について、図２に基づいて以下に説明する。
まず、図２（Ａ）に示す如く、基板１上全面に金属薄膜を形成した後、この薄膜にフォトリソグラフィーを施すことにより一対のソース・ドレイン電極２を形成する。
図２（Ｂ）に示す如く、基板１およびソース・ドレイン電極２の全面に酸化物半導体薄膜層３として真性ZnO半導体薄膜を例えば５０〜１００nm程度の膜厚で形成し、その後、ZnO上に低抵抗化しない手法および条件で第一ゲート絶縁膜４を形成する。また、第一ゲート絶縁膜の成膜温度は２５０℃以下で行うことが好ましい。

本実施例に係る酸化物半導体薄膜層の成膜条件の一例としては、原料ガスとしてアルゴンと酸素の混合ガスを用いて、高周波マグネトロンスパッタリング法により行うことが例示できる。
単結晶酸化亜鉛の（００２）結晶面における格子面間隔ｄ_００２は、約２．６０２Å〜２．６０４Åの範囲であるが、本発明では、酸化物半導体薄膜層の成膜された状態における格子面間隔ｄ_００２が２．６１９Å以上となるように成膜条件を設定する。
具体的には、成膜圧力を低くすると、格子面間隔ｄ_００２が拡がる。加えて、酸化亜鉛の原料ガスとしてＡｒやＯ_２を用いた場合、Ａｒ／Ｏ_２流量比（Ｏ_２に対するＡｒの流量比）を減少させると、格子面間隔ｄ_００２が拡がる。格子面間隔ｄ_００２の制御については後の試験例にて詳述する。

酸化物半導体薄膜層３は、第一ゲート絶縁膜４成膜時の熱履歴を受ける。しかしながら、本実施例の酸化物半導体薄膜層３は格子面間隔ｄ_００２が、２．６１９Å以上であるため、耐熱性が高く、第一ゲート絶縁膜４成膜時の熱履歴による酸化物半導体薄膜層３からの酸素や亜鉛の脱離が抑制され、酸化物半導体薄膜層３の低抵抗化を防ぐことができる。それにより、リーク電流の抑制された薄膜トランジスタとなる。

図２（Ｃ）に示す如く、第一ゲート絶縁膜４上にフォトレジストをコーティングし、パターニングしてフォトレジスト４ａを形成する。その後、フォトレジスト４ａをマスクとして、第一ゲート絶縁膜４をドライエッチングし、次いで酸化物半導体薄膜層３に対しウェットエッチングを行う。

図２（Ｄ）は酸化物半導体薄膜層３のウェットエッチング後にフォトレジスト４ａを除去した断面を示しており、酸化物半導体薄膜層３と同一形状の第一ゲート絶縁膜４を有するＴＦＴ活性層領域が形成されている。第一ゲート絶縁膜は、酸化物半導体薄膜層３との界面形成に加えて、活性領域をパターン形成する時の酸化物半導体薄膜層を保護する役目も同時に果たしている。すなわち、活性層パターニング後のフォトレジスト４ａを剥離する場合に使用するレジスト剥離液が酸化物半導体薄膜層３表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一ゲート絶縁膜４が酸化物半導体薄膜層３表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液といった各種薬液に対する保護膜としての機能を果たし、酸化物半導体薄膜層３の表面あれを防ぐことができる。
第一ゲート絶縁膜４および酸化物半導体薄膜３の加工方法は上記手法に限定される必要はなく、第一ゲート絶縁膜と酸化亜鉛の双方をドライエッチングにより加工する、もしくは双方をウェットエッチングにより加工することも可能である。

ＴＦＴ活性層領域のパターン形成後、図２（Ｅ）に示す如く、第一ゲート絶縁膜４およびソース・ドレイン電極２を被覆するように、基板１、ソース・ドレイン電極２、酸化物半導体薄膜層３、および第一ゲート絶縁膜４の全面に第二ゲート絶縁膜６を形成し、その後ソース・ドレイン電極２上にコンタクトホール５を開口する。この場合、第二ゲート絶縁膜６は第一ゲート絶縁膜４と同様な条件で形成することが望ましい。

最後に図２（Ｆ）に示す如く、第二ゲート絶縁膜６上に金属膜からなるゲート電極７を形成し、ゲート電極７と同一材料にてソース・ドレイン外部電極２ａをコンタクト部５aを介して対応するソース・ドレイン電極２と接続するよう形成する。その後、表示電極８を形成することで第一実施例のＴＦＴが完成する。

なお、第一実施例のＴＦＴ１００では、酸化物半導体薄膜層３の全ての領域において、基板１に対して垂直方向に（００２）結晶面が優先配向しており、結晶面（００２）の格子面間隔ｄ_００２が、２．６１９Å以上である場合を説明したが、酸化亜鉛の配向や格子面間隔は成膜される直下の材質に依存する。そのため、ＴＦＴ１００の酸化物半導体薄膜層３における基板１に接して成膜される範囲（一対のソース・ドレイン電極２間に存在する範囲）の配向及び格子面間隔と、一対のソース・ドレイン電極２上に接して成膜される範囲の配向及び格子面間隔ｄ_００２が異なるものとなる。この場合、少なくとも基板１上に接して成膜される範囲の格子面間隔ｄ_００２が２．６１９Å以上であればよい。基板１上に接して成膜される範囲の上部にはチャネルが形成されるため、当該範囲が高抵抗を維持することができればリーク電流の抑えられた薄膜トランジスタを得ることができるからである。

［第二実施例］
次いで、本発明に係る薄膜トランジスタの第二実施例について、以下説明する。なお、以下の説明において、第一実施例の薄膜トランジスタ１００と同じ構成には同じ参照番号を付しており、説明は省略する。
図３は本発明の第二実施例に係る薄膜トランジスタ２００の構造を示す断面図である。
薄膜トランジスタ２００は、基板１上に、一対のソース・ドレイン電極２、一対の接触層１０、酸化物半導体薄膜層３、第一ゲート絶縁膜４、コンタクト部５ａ、一対のソース・ドレイン外部電極２ａ、第二ゲート絶縁膜６、ゲート電極７、表示電極８を積層してなる。つまり、薄膜トランジスタ２００は、薄膜トランジスタ１００における一対のソース・ドレイン電極２と酸化物半導体薄膜層３の間に一対の接触層１０を有する構造である。

一対の接触層１０は酸化物半導体薄膜層３に接して形成される層である。具体的には、一対の接触層１０は、対応する一対のソース・ドレイン電極２上に形成され、酸化物半導体薄膜層３は、一対の接触層１０上で、且つ一対のソース・ドレイン電極２の電極間にチャネルを形成するように形成される。このように一対の接触層１０は酸化物半導体薄膜層３と一対のソース・ドレイン電極２の間に形成され、酸化物半導体薄膜層３と一対のソース・ドレイン電極２を接続するためのものである。

また、薄膜トランジスタ２００において、酸化物半導体薄膜層３及び一対の接触層１０は、基板１に対して垂直方向に（００２）結晶面が優先配向した酸化亜鉛からなる。酸化物半導体薄膜層３及び一対の接触層１０が共に（００２）結晶面が優先配向した酸化亜鉛であることにより、同一のターゲットを用いて成膜することができる。つまり、酸化物半導体薄膜層３と一対の接触層１０を同一の装置で成膜することができる。そのため、一対の接触層１０を設けるために、別途装置を用意する必要がない。
また、酸化物半導体薄膜層３の格子面間隔ｄ_００２は２．６１９Å以上である。これにより、酸化物半導体薄膜層３の耐熱性が向上するので、第一ゲート絶縁膜４の成膜工程等の熱処理の影響を少なくすることができる。つまり、酸化物半導体薄膜層３中で浅い不純物準位を形成する欠陥の発生を抑制することができ、酸化物半導体薄膜層３の低抵抗化を防ぐことができる。そのために、薄膜トランジスタ２００のリーク電流を抑えることができる。

また、一対の接触層１０の格子面間隔ｄ_００２は酸化物半導体薄膜層３の格子面間隔ｄ_００２より小さく設定する。これにより、一対の接触層１０の耐熱性は、酸化物半導体薄膜層３の耐熱性より低いものとなる。そのため、第一ゲート絶縁膜４の成膜時等の熱処理により、一対の接触層１０に、酸化物半導体薄膜層３よりも多くの欠陥が生じることとなる。当該欠陥が多く生じることにより、一対の接触層１０の抵抗は、酸化物半導体薄膜層３の抵抗に比して低くなるので、一対のソース・ドレイン電極２と酸化物半導体薄膜層３のコンタクト性が向上し、薄膜トランジスタ２００の電流駆動能力を高めることができる。
具体的には、一対の接触層１０の格子面間隔ｄ_００２が２．６０５Å以下であることが好ましい。接触層１０の格子面間隔ｄ_００２が２．６０５Å以下であることにより、酸化物半導体薄膜層に比して、耐熱性を十分に低くすることができる。そのため、一対の接触層１０の抵抗が酸化物半導体薄膜層３の抵抗より低くなるので、一対のソース・ドレイン電極２と酸化物半導体薄膜層３のコンタクト性が向上し、電流駆動能力の高い薄膜トランジスタとなる。

また、酸化物半導体薄膜層３の格子面間隔ｄ_００２が、２．６２５Å以上であることがさらに好ましい。酸化物半導体薄膜層３の格子面間隔ｄ_００２が２．６２５Å以上であることにより、酸化物半導体薄膜層の耐熱性がさらに向上するので、より高い熱履歴を受けても酸化物半導体薄膜層３の低抵抗化を防ぐことができ、リーク電流をさらに抑制することができる。

酸化物半導体薄膜層３の格子面間隔ｄ_００２が２．６２５Å以上である場合、抵抗導電性薄膜１０の格子面間隔ｄ_００２は、２．６１９Å以下であることが好ましい。これにより、酸化物半導体薄膜層３に比して、耐熱性を低くすることができる。そのため、一対の接触層１０の抵抗が酸化物半導体薄膜層３の抵抗より低くなるので、一対のソース・ドレイン電極２と酸化物半導体薄膜層３のコンタクト性が向上し、電流駆動能力の高い薄膜トランジスタとなる。
また、酸化物半導体薄膜層３の格子面間隔ｄ_００２が２．６２５Å以上である場合、一対の接触層１０の格子面間隔ｄ_００２は２．６０５Å以下であることがさらに好ましい。これにより、一対の接触層１０の耐熱性がより低くなる。その結果、熱処理を行うことで、一対の接触層１０の抵抗がさらに低くなり、一対のソース・ドレイン電極２と酸化物半導体薄膜層３のコンタクト性がさらに向上する。
一対の接触層１０と酸化物半導体薄膜層３の主成分である酸化亜鉛の格子面間隔ｄ_００２と抵抗の関係については、後の試験例にて詳述する。

次いで、本発明に係る第二実施例の薄膜トランジスタ２００の製法について、図４に基づいて以下に説明する。
まず、基板１上に一対のソース・ドレイン電極２を形成する。次に、図４（Ａ）に示す如く、各一対のソース・ドレイン電極２上全面及び基板１上全面に酸化亜鉛からなる一対の接触層１０を例えば10〜100nm程度の膜厚で成膜し、一対のソース・ドレイン電極２間に間隙を有するようにパターニングする。
図４（Ｂ）に示す如く、基板１、一対の接触層１０上の全面に酸化亜鉛からなる酸化物半導体薄膜層３を例えば50〜100nm程度の膜厚で成膜する。
一対の接触層１０及び酸化物半導体薄膜層３の成膜は、例えばマグネトロンスパッタリング法により行う。この時、酸化物半導体薄膜層３及び一対の接触層１０が成膜された状態において基板１に対して垂直方向に（００２）結晶面が優先配向するように成膜条件を調整する。加えて、酸化物半導体薄膜層３の成膜された状態の格子面間隔ｄ_００２が２．６１９Å以上となり、且つ一対の接触層１０の成膜された状態の格子面間隔ｄ_００２が酸化物半導体薄膜層３の成膜された状態の格子面間隔ｄ_００２より小さくなるように成膜条件を調整する。

格子面間隔ｄ_００２を調整する方法としては、第一実施例の説明でも記載したように、成膜圧力やガス流量比の調整が挙げられる。
具体的には、成膜圧力を低くすることで、格子面間隔ｄ_００２を大きくすることができる。つまり、酸化物半導体薄膜層３の成膜を、一対の接触層１０の成膜圧力に比較して低圧力で行うことで、酸化物半導体薄膜層３の格子面間隔ｄ_００２が一対の接触層１０の格子面間隔ｄ_００２に比較して大きい状態が実現できる。
また、酸化亜鉛を成膜する際に原料ガスとしてＡｒとＯ_２を用いる場合、Ａｒ／Ｏ_２流量比を低くすることによっても、格子面間隔ｄ_００２を大きくすることができる。
格子面間隔ｄ_００２の調整に関しては、後の試験例に詳述する。
酸化物半導体薄膜層３及び一対の接触層１０は両方とも酸化亜鉛からなる。また、格子面間隔ｄ_００２は上記したように、成膜条件を変更することにより調整することができる。つまり、酸化物半導体薄膜層３と一対の接触層１０は、同一の装置において、条件を変更することにより成膜することができる。そのため、一対の接触層１０を有する薄膜トランジスタ２００のような構造においても、一対の接触層１０を設けるために別途装置を用意する必要がない。

その後、図４（Ｃ）に示される如く、酸化物半導体薄膜層に、第一ゲート絶縁膜４を形成する。この時、一対の接触層１０及び酸化物半導体薄膜層３は、第一ゲート絶縁膜４の成膜による熱履歴を受ける。酸化物半導体薄膜層３の成膜された状態での格子面間隔ｄ_００２は、一対の接触層１０の成膜された状態での格子面間隔ｄ_００２より大きいため、耐熱性が高い。それにより、第一ゲート絶縁膜４の成膜時の熱履歴により、一対の接触層１０は抵抗が下がるのに対して、酸化物半導体薄膜層３は抵抗が高い状態を維持することができる。
つまり、一対の接触層１０は、酸化物半導体薄膜層３より抵抗が低くなり、一対のソース・ドレイン電極２と酸化物半導体薄膜層３のコンタクト性を向上させるために好適な薄膜となる。
加えて、酸化物半導体薄膜層３は、高抵抗を維持することができるため、薄膜トランジスタ２００のリーク電流を抑制させることができる。

第一ゲート絶縁膜４成膜後、第一ゲート絶縁膜４上にフォトレジストを形成し、当該フォトレジストをマスクとして、第一ゲート絶縁膜４、酸化物半導体薄膜層３、一対の接触層１０に対してエッチング処理を行う。
図４（Ｄ）はエッチング後にフォトレジストを除去した断面を示しており、酸化物半導体薄膜層３と同一形状の第一ゲート絶縁膜４を有するＴＦＴ活性層領域が形成されている。第一ゲート絶縁膜４は、酸化物半導体薄膜層３との界面形成に加えて、活性領域をパターン形成する時の酸化物半導体薄膜層３を保護する役目も同時に果たしている。すなわち、活性層パターニング後のフォトレジストを剥離する場合に使用するレジスト剥離液が酸化物半導体薄膜層３表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一ゲート絶縁膜４が酸化物半導体薄膜層３表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液のような各種薬液に対する保護膜としての機能を果たし、酸化物半導体薄膜層３の表面あれを防ぐことができる。

その後、図４（Ｅ）に示す如く、第一ゲート絶縁膜４および一対のソース・ドレイン電極２を被覆するように、基板１、一対のソース・ドレイン電極２、一対の接触層１０、酸化物半導体薄膜層３、および第一ゲート絶縁膜４上全面に第二ゲート絶縁膜６を形成し、その後一対のソース・ドレイン電極上にコンタクトホール５を開口する。この場合、第二ゲート絶縁膜６は第一ゲート絶縁膜４と同様な条件で形成することが望ましい。
最後に、第二ゲート絶縁膜６上に金属膜からなるゲート電極７を形成し、ゲート電極７と同一材料にてソース・ドレイン外部電極２ａをコンタクト部５ａを介して対応する一対のソース・ドレイン電極２と接続するよう形成する。その後、表示電極８を形成することで第二実施例のＴＦＴが完成する（図３参照）。

なお、第二実施例のＴＦＴ２００でも、第一実施例のＴＦＴ１００と同様に、酸化物半導体薄膜層３及び接触層１０は、成膜される場所によって配向や格子面間隔が異なる。従って、ＴＦＴ２００において、少なくとも酸化物半導体薄膜層３の基板１上に接して成膜される範囲（一対のソース・ドレイン電極２間に存在する範囲）及び接触層１０の基板１に接して成膜される範囲（一対のソース・ドレイン電極２間に存在する範囲）が基板１に対して垂直方向に（００２）結晶面が優先配向し、且つ格子面間隔ｄ_００２が２．６１９Å以上であればよい。これにより、チャネルの形成される部分は高抵抗に維持され、且つ、一対のソース・ドレイン電極２と酸化物半導体薄膜層３のコンタクト性も向上するからである。
また、上記した第二実施例はトップゲート型の薄膜トランジスタであるが、酸化亜鉛からなる接触層１０を有する薄膜トランジスタとしては、他のトップゲート型構造の薄膜トランジスタも含まれるし、ボトムゲート型構造の薄膜トランジスタも当然含まれる。

次いで、本発明の第三〜六実施例に係る薄膜トランジスタについて順に説明する。
［第三実施例］
第三〜六実施例に係る薄膜トランジスタは、酸化物半導体薄膜層３が、真性酸化亜鉛である第１の領域と、ドナーとなるイオンがドーピングされた第２の領域よりなる。酸化物半導体薄膜層３におけるチャネル領域が第１の領域となり、チャネル領域の両端が第２の領域を有する一対のソース・ドレイン領域となっている。なお、ここでいう真性酸化亜鉛とは実質的に不純物を含まない酸化亜鉛をいう。また、「ドーピング」とは、イオンを導入する処理をいい、イオン注入法等も含む概念とする。

まず、第三実施例に係る薄膜トランジスタ３００から説明する。
図５は、第三実施例に係る薄膜トランジスタ３００を示す図である。
薄膜トランジスタ３００は、基板１、一対のソース・ドレイン電極２、酸化物半導体薄膜層３、第一ゲート絶縁膜４、第二ゲート絶縁膜６、ゲート電極７、層間絶縁膜９、コンタクト部５ａ、一対のソース・ドレイン外部電極２ａ、表示電極８を有しており、通常、スタガ型といわれる。なお、第一ゲート絶縁膜４と第二ゲート絶縁膜６の名称を分けているのは、製造工程上２回に分けて成膜されているためである。

第三実施例に係る薄膜トランジスタ３００は、基板１上に形成され、基板１上には、一対のソース・ドレイン電極２が間隙を有して形成されている。
また、酸化物半導体薄膜層３は、酸化亜鉛からなり、一対のソース・ドレイン電極２の電極間にチャネルを形成するように配置されている。

酸化物半導体薄膜層３に用いられる酸化亜鉛は、（００２）結晶面が優先配向しており、結晶面（００２）の格子面間隔ｄ_００２が２．６１９Å以上である。これにより、耐熱性の高い酸化物半導体薄膜層となる。
そのため、酸素や亜鉛の脱離が抑制され、酸化物半導体薄膜層の低抵抗化を防ぐことができる。それにより、リーク電流の抑制された薄膜トランジスタとなる。
また、格子面間隔ｄ_００２は、２．６２５Å以上であることがさらに好ましい。このような酸化物半導体薄膜層は耐熱性がさらに向上するので、リーク電流がより抑制された薄膜トランジスタとなる。
また、酸化物半導体薄膜層３はチャネル領域３１（第１の領域）と一対のソース・ドレイン領域３２（第２の領域を有する領域）からなる。チャネル領域３１はゲート電極７直下に位置するチャネルとして利用される範囲である。

一対のソース・ドレイン領域３２はチャネル領域３１以外の範囲であり、酸化亜鉛に対してドナーとなるイオンがドーピングされ、低抵抗化された第２の領域を有する。なお、第三実施例に係る薄膜トランジスタ３００の場合、一対のソース・ドレイン領域３２におけるすべての領域が低抵抗化された第２の領域からなる。
このソース・ドレイン領域３２を設けることにより、一対のソース・ドレイン電極２からチャネルまでの寄生抵抗を抑えることができ、電流の低下を抑制することができる。一対のソース・ドレイン領域３２は、イオンドーピング後、活性化処理を施すことにより低抵抗化する。低抵抗化の方法については、後に詳述する。

第一ゲート絶縁膜４は、酸化物半導体薄膜層３のチャネル領域３１の上表面のみを被覆するように形成されており、第二ゲート絶縁膜６は第一ゲート絶縁膜４の上表面のみを被覆するよう形成されている。
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiNx）膜あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。また、酸化アルミニウム（AlOx）膜等も挙げることができる。

ゲート電極７は、第二ゲート絶縁膜６上に形成されている。
また、ゲート電極７の両端は、一対のソース・ドレイン領域３２の内側端と膜厚方向に揃った位置に存在することが好ましい。それにより、ソース・ドレイン領域３２とゲート電極７間の寄生容量が低減し、動作速度を向上させることができる。
また、ゲート電極７の両端は一対のソース・ドレイン電極２の内側端部より内側の位置にあることが好ましい。これにより、ゲート電極７と一対のソース・ドレイン電極２間の寄生容量が低減し、動作速度の低下が抑制される。

層間絶縁膜９は一対のソース・ドレイン電極２、一対のソース・ドレイン領域３２、ゲート電極７の表面全面を被覆するように形成されている。層間絶縁膜９は、薄膜トランジスタを保護する役割を果たすだけでなく、一対のソース・ドレイン領域３２に熱を加える役割も果たす。これにより、一対のソース・ドレイン領域３２の抵抗を下げることができる。
一対のソース・ドレイン外部電極２ａはコンタクト部５ａを介してそれぞれ対応するソース・ドレイン電極２と接続される。
表示電極８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。

次いで、本実施例に係る薄膜トランジスタ３００の製法について、図６を用いて説明する。
まず、図６（Ａ）に示す如く、基板１及び一対のソース・ドレイン電極２上の全面に酸化物半導体薄膜層３として酸化亜鉛からなる酸化物半導体薄膜層を例えば５０〜１００nm程度の膜厚にて成膜する。
酸化物半導体薄膜層３の成膜条件の一例としては、原料ガスとしてアルゴンと酸素の混合ガスを用いて、高周波マグネトロンスパッタリング法により行うことが例示できる。
本発明では、酸化物半導体薄膜層の成膜された状態での格子面間隔ｄ_００２が２．６１９Å以上となるように成膜条件を設定する。具体的には、成膜圧力を低くする、若しくはＡｒ／Ｏ_２流量比の減少させることによって、格子面間隔ｄ_００２を拡げることができる。

次いで、図６（Ｂ）に示す如く、酸化物半導体薄膜層３上に第一ゲート絶縁膜４を成膜する。この時、酸化物半導体薄膜層３は、第一ゲート絶縁膜４成膜時の熱履歴を受ける。しかしながら、本実施例の酸化物半導体薄膜層３は格子面間隔ｄ_００２が、２．６１９Å以上であるため、耐熱性が高く、第一ゲート絶縁膜４成膜時の熱履歴による酸化物半導体薄膜層３からの酸素や亜鉛の脱離が抑制され、酸化物半導体薄膜層３の低抵抗化を防ぐことができる。それにより、リーク電流の抑制された薄膜トランジスタとなる。つまり、第一ゲート絶縁膜４の処理温度や処理時間等の制約が小さくなり、例えば、第一ゲート絶縁膜４を比較的高い温度で成膜したとしても、リーク電流が抑制された良好な薄膜トランジスタを得ることができる。
第一ゲート絶縁膜４の成膜時の温度としては、２５０℃以下が好ましいが、酸化物半導体薄膜層３の格子面間隔ｄ_００２の大きさや、他の条件、所望する薄膜トランジスタの特性等を考慮して、酸化物半導体薄膜層３が低抵抗化しないように決定すればよい。

その後、酸化物半導体薄膜層３及び第一ゲート絶縁膜４を一括してパターニングする。図６（Ｃ）は、パターニング後の構造を示しているが、酸化物半導体薄膜層３と第一ゲート絶縁膜４を一括してパターニングすることで、パターン形成に用いるレジストを剥離するためのレジスト剥離液等から酸化物半導体薄膜層３表面を守ることができる。
第一ゲート絶縁膜４及び酸化物半導体薄膜層３をパターニング後、図６（Ｄ）に示す如く、第二ゲート絶縁膜６を形成する。
次いで、第二ゲート絶縁膜６上にゲート電極７を形成し、ゲート電極７をマスクとして、第一ゲート絶縁膜４及び第二ゲート絶縁膜６をＳＦ₆等のガスを用いてドライエッチングする。
図６（Ｅ）は第一ゲート絶縁膜４及び第二ゲート絶縁膜６をドライエッチングした後の断面図を示しており、第一ゲート絶縁膜４、第二ゲート絶縁膜６、ゲート電極７が自己整合的に同一形状に形成されている。また、酸化物半導体薄膜層３は当該エッチング処理でエッチングされないので、両端部分が第一ゲート絶縁膜４で被覆されておらず露出した構造となる。

第一ゲート絶縁膜４及び第二ゲート絶縁膜６のパターン形成後、酸化物半導体薄膜層３の膜厚方向全体において、ゲート電極７をマスクとして露出した一対のソース・ドレイン領域３２に酸化亜鉛に対してドナーとなるイオンをドーピングする。
ドナーとなるイオンとしては、III族からなる元素、例えばインジウム、ガリウム、アルミニウム等のうち少なくとも一種以上をイオン化したものが挙げられる。
この時、イオン注入法を用いることが好ましい。イオン注入法とは、数ｋｅＶから数ＭｅＶに加速したイオンを個体に照射して、イオンをドーピングする方法である。イオン注入法により、酸化物半導体薄膜層３の成膜後、事後的にイオンをドーピングすることができ、加えて、自己整合、且つ選択的にイオンをドーピングすることができる。
また、ドナーとなるイオンとしては、水素(H)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、フッ素(F)、キセノン(Xe)、酸素(O)のうち少なくとも一種以上をイオン化したものも挙げることができる。これらのイオンは、プラズマ分解等で容易に作成することができるため、質量分離を行わず、大面積に亘ってイオンをドーピングすることができる。
また、当該実施例では、一対のソース・ドレイン領域３２が露出しているため、これらのイオンを第一ゲート絶縁膜４及び第二ゲート絶縁膜６を介さずにドーピングすることができる。そのため、ドーピング時の加速電圧を小さくすることができ、それにより、一対のソース・ドレイン領域３２以外へのイオンのドーピングによるダメージを低減することができる。

ここで、一対のソース・ドレイン領域３２の低抵抗化の原理について説明する。
一対のソース・ドレイン領域３２の低抵抗化は、構成成分である酸素や亜鉛が、ドーピングされたイオンと入れ替わることで、つまり、ドーピングされたイオンが酸化亜鉛の格子位置に入り込むことで起こる。このイオンが酸化亜鉛の格子位置に入り込む現象を、イオンが活性化すると称す。
酸化物半導体薄膜層にドーピングされたイオンは活性化処理を行うことにより活性化するが、酸化物半導体薄膜層が所謂単結晶酸化亜鉛と同等の格子面間隔ｄ_００２（２．６０２Åから２．６０４Å）を有する場合、酸化亜鉛にドーピングされたイオンは、活性化処理として、例えば比較的低温の熱処理を行うことにより容易に活性化する。
しかしながら、格子面間隔ｄ_００２が大きくなるにつれ、ドーピングされたイオンが酸化亜鉛の格子位置に入り込む確率が下がる、つまり、活性化が起こりにくくなる。そこで、イオンをドーピング後、酸化物半導体薄膜層３の一対のソース・ドレイン領域３２に対する熱処理（活性化処理）の温度を増大することで酸化亜鉛にドーピングされたイオンの活性化処理を行う。つまり、高い温度の熱処理を行うことで、格子間位置に存在するドーピングしたイオンが格子位置に入り込み、電気的に活性化する。そのため、一対のソース・ドレイン領域３２のみを選択的に低抵抗化させることができ、一対のソース・ドレイン電極２からチャネルまでの寄生抵抗を抑え、電流の低下を抑制することができる。
活性化に必要な熱処理の温度は、酸化物半導体薄膜層３（一対のソース・ドレイン領域３２）の格子面間隔ｄ_００２や、イオンのドーピング量によっても異なるが、酸化物半導体薄膜層３の格子面間隔ｄ_００２が２．６２５Å以上の場合には２５０℃以上、より好ましくは、３００℃以上が好ましい。これにより、一対のソース・ドレイン領域３２を確実に低抵抗化することができる。
一方、活性化熱処理を行うことにより、チャネル領域３１も当該熱処理による熱履歴を受けるが、チャネル領域３１の格子面間隔ｄ_００２は２．６１９Å以上であるため耐熱性が高く、チャネル領域３１は高抵抗の状態に維持される。

また、イオンを活性化する活性化処理として、熱処理を例示したが、熱処理の他に、レーザー照射等も挙げることができる。レーザー照射で活性化処理を行う場合、レーザーを一対のソース・ドレイン領域３２にのみ照射することで、一対のソース・ドレイン領域３２のみに選択的にエネルギーを与え活性化することができる。レーザー照射に使用されるレーザーとしては、紫外線、赤外線、可視光線等を挙げることができるが、酸化亜鉛に吸収が大きいエネルギー３．３ｅＶ以上の紫外光を用いると効果的である。
また、第三実施例では、一対のソース・ドレイン領域３２が露出しているため、レーザー照射を、一対のソース・ドレイン領域に直接的に行うことができ、容易に活性化することができる。
加えて、第三実施例に係る構造の場合、一対のソース・ドレイン領域３２上には、イオンがドーピングされる前に、第一ゲート絶縁膜４及び第二ゲート絶縁膜６が一度成膜されている（図６（Ｂ）乃至（Ｄ）参照）。これにより、一対のソース・ドレイン領域３２は、イオンをドーピングすることで、さらに低抵抗化しやすくなる。この理由は、第一ゲート絶縁膜４及び第二ゲート絶縁膜６の成膜時の熱履歴により、一対のソース・ドレイン領域３２が活性化しやすい状態になるからだと考えられる。

また、第三実施例では、一対のソース・ドレイン領域３２が露出しているため、一対のソース・ドレイン領域３２上に絶縁膜を形成することで、絶縁膜形成時の熱履歴を与えて、一対のソース・ドレイン領域３２を活性化させ、抵抗を低くすることができる。
具体的には、図６（Ｆ）に示す如く、層間絶縁膜９を成膜することで、一対のソース・ドレイン領域３２に熱履歴を与えることができる。層間絶縁膜９の成膜により、一対のソース・ドレイン領域を十分に低抵抗化することができる場合は、上述した活性化処理を別途行う必要がなく、工程を簡略化することができる。

また、一対のソース・ドレイン領域３２の活性化処理を還元処理により行うこともできる。具体的には、層間絶縁膜９の成膜をプラズマＣＶＤ法により行い、一対のソース・ドレイン領域３２を水素等の還元雰囲気に曝す方法が挙げられる。このとき、チャネル領域３１上には第一ゲート絶縁膜４、第二ゲート絶縁膜６、ゲート電極７があるため、チャネル領域３１を還元雰囲気に曝さすことなく、一対のソース・ドレイン領域３２のみを還元雰囲気に曝すことができる。そのため、一対のソース・ドレイン領域３２のみを選択的に低抵抗化することができる。
その後、フォトリソグラフィー法を用いることにより、一対のソース・ドレイン電極２上にコンタクトホールを開口し、一対のソース・ドレイン外部電極２ａをそれぞれ、コンタクト部５ａを介して、対応する各ソース・ドレイン電極２に接続する。最後に、インジウムスズ酸化物（ＩＴＯ）等からなる表示電極８を形成することでＴＦＴが完成する（図５参照）。

なお、薄膜トランジスタ３００では、酸化物半導体薄膜層３をエッチングする際の表面保護の観点から、ゲート絶縁膜を第一ゲート絶縁膜４と第二ゲート絶縁膜の二層としたが、ゲート絶縁膜を一層とする構造でもよい。その場合、ゲート絶縁膜の成膜前に酸化物半導体薄膜層３をパターニングし、その後、ゲート絶縁膜を成膜し、その上にゲート電極７を積載し、ゲート電極７をマスクとしてゲート絶縁膜をエッチングすればよい。
また、第三実施例に係るＴＦＴ３００も、第一，第二実施例に係るＴＦＴ１００，２００と同様に、少なくとも基板１上に接して成膜された酸化物半導体薄膜層３（一対のソース・ドレイン電極２間に存在する範囲）が基板１に対して垂直方向に（００２）結晶面が優先配向し、格子面間隔ｄ_００２が２．６１９Å以上であればよい。
また、上記した薄膜トランジスタ３００は、ゲート電極７が酸化物半導体薄膜層３より上に位置する所謂トップゲート型の薄膜トランジスタであるが、ゲート電極７が酸化物半導体薄膜層３の下側に存在する所謂ボトムゲート型の薄膜トランジスタでもよい。

［第四実施例］
次いで、本発明の第四実施例に係る薄膜トランジスタについて説明する。
図７は、第四実施例に係る薄膜トランジスタ４００を示す図である。
薄膜トランジスタ４００では、ゲート絶縁膜４，６が、酸化物半導体薄膜層３の上側表面全面を被覆した構造である。
このような構造を有することにより、薄膜トランジスタ４００は、第三実施例の薄膜トランジスタ３００と異なり、ゲート絶縁膜４の両端のエッチング面Ｅがゲート電極７の両端と膜厚方向に揃わない。
薄膜トランジスタ３００のように、ゲート絶縁膜４，６の両端のエッチング面Ｅとゲート電極７の両端が膜厚方向に揃った位置にあると、エッチング面Ｅ付近を電流が流れることとなる。しかしながら、エッチング面Ｅにはエッチング時に凹凸が生じるため、リーク電流が増大してしまうという課題がある。
一方、薄膜トランジスタ４００は、ゲート絶縁膜４，６のエッチング面Ｅが、ゲート電極７の両端と膜厚方向に揃っていないため、電流がエッチング面Ｅを流れることがなく、エッチング面Ｅの凹凸によるリーク電流の増大を防ぐことができる。
なお、薄膜トランジスタ４００は、一対のソース・ドレイン領域３２にイオンをドーピングする際、一対のソース・ドレイン領域３２が露出していない。そのため、層間絶縁膜９を成膜する際に、一対のソース・ドレイン領域３２の表面を保護することができる。本実施例ではゲート絶縁膜４，６双方の端面Ｅは酸化亜鉛３２の端面Ｅと同一形状であるが、必ずしも当該形状である必要はなく、ゲート絶縁膜６がゲート電極７と同一端面で、かつゲート絶縁膜４が酸化亜鉛３２と同一端面を有する構造でも同一の効果を得ることができ、加えてイオン注入時の加速電圧低減効果が得られる。

なお、第四実施例に係るＴＦＴ４００も、第一，第二実施例に係るＴＦＴ１００乃至３００と同様に、少なくとも基板１上に接して成膜された酸化物半導体薄膜層３（一対のソース・ドレイン電極２間に存在する範囲）が基板１に対して垂直方向に（００２）結晶面が優先配向し、格子面間隔ｄ_００２が２．６１９Å以上であればよい。
また、薄膜トランジスタ４００は、ゲート電極７が酸化物半導体薄膜層３より上に位置する所謂トップゲート型の薄膜トランジスタであるが、ゲート電極７が酸化物半導体薄膜層３の下側に存在する所謂ボトムゲート型の薄膜トランジスタでもよい。

［第五実施例］
上記第三，四実施例で示したスタガ型の薄膜トランジスタでは一対のソース・ドレイン電極３２の膜厚全体にイオンをドーピングする必要があった。しかしながら、一対のソース・ドレイン電極３２の膜厚全体にイオンをドーピングすることが困難な場合が往々にしてある。例えば、膜の深い領域までイオンをドーピングすることのできるイオン注入法を用いることが難しい元素、例えば水素(H)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、フッ素(F)、キセノン(Xe)、酸素(O)等をドーピングする場合や、一対のソース・ドレイン領域３２の膜厚が一定以上ある場合等を挙げることができる。
このような場合、図８で示すコプラナー型の薄膜トランジスタ５００（第五実施例）を適用することが可能である。コプラナー型の薄膜トランジスタ５００は、一対のソース・ドレイン領域３２上に対応する一対のソース・ドレイン電極２を形成した構造である。そのため、一対のソース・ドレイン領域３２の上表面だけが低抵抗化していれば、一対のソース・ドレイン電極２とチャネル領域３１間の電流の低下を抑えることができる。
また、水素(H)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、フッ素(F)、キセノン(Xe)、酸素(O)等のドーピングは、これらの元素をプラズマ分解してイオン化し、当該プラズマに一対のソース・ドレイン領域３２を曝すことで行えばよい。
また、上記した薄膜トランジスタ５００は、ゲート電極７が酸化物半導体薄膜層３より上に位置する所謂トップゲート型の薄膜トランジスタであるが、ゲート電極７が酸化物半導体薄膜層３の下側に存在する所謂ボトムゲート型の薄膜トランジスタでもよい。

［第六実施例］
図９は、ボトムゲート型の薄膜トランジスタ６００（第六実施例）を示した図である。
薄膜トランジスタ６００は、基板１上に、ゲート電極７、ゲート電極７形成後ゲート電極７を被覆するように形成されたゲート絶縁膜４、ゲート絶縁膜４上に形成された酸化物半導体薄膜層３、酸化物半導体薄膜層３の上側表面を被覆する第一オーバーコート絶縁膜１１、酸化物半導体薄膜層３の側面を被覆する第二オーバーコート絶縁膜１２、一対のソース・ドレイン電極２を有している。なお、本実施例の場合、ゲート絶縁膜は一層であるため、ゲート絶縁膜４と称す。また、薄膜トランジスタ６００における酸化物半導体薄膜層３に用いられる酸化亜鉛も、薄膜トランジスタ１００乃至５００と同様に基板に対して垂直方向に（００２）結晶面が優先配向しており、結晶面（００２）の格子面間隔ｄ_００２が、２．６１９Å以上である。
薄膜トランジスタ６００では、一対のソース・ドレイン電極２は酸化物半導体薄膜層３と接続するように形成されている。この時、一対のソース・ドレイン電極２との接続部分より内側の酸化物半導体薄膜層３がチャネル領域３１となり、その両端がチャネル領域３１より低抵抗化した領域を含む一対のソース・ドレイン領域３２となっている。具体的には、一対のソース・ドレイン領域３２のうち、一対のソース・ドレイン電極２との接続部分が低抵抗化している。これにより、一対のソース・ドレイン電極２からチャネルまでの寄生抵抗を抑え、電流の低下を抑制することができる。

次に、薄膜トランジスタ６００の製法について、図１０に基づいて以下に説明する。
まず、図１０（Ａ）に示す如く、基板１上にゲート電極７、ゲート絶縁膜４を形成する。その後、図１０（Ｂ）に示す如く、ゲート絶縁膜４上に、酸化物半導体薄膜層３、第一オーバーコート絶縁膜１１を順に成膜する。
第一オーバーコート絶縁膜１１成膜後、酸化物半導体薄膜層３及び第一オーバーコート絶縁膜１１をエッチングする。図１０（Ｃ）はエッチング後の断面図を示しており、酸化物半導体薄膜層３と第一オーバーコート絶縁膜１１が同一形状に形成されている。この時、第一オーバーコート絶縁膜１１は、酸化物半導体薄膜層３をエッチングする際に酸化物半導体薄膜層３を保護する役目を果たしている。即ち、酸化物半導体薄膜層３エッチングする際に用いられるレジスト剥離液等の各種薬液に対する保護膜としての機能を果たし、酸化物半導体薄膜層３の表面あれを防ぐことができる。

第一オーバーコート絶縁膜１１を成膜後、第二オーバーコート絶縁膜１２を成膜し、第一オーバーコート絶縁膜１１及び第二オーバーコート絶縁膜１２をフォトリソグラフィーにより開口して、酸化物半導体薄膜層３に通じるコンタクトホール５を形成する。
そして、コンタクトホール５を介して、イオンをドーピングし、活性化処理を行う（図１０（Ｄ）参照）。それにより、コンタクトホール５直下の酸化物半導体薄膜層３を低抵抗化させることができる。
また、コンタクトホール５直下の酸化物半導体薄膜層３は露出しているため、イオンのドーピングや活性化処理を容易に行うことができる。
その後、コンタクトホール５に、金属等を充填することにより、酸化物半導体薄膜層３と接続された一対のソース・ドレイン電極２を形成することで、薄膜トランジスタ６００が完成する（図１０（Ｅ）参照）。このとき、一対のソース・ドレイン電極２との接続部分の内側の酸化物半導体薄膜層３がチャネル領域３１となり、それ以外が一対のソース・ドレイン領域３２となるが、コンタクトホール５直下の酸化物半導体薄膜層３（一対のソース・ドレイン領域３２の一部（第２の領域））が低抵抗化しているため、一対のソース・ドレイン電極２とチャネル間の寄生抵抗を抑えることができる。

なお、上記した薄膜トランジスタ６００では、第二オーバーコート絶縁膜１２に通常のフォトリソグラフィー法を用いてコンタクトホール５を形成し、コンタクトホールを介して、酸化物半導体薄膜層３を低抵抗化している（図１０（Ｄ）参照）。この場合には、コンタクトホールの少なくとも一部とゲート電極がオーバーラップしている必要があり、本オーバーラップ領域が形成できない場合、ＴＦＴはオフセット構造となり、チャネルとソース・ドレイン領域３２の間に高抵抗領域が生じＴＦＴの寄生容量が増大することで、電流の低下を引き起こす要因となる。
一方でチャネルと一対のソース・ドレイン領域３２の間に生じる高抵抗領域を防止しＴＦＴの寄生容量を低減する手法として、第一オーバーコート絶縁膜１１上へフォトマスクを用いることなくレジストをパターン形成し、当該レジストをマスクとして、酸化物半導体薄膜層３を低抵抗化する方法を挙げることができる。
具体的には、第一オーバーコート絶縁膜１１及び酸化物半導体薄膜層３をパターニング後（図１０（Ｃ）参照）、第一オーバーコート絶縁膜１１上にレジストを形成する。その際のレジストのパターンニングは、基板１側からゲート電極７をマスクとして露光（裏面露光）することにより行う。そして、当該レジストをマスクとして、ゲート電極７が存在しない領域上の酸化物半導体薄膜層３（一対のソース・ドレイン領域３２）にイオンのドーピング及び活性化処理を行い、低抵抗化する。
なお、この場合、ゲート電極７は、チャネル長さ方向において、酸化物半導体薄膜層３より短い必要があり、チャネル幅方向においては酸化物半導体薄膜層３より長い必要がある。また、酸化物半導体薄膜層３において、ゲート電極７の直上がチャネル領域３１となり、チャネル領域の両端が一対のソース・ドレイン領域３２となる。
当該方法で一対のソース・ドレイン領域３２を低抵抗化することにより、チャネル領域３１以外の領域すべてを低抵抗化したソース・ドレイン領域３２とすることができる。

（試験例）
以下、酸化亜鉛薄膜の成膜条件と、優先配向方位及び格子面間隔の関係について、試験例を用いて説明する。
本試験例では、ガラス基板上に高周波マグネトロンスパッタリング法を用いて、成膜圧力を７Ｐａ，１Ｐａ，０．５Ｐａの３種類、原料ガスとなるアルゴンと酸素の混合ガスのＡｒ／Ｏ_２ガス流量比を１０／５、１０／１５、１０／３０ｃｃｍ（ｃｃ／ｍｉｎ）の３種類、合計９種類の条件において真性酸化亜鉛薄膜の成膜を行った。
その他の条件としては、ターゲットには純度９９．９９９％の酸化亜鉛焼結体をプレスしたものを用い、基板温度１５０℃、基板とターゲット間距離を８８ｍｍで固定し、酸化亜鉛ターゲットサイズは直径４インチφ、投入電力１８０Ｗ、即ち高周波電力密度２．２Ｗ／ｃｍ^２で行った。そして、膜厚は６０ｎｍとした。
上記９種類の条件で成膜した酸化亜鉛薄膜を、夫々Ｘ線回折により測定し、優先配向方位と、格子面間隔を評価した。測定にはＣｕＫα１（波長１．５４０５６Å）線を用いた。
その結果、全ての酸化亜鉛薄膜は（００２）方向にのみＸ線回折ピークを有し、（００２）結晶面が優先配向していることが確かめられた。

また、試料に入射したＸ線は下記のブラッグの条件式を満たす角度で回折ピークを生じる。
２×ｄ×sinθ＝ｎ×λ
ここで、ｄは膜厚方向における格子面間隔であり、（００２）結晶面優先配向薄膜では（００２）結晶面の格子面間隔ｄ_００２に対応する。λは測定に使用したＸ線の波長であり、本測定に用いたＣｕＫα１線では、１．５４０５６Åである。ｎは回折の次数であり、１である。また、θはX線の回折角度（ｒａｄ）である。即ち、
ｄ＝（１×１．５４０５６）／（２×sinθ）
となる。つまり、格子面間隔ｄは回折ピークが生じる回折角度θに反映され、格子面間隔ｄが拡がるほど、回折角度θが低角度側にシフトすることとなる。
本試験例における９種類の条件で成膜した酸化亜鉛薄膜は全てｃ軸優先配向薄膜であるので、上記したブラッグの条件式より、本試験例の酸化亜鉛薄膜の格子面間隔ｄ_００２を、Ｘ線回折ピーク位置から求めることができる。
なお、（００２）方向の単結晶酸化亜鉛の格子定数２ｄ_００２は５．２０４Åから５．２０８Åの範囲であると報告されており、単位格子には２つのＺｎもしくはＯ面が存在するため、単結晶酸化亜鉛における（００２）結晶面の格子面間隔ｄ_００２は２．６０２Åから２．６０４Åである。

図１１はＡｒ／Ｏ_２流量を１０／１５ｃｃｍに固定した状態で、成膜圧力を変化させた場合の酸化亜鉛薄膜における（００２）回折ピーク位置の変化を示した図である。
図中、１１１，１１２，１１３は夫々成膜圧力７Ｐａ，１Ｐａ，０．５Ｐａでの結果を示し、縦軸はＸ線回折強度（任意単位）を、横軸は回折ピーク位置２θを示す。
図１１より、成膜圧力を７Ｐａから０．５Ｐａへと低減することで、Ｘ線ピーク位置の低減、すなわち（００２）結晶面の格子面間隔ｄ_００２が拡大していくことがわかる。

図１２は、夫々のガス流量での、Ｘ線回折結果より求めた格子面間隔ｄ_００２の成膜圧力依存性を示した図である。
図中、１２１，１２２，１２３は夫々ガス流量Ａｒ／Ｏ_２＝１０／５、１０／１５、１０／３０ｃｃｍを示し、縦軸は格子面間隔ｄ_００２を、横軸は酸化亜鉛成膜時の成膜圧力を示す。
なお、図１２の領域Ａが、単結晶酸化亜鉛における格子面間隔ｄ_００２の範囲である。
図１２より、成膜圧力の低減、若しくはＡｒ／Ｏ_２流量比の減少に伴って、格子面間隔ｄ_００２が増大することが分かる。
つまり、成膜条件により、酸化亜鉛結晶の格子面間隔、即ち格子定数を制御可能であることが分かる。

なお、図１１及び図１２で用いた９種類のデータは、具体的には下記表１のようになる。また、便宜上、９種類の酸化亜鉛薄膜をＡ乃至Ｉと称す。

次に、酸化亜鉛薄膜の耐熱性と格子面間隔ｄ_００２との関係について説明する。
図１３は酸化亜鉛薄膜のシート抵抗の熱処理温度依存性を示した図である。
図中１３１，１３２，１３３，１３４は夫々、酸化亜鉛の（００２）結晶面における格子面間隔ｄ_００２の値が２．６０５Å（薄膜Ｉ）、２．６１９Å（薄膜Ｂ）、２．６２５Å（薄膜Ｅ）、２．６３６Å（薄膜Ｈ）の酸化亜鉛薄膜であり、真空中で２時間熱処理をした後のシート抵抗率を示している。なお、縦軸はシート抵抗率を、横軸はアニール温度を示す。また、１３２、１３３、１３４はアニール温度が２００℃以下では略同じ挙動を示すため、図１３中では重なって表示されている。

（００２）結晶面における格子面間隔ｄ_００２が２．６０５Å（図１３における１３１（薄膜Ｉ））、即ち報告されている酸化亜鉛単結晶と同等の値を持つ薄膜では、２００℃の熱処理でも、成膜された状態（成膜直後）の高抵抗状態（シート抵抗で10¹⁴Ω／□以上）に比較して、３桁程度の抵抗率の低下が見られ、２５０℃の熱処理では１０桁近い抵抗率の低下が見られた。
一方、（００２）結晶面における格子面間隔ｄ_００２が２．６１９Å（図１３における１３２（薄膜Ｂ））の酸化亜鉛薄膜では、２００℃の熱処理において、成膜された状態での抵抗から、殆ど低下しないことが分かる。また、２５０℃の熱処理では、格子面間隔ｄ_００２が２．６０５Åの場合９桁程度の抵抗率の低下が見られたのに対し、格子面間隔ｄ_００２が２．６１９Åの場合５桁程度の低下に抑えられている。

また、（００２）結晶面における格子面間隔ｄ_００２が２．６２５Å（図１３における１３３（薄膜Ｅ））の酸化亜鉛薄膜では、２５０℃の熱処理において、抵抗率の低下を２桁程度に、２．６３６Å（図１３における１３４（薄膜Ｈ））ではそれ以下であり、１桁程度に抑えられている。
つまり、格子面間隔の増大と共に低抵抗化が始まる温度が高温側に移行している、即ち耐熱性が向上することが分かる。
上記結果より、格子面間隔ｄ_００２が２．６１９Å以上の酸化物半導体薄膜層は耐熱性が高くて好ましいといえる。さらには、格子面間隔ｄ_００２が２．６２５Å以上の酸化物半導体薄膜層がより好ましいといえる。

また、上記結果より、本発明の第二実施例に係るＴＦＴ２００も優れた特性を示すことがわかる。つまり、例えば、ＴＦＴ２００において、酸化物半導体薄膜層３に格子面間隔ｄ_００２が２．６２５Åである酸化亜鉛薄膜を用い、第一ゲート絶縁膜４の成膜に２５０℃の熱処理を伴った場合、一対の接触層１０に格子面間隔ｄ_００２が２．６１９Å以下の酸化亜鉛薄膜を用いれば、一対の接触層１０の抵抗を酸化物半導体薄膜層３の抵抗より、２桁以上小さいものとすることができる。この程度の抵抗差があれば、一対のソース・ドレイン電極２と酸化物半導体薄膜層３との間のコンタクト性は十分に向上するので、好適に利用可能である。さらに、接触層１０に２．６０５Å以下の酸化亜鉛薄膜を用いれば、一対の接触層１０の抵抗を酸化物半導体薄膜層３の抵抗より、６桁以上小さいものとすることができ、さらに好適であることが分かる。
また、酸化物半導体薄膜層３に格子面間隔ｄ_００２が２．６１９Åである酸化亜鉛薄膜を用い、第一ゲート絶縁膜４の成膜に２５０℃の熱処理を伴った場合は、一対の接触層１０に格子面間隔ｄ_００２が２．６０５Å以下の酸化亜鉛薄膜を用いれば、一対の接触層１０の抵抗を、酸化物半導体薄膜層３の抵抗より２桁以上小さいものとすることができ、好適に利用可能である。

次いで、薄膜トランジスタの伝達特性について検証することにより、本発明の効果をより明確なものとする。
以下の方法（図２参照）により、本発明の第一実施例に係る薄膜トランジスタ１００（図１参照）を作成した。
まず、SiO₂とAl₂O₃を主成分とする無アルカリガラスからなる基板１上にインジウムスズ酸化物(ITO)からなる一対のソース・ドレイン電極２を40nmの厚さで形成する。
次いで、基板１及びソース・ドレイン電極２上の全面に酸化物半導体薄膜層３として酸化亜鉛薄膜を高周波マグネトロンスパッタ法により、60nｍの厚さで形成する。
酸化物半導体薄膜層３の形成後、酸化物半導体薄膜層３の上面全面にSiNからなる第一ゲート絶縁膜４を50nmの厚さで成膜する。この第一ゲート絶縁膜の形成は、250℃の条件下で、SiH₄＋NH₃＋N₂ガスを用いたプラズマ化学気相成長（PCVD)法により行う。
次に、第一ゲート絶縁膜４上にフォトレジストをコーティングしパターニングし、パターニングされたフォトレジストをマスクとして、第一ゲート絶縁膜４をCF₄＋O₂のガスを用いてドライエッチングを行う。
第一ゲート絶縁膜４のエッチングを行った後、0．2％HNO₃溶液を用いて酸化物半導体薄膜層に対しウェットエッチングを行い、フォトレジストを除去し、基板１、ソース・ドレイン電極２、酸化物半導体薄膜層３、及び第一ゲート絶縁膜４上全面に亘ってSiNxからなる第二ゲート絶縁膜６を300nm厚で形成する。
この第二ゲート絶縁膜６の形成は、SiH₄＋NH₃＋N₂ガスを用いたプラズマ化学気相成長（PCVD)法を用い、250℃にて行う。
第二ゲート絶縁膜６の形成後、一対のソース・ドレイン電極２の上部に、コンタクトホールを開口する。
最後に、Crからなるゲート電極７を第二ゲート絶縁膜６上に100nm厚で形成し、同一材料にて、ソース・ドレイン外部電極２ａをコンタクト部５ａを介して対応するソース・ドレイン電極２と接続するように形成し、特性評価を行うための薄膜トランジスタとする。

上記製造工程により、異なる格子面間隔を有する酸化亜鉛を用いた３種類の薄膜トランジスタを製造した。比較対象として格子面間隔ｄ_００２が２．６０５Å（薄膜Ｉ）の酸化亜鉛薄膜を酸化物半導体薄膜層とした薄膜トランジスタ（以下、ＴＦＴ１０１と称す）を作成した。また、格子面間隔ｄ_００２が２．６２５Å（薄膜Ｅ）の酸化亜鉛薄膜を酸化物半導体薄膜層とした薄膜トランジスタ（以下、ＴＦＴ１０２と称す）を作成した。加えて、格子面間隔ｄ_００２が２．６３０Å（薄膜Ｇ）の酸化亜鉛薄膜を酸化物半導体薄膜層３とした薄膜トランジスタ（以下、ＴＦＴ１０３と称す）を作成した。
なお、当該薄膜トランジスタはトップゲート型構造である。トップゲート型構造は酸化物半導体薄膜層の上部をチャネル部として用いるため、酸化物半導体薄膜層上へのゲート絶縁膜の成膜時に発生する熱による影響が、ボトムゲート型構造よりも顕著に現れる。このようなトップゲート型構造の薄膜トランジスタを用いることで、酸化物半導体薄膜層が受ける熱の影響を十分に考慮した結果を得ることができる。

以下、ＴＦＴ１０１乃至１０３について伝達特性の評価を行う。図１４は、酸化物半導体薄膜層の格子面間隔ｄ_００２が異なるＴＦＴ１０１乃至１０３にゲート電圧を変化させて印加したときのドレイン電流の大きさを示した図である。なお、縦軸がドレイン電流Ｉｄの大きさ、横軸が印加したゲート電圧Ｖｇの大きさを示す。ドレイン電圧Ｖｄは一定で評価を行っている。
図１４に示す如く、酸化物半導体薄膜層の格子面間隔ｄ_００２が２．６０５ÅのＴＦＴ１０１はゲート電圧を変化させても、ドレイン電流が変化せずに一定量流れ続ける、所謂ノーマリーオン型やデプレッション型といわれる動作となっていることが分かる。つまり、ＴＦＴとして機能していないこととなる。
ＴＦＴ１０１の酸化物半導体薄膜層は、一般的に用いられている単結晶酸化亜鉛の格子面間隔ｄ_００２と同等の格子面間隔であり、図１３の１３１で示した如く、耐熱性が充分でない。そのため、ゲート絶縁膜４の成膜に伴う熱履歴により、酸化物半導体薄膜層表面（チャネル部）近傍からの構成元素である亜鉛や酸素が脱離し、欠陥が生じ、酸化物半導体薄膜層が低抵抗化され、ＴＦＴとして機能しなくなったと考えられる。
一方、格子面間隔ｄ_００２が２．６３０ÅのＴＦＴ１０３では、ゲート電圧２Ｖ付近でドレイン電流が立ち上がり、ＴＦＴとして良好に機能していることが分かる。
さらに、格子面間隔ｄ_００２が２．６２５ÅのＴＦＴ１０２では、立ち上がり特性がＴＦＴ１０３よりも向上している。加えて、ゲート電圧１０Ｖにおけるドレイン電流値はＴＦＴ１０３に比して１桁以上向上している。
このように、格子面間隔ｄ_００２が大きくなることによって、耐熱性が向上し、酸化物半導体薄膜層中の欠陥が抑制され、ＴＦＴ特性が向上していることが分かる。なお、ＴＦＴ１０２が、ＴＦＴ１０２より格子面間隔ｄ_００２の大きいＴＦＴ１０３より良好なＴＦＴ特性を示しているのは、図１１に示した薄膜１１３（薄膜Ｄ：ｄ_００２が２．６３９Å）と薄膜１１２（薄膜Ｅ：ｄ_００２が２．６２５Å）のX線回折強度の比較において推察されるように、ＴＦＴ１０２の薄膜Ｅ（格子面間隔ｄ_００２が２．６２５Å）が、ＴＦＴ１０３の薄膜Ｇ（ｄ_００２が２．６３０Å）に比較して結晶化が進んでいるためだと考えられる。なお、薄膜Ｅと薄膜ＧについてもX線回折による比較を行い、確認している（図示せず）。

なお、本試験例では、トップゲート型の薄膜トランジスタにおいて、ＴＦＴ伝達特性を調べた。この理由は、トップゲート型構造は、ボトムゲート型構造よりも熱履歴の影響を受けやすいからである。しかしながら、ボトムゲート型構造においても、酸化物半導体薄膜層上に保護絶縁膜を成膜する際の熱履歴により、欠陥が生じ、特にバックチャネルへ大きな影響を与える。バックチャネルへの影響は、ＴＦＴ特性にも影響を与える。従って、本発明に係る耐熱性に優れた酸化物半導体薄膜層は、ボトムゲート型の薄膜トランジスタにおいても好適に利用可能である。
また、本発明に含まれる半導体素子は薄膜トランジスタに限られず、他の半導体素子にも好適に利用可能である。特に、酸化物半導体薄膜層上に絶縁膜を形成する等の工程を含むことにより、酸化物半導体薄膜層が熱履歴の影響を受ける構造には、より好ましく利用可能である。

最後に、第三乃至第六実施例のように、酸化物半導体薄膜層にイオンをドーピングした場合の薄膜トランジスタについて検証する。
図１５はイオンをドーピングした酸化亜鉛薄膜の耐熱性を示した図である。
図中１５１、１５２は夫々、格子面間隔ｄ_００２の値が２．６０５Å（薄膜Ｉ）、２．６３６Å（薄膜Ｈ）の酸化亜鉛薄膜にガリウム（Ｇａ）イオンをドーピングした薄膜である。図１５は、これらの薄膜を真空中で２時間熱処理をし、熱処理後、試料温度が約２００℃以下になった時点で大気に取り出し、測定したシート抵抗率を示しており、縦軸はシート抵抗率を、横軸はアニール温度を示す。
なお、ガリウムのドーピングは、無加熱で、８０ｋｅＶで加速したイオンを、１×１０^１５／ｃｍ^２ドーピングした。
報告されている酸化亜鉛単結晶と同等の値を持つ、格子面間隔ｄ_００２が２．６０５Åの薄膜では、イオンをドーピングした直後に抵抗が低下することが分かる（図１５中１５１参照）。
一方、格子面間隔ｄ_００２が２．６３６Åの酸化亜鉛薄膜は、イオンをドーピングしても、抵抗率の低下が小さい。
しかしながら、イオンをドーピングした後、熱処理を加えることで、格子面間隔ｄ_００２が２．６３６Åの酸化亜鉛薄膜の抵抗が下がることが分かる（図１５中１５２参照）。このとき、イオンをドーピングしていない酸化亜鉛薄膜は、図１３の１３４が示したように、２５０℃付近まで高抵抗を維持している。このように、熱処理を行うことで、イオンをドーピングした酸化亜鉛薄膜と、イオンをドーピングしていない酸化亜鉛薄膜に抵抗差が生まれる。具体的には、２００℃〜２５０℃付近の熱処理を行うことにより、イオンをドーピングしていない酸化亜鉛（図１３の１３４参照）は高抵抗を維持した状態で、イオンをドーピングした酸化亜鉛（図１５の１５２参照）を、イオンをドーピングしていない酸化亜鉛に比して十分に低い抵抗とすることができる。

このように、格子面間隔ｄ_００２が大きい酸化亜鉛を酸化物半導体薄膜層に用いて、一対のソース・ドレイン領域を設けた薄膜トランジスタを作成する場合、イオンをドーピングしただけでは抵抗が下がらず、好適なソース・ドレイン領域を設けることができない。そこで、熱処理等の活性化処理を行うことにより、イオンをドーピングした範囲のみ抵抗が低下し、好適な一対のソース・ドレイン領域を設けることができる。加えて、イオンをドーピングしていない範囲、つまりチャネル領域は、高抵抗を維持するため、電流駆動能力の高い薄膜トランジスタを得ることができる。
因みに、格子面間隔ｄ_００２が２．６０５Åの酸化亜鉛薄膜の場合は２００℃以上の熱処理により、イオンをドーピングした酸化亜鉛（図１５中の１５１参照）とともに、イオンをドーピングしていない酸化亜鉛（図１３中の１３１参照）の抵抗も低下してしまうため、チャネル領域を高抵抗に維持することができず、高い電流駆動能力を示す薄膜トランジスタとならない。
なお、イオンをドーピング後の温度処理による抵抗の低下率は、イオンのドーピング量や、ドーピングするイオン、温度処理の方法によって変化するものである。
以上説明した如く、本発明に係る酸化亜鉛を半導体薄膜層に用いた半導体素子は、優れた性能を有するものであり、例えば液晶表示装置等の駆動素子として好適に利用可能なものである。

本発明の第一実施例に係る薄膜トランジスタを示す断面図である。 本発明の第一実施例に係る薄膜トランジスタの製法の一形態を経時的に示す断面図であり、図２Ａは基板上にソース・ドレイン電極を形成した構造の断面図、図２Ｂは酸化物半導体薄膜層及び第一ゲート絶縁膜を成膜した構造の断面図、図２Ｃはフォトレジストを形成した構造の断面図、図２Ｄは酸化物半導体薄膜及び第一ゲート絶縁膜をパターニングした構造の断面図、図２Ｅは第二ゲート絶縁膜及びコンタクトホールを形成した構造の断面図、図２Ｆはゲート電極、コンタクト部、ソース・ドレイン外部電極、表示電極を形成した構造の断面図である。 本発明の第二実施例に係る薄膜トランジスタを示す断面図である。 本発明の第二実施例に係る薄膜トランジスタの製法の一形態を経時的に示す断面図であり、図４Ａは基板上に一対のソース・ドレイン電極、接触層を形成した構造の断面図、図４Ｂは酸化物半導体薄膜層を成膜した構造の断面図、図４Ｃは第一ゲート絶縁膜を成膜した構造の断面図、図４Ｄは第一ゲート絶縁膜、酸化物半導体薄膜層、接触層をパターニングした構造の断面図、図４Ｅは第二ゲート絶縁膜及びコンタクトホールを形成した構造の断面図である。 本発明の第三実施例に係る薄膜トランジスタを示す断面図である。 本発明の第三実施例に係る薄膜トランジスタの製法の一形態を経時的に示す断面図であり、図６Ａは基板上にソース・ドレイン電極、酸化物半導体薄膜層を成膜した構造の断面図、図６Ｂはゲート絶縁膜を成膜した構造の断面図、図６Ｃは酸化物半導体薄膜層及びゲート絶縁膜をパターニングした後の構造の断面図、図６Ｄは第二ゲート絶縁膜を形成した構造の断面図、図６Ｅはゲート電極を形成し、第一ゲート絶縁膜、第二ゲート絶縁膜をパターニングした構造の断面図、図６Ｆは層間絶縁膜を形成した構造の断面図である。 本発明の第四実施例に係る薄膜トランジスタを示す断面図である。 本発明の第五実施例に係る薄膜トランジスタを示す断面図である。 本発明の第六実施例に係る薄膜トランジスタを示す断面図である。 本発明の第六実施例に係る薄膜トランジスタの製法の一形態を経時的に示す断面図であり、図１０Ａは基板上に、ゲート電極、ゲート絶縁膜を形成した構造の断面図、図１０Ｂは酸化物半導体薄膜層、第一オーバーコート絶縁膜を成膜した構造の断面図、図１０Ｃは酸化物半導体薄膜層、第一オーバーコート絶縁膜をパターニングした構造の断面図、図１０Ｄは第二オーバーコート絶縁膜を成膜し、コンタクトホールを形成した構造の断面図、図１０Ｅは一対のソース・ドレイン電極を形成した構造の断面図である。 成膜圧力を変化させた場合の酸化亜鉛薄膜における（００２）回折ピーク位置の変化を示した図である。 夫々のガス流量での、Ｘ線回折結果より求めた格子面間隔ｄ_００２の成膜圧力依存性を示した図である。 酸化亜鉛薄膜のシート抵抗の熱処理温度依存性を示した図である。 ゲート電圧を印加したときのドレイン電流を示した図である。 イオンをドーピングした酸化亜鉛薄膜のシート抵抗の熱処理温度依存性を比較した図である。 従来のボトムゲート型薄膜トランジスタの構造を示す断面図である。

Claims (39)

1. 基板と、
   前記基板上に形成された酸化亜鉛からなる酸化物半導体薄膜層を有する半導体素子を含む半導体機器であって、
   前記酸化物半導体薄膜層の少なくとも一部は基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする半導体機器。
2. 前記酸化物半導体薄膜層の全ての範囲が、基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする請求項１記載の半導体機器。
3. 前記酸化物半導体薄膜層の基板上に接して成膜される範囲が、基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする請求項１記載の半導体機器。
4. 前記酸化物半導体薄膜層の前記（００２）結晶面の格子面間隔ｄ_００２が２．６２５Å以上であることを特徴とする請求項１記載の半導体機器。
5. 前記酸化物半導体薄膜層上に絶縁膜を有することを特徴とする請求項１記載の半導体機器。
6. 前記半導体素子が薄膜トランジスタであることを特徴とする請求項１記載の半導体機器。
7. 基板と、前記基板上に形成された酸化物半導体薄膜層と、前記酸化物半導体薄膜層に接して形成された接触層を有し、
   前記酸化物半導体薄膜層及び前記接触層が酸化亜鉛からなり、且つ夫々の層の少なくとも一部は前記基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、
   前記酸化物半導体薄膜層の前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であり、前記接触層の前記（００２）結晶面の格子面間隔ｄ_００２が前記酸化物半導体薄膜層より小さいことを特徴とする半導体機器。
8. 前記酸化物半導体薄膜層及び接触層の全ての範囲が、基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする請求項７記載の半導体機器。
9. 前記酸化物半導体薄膜層の基板上に接して成膜される範囲及び接触層の基板に接して成膜される範囲が、前記基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする請求項７記載の半導体機器。
10. 前記接触層は、前記（００２）結晶面の格子面間隔ｄ_００２が、２．６０５Å以下であることを特徴とする請求項７記載の半導体機器。
11. 前記酸化物半導体薄膜層は、前記（００２）結晶面の格子面間隔ｄ_００２が、２．６２５Å以上であり、
    前記接触層は、前記（００２）結晶面の格子面間隔ｄ_００２が、２．６１９Å以下であることを特徴とする請求項７記載の半導体機器。
12. 前記接触層は、前記（００２）結晶面の格子面間隔ｄ_００２が、２．６０５Å以下であることを特徴とする請求項１１記載の半導体機器。
13. 前記酸化物半導体薄膜層に前記接触層を介して電気的に接合された一対のソース・ドレイン電極と、ゲート絶縁膜及び前記ゲート絶縁膜上に形成されたゲート電極とを有する薄膜トランジスタを含むことを特徴とする請求項７記載の半導体機器。
14. 基板と、
    前記基板上に形成され、少なくとも一部は前記基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上である酸化亜鉛からなる酸化物半導体薄膜層と、を有し、
    前記酸化物半導体薄膜層は真性酸化亜鉛である第１の領域と、ドナーとなるイオンがドーピングされ、前記第１の領域より抵抗が低い第２の領域とを有することを特徴とする半導体機器。
15. 前記酸化物半導体薄膜層の全ての範囲が、基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする請求項１４記載の半導体機器。
16. 前記酸化物半導体薄膜層の基板上に接して成膜される範囲が、基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする請求項１４記載の半導体機器。
17. 前記酸化物半導体薄膜層は、前記（００２）結晶面の格子面間隔ｄ_００２が、２．６２５Å以上であることを特徴とする請求項１４記載の半導体機器。
18. さらに、前記酸化物半導体薄膜層に電気的に接合された一対のソース・ドレイン電極と、ゲート絶縁膜及び前記ゲート絶縁膜上に形成されたゲート電極とを有し、前記ゲート電極は、前記ゲート絶縁膜を介在して前記酸化物半導体薄膜層の前記第１の領域に対応し、前記ソース・ドレイン電極は前記酸化物半導体薄膜層の前記第２の領域に接続された薄膜トランジスタを含むことを特徴とする請求項１４記載の半導体機器。
19. 前記イオンが、III族からなる元素のうち少なくとも１種以上をイオン化したイオンであることを特徴とする請求項１４記載の半導体機器。
20. 基板を準備する工程と、
    前記基板上に、少なくとも一部は前記基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が成膜された状態において２．６１９Å以上である酸化亜鉛からなる酸化物半導体薄膜層を成膜する工程と、
    を有することを特徴とする半導体機器の製法。
21. 前記酸化物半導体薄膜層の全ての範囲が、成膜された状態において、基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする請求項２０記載の半導体機器の製法。
22. 前記酸化物半導体薄膜層の基板上に接して成膜される範囲が、成膜された状態において、基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする請求項２０記載の半導体機器の製法。
23. 前記酸化物半導体薄膜層の前記（００２）結晶面の格子面間隔ｄ_００２が、成膜された状態において２．６２５Å以上であることを特徴とする請求項２０記載の半導体機器の製法。
24. 基板を準備する工程と、
    少なくとも一部は前記基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が成膜された状態において２．６１９Å以上である酸化亜鉛からなる酸化物半導体薄膜層を形成する工程と、酸化物半導体薄膜層に接するように、且つ成膜された状態において少なくとも一部は前記（００２）結晶面の格子面間隔ｄ_００２が前記酸化物半導体薄膜層より小さい酸化亜鉛からなる接触層を形成する工程と、
    を有することを特徴とする半導体機器の製法。
25. 前記酸化物半導体薄膜層及び接触層の全ての範囲が、成膜された状態において、基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする請求項２４記載の半導体機器の製法。
26. 前記酸化物半導体薄膜層の基板上に接して成膜される範囲及び接触層の基板に接して成膜される範囲が、成膜された状態において、前記基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする請求項２４記載の半導体機器の製法。
27. 前記接触層は、前記（００２）結晶面の格子面間隔ｄ_００２が、成膜された状態において２．６０５Å以下であることを特徴とする請求項２４記載の半導体機器の製法。
28. 前記酸化物半導体薄膜層は、前記（００２）結晶面の格子面間隔ｄ_００２が、成膜された状態において２．６２５Å以上であり、前記接触層は、前記（００２）結晶面の格子面間隔ｄ_００２が、成膜された状態において２．６１９Å以下であることを特徴とする請求項２４記載の半導体機器の製法。
29. 前記接触層は、前記（００２）結晶面の格子面間隔ｄ_００２が、成膜された状態において２．６０５Å以下であることを特徴とする請求項２８記載の半導体機器の製法。
30. 基板を準備する工程と、
    前記基板上に、少なくとも一部は前記基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が成膜された状態において２．６１９Å以上である酸化亜鉛からなる酸化物半導体薄膜層を成膜する工程と、
    前記酸化物半導体薄膜層に、ドナーとなるイオンをドーピングした領域を含む第２の領域を形成し、前記第２の領域以外を第１の領域とする工程と、
    前記第２の領域に活性化処理を行う工程と
    を有することを特徴とする半導体機器の製法。
31. 前記酸化物半導体薄膜層の全ての範囲が、成膜された状態において、基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする請求項３０記載の半導体機器の製法。
32. 前記酸化物半導体薄膜層の基板上に接して成膜される範囲が、成膜された状態において、基板に対して垂直方向に（００２）結晶面が優先配向状態を有し、前記（００２）結晶面の格子面間隔ｄ_００２が２．６１９Å以上であることを特徴とする請求項３０記載の半導体機器の製法。
33. 前記活性化処理が熱処理であることを特徴とする請求項３０記載の半導体機器の製法。
34. 前記酸化物半導体薄膜層は、前記結晶面（００２）の格子面間隔ｄ_００２が、成膜された状態において２．６２５Å以上であることを特徴とする請求項３０記載の半導体機器の製法。
35. さらに、前記酸化物半導体薄膜層に接合されたソース・ドレイン電極、ゲート絶縁膜、前記ゲート絶縁膜上にゲート電極を形成する薄膜トランジスタ形成工程を有し、前記第１の領域をチャネル領域とすることを特徴とする請求項３０記載の半導体機器の製法。
36. 前記薄膜トランジスタ形成工程は、前記ゲート電極をマスクとして、前記酸化物半導体薄膜層の前記第２の領域上に位置する前記ゲート絶縁膜を除去し、前記酸化物半導体薄膜層の前記第２の領域を露出する工程を含むことを特徴とする請求項３５記載の半導体機器の製法。
37. 前記酸化物半導体薄膜層の前記第２の領域にドナーとなるイオンをドーピングする工程は、前記酸化物半導体薄膜層の前記第２の領域を露出する工程の後で行うことを特徴とする請求項３６記載の半導体機器の製法。
38. 前記活性化処理は、露出した前記第２の領域に対して絶縁膜を形成することで行うことを特徴とする請求項３６記載の半導体機器の製法。
39. 前記酸化物半導体薄膜層の前記第２の領域にドナーとなるイオンをドーピングする工程は、III族からなる元素のうち少なくとも１種以上をイオン化したイオンをドーピングする工程を含むことを特徴とする請求項３０記載の半導体機器の製法。

Images