TW201327731A - 封裝上封裝元件與封裝半導體晶粒的方法 - Google Patents

Abstract

本發明揭露封裝上封裝(PoP)元件與封裝半導體晶粒的方法。PoP元件包括底部封裝晶粒，具有多個焊球位於底部封裝晶粒之上表面上，以及頂部封裝晶粒，具有多個金屬柱狀凸塊位於頂部封裝晶粒之下表面上。金屬柱狀凸塊包括凸塊區，與耦接至凸塊區之尾狀區。頂部封裝晶粒上的每一金屬柱狀凸塊，係耦接至底部封裝晶粒上的多個焊球之一。

Description

封裝上封裝元件與封裝半導體晶粒的方法

本發明係關於封裝半導體元件，更特別關於其採用之金屬柱狀凸塊。

半導體元件已應用於多種電子領域中，比如個人電腦、手機、數位相機、或其他電子設備。半導體元件的製程一般依序為沉積絕緣層或介電層、導電層、與半導體層於半導體基板上，再以微影製程圖案化不同層狀材料，以形成電路構件與單元於半導體基板上。

半導體產業持續將結構尺寸最小化，以改善多種電子構件如電晶體、二極體、電阻、電容、或類似物的積體密度，使更多構件得以整合至固定面積中。在某些應用中，越小的電子構件需要更小面積的封裝。

封裝上封裝(PoP)技術日漸廣泛的原因在於可將更密的積體電路整合至所有封裝中。PoP技術可用於多種進階手持元件，比如智慧型手機。PoP技術所需的封裝尺寸較小，其厚度目前受限於頂部封裝與底部封裝之間的焊球接合高度。

本發明一實施例提供一種封裝上封裝元件，包括底部封裝晶粒，包括多個焊球位於底部封裝晶粒之上表面上，以及頂部封裝晶粒，包括多個金屬柱狀凸塊位於頂部封裝 晶粒之下表面上。每一金屬柱狀凸塊包括凸塊區，與耦接至凸塊區之尾狀區。頂部封裝晶粒上的每一金屬柱狀凸塊，係耦接至底部封裝晶粒上的多個焊球之一。

本發明另一實施例提供一種封裝上封裝元件，包括：底部封裝晶粒，包括多個第一焊球位於底部封裝晶粒之上表面上，與多個第二焊球位於該底部封裝晶粒之下表面上。底部封裝晶粒包括成型化合物形成於底部封裝晶粒之上表面上的第一焊球之間。封裝上封裝元件亦包括頂部封裝晶粒，包括多個金屬柱狀凸塊位於頂部封裝晶粒之下表面上。每一金屬柱狀凸塊包括凸塊區，與耦接至凸塊區之尾狀區。頂部封裝晶粒上的每一金屬柱狀凸塊，係耦接至底部封裝晶粒之上表面上的第一焊球之一。

本發明又一實施例提供一種封裝半導體晶粒的方法，包括形成多個焊球於第一基板之上表面上，並將第一晶粒耦接至第一基板之上表面。形成第一成型化合物於第一基板之上表面上的焊球之間。此方法包括將第二晶粒耦接至第二基板之上表面上，並形成第二成型化合物於第二基板之上表面上的第二晶粒上。將多個金屬柱狀凸塊耦接至第二基板之下表面。每一金屬柱狀凸塊包括凸塊區，與耦接至凸塊區之尾狀區。將第二基板之下表面上的每一金屬柱狀凸塊，耦接至第一基板之上表面上的焊球之一。

製作與實施本發明實施例的方法係詳述於下。可以理解的是，雖然本發明提供多種可實施的特定發明概念，但 這些特定實施例僅用以舉例而非限制本發明範疇。

本發明實施例係關於半導體元件的封裝。下述新穎封裝結構與方法，係用以封裝PoP封裝中的多重半導體元件。在第6圖中，封裝第一晶粒118以形成第一封裝晶粒126。在第10圖中，封裝一或多個第二晶粒138a與138b以形成第二封裝晶粒146。在第15、16、及17圖中，封裝第二封裝晶粒146與第一封裝晶粒126以形成PoP元件160。位於第一封裝晶粒126上的焊球112，接合至位於第二封裝晶粒146上的金屬柱狀凸塊144，以形成低高度的焊球圍繞金屬柱狀凸塊144的結構。值得注意的是為了簡化說明，只會標示每一圖中對應說明的部份，而非標示每一圖中的所有元件。

第1至6圖係本發明一實施例中，封裝第一晶粒118，與形成焊球112於第一封裝晶粒126之上表面上的製程剖視圖。如第1圖所示，提供第一基板100。雖然圖式中只顯示單一第一基板100，但進行製程的工件上可具有多個第一基板100。在封裝第一基板100上的第一晶粒118後，再將工件切刻。

在某些實施例中，第一基板100包含之中介片可為絕緣材料或玻璃。在其他實施例中，第一基板100包含半導體材料如半導體晶圓。在某些實施例中，第一基板100可包含電子構件與單元形成其上。在其他實施例中，第一基板100不具有電子構件與單元。在某些實施例中，第一基板100可為裸基板。

如第1圖所示，焊墊102係形成於周邊區中的第一基 板100之上表面上，且周邊區位於第一基板100之邊緣附近。焊墊及/或線路106係形成於中心區中的第一基板100之上表面上，且中心區位於第一基板100之周邊區中。焊墊108位於第一基板100之下表面上。焊墊108以行、列、或其他圖案排列於第一基板100之下表面上。焊墊108可完全填滿第一基板100之下表面或以多種圖案排列，比如球格陣列(BGA)或接點格陣列(LGA)封裝元件。焊墊102、焊墊及/或線路106、及焊墊108包含導電材料如鋁、銅、金、上述之合金、其他材料、上述之組合、及/或上述之多層結構。在另一實施例中，焊墊102、焊墊及/或線路106、及焊墊108可包含其他材料。

在某些實施例中，第一基板100包含多個貫穿基板通孔(TSV)104形成其中。TSV 104包含導電或半導體材料且完全穿過第一基板100，並可視情況襯墊有絕緣材料。TSV 104可提供第一基板100之下表面至上表面的垂直方向(如第1圖所示之y方向)之電性連接。

第一基板100包含打線110形成於一或多個絕緣材料層中。在某些實施例中，打線110提供水平方向(如第1圖所示之x方向)之電性連接。打線110可包含扇出區，其導電材料的線路可將第一晶粒(未圖示於第1圖，見第4圖之第一晶粒118)的覆蓋區(footprint)，擴大至第一基板下表面的覆蓋區(如焊墊108)。第一基板100的打線110可包含一或多個再佈線層(RDL)。RDL可含一或多個絕緣層與打線層。RDL可包含層間介電層(ILD)與形成其中的金屬化層中的接線。舉例來說，打線110可包含一或多個通孔及/或導 電線路。舉例來說，打線110與TSV 104之形成方法可為一或多個減成蝕刻製程、單鑲嵌技術、及/或雙鑲嵌技術。為形成打線110及/或TSV 104，可採用一或多個載體晶圓(未圖示)。部份打線110可保留於第一基板100的上表面及下表面上。舉例來說，第一基板100之部份打線110包含可耦接至其他元件的焊墊102、焊墊及/或線路106、及焊墊108。在其他實施例中，焊墊102、焊墊及/或線路106、及焊墊108可分別形成並連接至部份打線110。

在本發明實施例中，焊球112係連接至第一基板100之上表面上的焊墊102，如第2圖所示。焊球112具有可濕潤性，以接合至形成於第一封裝晶粒146(見第10圖)上的金屬柱狀凸塊144。在某些實施例中，焊球112之形成方法為頂部球植製程。在形成焊球112於焊墊102上後，加熱第一基板100至超過焊球112熔點的溫度，使焊料轉為液體並流動以進行焊料流動製程。上述流動製程可讓焊球112電性與機械連接至焊墊102，如第3圖所示。在流動製程後，焊球112之側視形狀可為卵形或圓形。

接著如第4圖所示，將第一晶粒118連接至第一基板100。第一晶粒118包含可與第二晶粒138a(或視情況與單一PoP元件160中的第二晶粒138b，見第15圖)封裝的積體電路或晶片。舉例來說，第一晶粒118亦包含工件如半導體基板，其組成可為矽或其他半導體材料，亦可被絕緣層覆蓋。第一晶粒118可包含一或多個構件及/或電路(未圖示)形成於工件之中及/或之上。第一晶粒118可包含導電層及/或半導體單元(未圖示)，比如電晶體、二極體、電容、 類似物。舉例來說，第一晶粒118可包含邏輯電路、記憶元件、或其他種類的電路。第一晶粒118可包含多個接點(未圖示)形成於其下表面上。

多個焊料凸塊120係形成於第一晶粒118之下表面上，比如形成於第一晶粒118之下表面上的多個接點上。舉例來說，焊料凸塊120可包含微凸塊或焊球。接著如第4圖所示，可將第一晶粒118上的焊料凸塊，連接至第一基板100上表面上的焊墊及/或線路106。舉例來說，可進行焊料再流動製程以再流動焊料凸塊120之焊料，藉由將焊料凸塊120電性與機械連接至第一基板100之焊墊及/或線路106，使第一晶粒118連接至第一基板。焊料凸塊120可採用其他方法連接至第一基板100。

在某些實施例中，第一晶粒118連接至第一基板100的方法為覆晶接合上線路(BOT)的連接技術。在一實施例中，焊墊及/或線路106可包含線路上凸塊的圖案，使晶粒接合至基板，並以BOT封裝技術封裝第一晶粒。在另一實施例中，焊墊及/或線路106的圖案為一般用於焊球的圖案。將第一晶粒118連接至第一基板100的方法，亦可為其他覆晶連接技術與其他種類的焊墊及/或線路106。

在某些實施例中，接著清潔第一基板100與第一晶粒118。清潔製程可為電漿製程，以清潔第一基板100露出的表面與形成其上的構件。清潔製程可改善成型化合物122(見第5圖)之流動性，並改善後續的焊料流動製程。

接著如第5圖所示，將成型化合物122施加至第一基板100上。成型化合物122流至第一晶粒118下，且位於 第一基板100與第一晶粒118之間。成型化合物122將形成於焊球112之間，並露出焊球112之上表面。舉例來說，成型化合物122之形成方法可為轉移模造法、噴塗法、或沿著第一晶粒118之邊緣點點膠。在轉移模造法中，先提供成型化合物122的固態錠，加熱固態錠使其液化，再將液態的成型化合物轉移至包含第一基板100與第一晶粒的模具(未圖示)中。舉例來說，可採用真空系統(未圖示)幫助液態的成型化合物122流動。

在某些實施例中，成型化合物122可形成於焊球112之上表面上，接著以蝕刻製程移除成型化合物122的頂部。在其他實施例中，成型化合物122的上表面可接近焊球的上表面。之後的硬化或乾燥製程，可讓成型化合物122收縮至低於焊球112的上表面。某些實施例中，成型化合物122可低於第一晶粒118以改善熱效能。

成型化合物122之形成方法可為模製底填(MUF)製程，以露出第一晶粒118與焊球112，進而改善翹曲控制。MUF製程中，以成型化合物作為底填材料可降低成本。舉例來說，不需採用其他底填材料。在其他實施例中，需額外形成其他底填材料(未圖示)於第一晶粒118下，再將成型化合物122形成於焊球112之間並圍繞第一晶粒118。

在某些實施例中，成型化合物122包含環氧樹脂或高分子。在另一實施例中，成型化合物122之形成方法為其他方法，而成型化合物122可為其他材料。舉例來說，成型化合物122可包含絕緣材料以保護焊料凸塊120之連接。成型化合物122亦可稱為第一成型化合物。

接著如第6圖所示，形成多個焊球124於第一基板100之下表面上。焊球124連接至第一基板100之下表面上的焊墊108上。舉例來說，焊球124之形成方法可與前述之焊球112之形成方法類似，比如球植製程後進行焊料再流動製程。焊球124可採用其他方法形成。如圖所示，焊球124可小於第一基板100上表面上的焊球112。在另一實施例中，焊球124之尺寸實質上與焊球112之尺寸相同，或大於焊球112之尺寸。舉例來說，焊球124之尺寸可依焊墊102與108之尺寸，與圍繞焊墊102與108之其他材料的用量而改變。

接著如第6圖所示，將工件上的多個第一基板100分割為獨立的第一基板100，以形成第一封裝晶粒126。第一封裝晶粒126亦稱為底部封裝晶粒，包含多個焊墊102於其上表面129附近，及多個焊球124形成於其下表面128附近的焊墊108上。每一焊球112係接合至第一封裝晶粒126之上表面129附近的焊墊102。之後對第一封裝晶粒126進行最終測試。

第7至10圖係一實施例中，封裝至少一第二晶粒138a的製程剖視圖。如第2圖所示，提供第二基板130，其材料與構件可與前述之第一基板100類似。第二基板130所含之TSV 134可類似於前述之TSV 104，其打線140可類似於前述之打線110。第二基板130所含之接觸墊132係位於周邊區中的上表面上，而接點136位於周邊區150中的下表面上。接觸墊132與接點136的材料與形成方法，可與前述之第一基板100之焊墊102、焊墊及/或線路106、 及焊墊108的材料與形成方法類似。在某些實施例中，第二基板130可不包含RDL於打線140中。在這些實施例中，打線接合142a及/或142b可作為部份或全部水平方向或x軸的電性連接。

如第7圖所示，提供第二晶粒138a，其包含之晶粒可與前述之第一晶粒118類似。至少一第二晶粒138a連接至第二基板130的上表面。第二晶粒138a所含的多個接點139a位於周邊區的上表面上。第二晶粒138a連接至第二基板130之上表面的方法，可採用膠或黏著劑(未圖示)。

接著如第8圖所示，以沿著第二晶粒138a其邊緣的打線接合142a，使第二晶粒138a電性連接第二基板130。在一實施例中，第二晶粒138a之打線接合可沿著第二基板130的所有邊緣形成。在一實施例中，將第二晶粒138a耦接至第二基板130的上表面之方法，包括以打線接合142a將第二晶粒138a上表面上的接點139a，打線接合至第二基板130上表面上的接觸墊132。

在某些實施例中，第二晶粒138a係耦接至第二基板130，而成型化合物(如第9圖中的成型化合物143)係形成於第二晶粒138a上與第二基板130的上表面上(未圖示)。在其他實施例中，第二晶粒138a與138b係耦接於第二基板130上，如第9圖所示。在某些實施例中，多個第二晶粒138a與138b係垂直疊合於第二基板130上。

第二晶粒138b可稱為第三晶粒。第二晶粒138b係耦接於第二晶粒138a上。如第9圖所示，第二晶粒138b以膠或黏結劑137連接至第二晶粒138a的上表面。如第9圖 所示，第二晶粒138b上表面上的接點139b，經打線接合142b連接至第二基板130上表面上的接觸墊132。第二晶粒138b打線接合至第二基板130的方法，如前述第二晶粒138a打線接合至第二基板130的方法。兩列或更多列的接點132可形成於第二基板130的上表面上。如第9圖所示，最內側列的接點132係打線接合至第二晶粒138a，而最外側列的接點132係打線接合至第二晶粒138b。

如第9圖所示，成型化合物143係形成於第二晶粒138b上，並露出部份的第二基板130。舉例來說，成型化合物143包含絕緣材料以保護打線接合142a與142b。成型化合物143之材料與形成方法，可與前述之第一封裝晶粒126的成型化合物122之材料與形成方法類似。成型化合物143亦可稱為第二成型化合物。

在某些實施例中，將第二晶粒138a與138b封裝於第二基板130上的方法，可為覆晶晶圓等級封裝(WLP)技術與打線接合製程。在某些實施例中，第二基板130可包含LGA封裝元件，如後述之第18至20圖。在另一實施例中，將第二晶粒138a與138b封裝於第二基板130上的方法可為其他種類的封裝製程。

在施加成型化合物143後，接著將形成於工件上的多個第二基板130切割成個別的第二基板130，以形成第二封裝晶粒146如第10圖所示。舉例來說，第二封裝晶粒146亦可稱為頂部封裝晶粒。接著對第二封裝晶粒進行最終測試。多個金屬柱狀凸塊144係形成於第二基板130之下表面上，比如耦接至接點36如第10圖所示。第二封裝 晶粒146包含成型化合物143於其上表面149。第二封裝晶粒146包含的金屬柱狀凸塊144耦接至其下表面148附近的接點136。

如第10圖所示，金屬柱狀凸塊144係形成於第二封裝晶粒146之第二基板130的周邊區150中。第二基板130包含周邊區150，且金屬柱狀凸塊144靠近第二基板130的邊緣。在一實施例中，周邊區150位於中心區152的附近，且沒有任何接點136與金屬柱狀凸塊144形成於中心區152中。周邊區150可包含多個接點136形成其中，且該些接點136排列成一或多列。在第10圖中，接點136排列為兩列。在其他實施例中，接點136排列成列的數目可不為2。在實施例中，接點136亦可沿著第二基板130的四個邊緣，或沿著兩個以上的邊緣形成。

在一實施例中，金屬柱狀凸塊144耦接至周邊區150中的每一接點136，如第10圖所示。多個金屬柱狀凸塊144之一者係接合至第一封裝晶粒126上的每一接點136。在其他實施例中，多個金屬柱狀凸塊144之一者只接合至第一封裝晶粒126上的某些接點136。在某些實施例中，金屬柱狀凸塊144只耦接至第二基板130之角落區域的接點136。在其他實施例中，金屬柱狀凸塊144可耦接至第二基板130之角落區域與邊緣之中心區域的接點136。在某些實施例中，周邊區150中的第二基板130上至少10%的接點136，係耦接至金屬柱狀凸塊144。

多個金屬柱狀凸塊144之連接方法可為打線接合法(未圖示)。金屬柱狀凸塊144包括凸塊區154，與耦接至凸塊 區154的尾狀區156，如第11、12、及13圖所示之透視圖。上述透視圖顯示多種不同的金屬柱狀凸塊144之形狀與尺寸，且金屬柱狀凸塊144形成於第二封裝晶粒146之下表面148上的第二基板130(翻轉後)上。

如第11圖所示，凸塊區154之形狀為壓扁後的球，而尾狀區156之形狀為尾狀或柱狀。多個金屬柱狀凸塊144包含導電材料如金屬。在某些實施例中，多個金屬柱狀凸塊144包含銅、鋁、金、鉑、鈀、及/或上述之組合。在其他實施例中，金屬柱狀凸塊144可包含其他導電材料及/或金屬。在某些實施例中，每一金屬柱狀凸塊144之高度OH介於約50μm至200μm之間，且其靠近第二基板130之直徑BD介於約50μm至150μm之間。在某些實施例中，高度OH與直徑BD之比例大於約1.1至1.8。在其他實施例中，金屬柱狀凸塊144可具有其他直徑。

在某些實施例中，金屬柱狀凸塊的形成方法為2012年5月30日申請之美國專利申請號13/483,734：「封裝上封裝元件與封裝半導體晶粒的方法」。金屬柱狀凸塊144的形成方法為打線接合，包括以毛細管點膠形成的金屬線、電火(EFO)杖、與傳感器(未圖示)。舉例來說，先將金屬線置入毛細管，接著控制移動金屬線以完成接合製程。金屬線包括銅、鋁、金、鉑、鈀、及/或上述之組合。在其他實施例中，金屬線可包含其他導電材料及/或金屬。在某些實施例中，直徑BD與高度OH的尺寸取決於金屬線的直徑(可介於約1mm至2mm之間)。

打線末端係由毛細管尖端凸起。EFO杖可在打線末多 的附近產生火花，使打線末端成球。舉例來說，上述製程可採用無空氣球(FAB)技術。焊球係置於第二基板130之接點136上，且毛細管於第10圖所示之水平方向以超音波振動法(或超音波功率)振動焊球。上述製程施力至接點136並加熱第二基板130，使打線上的焊球連接至接點136。接著移開毛細管，同時使打線斷裂以形成尾狀區156。如第11圖所示，尾狀區156具有預定長度。經上述製程，金屬柱狀凸塊144連接或接合至接點136頂部上的第二基板130，如第10圖所示之剖視圖。在另一實施例中，可採用其他方法形成金屬柱狀凸塊144，與接合金屬柱狀凸塊144與第二基板。

在某些實施例中，金屬柱狀凸塊144包括一凸塊區154與一尾狀區156如第11圖所示。在其他實施例中，金屬柱狀凸塊144可包含兩個凸塊區154a與154b及一尾狀區156，且凸塊區154b位於凸塊區154a上如第13圖所示。金屬柱狀凸塊144之凸塊區154a位於凸塊區154b附近。在某些實施例中，尾狀區156包含緩降區158於其上表面附近，如第12圖所示。舉例來說，金屬柱狀凸塊144之形成方法可為標準的柱狀凸塊製程、金、銅、或其他金屬的accubump製程、堆疊accubump製程、緩降的accubump製程、或其他金屬柱狀凸塊的形成製程。

第14圖係本發明一實施例中，將第二封裝晶粒146連接至第一封裝晶粒126之側視圖。在金屬柱狀凸塊144耦接至焊球112前，第二封裝晶粒146的位置較低。如第15圖所示，再流動焊球112以形成焊料接點162於每一金屬 柱狀凸塊144上。第15圖係前述方法封裝之PoP元件160的剖視圖。焊料接點162之側視形狀實質上為桶狀且其焊料具有低高度，比如圍繞金屬柱狀凸塊144之焊球112。每一金屬柱狀凸塊144係嵌置於焊料接點162中。如圖所示，多個金屬柱狀凸塊144係位於第一封裝晶粒126與第二封裝晶粒146之間。焊料接點162電性耦接第一封裝晶粒126的焊墊102與第二封裝晶粒146的接點136，並機械耦接第一封裝晶粒126與第二封裝晶粒146。

在某些實施例中，焊料接點162的形成方法如下：加熱第一基板100與第二基板130，使第一封裝晶粒126之上表面129上的多個焊球再流動，以形成第一基板100與第二基板130之間的多個焊料接點162。至少有某些焊料接點162包含一個金屬柱狀凸塊144。舉例來說，上述製程可加熱金屬柱狀凸塊144形成其上的第二基板130(位於第二封裝晶粒146上)，且加熱溫度比焊料熔點高約10℃。接著對準第一封裝晶粒126上的焊球112，再將焊球112置於金屬柱狀凸塊144上以形成暫時接點，再形成固定的焊料接點162。

位於第二封裝晶粒146上的每一金屬柱狀凸塊144，在後續的焊料再流動製程中將成為焊料接點162的一部份。上述金屬柱狀凸塊144將耦接至第二封裝晶粒146下表面上的接點136，且每一金屬柱狀凸塊144以焊料接點162部份延伸至第一封裝晶粒126上的焊墊102。在第15圖所示之實施例中，金屬柱狀凸塊144不會完全延伸至第一封裝晶粒126的焊墊102。在另一實施例中，金屬柱狀 凸塊144可完全延伸至第一封裝晶粒126之焊墊102(未圖示)。

在某些實施例中，在將第二封裝晶粒146連接至第一封裝晶粒126前，可視情況形成不流動之底填(NUF)材料於第一封裝晶粒126上的焊球112上。舉例來說，第16圖之實施例將焊球112浸入NUF材料163中。舉例來說，NUF材料163可為環氧樹脂、高分子、助熔劑、及/或焊膏。再流動製程後，NUF材料163位於焊料接點162附近。在另一實施例中，NUF材料163形成於焊球112上的方法可為印刷、沉積、噴塗、或其他製程，如第17圖所示。NUF材料163可包含其他材料，亦可由其他方法形成於焊球112上。在某些實施例中，NUF材料163改善焊球112與金屬柱狀凸塊144之間的連結。

視情況形成的NUF材料163可部份或完全填入第一封裝晶粒126與第二封裝晶粒146之間的空隙，並強化第一封裝晶粒126與第二封裝晶粒146之間的連結。在焊料再流動製程形成焊料接點162之前、之中、或之後，NUF材料163亦可使金屬柱狀凸塊144維持於對準焊球112的狀態。如前所述，焊料接點162包含新穎的埋置金屬柱狀凸塊144。NUF材料163可作為助焊劑以幫助形成焊料接點162。NUF材料163亦可作為底填材料，在焊料再流動製程後保留的NUF材料將圍繞與保護焊料接點162。

在某些實施例中，包含金屬柱狀凸塊144之焊料接點可浸入NUF材料163，接著進行再流動製程以形成較可靠的焊料接點162。

在某些實施例中，將第二封裝晶粒146耦接至第一封裝晶粒126後，對PoP元件160進行最終測試製程。

第18圖係一實施例中，包括LGA封裝元件之第二基板的透視圖。如第二基板130之下視圖可知，第二基板130具有印刷電路板(PCB)基板材料164位於成型化合物143上。PCB基板材料164將露出接點136。第19圖係第二基板130之剖視圖。在此圖式中，第二封裝晶粒146只包含單一第二晶粒138a於其中。舉例來說，第二晶粒138a連接至PCB基板材料164的方法可採用黏合帶165。LGA封裝元件為晶片級封裝，且屬於微球陣列(FBGA)中的一個分類。LGA封裝元件具有薄接點且不含焊球，比習知封裝元件的尺寸更小且厚度更薄。LGA封裝元件主體可為方形或矩形，且接點136之間距可小於約0.8mm。

第20圖為第18及19圖中的第二基板130上的接點136之下視圖。接點136包括被PCB基板材料164露出的接點墊(landing pad)，包括第一金屬166，與第二金屬168位於第一金屬166上。在一實施例中，第一金屬166包括鎳，且第二金屬168包括電鍍於第一金屬166上的金。舉例來說，第一金屬166與第二金屬168提供的良好表面，有助於形成金屬柱狀凸塊144與接點136。在另一實施例中，第一金屬166與第二金屬168可包含其他材料。某些實施例之優點在於金屬柱狀凸塊144與接點136具有相同的電鍍金屬拋光表面。在某些實施例中，第二基板130上的接點136之下視圖只看的見第二金屬168。

第21圖係本發明一實施例中，將PoP元件160中的半 導體元件(比如第一晶粒118、第二晶粒138a、及視情況形成之第二晶粒138b)封裝的流程圖170。在步驟172中，形成焊球112於第一基板100之上表面上。在步驟174中，將第一晶粒118耦接至第一基板100之上表面。在步驟176中，形成第一成型化合物122於第一基板100之上表面上的焊球112之間。在步驟178中，將第二晶粒138a耦接至第二基板130之上表面。在步驟180中，形成第二成型化合物143於第二基板130之上表面上的第二晶粒138a(及視情況形成的第二晶粒138b)上。在步驟182中，將多個金屬柱狀凸塊144耦接至第二基板130之下表面上。在步驟184中，將第二基板130之下表面上的每一金屬柱狀凸塊144耦接至第一基板100之上表面上的焊球112之一。

在某些實施例中，第二晶粒138a與138b包括記憶元件，比如隨機存取記憶體(RAM)或其他種記憶元件，且第一晶粒118包括邏輯元件。在另一實施例中，第二晶粒138a與138b及第一晶粒118可包含其他功能電路。將第二晶粒138a與138b連接至第二基板130的方法，可不同於將第一晶粒118連接至第一基板100的方法。在另一實施例中，將第二晶粒138a與138b連接至第二基板130的方法，可與將第一晶粒118連接至第一基板100的方法相同。

在某些實施例中，封裝第二晶粒138a與138b的方法可為覆晶WLP技術與打線接合，而封裝LGA封裝元件、其他種第二基板、與第一晶粒118的方法可為覆晶法與BOT技術。在另一實施例中，封裝第二晶粒138a與138b及第一晶粒118的方法可為其他方法或技術。

本發明之實施例包括將多重半導體元件(比如第一晶粒118、第二晶粒138a、與視情況形成的第二晶粒138b)封裝於單一PoP元件160的方法，並採用金屬柱狀凸塊144作為第一封裝晶粒126與第二封裝晶粒146之間的電性連接(比如焊料接點162)。本發明之實施例亦包括含有上述新穎金屬柱狀凸塊144之PoP元件160。

本發明實施例之好處包括新穎的金屬柱狀凸塊144，可減少PoP元件160中第一封裝晶粒126與第二封裝晶粒146之間的距離，進而減少PoP接點高度與PoP元件160的整體厚度。金屬柱狀凸塊144之整體高度OH與凸塊的直徑BD非常小，因此可降低焊球112所需的焊料用量。再流動焊球112後，低高度的焊料可圍繞具有低高度OH的金屬柱狀凸塊144，進而降低第一封裝晶粒126與第二封裝晶粒146之間的距離，即減少PoP元件160的厚度。舉例來說，上述方法可將PoP元件的厚度縮小至1mm或更小。在另一實施例中，PoP元件160可具有其他厚度。藉由本發明之實施例，可將PoP元件160的厚度縮小約10mm(10%)或更多。在某些應用中，PoP元件160之焊料高度可縮小約40%或更多，比如由約280μm縮小至約150μm。上述的新穎結構有利於製作超薄堆疊封裝，亦有利於半導體元件之封裝技術。

此外，由於金屬柱狀凸塊144之凸塊區154之凸塊直徑BD很小，可縮小第二封裝晶粒146之下表面上的接點136間距，與縮小第一封裝晶粒126之上表面上的焊墊102之間距，進而縮小第一封裝晶粒126、第二封裝晶粒146、 與PoP元件160於上視角的寬度。舉例來說，本發明之實施例可將PoP元件160之主體尺寸(長×寬)縮小至14mm×14mm或更小。

上述之金屬柱狀凸塊144具有低成本的優點，可降低封裝製程的成本。在某些實施例中，焊料接點162中的金屬柱狀凸塊144可避免相鄰的焊料接點162橋接，進而減少或避免短路以改善元件良率。此外，本發明實施例之新穎方法可進一步控制PoP元件160的翹曲問題與封裝厚度。

現有的半導體封裝製程可輕易實施上述新穎的POP結構與設計。本發明實施例特別適合需要低高度封裝的末端應用，比如手持產品。

在某些實施例中，多個金屬柱狀凸塊144之一只接合至第二封裝晶粒146上的某些接點136，而其他未耦接至金屬柱狀凸塊144的接點136以焊球112接合至第一封裝晶粒126上的焊墊102。未耦接至金屬柱狀凸塊144的接點136所形成的焊料接點162，只含焊料而不含金屬柱狀凸塊144。由於金屬柱狀凸塊144係位於PoP元件160的整個周邊區中、角落區中、或角落區與邊緣區中，PoP元件160將更堅固。金屬柱狀凸塊144使第一封裝晶粒126與第二封裝晶粒146之間的距離一致，見第15、16及17圖中第一封裝晶粒126與第二封裝晶粒146之間於垂直方向的距離。

本發明實施例可封裝晶片如製程晶片、類比晶片、射頻晶片、記憶晶片、或其他種類的元件，以達到低成本、薄且小尺寸、與快速封裝等優點。上述新穎製程可提升接 合組裝金屬柱狀凸塊144與焊球112的良率。

在本發明一實施例中，封裝上封裝元件包括底部封裝晶粒，包括多個焊球位於底部封裝晶粒之上表面上，以及頂部封裝晶粒，包括多個金屬柱狀凸塊位於頂部封裝晶粒之下表面上。每一金屬柱狀凸塊包括凸塊區，與耦接至凸塊區之尾狀區。頂部封裝晶粒上的每一金屬柱狀凸塊，係耦接至底部封裝晶粒上的多個焊球之一。

在本發明另一實施例中，封裝上封裝元件包括：底部封裝晶粒，包括多個第一焊球位於底部封裝晶粒之上表面上，與多個第二焊球位於該底部封裝晶粒之下表面上。底部封裝晶粒包括成型化合物形成於底部封裝晶粒之上表面上的第一焊球之間。封裝上封裝元件亦包括頂部封裝晶粒，包括多個金屬柱狀凸塊位於頂部封裝晶粒之下表面上。每一金屬柱狀凸塊包括凸塊區，與耦接至凸塊區之尾狀區。頂部封裝晶粒上的每一金屬柱狀凸塊，係耦接至底部封裝晶粒之上表面上的第一焊球之一。

在本發明又一實施例中，封裝半導體晶粒的方法，包括形成多個焊球於第一基板之上表面上，並將第一晶粒耦接至第一基板之上表面。形成第一成型化合物於第一基板之上表面上的焊球之間。此方法包括將第二晶粒耦接至第二基板之上表面上，並形成第二成型化合物於第二基板之上表面上的第二晶粒上。將多個金屬柱狀凸塊耦接至第二基板之下表面。每一金屬柱狀凸塊包括凸塊區，與耦接至凸塊區之尾狀區。將第二基板之下表面上的每一金屬柱狀凸塊，耦接至第一基板之上表面上的焊球之一。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

BD‧‧‧直徑

OH‧‧‧高度

100‧‧‧第一基板

102、108‧‧‧焊墊

104、134‧‧‧TSV

106‧‧‧焊墊及/或線路

110、140‧‧‧打線

112、124‧‧‧焊球

118‧‧‧第一晶粒

120‧‧‧焊料凸塊

122、143‧‧‧成型化合物

126‧‧‧第一封裝晶粒

128、148‧‧‧下表面

129、149‧‧‧上表面

130‧‧‧第二基板

132‧‧‧接觸墊

136‧‧‧接點

137‧‧‧黏結劑

138a、138b‧‧‧第二晶粒

142a、142b‧‧‧打線接合

144‧‧‧金屬柱狀凸塊

146‧‧‧第二封裝晶粒

150‧‧‧周邊區

152‧‧‧中心區

154、154a、154b‧‧‧凸塊區

156‧‧‧尾狀區

158‧‧‧緩降區

160‧‧‧PoP元件

162‧‧‧焊料接點

163‧‧‧NUF材料

164‧‧‧PCB基板材料

165‧‧‧黏合帶

166‧‧‧第一金屬

168‧‧‧第二金屬

170‧‧‧流程圖

172、174、176、178、180、182、184‧‧‧步驟

第1至6圖係本發明一實施例中，第一晶粒之封裝方法的製程剖視圖；第7至10圖係本發明一實施例中，至少一第二晶粒之封裝方法的製程剖視圖；第11至13圖係本發明實施例中，形成於頂部封裝晶粒上的部份金屬柱狀凸塊的形狀與尺寸之立體圖；第14圖係一實施例中，將頂部封裝晶粒連接至底部封裝晶粒的剖視圖；第15至17係實施例中，封裝PoP元件之剖視圖；第18圖係一實施例中，以LGA封裝元件封裝頂部封裝中的至少一第二晶粒之立體圖；第19圖係第18圖中的LGA封裝元件的剖視圖；第20圖係第18及19圖中LGA封裝元件之下表面上的接點之上視圖；以及第21圖係本發明一實施例中，半導體晶粒的封裝方法之流程圖。

100‧‧‧第一基板

102‧‧‧焊墊

124‧‧‧焊球

118‧‧‧第一晶粒

126‧‧‧第一封裝晶粒

128、148‧‧‧下表面

129、149‧‧‧上表面

130‧‧‧第二基板

136‧‧‧接點

138a、138b‧‧‧第二晶粒

144‧‧‧金屬柱狀凸塊

146‧‧‧第二封裝晶粒

160‧‧‧PoP元件

162‧‧‧焊料接點

Claims (10)

1. 一種封裝上封裝元件，包括：一底部封裝晶粒，包括多個焊球位於該底部封裝晶粒之上表面上；一頂部封裝晶粒，包括多個金屬柱狀凸塊位於該頂部封裝晶粒之下表面上；其中每一該些金屬柱狀凸塊包括一凸塊區，與耦接至該凸塊區之一尾狀區；以及其中該頂部封裝晶粒上的每一該些金屬柱狀凸塊，係耦接至該底部封裝晶粒上的多個焊球之一。
2. 如申請專利範圍第1項所述之封裝上封裝元件，其中該底部封裝晶粒包括一第一晶粒耦接至一第一基板，且其中該頂部封裝晶粒包括一第二晶粒耦接至一第二基板。
3. 如申請專利範圍第2項所述之封裝上封裝元件，其中該第二基板包括一接點格陣列封裝元件。
4. 一種封裝上封裝元件，包括：一底部封裝晶粒，包括多個第一焊球位於該底部封裝晶粒之上表面上，與多個第二焊球位於該底部封裝晶粒之下表面上，其中該底部封裝晶粒包括一成型化合物形成於該底部封裝晶粒之上表面上的該些第一焊球之間；一頂部封裝晶粒，包括多個金屬柱狀凸塊位於該頂部封裝晶粒之下表面上，其中每一該些金屬柱狀凸塊包括一凸塊區，與耦接至該凸塊區之一尾狀區；以及其中該頂部封裝晶粒上的每一該些金屬柱狀凸塊，係耦接至該底部封裝晶粒之上表面上的該些第一焊球之一。
5. 如申請專利範圍第4項所述之封裝上封裝元件，其中該頂部封裝晶粒包括多個接點於該頂部封裝晶粒之下表面上，以及其中每一該些金屬柱狀凸塊係耦接至該頂部封裝晶粒之下表面上的該些接點之一。
6. 如申請專利範圍第5項所述之封裝上封裝元件，其中該些金屬柱狀凸塊之一，係接合至該頂部封裝晶粒上的每一該些接點。
7. 如申請專利範圍第5項所述之封裝上封裝元件，其中該些金屬柱狀凸塊之一，係接合至該頂部封裝晶粒上的部份該些接點。
8. 一種封裝半導體晶粒的方法，包括：形成多個焊球於一第一基板之上表面上；將一第一晶粒耦接至該第一基板之上表面；形成一第一成型化合物於該第一基板之上表面上的該些焊球之間；將一第二晶粒耦接至一第二基板之上表面上；形成一第二成型化合物於該第二基板之上表面上的該第二晶粒上；將多個金屬柱狀凸塊耦接至該第二基板之下表面，其中每一該些金屬柱狀凸塊包括一凸塊區，與耦接至該凸塊區之一尾狀區；以及將該第二基板之下表面上的每一該些金屬柱狀凸塊，耦接至該第一基板之上表面上的該些焊球之一。
9. 如申請專利範圍第8項所述之封裝半導體晶粒的方法，更包括形成一非流動底填材料於該些焊球上。
10. 如申請專利範圍第8項所述之封裝半導體晶粒的方法，更包括加熱該第一基板與該第二基板，使該第一基板之上表面上的該些焊球之焊料再流動，以形成多個焊料接點於該第一基板與該第二基板之間，其中至少部份該些焊料接點包括該些金屬柱狀凸塊之一。