[go: up one dir, main page]

CN202816916U - 一种倒装封装装置 - Google Patents

一种倒装封装装置 Download PDF

Info

Publication number
CN202816916U
CN202816916U CN201220518856.4U CN201220518856U CN202816916U CN 202816916 U CN202816916 U CN 202816916U CN 201220518856 U CN201220518856 U CN 201220518856U CN 202816916 U CN202816916 U CN 202816916U
Authority
CN
China
Prior art keywords
chip
connection structure
flip
substrate
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201220518856.4U
Other languages
English (en)
Inventor
谭小春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201220518856.4U priority Critical patent/CN202816916U/zh
Application granted granted Critical
Publication of CN202816916U publication Critical patent/CN202816916U/zh
Priority to US13/975,485 priority patent/US20140097542A1/en
Priority to TW102216151U priority patent/TWM481486U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H10W90/701—
    • H10W72/072—
    • H10W72/07233—
    • H10W72/07252—
    • H10W72/221—
    • H10W72/222—
    • H10W72/241—
    • H10W72/252—
    • H10W90/724—

Landscapes

  • Wire Bonding (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本实用新型公开了一种倒装封装装置，包括一芯片，一基板和一组连接芯片和基板的连接装置。其中，该连接装置包括一组硬度较小的第一连接结构和一组硬度较大且导电性能较好的第二连接结构，通过第一连接结构来承担由于芯片和基板的热膨胀系数不同而导致焊球形变的热应力，有效的防止了焊球的疲劳断裂，提高了整个倒装封装装置热应力的可靠性，同时，通过第二连接结构同时实现了芯片和基板之间的良好的电性连接。

Description

一种倒装封装装置
技术领域
本实用新型涉及半导体器件领域，尤其涉及一种倒装封装装置。
背景技术
电子封装的发展趋势是体积更小，重量更轻，倒装封装技术正是顺应这一发展趋势而产生的。与传统的引线连接的封装方式相比，倒装封装技术具有封装密度高，电和热性能优良，可靠性高等优点。通常的倒装封装技术是将芯片倒置，中间通过焊点，将芯片放置于基板（PCB板）上，从而实现电气和机械连接。因此，焊点的制成是非常重要的一个工序。
参考图1，所示为一采用现有技术的倒装封装装置的示意图，其包括芯片11，基板12，芯片焊垫13，基板焊垫14和焊球15。其中，芯片焊垫13位于芯片11的上表面，以将芯片的电极性引出；焊球15位于芯片焊垫13和基板焊垫14之间，通过这种连接关系，将芯片11上的电极性通过基板12引出。
然而在实际应用中，由于芯片11和基板12的膨胀系数不同，因此，在温度变化时，焊球15很容易发生形变，形变的大小与焊球高度，芯片大小以及基板厚度等因素相关，焊球15的形变将导致焊球的疲劳断裂和电学上的开路或者短路，而造成系统的失效。
发明内容
有鉴于此，本实用新型的目的在于提供一种新型的倒装封装装置，以解决现有技术中焊球容易发生形变，倒装封装装置可靠性差的问题。
为解决上述技术问题，本实用新型采用如下技术方案：
依据本实用新型一实施例的倒装封装装置，包括一芯片，一基板，一组连接所述芯片和所述基板的连接装置，所述连接装置包括一组第一连接结构和一组第二连接结构，其中，
所述第一连接结构和所述第二连接结构相互间隔，排列于所述芯片和所述基板之间；
所述第一连接结构包括第一类金属，可以为金属金或者金属银；
所述第二连接结构包括第二类金属，可以为金属铜或者金属镍；
所述第一类金属的硬度小于所述第二类金属的硬度。
进一步地，所述连接装置可以位于所述芯片的第一表面上的焊垫上，也可以位于所述基板上。
所述第一连接结构为柱状或者球状。
所述第二连接结构为柱状或者球状。
所述第一连接结构或者所述第二连接结构可以通过电镀工艺形成，也可以通过超声焊工艺形成。
由此可见，依据本实用新型实施例的倒装封装装置，通过硬度较小的一组第一连接结构来承担由于芯片和基板的热膨胀系数不同而导致焊球形变的热应力，有效的防止了焊球的疲劳断裂，提高了整个倒装封装装置热应力的可靠性。并且，通过一组导电性能较好的第二连接结构同时实现了芯片和基板之间的良好的电性连接。
附图说明
图1所示为采用现有技术的一种倒装封装装置的示意图；
图2所示为依据本实用新型一实施例的倒装封装装置的示意图；
图3所示为依据本实用新型另一实施例的倒装封装装置的示意图。
具体实施方式
以下结合附图对本实用新型的几个优选实施例进行详细描述，但本实用新型并不仅仅限于这些实施例。本实用新型涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本实用新型优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
实施例一
参考图2，所示为依据本实用新型一实施例的倒装封装装置的示意图。在该实施例中，倒装封装装置200包括芯片201，基板205（PCB板），一组连接所述芯片和所述基板的连接装置204；其中，连接装置204包括第一连接结构204-1和第二连接结构204-2。这里，
第一连接结构204-1和第二连接结构204-2相互间隔，排列于芯片201和基板205之间。具体的，第一连接结构204-1位于第二连接结构204-2之上。
其中，第一连接结构204-1可以由硬度较小的第一类金属构成，例如，可以为金或者银。
第二连接结构204-2可以由硬度较大、导电性能较好的第二类金属构成，例如，可以为铜或者镍。
当温度发生变化时，由于芯片201和基板205的热膨胀系数之间的差异，导致连接装置204发生形变。但是，由于第一连接结构204-1的硬度较小，因此，第一连接结构204-1通过自己的形变可以很好的承担此时的热应力形变，避免了连接装置204的断裂以及可能引起的电路的开路或者短路，很好的提高了系统的可靠性。同时，由于第二连接结构204-2的导电性能较好，因此，图2所示的倒装封装装置能够很好的实现芯片201与基板205之间的电气连接。
具体的，连接装置204可以位于芯片201的第一表面上的焊垫202上；当然，连接装置204也可以位于基板205的第一表面上的焊垫203上。
图2所示的依据本实用新型实施例的倒装封装装置，连接装置由两个叠加的球状的第一连接结构和第二连接结构组成，本领域技术人员根据本实用新型公开的实施例的基础上，可以轻易得知，连接装置可以由多个第一连接结构和第二连接结构依次间隔排列组成；第一连接结构和第二连接结构可以由不同类型的合适的金属构成；第一连接结构和第二连接结构的位置可以调换等。
在该实施例中，球状的第一连接结构或者第二连接结构可以通过超声焊工艺或者其他类型的制造工艺形成。
参考图3，所示为依据本实用新型另一实施例的倒装封装装置的示意图。在该实施例中，倒装封装装置300包括芯片301，基板305（PCB板），以及用以连接芯片301和基板305的连接装置304。其中，连接装置304可以进一步包括两个第一连接结构304-1和一个第二连接结构304-2。
第一连接结构304-1和第二连接结构304-2相互间隔，排列于芯片301和基板305之间。具体的，第二连接结构304-2位于两个第一连接结构304-1之间。
其中，第一连接结构304-1可以由硬度较小的第一类金属构成，例如，可以为金或者银。并且，两个第一连接结构304-1可以为同样的金属，也可以为不同的金属。
第二连接结构304-2可以由硬度较大、导电性能较好的第二类金属构成，例如，可以为铜或者镍。
当温度发生变化时，由于芯片301和基板305的热膨胀系数之间的差异，导致连接装置304发生形变。但是，由于第一连接结构304-1的硬度较小，因此，通过两个第一连接结构304-1很好的承担了此时的热应力形变，避免了连接装置304的断裂以及可能引起的电路的开路或者短路，很好的提高了系统的可靠性。同时，由于第二连接结构304-2的导电性能较好，因此，图3所示的倒装封装装置能够很好的实现芯片301与基板305之间的电气连接。
具体的，连接装置304可以位于芯片301的第一表面上的焊垫302上；当然，连接装置304也可以位于基板305的第一表面上的焊垫303上。
在该实施例中，柱状的第一连接结构或者第二连接结构可以通过电镀工艺或者其他类型的制造工艺形成。
以上详细说明了依据本实用新型实施例的倒装封装装置，根据本实用新型的教导，本领域技术人员可以得知其他合适形式的实施例，例如，第一连接结构和第二连接结构的数目和材料，第一连接结构和第二连接结构的形状以及制造工艺等。
依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在此基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (7)

1.一种倒装封装装置，包括一芯片，一基板，一组连接所述芯片和所述基板的连接装置，其特征在于，所述连接装置包括一组第一连接结构和一组第二连接结构，其中，
所述第一连接结构和所述第二连接结构相互间隔，排列于所述芯片和所述基板之间；
所述第一连接结构包括第一类金属；
所述第二连接结构包括第二类金属；所述第一类金属的硬度小于所述第二类金属的硬度。
2.根据权利要求1所述的倒装封装装置，其特征在于，所述第一连接结构为金属金或者金属银。
3.根据权利要求1所述的倒装封装装置，其特征在于，所述第二连接结构为金属铜或者金属镍。
4.根据权利要求1所述的倒装封装装置，其特征在于，所述连接装置位于所述芯片的第一表面上的焊垫上。
5.根据权利要求1所述的倒装封装装置，其特征在于，所述连接装置位于所述基板上。
6.根据权利要求1所述的倒装封装装置，其特征在于，所述第一连接结构为柱状或者球状。
7.根据权利要求1所述的倒装封装装置，其特征在于，所述第二连接结构为柱状或者球状。
CN201220518856.4U 2012-10-10 2012-10-10 一种倒装封装装置 Expired - Lifetime CN202816916U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201220518856.4U CN202816916U (zh) 2012-10-10 2012-10-10 一种倒装封装装置
US13/975,485 US20140097542A1 (en) 2012-10-10 2013-08-26 Flip packaging device
TW102216151U TWM481486U (zh) 2012-10-10 2013-08-28 倒裝封裝裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201220518856.4U CN202816916U (zh) 2012-10-10 2012-10-10 一种倒装封装装置

Publications (1)

Publication Number Publication Date
CN202816916U true CN202816916U (zh) 2013-03-20

Family

ID=47875756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201220518856.4U Expired - Lifetime CN202816916U (zh) 2012-10-10 2012-10-10 一种倒装封装装置

Country Status (3)

Country Link
US (1) US20140097542A1 (zh)
CN (1) CN202816916U (zh)
TW (1) TWM481486U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105556662A (zh) * 2013-07-15 2016-05-04 英闻萨斯有限公司 具有由延伸经过囊封件的连接器耦接的堆叠端子的微电子组件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817094B (zh) * 2019-01-08 2021-04-23 云谷（固安）科技有限公司 可拉伸显示结构以及显示装置
CN110233110B (zh) * 2019-05-30 2021-04-27 同辉电子科技股份有限公司 一种GaN倒装芯片的焊接方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0229850B1 (en) * 1985-07-16 1992-06-10 Nippon Telegraph and Telephone Corporation Connection terminals between substrates and method of producing the same
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
KR940001149B1 (ko) * 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
US5427382A (en) * 1994-05-09 1995-06-27 Pate; Elvis O. Repair kit for three-dimensional animal targets
US5736074A (en) * 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
US5854514A (en) * 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
EP0890989A4 (en) * 1997-01-24 2006-11-02 Rohm Co Ltd SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD
JP3975569B2 (ja) * 1998-09-01 2007-09-12 ソニー株式会社 実装基板及びその製造方法
JP3407275B2 (ja) * 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
TW544826B (en) * 2001-05-18 2003-08-01 Nec Electronics Corp Flip-chip-type semiconductor device and manufacturing method thereof
US20040155358A1 (en) * 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
US20050003652A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Method and apparatus for low temperature copper to copper bonding
US20060009029A1 (en) * 2004-07-06 2006-01-12 Agency For Science, Technology And Research Wafer level through-hole plugging using mechanical forming technique
JP2006024752A (ja) * 2004-07-08 2006-01-26 Nec Electronics Corp 半導体装置およびその製造方法
JP3905100B2 (ja) * 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
DE102005006333B4 (de) * 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
US8258625B2 (en) * 2007-04-06 2012-09-04 Hitachi, Ltd. Semiconductor device
KR100969441B1 (ko) * 2008-06-05 2010-07-14 삼성전기주식회사 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
US8330272B2 (en) * 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8039385B1 (en) * 2010-09-13 2011-10-18 Texas Instruments Incorporated IC devices having TSVS including protruding tips having IMC blocking tip ends
KR101712459B1 (ko) * 2010-11-29 2017-03-22 삼성전자 주식회사 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US8409979B2 (en) * 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
US8823180B2 (en) * 2011-12-28 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105556662A (zh) * 2013-07-15 2016-05-04 英闻萨斯有限公司 具有由延伸经过囊封件的连接器耦接的堆叠端子的微电子组件

Also Published As

Publication number Publication date
TWM481486U (zh) 2014-07-01
US20140097542A1 (en) 2014-04-10

Similar Documents

Publication Publication Date Title
TWI425667B (zh) Led覆晶結構及其製造方法
CN110491872A (zh) 半导体裸片组合件、封装和系统以及操作方法
RU2011153251A (ru) Корпуса с многослойной укладкой кристаллов в устройстве типа корпус на корпусе, способы их сборки и системы, содержащие их
CN104617072B (zh) 一种改进的三维芯片集成结构及其加工工艺
JP2008294367A (ja) 半導体装置およびその製造方法
KR101697603B1 (ko) 반도체 패키지
CN202816916U (zh) 一种倒装封装装置
US7256503B2 (en) Chip underfill in flip-chip technologies
JP2012074672A (ja) チップスタック構造及びチップスタック方法
CN104425417A (zh) 半导体装置及其制法与半导体结构
US20120146215A1 (en) Bonding pad structure and integrated circuit comprising a plurality of bonding pad structures
USRE48015E1 (en) Interconnect devices for electronic packaging assemblies
CN201829475U (zh) 半导体芯片互连结构及应用其的半导体封装件
JP2010054496A (ja) プローブカード及びその製造方法
CN202423264U (zh) 半导体芯片的柱状凸块打线构造
CN203275842U (zh) 一种阵列基板及显示装置
CN102931108B (zh) 一种倒装芯片封装方法
CN106328609A (zh) 封装结构
CN101479846A (zh) 利用已形成的耦合件进行倒装互连
CN203871330U (zh) 抗应力图像传感器件
CN108364920A (zh) 倒装芯片组件、倒装芯片封装结构及制备方法
CN206490788U (zh) 一种mems麦克风壳体结构
CN104637909A (zh) 一种三维芯片集成结构及其加工工艺
Vertyanov et al. Peculiarities of multichip micro module frameless design with ball contacts on the flexible board
CN107592942B (zh) 具有焊球的封装结构及封装结构的制造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee after: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) Co.,Ltd.

Address before: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501

Patentee before: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20130320