[go: up one dir, main page]

TW201303967A - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201303967A
TW201303967A TW101116876A TW101116876A TW201303967A TW 201303967 A TW201303967 A TW 201303967A TW 101116876 A TW101116876 A TW 101116876A TW 101116876 A TW101116876 A TW 101116876A TW 201303967 A TW201303967 A TW 201303967A
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
multilayer structure
layer
thickness
semiconductor multilayer
Prior art date
Application number
TW101116876A
Other languages
English (en)
Inventor
Kenji Imanishi
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201303967A publication Critical patent/TW201303967A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一化合物半導體裝置包含一基材；及一化合物半導體多層結構，其係形成於此基材上且其含有係含有第III族元素之化合物半導體，其中，此化合物半導體多層結構具有10 μm或更少之厚度，且鋁原子之百分率係第III族元素之原子數量之50%或更多。

Description

化合物半導體裝置及其製造方法 領域
此處探討之實施例係有關於一化合物半導體裝置及其製造方法。
背景
氮化物半導體具有諸如高飽和電子漂移速度及寬能帶間隙之性質，因此，係試圖用於高電壓、高功率之半導體裝置。例如，係一種氮化物半導體之GaN具有3.4 eV之能帶間隙，其係大於Si之能帶間隙(1.1 eV)及GaAs之能帶間隙(1.4 eV)，且亦具有高崩潰場強度。因此，GaN係用於獲得高電壓及高功率之供電器之半導體裝置之一大有可為之材料。
已進行有關於半導體裝置之大量報導，諸如，含有氮化物半導體之之場效電晶體，且特別是有關於高電子遷移率電晶體(HEMT)。其中，例如，以GaN為主之HEMT(GaN-HEMT)，含有由GaN製成之一電子行進層及由AlGaN製成之一電子供應層之AlGaN/GaN-HEMT，係引起注意。於AlGaN/GaN-HEMT，由於GaN與AlGaN間之晶格常數差異造成之應變係於AlGaN造成。高濃度之二維電子氣體(2DEG)係由於藉此誘發之壓電極化及AlGaN之自發極化而獲得。因此，AlGaN/GaN-HEMT係大有可為地作為高效率切換元件、用於電動車之高電壓電力裝置等。
因為極難以產生GaN單結晶，因而沒有用於GaN半導體裝置之大尺寸基材。因此，一GaN結晶層係藉由異質磊晶生長於SiC、藍寶石、Si等之基材上形成。特別地，具有大尺寸及高品質之Si基材可以低成本製造。因此，近年來，對於GaN半導體裝置之實際應用，已有各種嘗試用以於Si基材上形成GaN結晶層。
大電壓係用以操作GaN半導體裝置。因此，於使用Si基材等之情況，已知藉由施加電壓產生之電場通過一化合物半導體多層結構之一活性部份到達Si基材之一部份，且因此，一介電崩潰於Si基材發生。GaN結晶層於介電崩潰抗性係優異。因此，基材之介電崩潰可能以使包含於置於基材上之一化合物半導體多層結構之一GaN結晶層被形成以便具有大厚度之方式而抑制。
但是，於使用Si基材之情況，Si基材與GaN結晶層間於晶格常數及熱膨脹係數具有大的差異。因此，係難以於Si基材上形成GaN結晶層；因此，具有問題，因為Si基材之介電崩潰未被充份抑制。特別地，Si基材與GaN結晶層間於晶格常數及熱膨脹係數之差異係極大；因此，GaN結晶層係不能被厚厚地形成。再者，作為用於形成GaN結晶之基材，與SiC基材、藍寶石基材等相比，Si基材具有較小之能帶間隙及較佳之絕緣性能。Si基材通常具有低電阻。因此，傳統之GaN半導體裝置現今係無法確保Si基材等之介電強度。日本早期公開專利公開第2010-199597號案係相關技藝之一例子。
概要
本發明具有提供具有高可靠性之一化合物半導體裝置及製造此化合物半導體裝置之方法之目的。化合物半導體裝置包括具有優異介電崩潰抗性之一化合物半導體多層結構，充份地抑制Si基材之介電崩潰，且當化合物半導體裝置夾止時具有極小漏電流。
依據本發明之方面，一化合物半導體裝置包括：一基材；及一化合物半導體多層結構，其係形成於基材上且其含有具有第III族元素之化合物半導體，其中，化合物半導體多層結構具有10 μm或更少之厚度，且鋁原子之百分率係第III族元素之原子數量之50%或更多。
圖式簡單說明
第1A至1C圖係例示依據第一實施例製造AlGaN/GaN-HEMT之方法的步驟之示意截面圖；第2A及2B圖係例示依據第一實施例製造AlGaN/GaN-HEMT之方法於第1圖後的步驟之示意截面圖；第3A及3B圖係例示依據第一實施例製造AlGaN/GaN-HEMT之方法於第2圖後的步驟之示意截面圖；第4圖係例示一化合物半導體多層結構之一第一緩衝層如何於第一實施例形成之示意截面圖；第5圖係例示於一化合物半導體多層結構中之一GaN層之片電阻與厚度間的關係之圖；第6圖係例示依據第一實施例之AlGaN/GaN-HEMT及 化合物半導體多層結構之組件之隨深度之分佈之示意圖；第7圖係例示藉由評估AlGaN/GaN-HEMT之介電強度而獲得之結果的圖；第8圖係例示藉由評估AlGaN/GaN-HEMT之夾止特徵而獲得之結果的圖；第9A及9B圖係例示藉由評估AlGaN/GaN-HEMT之能帶而獲得之結果的圖；第10圖係例示藉由研究包含具有不同厚度之第一緩衝層之化合物半導體多層結構之厚度與介電強度間之關係而獲得之結果的圖；第11A及11B圖係例示依據第二實施例製造AlGaN/GaN-HEMT之方法的主要步驟之示意截面圖；第12圖係例示一化合物半導體多層結構之一第二緩衝層如何於第二實施例形成之示意截面圖；第13圖係例示依據第二實施例之AlGaN/GaN-HEMT及化合物半導體多層結構之組件之隨深度的分佈之示意圖；第14圖係例示依據第三實施例之一供電器之示意結構之線路圖；及第15圖係例示依據第四實施例之高頻放大器之示意結構之線路圖。
實施例說明
其後，實施例將參考附圖詳細說明。於實施例中，說明化合物半導體裝置之結構及製造此等化合物半導體裝置 之方法。
於圖式中，某些元件之相對尺寸及厚度為了方便並未正確地例示。
第一實施例
此實施例揭露可作為一化合物半導體裝置之一AlGaN/GaN-HEMT。
第1A至3B圖係例示依據第一實施例製造AlGaN/GaN-HEMT之方法的步驟之示意截面圖。
諸如SiC基材、藍寶石基材、Si基材、GaAs基材，及GaN基材之各種不同基材可被使用，無論此等基材係導電性、半絕緣性，或絕緣性。例如，SiC基材、藍寶石基材，及Si基材可於此處使用，因為此等基材可輕易生產以具有大直徑及具有優異多樣性。於此實施例，係例示使用Si基材，因為Si基材具有優異多樣性及低生產成本。
如第1A圖所例示，一化合物半導體多層結構2於一Si基材1上形成。
化合物半導體多層結構2包括一第一緩衝層2A、一第二緩衝層2B、一電子行進層2C、一電子供應層2D，及一覆蓋層2E。第一緩衝層2A係由AlN製成。第二緩衝層2B係由以雜質隨意摻雜之i-型AlGaN(i-AlGaN)製成。電子行進層2C係由以雜質隨意摻雜之GaN(i-GaN)製成。電子供應層2D係由n-AlGaN製成。覆蓋層2E係由n-GaN製成。
於此實施例，化合物半導體多層結構2具有約10 μm或更少之厚度，且鋁原子之百分率係其內所含之第III族元素 原子數量之50%或更多。化合物半導體多層結構2係由含有第V族元素(其係氮(N))及第III族元素(其係鎵(Ga)及鋁(Al))之第III-V族半導體製成。N可與所有第III族元素化學鍵結。因此，N原子之百分率理論上係化合物半導體多層結構2中之所有原子數量之50%。Al原子之百分率係所有原子數量之25%或更多，即，Al原子之百分率係所有第III族原子之數量的50%或更多。換言之，此意指Al-N鍵之數量係第III族元素與N之所有化學鍵(Ga-N鍵及Al-N鍵)之數量的50%或更多。
第一緩衝層2A具有於其最低最份形成生長核之功能，緩衝Si基材1內之Si與第二緩衝層2B內之AlGaN間之晶格常數差異之功能，及抵抗如下所述之介電崩潰之功能。第二緩衝層2B具有第一緩衝層2A內之AlN與電子行進層2C內之GaN間之晶格常數差異之功能。
於AlGaN/GaN-HEMT，二維電子氣體(2DEG)係於其操作期間於接近電子行進層2C與電子供應層2D間之界面產生。2DEG係由於電子行進層2C之化合物半導體(此處係GaN)與電子供應層2D之化合物半導體(此處係AlGaN)間之自發極化之差異及其間之壓電極化之差異而產生。
為形成化合物半導體多層結構2，以下之化合物半導體係藉由結晶生長方法，例如，金屬-有機化學蒸氣沉積(MOCVD)方法沉積於Si基材1上。分子束磊晶(MBE)等可用以替代MOCVD方法。
AlN係厚厚地沉積於Si基材1上至約1,000 nm之厚度， 藉此，形成第一緩衝層2A。此層係例示於第1A及4圖。
特別地，三甲基鋁(TMAl)氣體及氨(NH3)氣體之氣體混合物被作為來源氣體。氣體混合物內之NH3對TMAl之比率，即，V/III比率係設定為10,000或更多，例如，20,000。AlN係沉積至，例如，約50 nm之厚度，藉此，形成一下AlN層2a1。因為下AlN層2a1係於使得NH3對Mal之比率，即，V/III比率係大到如上所述之條件下形成，AlN於一生長表面上形成島，因此，下AlN層2a1具有一起伏不平表面。
其次，NH3對TMAl之比率，即，V/III比率係設定為2.0或更少，例如，1.0，且AlN係沉積於下AlN層2a1至，例如，約100 nm之厚度，藉此，形成一上AlN層2a2。因為上AlN層2a2係於使得NH3對TMAl之比率，即，V/III之比率係如上述般極小之條件下形成，Al原子及N原子於一生長表面上之遷移被促進，因此，上AlN層2a2具有一平表面。上AlN層2a2係如上所述般沉積於下AlN層2a1，藉此，形成具有一平表面之一AlN層2a。
形成AlN層2a之步驟重複數次，例如，七次，藉此，數個AlN層2a(此處係七個AlN層2a)被堆疊形成第一緩衝層2A。第一緩衝層2A具有約1,000 nm之大厚度。第4圖係例示堆疊之AlN層2a之三層。此等上AlN層2a2之一者係在最上，因此，第一緩衝層2A具有一平表面。例如，TEM分析確認構成第一緩衝層2A之AlN層2a每一者具有一多層結構，其係由具有起伏不平表面之下AlN層2a1及具有平表面之上AlN層2a2所構成。
為藉由提高化合物半導體多層結構2之Al含量而確保Si基材1之介電強度，置於Si基材l與電子行進層2C間且由AlN製成之第一緩衝層2A較佳係被厚厚地形成。但是，AlN並非與諸如Si及SiC之基材材料晶格相配。因此，若第一緩衝層2A係厚厚地於Si基材1上形成，大的應力會因晶格不相配而於第一緩衝層2A造成。因此，係難以厚厚地形成第一緩衝層2A。
於此實施例，下AlN層2a1及上AlN層2a2個別具有島狀生長表面及平生長表面，且係交替地堆疊，藉此，形成第一緩衝層2A。因為實質上係厚的第一緩衝層2A係藉由交替地堆疊下及上AlN層2a1及2a2(其如上所述般，於表面形態係不同且係相對較薄)而形成，第一緩衝層2A之應力被減輕。發現到厚的AlN結晶可穩定地形成，即使於基材材料與AlN間具有大的晶格不相配。
為交替地沉積具有島狀生長表面之下AlN層2a1及具有平生長表面之上AlN層2a2，可使用非改變V/III比率之方法的方法。例如，可使用改變AlN之生長溫度的方法。特別地，下AlN層2a1係於，例如，約850℃至950℃之溫度生長，且上AlN層2a2可於比下AlN層2a1之生長溫度更高之溫度生長，即，例如，約1,000℃至1,150℃之溫度。
每一下AlN層2a1之上表面可以使得於形成下AlN層2a1後，停止供應來源氣體且下AlN層2a1加熱至約1,100℃至1,200℃之溫度，然後留於此溫度之方式而變成起伏不平。
於形成第一緩衝層2A後，第二緩衝層2B、電子行進層2C、電子供應層2D，及覆蓋層2E係以此順序沉積於第一緩衝層2A上。
特別地，第二緩衝層2B係以使得i-AlGaN(例如，Al0.50Ga0.50N)係於具有一平表面之第一緩衝層2A上沉積至約200 nm之厚度的方式形成。電子行進層2C係以使得i-GaN係薄薄地沉積至，例如，250 nm或更少(此處係約230 nm)之厚度的方式形成。電子供應層2D係以使得n-AlGaN(例如，Al0.25Ga0.75N)沉積至約30 nm之厚度的方式形成。覆蓋層2E係以使得n-GaN係沉積至約10 nm之厚度的方式形成。
化合物半導體多層結構2係如上所述般於Si基材1上形成。
至於用以沉積AlGaN及GaN之條件，TMAl氣體、三甲基鎵(TMGa)氣體及NH3氣體之氣體混合物被作為來源氣體。TMAl氣體(其係Al來源)及TMGa氣體(其係Ga來源)之供應及流速係依欲被生長之化合物半導體層而適當地設定。NH3氣體(其係一共同來源)之流速係約10 cc/分鐘至100公升/分鐘。沉積壓力係約50托耳至300托耳。沉積溫度係約1,000℃至1,200℃。
於以n-型之型式沉積GaN及AlGaN之情況，例如，含有作為n-型雜質之Si的SiH4氣體添加至來源氣體，藉此，GaN及AlGaN係以Si摻雜。Si之摻雜濃度係約1×1018 cm-3至1×1020 cm-3，例如，約5×1018 cm-3。
如第1B圖所例示，形成一隔離結構3。於第2A圖及其後之圖中，隔離結構3未被例示。
特別地，化合物半導體多層結構2之一隔離區域係以，例如，氬(Ar)注入。此使隔離結構3於化合物半導體多層結構2及Si基材1之一表面部份形成。隔離結構3於化合物半導體多層結構2上界定之一活性區域。隔離結構3可具有足以將元素電隔離之深度，且可延伸至化合物半導體多層結構2之一中間部份或經過化合物半導體多層結構2。
例如，淺溝槽隔離(STI)方法可用以替代如上之注入方法而形成隔離結構3。於此情況，例如，含氯之蝕刻氣體可用以乾式蝕刻化合物半導體多層結構2。
如第1C圖所例示，形成一源極4及一汲極5。
特別地，電極凹部10A及10B係於計劃形成源極4及汲極5且係配置於化合物半導體多層結構2上之位置(計劃之電極位置)形成。
光阻劑塗敷於化合物半導體多層結構2上。光阻劑係藉由微影術加工，藉此，於光阻劑形成開口，使得化合物半導體多層結構2之相對應於計劃之電極位置的表面部份係經由開口曝露出。此能形成具有開口之一光阻劑遮罩。
覆蓋層2E之相對應於計劃之電極位置的部份係藉由使用光阻劑遮罩之乾燥蝕刻移除，使得電子供應層2D之一表面曝露出。此能形成電極凹部10A及10B，使得電子供應層2D之相對應於計劃之電極位置的表面部份曝露出。至於蝕刻條件，使用之蝕刻氣體係諸如Ar之惰性氣體及諸如Cl2之 以氯為主之氣體；Cl2之流速係，例如，30 cc/分鐘，其壓力係2 Pa；且輸入之RF功率係20 W。電極凹部10A及10B可藉由蝕刻形成，以延伸至覆蓋層2E之一中間部份或延伸至或經過電子供應層2D。
光阻劑遮罩係藉由灰化等而移除。
形成用以形成源極4及汲極5之一光阻劑遮罩。例如，適於剝除方法，具有遮光結構之一二層光阻劑於此處被使用。此二層光阻劑係塗敷於化合物半導體多層結構2上，然後，於其內形成用於曝露出電極凹部10A及10B之開口。此能形成具有此等開口之光阻劑遮罩。
例如，為電極材料之Ta及/或Al係藉由，例如，蒸氣沉積方法沉積於具有用以曝露出電極凹部10A及10B之開口的光阻劑遮罩上。Ta層之厚度係約20 nm。Al層之厚度係約200 nm。此光阻劑遮罩及沉積於其上之Ta及/或Al係藉由剝除方法移除。其後，Si基材1係於約400℃至1,000℃之溫度，例如，約600℃，於氮氛圍內熱處理，藉此，使Ta及/或Al之留下部份與電子供應層2D歐姆接觸。若獲得電子供應層2D與Ta及/或Al之留下部份間之歐姆接觸，熱處理於某些情況係無需進行。經由如上之操作，電極凹部10A及10B係以部份之電極材料填充，且藉此，形成源極4及汲極5。
如第2A圖所例示，用於形成閘極7之一電極凹部10C係於化合物半導體多層結構2形成。
特別地，光阻劑塗敷於化合物半導體多層結構2上。此光阻劑係藉由微影術加工，藉此，一開口係於光阻劑形成， 使得化合物半導體多層結構2之相對應於計劃形成閘極7之位置(計劃之電極位置)之一表面部份係經由開口曝露出。此能形成具有此開口之一光阻劑遮罩。
覆蓋層2E之相對應於計劃電極位置之部份及電子供應層2D之相對應於計劃電極位置之部份係藉由乾式蝕刻使用此光阻劑遮罩移除。此造成電極凹部10C形成以延伸經過覆蓋層2E至電子供應層2D之一部份。至於蝕刻條件，使用之蝕刻氣體係諸如Ar之惰性氣體及諸如Cl2之以氯為主之氣體；Cl2之流速係，例如，30 cc/分鐘，其壓力係2 Pa；且輸入之RF功率係20 W。電極凹部10C可藉由蝕刻形成以延伸至電子供應層2D之一中間部份或更深部份。
此光阻劑遮罩係藉由灰化等移除。
如第2B圖所例示，形成閘極絕緣層6。
特別地，例如，為一絕緣材料之Al2O3沉積於化合物半導體多層結構2上，以覆蓋電極凹部10C之壁。Al2O3係藉由原子層沉積(ALD)方法沉積至約2 nm至200 nm之厚度(此處約10 nm)。此能形成閘極絕緣層6。
例如，電漿增強之化學蒸氣沉積(PECVD)方法、濺鍍方法等可用以替代ALD方法而沉積Al2O3。再者，可使用Al之氮化物或氧氮化物以替代Al2O3。另外，閘極絕緣層6可以使選自Si、Hf、Zr、Ti、Ta，及W之氧化物、氮化物，及氧氮化物之一些被沉積形成一多層結構之方式形成。
如第3A圖所例示，形成閘極7。
特別地，用以形成閘極7之一光阻劑遮罩被形成。例 如，適於蒸氣沉積方法及剝除方法，具有遮光結構之二層光阻劑於此處被使用。此二層光阻劑塗敷於閘極絕緣層6上，然後，用於部份曝露出閘極絕緣層6之電極凹部10C之一開口於其內形成。此能形成具有此開口之光阻劑遮罩。
例如，為電極材料之Ni及/或Au係藉由，例如，蒸氣沉積方法沉積於具有用以部份曝露出閘極絕緣層6之電極凹部10C之開口之光阻劑遮罩上。Ni層之厚度係約30 nm。Au層之厚度係約400 nm。此光阻劑遮罩及沉積於其上之Ni及/或Au係藉由剝除方法移除。經由如上操作，以閘極絕緣層6覆蓋之電極凹部10C係以一部份電極材料填充，且藉此形成閘極7。
與汲極5相比，電極凹部10C可更接近源極4而被形成，使得閘極7係位於接近源極4。
如第3B圖所例示，形成一鈍化層8。
特別地，例如，氮化矽係藉由，例如，PECVD方法等沉積於源極4、汲極5，及閘極7上。此能形成鈍化層8。
其後，形成連接源極4、汲極5，及閘極7之線路；一保護層於其上形成；且形成曝露於頂部之連接電極。經由此等步驟，形成依據此實施例之AlGaN/GaN-HEMT。
於此實施例，AlGaN/GaN-HEMT包括如上所例示之閘極絕緣層6，且因此係MIS型。此AlGaN/GaN-HEMT可為肖特基(Schottky)型，即，閘極7可於未形成閘極絕緣層6而與化合物半導體多層結構2直接接觸。
其中閘極7係置於電極凹部10C之一閘極凹部結構無需 被使用。即，閘極絕緣層6及閘極7可以此順序於化合物半導體多層結構2上形成，或閘極7可於未於化合物半導體多層結構2形成任何凹部而直接於化合物半導體多層結構2上形成。
AlN具有於Si與GaN者間之晶格常數，及Si與GaN者間之熱膨脹係數。AlN具有約11.7×106 V/cm之介電崩潰電壓，且GaN具有約3.3×106 V/cm之介電崩潰電壓，即，AlN介電崩潰電壓係比GaN者大三倍。因此，AlN係具有優異介電崩潰抗性之材料。因此，Si基材1之介電崩潰可能以使得化合物半導體多層結構2內之Al原子之百分率(Al-N化學鍵數量之百分率)增加及於電子行進層2C下形成一厚的AlN(或含AlN之材料)層之方式而於施加高電壓期間被抑制。
化合物半導體多層結構2之厚度係藉由形成一厚的AlN(或含AlN之材料)層而增加。但是，當化合物半導體多層結構2具有極大厚度時，即，例如，大於10 μm之厚度，其會花費長時間生長化合物半導體。此對於製造方法並不實際。當化合物半導體多層結構2具有多於10 μm之厚度，不可避免地，Si基材1會受負面影響(扭翹或破裂)。
GaN於結晶性係優異，因此，於傳統化合物半導體多層結構，一電子行進層已藉由生長一厚的GaN層而形成。但是，明確地是於裝置性質之大量增加未藉由形成此一厚的GaN層而達成。如第5圖所例示，於片電阻之降低係小，最多係少於20%，且移動性未顯著增加，即使化合物半導 體多層結構之GaN層的厚度從約200 nm增至1,000 nm。因此，所欲移動性可被維持，即使此化合物半導體多層結構之Ga原子的百分率(Ga-N化學鍵之百分率)降低且形成相對較薄之GaN層。
此實施例係聚焦於化合物半導體多層結構2及其內所含AlN及GaN之性質。於化合物半導體多層結構2之厚度係約10 μm或更少之限制下，化合物半導體多層結構2之AlN之百分率係設定為大，且其內GaN之含量係設定為小，因為AlN促成化合物半導體多層結構2之介電崩潰抗性增加。特別地，化合物半導體多層結構2被形成，使得Al原子之百分率係化合物半導體多層結構2中所含之所有原子的數量之25%或更多，即，Al原子之百分率係所有第III族元素原子的數量之50%或更多(於此情況，Ga原子之百分率係所有第III族元素原子的數量之50%或更少)。於此實施例，由AlN製成之第一緩衝層2A係於Si基材1與電子行進層2C間形成以具有，例如，約1,000 nm之大厚度。相反地，電子行進層2C較佳地被形成以具有，例如，約500 nm或更少且更佳係約250 nm或更少之小厚度。此能使Al原子之百分率需求被達成。
即，厚的第一緩衝層2A之存在能使化合物半導體多層結構2具有增加之AlN含量及增加之介電崩潰抗性，且薄的電子行進層2C之存在能使化合物半導體多層結構2具有降低之GaN含量，及降低GaN與Si基材1間之晶格常數差異。此能確實地抑制Si基材1之介電崩潰，而不會使Si基材1扭翹 或破裂。
特別地，於化合物半導體多層結構2，由AlN製成之第一緩衝層2A被形成以具有約1,000 nm之大厚度，且由GaN製成之電子行進層2C被形成以具有約100 nm之小厚度，如第6圖所例示般，其包括與第3B圖左側附接之隨深度之組件分佈圖。此能使Al原子之百分率為化合物半導體多層結構2之所有原子數量之25%或更多。
實驗
用以比較依據此實施例之AlGaN/GaN-HEMT與比較例之AlGaN/GaN-HEMT而實行之實驗係於下作說明。
實驗1
於實驗1，AlGaN/GaN-HEMT被評估介電強度。此處，依據第一實施例之AlGaN/GaN-HEMT稱為範例，且傳統AlGaN/GaN-HEMT稱為比較例。比較例之化合物半導體多層結構係藉由以如下所述順序沉積一第一緩衝層、一第二緩衝層、一電子行進層、一電子供應層，及一覆蓋層而形成。第一緩衝層係藉由設定NH3對TMAl之比率(即，V/III)為約3,000以具有約100 nm之厚度而形成。第一緩衝層係由AlN製成。第二緩衝層係於第一緩衝層上形成以具有約200 nm之厚度。第二緩衝層係由i-AlGaN製成。電子行進層係於第二緩衝層上形成以具有大的厚度(此處係約1,000 nm之厚度)。電子行進層係由i-GaN製成。電子供應層及覆蓋層係以與此實施例所述般之實質上相同方式以此順序於電子行進層上形成。電子供應層係由n-AlGaN製成且具有約30 nm 之厚度。覆蓋層係由n-GaN製成且具有約10 nm之厚度。
一汲極係於前表面側上形成，且另一電極係於Si基材之後表面上形成。流經汲極之電流係以使施加至汲極之電壓逐漸增加之方式測量。實驗結果係例示於第7圖。第7圖之水平軸表示施加至汲極之電壓，且其垂直軸表示流經汲極之電流。
於比較例，介電崩潰係於多於約350 V之電壓觀察到。相反地，於範例，介電崩潰於900 V之電壓未觀察到，此係施加至測量系統之電壓的極限。此證實依據此實施例之AlGaN/GaN-HEMT具有顯著更優於比較例者之介電崩潰抗性。
實驗2
AlGaN/GaN-HEMT被評估夾止特徵。於實驗2，依據此實施例之AlGaN/GaN-HEMT稱為範例，且與實驗1所述者相似之傳統AlGaN/GaN-HEMT係稱為非較例。
一源極係接地，且施加-10 V至一閘極。於此狀態，一汲極範圍係0 V至+300 V。實驗結果例示於第8圖。第8圖之水平軸表示汲極電壓，且其垂直軸表示汲極電流。
於比較例，汲極電流之增加於約100 V之汲極電壓觀察到。此可能係由於汲極電流沿著於一電子行進層延伸之空泛層流動之現象及衝擊離子化於電子行進層之一深部份發生之現象之一或二者。
相反地，於範例中，少於1×10-9 A之極小汲極電流於300 V之汲極電壓流動，且汲極電流係藉由一閘極空泛層阻 絕。於此範例，電流之增加可能受抑制，因為電流路徑係受存在於電子行進層下且衝擊離子化不可能於其間發生之一第一緩衝層所限制。此證實依據此實施例之AlGaN/GaN-HEMT具有顯著更優於比較例者之夾止特徵，且當依據此實施例之AlGaN/GaN-HEMT以閘極電流夾止時亦具有小的漏電流。
實驗3
AlGaN/GaN-HEMT被研究能帶。於實驗3，依據此實施例之AlGaN/GaN-HEMT稱為範例，且與實驗1所述者相似之傳統AlGaN/GaN-HEMT稱為比較例。
比較例之結果係例示於第9A圖，且範例之結果係例示於第9B圖。第9A及9B圖每一者之水平軸表示從電子行進層與電子供應層間之界面之電子行進層之一部份之深度，且其垂直軸表示其電子濃度。於比較例，2DEG於深度方向具有自電子行進層與電子供應層間之界面延伸之一相對較大的濃度分佈，且2DEG之濃度大，4.53×1012 cm-2。相反地，於範例中，2DEG於深度方向實質上不具有濃度分佈，且集中於接近電子行進層與電子供應層間之界面，且2DEG之濃度小，2.89×1012 cm-2。與比較例相比，依據此實施例之AlGaN/GaN-HEMT具有較強之壓電功效，且能帶係藉由壓電功效而固定。因此，用以獲得具有與比較例相同濃度之2DEG之閘極電壓係正的，此係適於正常關閉之操作。
實驗4
於此實施例，第一緩衝層2A之厚度係考量對Si基材1 之衝擊及使得化合物半導體多層結構2之Al原子之百分率係於如上範圍內之對於裝置係所欲之介電強度，而相對於化合物半導體多層結構2之厚度而決定。於此實施例，與化合物半導體多層結構2之其它層相比，電子供應層2D及覆蓋層2E具有較小厚度，因此，電子供應層2D及覆蓋層2E之厚度變化幾乎未促成第III族元素原子數量百分率改變。第二緩衝層2B係於未改變厚度而被使用。因此，於化合物半導體多層結構2，經由改變厚度而重大地促成第III族元素原子數量百分率改變者實質上係二層：第一緩衝層2A及電子行進層2C。因此，決定相對於化合物半導體多層結構2的厚度之第一緩衝層2A之厚度實質上係與決定相對於電子行進層2C的厚度之第一緩衝層2A之厚度同義。
於實驗4，包含具有不同厚度之第一緩衝層之化合物半導體多層結構被研究厚度與介電強度間之關係。實驗結果係例示於第10圖。tAlN/tT比率改變，其中，tT係每一化合物半導體多層結構之厚度(μm)，且tAlN係相對應之由AlN製成之第一緩衝層之厚度(μm)。tAlN/tT比率愈大(tAlN/tT比率愈接近1)，第一緩衝層愈厚且電子行進層愈薄。
與實驗1所述者相似具有0.1之tAlN/tT比率之傳統AlGaN/GaN-HEMT稱為比較例1，且具有0.25之tAlN/tT比率者稱為比較例2。具有0.51之tAlN/tT比率之AlGaN/GaN-HEMT稱為範例1，具有0.75之tAlN/tT比率之AlGaN/GaN-HEMT稱為範例2，且具有0.84之tAlN/tT比率之AlGaN/GaN-HEMT稱為範例3，即，此等AlGaN/GaN-HEMT 係此實施例之例子，且含有數量係於滿足如上百分率之範圍內之Al原子。具有0.75之tAlN/tT比率之範例2之AlGaN/GaN-HEMT係包含，例如，含有於厚度係實質上相等於此實施例所述者之層之一化合物半導體多層結構。具有0.84之tAlN/tT比率之範例3之AlGaN/GaN-HEMT係包含，例如，含有具約1,500 nm之一第一緩衝層、具有約50 nm厚度之一電子行進層，及於厚度係實質上相等於此實施例所述者之其它層之一化合物半導體多層結構。
下列條件加入第10圖：750 V或更多，其係商業上之供電器所欲之介電強度，及1,200 V或更多，其係用於混合式電動車(HEV)/電動車(EV)之供電器所欲之介電強度。此等係稱為條件1及2。再者，下列條件加入第10圖：約2.3 μm，其係能確實排除造成基材扭翹或破裂範圍之一化合物半導體多層結構的厚度之上限。此稱為條件3。
如第10圖所例示，與比較例1及2相比，範例1至3展現更優異之介電強度。此證實如第10圖之箭號所示，介電強度隨tAlN/tT之增加而增加。
於比較例1，條件1(條件2)及條件3無一者可被滿足。
於比較例2，為滿足條件1及條件3，其化合物半導體多層結構可具有約1.8 μm至2.3 μm之厚度。但是，條件2及條件3無一者可被滿足。
於範例1，為滿足條件1及條件3二者，其化合物半導體多層結構可具有約1.3 μm至2.3 μm之厚度。為滿足條件2及條件3二者，其化合物半導體多層結構可具有約2.1 μm至2.3 μm之厚度。
於範例2，為滿足條件1及條件3二者，其化合物半導體多層結構可具有約0.9 μm至2.3 μm之厚度。為滿足條件2及條件3二者，其化合物半導體多層結構可具有約1.5 μm至2.3 μm之厚度。
於範例3，為滿足條件1及條件3二者，其化合物半導體多層結構可具有約0.7 μm至2.3 μm之厚度。為滿足條件2及條件3二者，其化合物半導體多層結構可具有約1.2 μm至2.3 μm之厚度。
由上述，當tAlN/tT0.51，獲得下列結果。
當一化合物半導體多層結構具有約1.3 μm至2.3 μm之厚度，Si基材之介電崩潰係確實被抑制，且商業上之供電器之介電強度規格可被滿足，且不會造成Si基材扭翹或破裂。
當一化合物半導體多層結構具有約2.1 μm至2.3 μm之厚度，Si基材之介電崩潰確實被抑制，且HEV/EV供電器之介電強度規格可被滿足，且不會造成Si基材扭翹或破裂。
當tAlN/tT0.75，獲得下列結果。
當一化合物半導體多層結構具有約0.9 μm至2.3 μm之厚度，Si基材之介電崩潰係確實被抑制，且商業上之供電器之介電強度規格可被滿足，且不會造成Si基材扭翹或破裂。
當一化合物半導體多層結構具有約1.5 μm至2.3 μm之厚度，Si基材之介電崩潰係確實被抑制，且HEV/EV供電器 之介電強度規格被滿足，且未造成Si基材扭翹或破裂。
當tAlN/tT0.84，獲得下列結果。
當一化合物半導體多層結構具有約0.7 μm至2.3 μm之厚度，Si基材之介電崩潰確實被抑制且商業上之供電器之介電強度規格可被滿足，且未造成Si基材扭翹或破裂。
當一化合物半導體多層結構具有約1.2 μm至2.3 μm之厚度，Si基材之介電崩潰確實被抑制且HEV/EV供電器之介電強度規格可被滿足，且未造成Si基材扭翹或破裂。
於此實施例，因為AlGaN/GaN-HEMT包括化合物半導體多層結構2且化合物半導體多層結構2具有如上所述之優異介電崩潰抗性，Si基材1之介電崩潰可被充份地抑制，且當AlGaN/GaN-HEMT被夾止時，AlGaN/GaN-HEMT具有極小之漏電流。因此，AlGaN/GaN-HEMT具有高可靠性。
第二實施例
此實施例與第一實施例揭露作為一化合物半導體裝置之AlGaN/GaN-HEMT。此第二實施例係不同於第一實施例，因為由AlGaN製成之一厚緩衝層被形成以替代由AlN製成之第一緩衝層2A。與第一實施例所述者相同之元件係以於第一實施例使用者相同之參考編號標示，且將不會詳細說明。
第11圖係例示依據第二實施例之製造AlGaN/GaN-HEMT之方法的主要步驟之示意截面圖。
如第11A圖所例示，一化合物半導體多層結構11係於一Si基材1上形成。
化合物半導體多層結構11包括一第一緩衝層11A、一第二緩衝層11B、一電子行進層2C、一電子供應層2D，及一覆蓋層2E。第一緩衝層11A係由AlN製成。第二緩衝層11B係由i-AlGaN製成。其它層係相似於第一實施例中所述者，即，電子行進層2C係由i-GaN製成，電子供應層2D係由n-AlGaN製成，且覆蓋層2E係由n-GaN製成。
於此實施例，化合物半導體多層結構11具有約10 μm或更少之厚度，且Al原子之百分率係其內所含第III族原子數量之50%或更多。化合物半導體多層結構2含有第V族元素及第III族元素。第V族元素係N，且第III族元素係Ga及Al。N係與所有第III族元素化學鍵結。因此，N原子之百分率理論上係化合物半導體多層結構11之所有原子的數量之50%。Al原子之百分率係所有原子的數量之25%或更多，即，Al原子之百分率係第III族元素之所有原子的數量之50%或更多。換言之，此意指Al-N鍵之數量係第III族元素與N之所有化學鍵(Ga-N鍵及Al-N鍵)之數量之50%或更多。
第一緩衝層11A具有形成生長核之功能，及緩衝Si基材1之Si與第二緩衝層11B之AlGaN間之晶格常數差異之功能。第二緩衝層11B具有緩衝第二緩衝層11B之AlGaN與電子行進層2C之GaN間之晶格常數差異之功能，及如下所述般抵抗介電崩潰之功能。
為形成化合物半導體多層結構11，如下之化合物半導體係藉由結晶生長方法，例如，MOCVD方法沉積於Si基材1上。MBE等可被使用以替代MOCVD方法。
AlN係沉積於Si基材1上至約100 nm之厚度，藉此，形成第一緩衝層11A。
於此操作，AlN係以使得TMAl氣體及NH3氣體之氣體混合物被作為來源氣體且V/III比率設定為，例如，約3,000之方式沉積。
其次，i-AlGaN係厚厚地沉積於第一緩衝層11A上至約1,000 nm之厚度，藉此，形成第二緩衝層11B。此操作係例示於第11A及12圖。
i-AlGaN內之Al及Ga之組成比例係滿足不等式0.7x<1(此處，x=0.7(70%))，其中，x係Al之組成比率(AlxGa1-xN)。當x少於0.7，其係難以達成與第二緩衝層11B之厚度有關之Al原子百分率。當x係0.7或更多，與第二緩衝層11B之厚度有關之其百分率可確實地被達成。
特別地，TMAl氣體、TMGa氣體及氨(NH3)之氣體混合物被作為來源氣體。NH3對TMAl或TMGa之比率，即，V/III比率係設定為10,000或更多，例如，20,000。例如，i-AlGaN係沉積至約50 nm之厚度，藉此，形成一下AlGaN層11a1。因為下AlGaN層11a1係於使得NH3對TMAl或TMGa之比率，即，V/III比率係如上所述般大之條件下形成，i-AlGaN於一生長表面上形成島，因此，下AlGaN層11a1具有一起伏不平表面。
其次，NH3對TMAl或TMGa之比率，即，V/III比率係設定為2.0或更少，例如，1.0，且i-AlGaN係於下AlGaN層11a1上沉積至，例如，約100 nm之厚度，藉此，形成一上 AlGaN層11a2。因為此上AlN層2a2係於使得NH3對TMAl或TMGa之比率，即，V/III比率係如上所述般極小之條件下形成，Al原子及N原子於一生長表面上之遷移被增進，因此，上AlGaN層11a2具有一平表面。因為於V/III比率差異，上AlGaN層11a2具有比下AlGaN層11a1者更大之Al含量(Al百分率)。上AlGaN層11a2係如上所述般沉積於下AlGaN層11a1上，藉此，形成具有一平表面之一AlGaN層11a。
形成AlGaN層11a之步驟重複數次，例如，七次，藉此，數個AlGaN層11a(此處係七個AlGaN層11a)堆疊形成第二緩衝層11B。第二緩衝層11B具有約1,000 nm之大厚度。上AlGaN層11a2係在最上，因此，第二緩衝層11B具有一平表面。例如，TEM分析確認構成第二緩衝層11B之AlGaN層11a每一者具有由下AlGaN層11a1(其具有起伏不平表面)及上AlGaN層11a2(其具有平表面)所構成之一多層結構。
於此實施例，為藉由提高一化合物半導體多層結構之Al含量確保基材之介電強度，置於基材與電子行進層間之一AlGaN緩衝層厚厚地形成。但是，AlGaN未與諸如Si及SiC之基材材料係晶格不相配。因此，若AlGaN係厚厚地沉積於基材上，大的應力因為晶格不相配而於AlGaN造成。因此，難以形成一厚AlGaN層。
於此實施例，下AlGaN層11a1及上AlGaN層11a2個別具有島形生長表面及平生長表面，且係交替地堆疊形成第二緩衝層11B。實質上係厚的第二緩衝層11B係藉由交替地堆疊如上所述之下及上AlGaN層11a1及11a2(其於表面形態係 不同且相對較薄)而形成，藉此，減輕第二緩衝層11B之應力。發現一厚AlGaN結晶可穩定地形成，即使基材與AlGaN間具有大的晶格不相配。
為交替地沉積下AlGaN層11a1(其具有島形生長表面)及上AlGaN層11a2(其具有平生長表面)，可使用非改變V/III比率之方法的方法。例如，可使用改變AlGaN生長溫度之方法。特別地，下AlGaN層11a1係於，例如，約850℃至950℃之溫度生長，且上AlGaN層11a2可於比下AlGaN層11a1之生長溫度更高之溫度(即，例如，約1,000℃至1,150℃之溫度)生長。
於形成第二緩衝層11B後，電子行進層2C、電子供應層2D，及覆蓋層2E係以此順序沉積於第二緩衝層11B上。
特別地，電子行進層2C係以使得i-GaN係薄薄地於第二緩衝層11B(其具有一平表面)上沉積至，例如，約100 nm之厚度的方式形成。電子供應層2D係以使得n-AlGaN(Al0.25Ga0.75N)係沉積至約30 nm之厚度的方式形成。覆蓋層2E係以使得n-GaN係沉積至約10 nm之厚度的方式形成。
化合物半導體多層結構11係如上所述般於Si基材1上形成。
第1B至3B圖例示之步驟係以與於第一實施例中所述者相同之方式實施。經由此等步驟，一源極4、一汲極5，及一閘極7係以一鈍化層8覆蓋。
形成與源極4、汲極5，及閘極7連接之線路，一保護層 於其上形成，且形成於頂部曝露出之連接電極。經由此等步驟，形成依據此實施例之AlGaN/GaN-HEMT。
於此實施例，AlGaN/GaN-HEMT包括如上例示之閘極絕緣層6，且因此係MIS型。AlGaN/GaN-HEMT可為肖特基型，即，閘極7可於未形成閘極絕緣層6而與化合物半導體多層結構11直接連接。
其中閘極7係置於一電極凹部10C之一閘極-凹部結構無需被使用。即，閘極絕緣層6及閘極7可以此順序於化合物半導體多層結構11上形成，或閘極7可在未於化合物半導體多層結構11形成任何凹部而於化合物半導體多層結構11上直接形成。
於此實施例，化合物半導體多層結構11之AlGaN之百分率(即，其內之Al-N化學鍵之百分率)於化合物半導體多層結構11之厚度係約10 μm或更少之限制下設定為大。特別地，化合物半導體多層結構11被形成，使得Al原子之百分率係化合物半導體多層結構11中所含之所有原子的數量之25%或更多，即，Al原子之百分率係第III族元素之所有原子的數量之50%或更多。於此實施例，第二緩衝層11B(其係由AlGaN製成)係於第一緩衝層11A與電子行進層2C間形成以具有大厚度，且電子行進層2C被形成以具有小厚度，藉此，達成Al原子百分率之要求。
即，厚的第二緩衝層11B之存在使化合物半導體多層結構11具有增加之Al-N鍵含量及增加之介電崩潰抗性。另一方面，由於GaN與Si基材1間之晶格常數差異，薄的電子行 進層2C之厚度使化合物半導體多層結構11具有降低之GaN含量及降低Si基材之應力。此能確實地抑制Si基材1之介電崩潰，而未使Si基材1扭翹或破裂。
特別地，於化合物半導體多層結構11，第二緩衝層11B(其係由AlGaN製成)被形成以具有約1,000 nm之大厚度，且電子行進層2C(其係由GaN製成)被形成以具有約100 nm之小厚度，如第13圖所例示，其包括與第11B圖左側附接之元件之隨深度的分佈圖。此能使Al原子之百分率係化合物半導體多層結構11之所有原子的數量之25%或更多。
於此實施例與第一實施例，第二緩衝層11B之厚度係考量對Si基材1之衝擊及裝置所欲之介電強度，而相對於化合物半導體多層結構11之厚度而決定，使得化合物半導體多層結構11之Al原子之百分率係於如上範圍內。於此實施例，與化合物半導體多層結構11之其它層相比，電子供應層2D及覆蓋層2E具有較小厚度，因此，電子供應層2D及覆蓋層2E之厚度改變幾乎未促成第III族元素之原子數量的百分率改變。第一緩衝層11A係於未改變厚度而被使用。因此，於化合物半導體多層結構11，經由改變厚度而大大地促成第III族元素原子數量之百分率改變者實質上係二層：第二緩衝層11B及電子行進層2C。因此，決定相對於化合物半導體多層結構11的厚度之第二緩衝層11B之厚度實質上係與決定相對於電子行進層2C的厚度之第二緩衝層11B之厚度同義。
假設tT(μm)係化合物半導體多層結構11之厚度且 tAlGaN(μm)係第二緩衝層11B(其係由i-AlGaN製成)之厚度。於如此實施例所例示般之第二緩衝層11B(其係由Al0.7Ga0.3N製成)被形成以具有約1,000 nm之厚度且電子行進層2C(其係由GaN製成)被形成以具有約100nm之厚度之情況，當tAlGaN/tT比率係0.5或更多時，Al原子之百分率的要求被滿足。
於此實施例與第一實施例，tAlGaN/tT可相對於用於商業供電器所欲之介電強度及用於HEV/EV供電器所欲之介電強度而決定。
於此實施例，i-AlGaN係例示作為用以形成第二緩衝層11B之材料。但是，例如，可使用i-InAlN替代i-AlGaN。於此情況，一厚的i-InAlN可以使得NH3對TMAl或TMIn之比率(即，V/III比率)係10,000或更多之沉積及其中V/III比率係2或更少之沉積係重複實施預定次數之方式形成。
於第一或第二實施例，為形成一厚緩衝層，選自i-AlN、i-AlGaN，及i-InAlN之至少二者可適當地沉積。
於此實施例，因為AlGaN/GaN-HEMT包含化合物半導體多層結構11，且此化合物半導體多層結構11具有如上所述之優異介電崩潰抗性，Si基材1之介電崩潰可被充份抑制，且當AlGaN/GaN-HEMT被夾止時，AlGaN/GaN-HEMT具有極小漏電流。因此，AlGaN/GaN-HEMT具有高可靠性。
第三實施例
此實施例揭露使用依據第一或第二實施例之AlGaN/GaN-HEMT之一供電單元。
第14圖係例示依據第三實施例之供電單元之示意結構之線路圖。
依據此實施例之供電單元包括一高電壓主要電路21、一低電壓次要電路22，及置於主要電路21與次要電路22間之一變壓器23。
主要電路21包括一交流供電器24、一所謂之橋接整流電路25，及數個(此處係四個)切換元件26a，26b，26c，及26d。橋接整體電路25包括一切換元件26e。
次要電路22包括數個(此處係三個)切換元件27a，27b，及27c。
於此實施例，主要電路21之切換元件26a，26b，26c，26d及26e每一者包括與依據第一或第二實施例相同之一AlGaN/GaN-HEMT。次要電路22之切換元件27a，27b，及27c每一者係一句有矽之普通MISFET。
於此實施例，AlGaN/GaN-HEMT係用於主要電路21。AlGaN/GaN-HEMT之每一者包括具有優異介電崩潰抗性之一化合物半導體多層結構及一Si基材1。因此，Si基材1之介電崩潰可被充份地抑制，且當AlGaN/GaN-HEMT夾止時，AlGaN/GaN-HEMT具有極小漏電流。此能使供電單元具有高可靠性及高功率。
第四實施例
此實施例揭露使用依據第一或第二實施例之一高頻放大器。
第15圖係例示依據第四實施例之高頻放大器之示意結 構之線路圖。
依據本實施例之高頻放大器包括一數位預失真電路31、混合器32a及32b，及一功率放大器33。
數位預失真電路31補償輸入訊號34之非線性失真。混合器32a將一交流訊號與用於補償非線性失真之輸入訊號34混合。功率放大器33將與交流訊號混合之輸入訊號34放大，且包含依據第一或第二實施例之AlGaN/GaN-HEMT。參考第15圖，輸出訊號係藉由混合器32b與輸入訊號34混合，且可被傳送至數位預失真電路31。
於此實施例，高頻放大器包括AlGaN/GaN-HEMT。此AlGaN/GaN-HEMT包括具有優異介電崩潰抗性之一化合物半導體多層結構及一Si基材1。因此，Si基材1之介電崩潰可被充份地抑制，且當AlGaN/GaN-HEMT夾止時，AlGaN/GaN-HEMT具有極小漏電流。此能使高頻放大器具有高可靠性。
其它實施例
於第一至第四實施例，AlGaN/GaN-HEMT被例示作為化合物半導體裝置。非AlGaN/GaN-HEMT之HEMT可如下所述般作為化合物半導體裝置。
另外型式之HEMT之第一範例
此範例揭露可作為化合物半導體裝置之InAlN/GaN-HEMT。
InAlN及GaN係化合物半導體，其等之晶格常數可依其等之組成而呈彼此接近。InAlN/GaN-HEMT包含一化合物 半導體多層結構，其係包括由i-GaN製成之一電子行進層，由n-InAlN製成之一電子供應層，及由n-GaN製成之一覆蓋層。壓電極化於化合物半導體多層結構幾乎未被誘發，因此，二維電子氣體主要係藉由InAlN之自發極化產生。
於此範例之InAlN/GaN-HEMT，化合物半導體多層結構包括與第一或第二實施例中所述者相似之緩衝層。於使用與第一實施例所述者相似之緩衝層之情況，一第一緩衝層係自AlN形成以具有一大厚度，且一第二緩衝層係自i-AlGaN。於使用與第二實施例所述者相似之緩衝層之情況，第一緩衝層係自AlN形成，且第二緩衝層係自i-AlGaN形成以具有大厚度。於使用與第二實施例所述者相似之緩衝層之情況，例如，i-InAlN可用以形成第二緩衝層以替代i-AlGaN。於使用與第一或第二實施例所述者相似之緩衝層之情況，厚緩衝層可藉由沉積選自i-AlN、i-AlGaN，及i-InAlN之至少二者而形成。
依據此範例，因為InAlN/GaN-HEMT包含具有優異介電崩潰抗性之化合物半導體多層結構，Si基材1之介電崩潰可被充份地抑制，且當InAlN/GaN-HEMT夾止時，InAlN/GaN-HEMT具有極小漏電流。因此，InAlN/GaN-HEMT與AlGaN/GaN-HEMT具有高可靠性。
另一型式之HEMT之第二範例
此範例揭露可作為一化合物半導體裝置之InAlGaN/GaN-HEMT。
GaN及InAlGaN係化合物半導體，且InAlGaN之晶格常 數可依其組成而定被降至比GaN者更少。InAlGaN/GaN-HEMT包括一化合物半導體多層結構，其包括由i-GaN製成之一電子行進層，由n-InAlGaN製成之一電子供應層，及由n-GaN製成之一覆蓋層。
於此範例之InAlGaN/GaN-HEMT，化合物半導體多層結構包括與於第一或第二實施例所述者相似之緩衝層。於使用與於第一實施例所述者相似之緩衝層之情況，一第一緩衝層係自AlN形成以具有大厚度，且一第二緩衝層係自i-AlGaN形成。於使用與於第二實施例所述者相似之緩衝層之情況，第一緩衝層係自AlN形成，且第二緩衝層係自i-AlGaN形成以具有大厚度。於使用與於第二實施例所述者相似之緩衝層之情況，例如，i-InAlN可用以形成第二緩衝層以替代i-AlGaN。於使用與於第一或第二實施例所述者相似之緩衝層之情況，厚緩衝層可藉由沉積選自i-AlN、i-AlGaN，及i-InAlN之至少二者而形成。
依據此範例，因為InAlGaN/GaN-HEMT包括具有優異介電崩潰抗性之化合物半導體多層結構，Si基材1之介電崩潰可被充份抑制，且當InAlGaN/GaN-HEMT夾止時，InAlGaN/GaN-HEMT具有極小漏電流。因此，InAlGaN/GaN-HEMT與AlGaN/GaN-HEMT具有高可靠性。
1‧‧‧Si基材
2‧‧‧化合物半導體多層結構
2A‧‧‧第一緩衝層
2B‧‧‧第二緩衝層
2C‧‧‧電子行進層
2D‧‧‧電子供應層
2E‧‧‧覆蓋層
2a‧‧‧AlN層
2a1‧‧‧AlN層
2a2‧‧‧上AlN層
3‧‧‧隔離結構
4‧‧‧源極
5‧‧‧汲極
6‧‧‧閘極絕緣層
7‧‧‧閘極
8‧‧‧鈍化層
10A,10B,10C‧‧‧電極凹部
11‧‧‧化合物半導體多層結構
11A‧‧‧第一緩衝層
11B‧‧‧第二緩衝層
11a‧‧‧AlGaN層
11a1‧‧‧下AlGaN層
11a2‧‧‧上AlGaN層
21‧‧‧高電壓主要電路
22‧‧‧低電壓次要電路
23‧‧‧變壓器
24‧‧‧交流供電器
25‧‧‧橋接整流電路
26a，26b，26c，26d,26e‧‧‧切換元件
27a，27b，27c‧‧‧切換元件
31‧‧‧數位預失真電路
32a,32b‧‧‧混合器
33‧‧‧功率放大器
34‧‧‧輸入訊號
第1A至1C圖係例示依據第一實施例製造AlGaN/GaN-HEMT之方法的步驟之示意截面圖；第2A及2B圖係例示依據第一實施例製造 AlGaN/GaN-HEMT之方法於第1圖後的步驟之示意截面圖；第3A及3B圖係例示依據第一實施例製造AlGaN/GaN-HEMT之方法於第2圖後的步驟之示意截面圖；第4圖係例示一化合物半導體多層結構之一第一緩衝層如何於第一實施例形成之示意截面圖；第5圖係例示於一化合物半導體多層結構中之一GaN層之片電阻與厚度間的關係之圖；第6圖係例示依據第一實施例之AlGaN/GaN-HEMT及化合物半導體多層結構之組件之隨深度之分佈之示意圖；第7圖係例示藉由評估AlGaN/GaN-HEMT之介電強度而獲得之結果的圖；第8圖係例示藉由評估AlGaN/GaN-HEMT之夾止特徵而獲得之結果的圖；第9A及9B圖係例示藉由評估AlGaN/GaN-HEMT之能帶而獲得之結果的圖；第10圖係例示藉由研究包含具有不同厚度之第一緩衝層之化合物半導體多層結構之厚度與介電強度間之關係而獲得之結果的圖；第11A及11B圖係例示依據第二實施例製造AlGaN/GaN-HEMT之方法的主要步驟之示意截面圖；第12圖係例示一化合物半導體多層結構之一第二緩衝層如何於第二實施例形成之示意截面圖；第13圖係例示依據第二實施例之AlGaN/GaN-HEMT及化合物半導體多層結構之組件之隨深度的分佈之示意圖； 第14圖係例示依據第三實施例之一供電器之示意結構之線路圖；及第15圖係例示依據第四實施例之高頻放大器之示意結構之線路圖。
1‧‧‧Si基材
2‧‧‧化合物半導體多層結構
2A‧‧‧第一緩衝層
2B‧‧‧第二緩衝層
2C‧‧‧電子行進層
2D‧‧‧電子供應層
2E‧‧‧覆蓋層
3‧‧‧隔離結構
4‧‧‧源極
5‧‧‧汲極
10A,10B‧‧‧電極凹部

Claims (22)

  1. 一種化合物半導體裝置，包含：一基材；及一化合物半導體多層結構，其係形成於該基材上，且其包含含有第III族元素之化合物半導體，其中，該化合物半導體多層結構具有10 μm或更少之厚度，且鋁原子之百分率係該等第III族元素的原子數量之50%或更多。
  2. 如申請專利範圍第1項之化合物半導體裝置，其中，該化合物半導體多層結構包括一緩衝層，其含有鋁，且該緩衝層之厚度對該化合物半導體多層結構之厚度的比率係0.5或更多。
  3. 如申請專利範圍第2項之化合物半導體裝置，其中，該化合物半導體多層結構具有1.3 μm至2.3 μm之厚度。
  4. 如申請專利範圍第2項之化合物半導體裝置，其中，該緩衝層厚度對該化合物半導體多層結構厚度之該比率係0.75或更多。
  5. 如申請專利範圍第4項之化合物半導體裝置，其中，該化合物半導體多層結構具有0.9 μm至2.3 μm之厚度。
  6. 如申請專利範圍第2項之化合物半導體裝置，其中，該緩衝層包含每一者係具有一起伏不平表面之第一子層，及每一者具有一平表面之第二子層，該等第一 及第二子層係交替地堆疊，且該等第二層之一者係在最上。
  7. 如申請專利範圍第2項之化合物半導體裝置，其中，該緩衝層係由選自由AlN、AlGaN，及InAlN所構成族群之至少一者製成。
  8. 如申請專利範圍第1項之化合物半導體裝置，其中，該化合物半導體多層結構包括一含有GaN之電子行進層，且該電子行進層具有250 nm或更少之厚度。
  9. 一種化合物半導體裝置，包含：一基材；一緩衝層，其係形成於該基材上；及一化合物半導體多層結構，其係形成於該緩衝層上，其中，該緩衝層包含具有起伏不平表面且含有鋁之第一緩衝子層，且亦包含覆蓋該等起伏不平表面且含有鋁之第二緩衝子層，該等第二緩衝子層之鋁含量係大於該等第一緩衝子層之鋁含量，且該等第一及第二緩衝子層係交替地堆疊，且該等第二子層之一者係在最上。
  10. 一種製造化合物半導體裝置之方法，該化合物半導體裝置包括一基材及一化合物半導體多層結構，該化合物半導體多層結構係形成於該基材上且包含含有第III族元素之化合物半導體，該方法包含：形成該化合物半導體多層結構，使得該化合物半導體多層結構具有10 μm或更少之厚度，且鋁原子之百分率係該等第III族元素的原子數量之50%或更多。
  11. 如申請專利範圍第10項之方法，其中，該化合物半導體多層結構包含一含有鋁之緩衝層，且該緩衝層之厚度對該化合物半導體多層結構之厚度的比率係0.5或更多。
  12. 如申請專利範圍第11項之方法，其中，該化合物半導體多層結構具有1.3 μm至2.3 μm之厚度。
  13. 如申請專利範圍第11項之方法，緩衝層厚度對該化合物半導體多層結構厚度之該比率係0.75或更多。
  14. 如申請專利範圍第13項之方法，其中，該化合物半導體多層結構具有0.9 μm至2.3 μm之厚度。
  15. 如申請專利範圍第11項之方法，其中，該緩衝層包含每一者具有一起伏不平表面之第一子層，及每一者具有一平表面之第二子層，該等第一及第二子層係交替地堆疊，且該等第二子層之一者係在最上。
  16. 如申請專利範圍第15項之方法，其中，該等第一及第二子層係藉由一結晶生長方法形成，該等第一子層之每一者係以第V族元素來源材料對第III族元素來源材料之比率所定義之一第一比率，於該等第二子層之一相對應者上形成，且該等第二子層係以該第V族元素來源材料對該第III族元素來源材料之比率 定義且係少於該第一比率之一第二比率形成。
  17. 如申請專利範圍第16項之方法，其中，該第一比率係10,000或更多，且該第二比率係2.0或更少。
  18. 如申請專利範圍第11項之方法，其中，該緩衝層係自選自由AlN、AlGaN，及InAlN所構成族群之至少一者形成。
  19. 如申請專利範圍第10項之方法，其中，該化合物半導體多層結構包含一含有GaN之電子行進層，且該電子行進層具有250 nm或更少之厚度。
  20. 一種供電單元，包含：一高電壓電路；一低電壓電路；及一變壓器，其係置於該高電壓電路與該低電壓電路之間，其中，該高電壓電路包含一電晶體，該電晶體包括一基材及一化合物半導體多層結構，其係形成於該基材上且其包含含有第III族元素之化合物半導體，該化合物半導體多層結構具有10 μm或更少之厚度，且鋁原子之百分率係該等第III族元素的原子數量之50%或更多。
  21. 一種將輸入之高頻電壓放大而輸出經放大之高頻電壓之高頻放大器，包含一電晶體，其中，該電晶體包含一基材及一化合物半導體多層結構，其係形成於該基材上且其包含含有第III族元素之化合物半導體，該化合物半導體多層結構具有10 μm或更少之厚度，且鋁原子之百 分率係該等第III族元素的原子數量之50%或更多。
  22. 一種化合物半導體裝置，包含：一基材；及一化合物半導體多層結構，其係形成於該基材上，且其含有由III-V氮化物化合物半導體材料製成之化合物半導體層，其中，該化合物半導體多層結構具有10 μm或更少之厚度，且該化合物半導體多層結構之鋁原子百分率係該化合物半導體多層結構之第III族元素之原子數量之50%或更多。
TW101116876A 2011-06-16 2012-05-11 化合物半導體裝置及其製造方法 TW201303967A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011134542A JP2013004750A (ja) 2011-06-16 2011-06-16 化合物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201303967A true TW201303967A (zh) 2013-01-16

Family

ID=47335289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116876A TW201303967A (zh) 2011-06-16 2012-05-11 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20120320642A1 (zh)
JP (1) JP2013004750A (zh)
CN (1) CN102832231A (zh)
TW (1) TW201303967A (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
JP2015002341A (ja) * 2013-06-18 2015-01-05 富士通株式会社 化合物半導体装置及びその製造方法
US9159788B2 (en) * 2013-12-31 2015-10-13 Industrial Technology Research Institute Nitride semiconductor structure
JP2015185809A (ja) * 2014-03-26 2015-10-22 住友電気工業株式会社 半導体基板の製造方法及び半導体装置
JP6792135B2 (ja) * 2015-10-30 2020-11-25 富士通株式会社 化合物半導体装置及びその製造方法
JP6696244B2 (ja) * 2016-03-16 2020-05-20 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
US9812562B1 (en) * 2016-06-03 2017-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, HEMT structure and method of forming the same
JP6712190B2 (ja) * 2016-06-20 2020-06-17 株式会社アドバンテスト エピ基板
CN107768248A (zh) * 2016-08-19 2018-03-06 中国科学院苏州纳米技术与纳米仿生研究所 GaN基增强型HEMT器件的制备方法
TWI703726B (zh) * 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
US10411706B1 (en) 2017-10-20 2019-09-10 United States Of America As Represented By The Secretary Of The Air Force Wide-band digital buffer driver
WO2022170564A1 (zh) * 2021-02-10 2022-08-18 重庆康佳光电技术研究院有限公司 外延结构、发光器件和外延结构的制作方法
JP7673707B2 (ja) * 2022-07-29 2025-05-09 豊田合成株式会社 発光素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3946969B2 (ja) * 2001-05-31 2007-07-18 日本碍子株式会社 電界効果トランジスタ、及びヘテロ接合型バイポーラトランジスタ
JP5064808B2 (ja) * 2007-01-05 2012-10-31 古河電気工業株式会社 半導体電子デバイス
US20110220867A1 (en) * 2008-03-27 2011-09-15 Asif Khan Superlattice free ultraviolet emitter
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
JP5017346B2 (ja) * 2009-10-19 2012-09-05 株式会社東芝 電力増幅装置
CN201611566U (zh) * 2009-12-23 2010-10-20 康佳集团股份有限公司 电源高压补偿线路
US8847563B2 (en) * 2010-07-15 2014-09-30 Cree, Inc. Power converter circuits including high electron mobility transistors for switching and rectifcation
CN103329256B (zh) * 2010-12-15 2016-09-21 宜普电源转换公司 具有后表面隔离的半导体装置

Also Published As

Publication number Publication date
CN102832231A (zh) 2012-12-19
US20120320642A1 (en) 2012-12-20
JP2013004750A (ja) 2013-01-07

Similar Documents

Publication Publication Date Title
JP5966301B2 (ja) 化合物半導体装置及びその製造方法
JP6151487B2 (ja) 化合物半導体装置及びその製造方法
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
US9035353B2 (en) Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same
TWI594431B (zh) 化合物半導體裝置及其製造方法
TWI450342B (zh) 化合物半導體裝置及其製造方法
TW201303967A (zh) 化合物半導體裝置及其製造方法
CN102651385B (zh) 化合物半导体器件及其制造方法
TWI546957B (zh) 化合物半導體裝置及其製造方法
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN103035522B (zh) 制造化合物半导体器件的方法
TW201417280A (zh) 化合物半導體裝置及其製造方法
JP2010232377A (ja) 半導体素子
US10847642B2 (en) Compound semiconductor device and fabrication method
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
JP6233476B2 (ja) 化合物半導体装置
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
WO2015037288A1 (ja) 高電子移動度トランジスタ及びその製造方法