[go: up one dir, main page]

TWI594431B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI594431B
TWI594431B TW102130787A TW102130787A TWI594431B TW I594431 B TWI594431 B TW I594431B TW 102130787 A TW102130787 A TW 102130787A TW 102130787 A TW102130787 A TW 102130787A TW I594431 B TWI594431 B TW I594431B
Authority
TW
Taiwan
Prior art keywords
insulating film
protective insulating
electrode
thickness
compound semiconductor
Prior art date
Application number
TW102130787A
Other languages
English (en)
Other versions
TW201417286A (zh
Inventor
美濃浦優一
渡邊芳孝
Original Assignee
創世舫電子日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創世舫電子日本股份有限公司 filed Critical 創世舫電子日本股份有限公司
Publication of TW201417286A publication Critical patent/TW201417286A/zh
Application granted granted Critical
Publication of TWI594431B publication Critical patent/TWI594431B/zh

Links

Classifications

    • H10D64/01358—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H10W74/137—
    • H10W74/43—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)

Description

化合物半導體裝置及其製造方法 領域
此處探討之實施例係有關於一種化合物半導體裝置及其製造方法。
背景
考慮到使氮化物半導體應用於具有高耐受電壓及高輸出功率之半導體裝置，其係利用諸如高飽和電子速度及寬能帶間隙之特徵。例如，作為氮化物半導體之GaN的能帶間隙係3.4eV，此係大於Si之能帶間隙(1.1eV)及GaAs之能帶間隙(1.4eV)，因此，GaN具有高崩潰電場強度。因此，GaN係相當有希望作為獲得高電壓操作及高輸出功率之用於電力供應之半導體裝置的材料。
作為使用氮化物半導體之一半導體裝置，已有眾多對於場效電晶體的報導，特別是高電子移動率電晶體(HEMT)。例如，於以GaN為主之HEMT(GaN-HEMTs)，使用GaN作為一電子過渡層及AlGaN作為一電子供應層的AlGaN/GaN‧HEMT係引人注意。於AlGaN/GaN‧HEMT，自GaN與AlGaN間之晶格常數差異造成之應變於AlGaN發 生。高濃度之二維電子氣體(2DEG)係自藉由應變造成之AlGaN的壓電極化及自發極化獲得。因此，AlGaN/GaN‧HEMT係預期為用於電動車等之一高效率開關元件及一高耐受電壓電力裝置。
專利文獻1：日本早期公開專利公開第2012-178467號案。
於GaN-HEMTs，電子被補獲於一元件內干擾2DEG流動及減少輸出電沆之電流崩塌現像被看出係一問題。電流崩塌被認為係由於各種原因而發生，且電流崩塌被認為可能係由於覆蓋閘極之諸如一保護膜等之一絕緣膜而發生。但是，用於抑制電流崩塌發生之任何技術現今尚未被發展用於覆蓋閘極之保護膜。
概要
本發明實施例於考量上述問題而作出，且一目的係提供一種高度可信賴高耐受電壓之化合物半導體裝置，其抑制由於覆蓋一化合物半導體層狀結構上之一電極的一保護膜之電流崩塌發生，以改良裝置特徵，及其製造方法。
一化合物半導體裝置之一方面係包含：一化合物半導體層狀結構；一電極，係形成於此化合物半導體層狀結構上；一第一保護絕緣膜，其覆蓋此化合物半導體層狀結構之一表面且係由氮化矽作為材料而製造；一第二保護絕緣膜，其覆蓋第一保護絕緣膜上之電極且係由氧化矽作為材料而製造；及一第三保護絕緣膜，其含有氧氮化矽且 係形成於第一保護絕緣膜與第二保護絕緣膜之間。
一製造化合物半導體裝置的方法之一方面包含：形成一化合物半導體層狀結構；於此化合物半導體層狀結構上形成一電極；形成一第一保護絕緣膜，其覆蓋此化合物半導體層狀結構之一表面且係由氮化矽作為材料而製造；形成一第二保護絕緣膜，其覆蓋第一保護絕緣膜上之電極且係由氧化矽作為材料而製造；及形成一含有氧氮化矽之第三保護絕緣膜，且位於第一保護絕緣膜與第二保護絕緣膜之間。
1‧‧‧半絕緣SiC基材
2‧‧‧化合物半導體層狀結構
2a‧‧‧緩衝層
2b‧‧‧電子過渡層
2c‧‧‧中間層
2d‧‧‧電子供應層
3‧‧‧第一保護絕緣膜
3a‧‧‧電極凹部
4‧‧‧閘極
5‧‧‧場板電極
4a.5a‧‧‧端緣部
6‧‧‧第二保護絕緣膜
7‧‧‧源極
8‧‧‧汲極
7a,8a‧‧‧接觸孔
9‧‧‧第三保護絕緣膜
10‧‧‧電極材料
11‧‧‧閘絕緣膜
d1‧‧‧第一厚度
d2‧‧‧第二厚度
12‧‧‧閘絕緣膜
21‧‧‧高電壓主要側電路
22‧‧‧低電壓次要側電路
23‧‧‧變壓器
24‧‧‧AC電力供應器
25‧‧‧橋式整流電路
26a,26b,26c,26d,26e‧‧‧開關元件
27a,27b,27c‧‧‧開關元件
31‧‧‧數位預失真電路
32a,32b‧‧‧混合器
33‧‧‧功率放大器
圖式簡要說明
圖1A至圖1C係按處理順序例示依據第一實施例之製造AlGaN/GaN HEMT的方法之示意截面圖；圖2A至圖2C係於圖1A至圖1C後按處理順序例示依據第一實施例之製造AlGaN/GaN HEMT的方法之示意截面圖；圖3A及圖3B係於圖2A至圖2C後按照處理順序例示依據第一實施例之製造AlGaN/GaN HEMT的方法之示意截面圖；圖4A及圖4B係例示於依據第一實施例之修改範例之製造AlGaN/GaN HEMT的方法中之主要處理的示意截面圖；圖5A及圖5B係於圖4A及圖4G後例示於依據第一實施例之修改範例之製造AlGaN/GaN HEMT的方法中之 主要處理的示意截面圖；圖6A至圖6C係例示依據第二實施例之製造AlGaN/GaN HEMT的方法中之主要處理的示意截面圖；圖7A及圖7B係於圖6A至6C後例示依據第二實施例之製造AlGaN/GaN HEMT的方法中之主要處理的示意截面圖；圖8係圖6B中之一閘極及一場板電極之放大示意截面圖；圖9係圖7B中之一閘極及一場板電極之放大示意截面圖；圖10A至圖10C係例示於依據第二實施例之修改範例之製造AlGaN/GaN HEMT的方法中之主要處理的示意截面圖；圖11A至圖11C係於圖10A至圖10C後例示於依據第二實施例之修改範例之製造AlGaN/GaN HEMT的方法中之主要處理的示意截面圖；圖12係圖11C中之一閘極及一場板電極之放大示意截面圖；圖13係例示依據第三實施例之一電力供應裝置之示意組態之連接圖；及圖14係例示依據第四實施例之一高頻放大器之示意組態之連接圖。
實施例之詳細說明 (第一實施例)
於此實施例，一氮化物半導體之一AlGaN/GaN HEMT被揭露作為一化合物半導體裝置。
圖1A至圖1C至圖3A及圖3B係按處理順序例示依據第一實施例之製造AlGaN/GaN HEMT的方法之示意截面圖。
首先，如圖1A所例示，一化合物半導體層狀結構2係形成於，例如，一半絕緣SiC基材1上，其係一生長基材。作為生長基材，一Si基材、一藍寶石基材、一GaAs基材、一GaN基材等可被用以替代SiC基材。基材之導性可為半絕緣或導性。
化合物半導體層狀結構2包含一緩衝層2a、一電子過渡層2b、一中間層2c，及一電子供應層2d。
於化合物半導體層狀結構2，二維電子氣體(2DEG)係於電子過渡層2b與電子供應層2d之界面附近產生(正確地係中間層2c)。2DEG係基於電子過渡層2b之化合物半導體(在此係GaN)與電子供應層2d之化合物半導體(在此係AlGaN)間之晶格常數差異而產生。
更特別地，於SiC基材1上，下列化合物半導體係藉由，例如，一MOVPE(金屬有機蒸氣相磊晶)方法生長。一MBE(分子束磊晶)方法等可被用以替代MOVPE方法。
於SiC基材1上，依序地，AlN係生長至約50nm之厚度，i(有意無摻雜)-GaN係生長至約1μm之厚度，i-AlGaN係生長至約5nm之厚度，且n-AlGaN係生長至約30 nm之厚度。因此，形成緩衝層2a、電子過渡層2b、中間層2c，及電子供應層2d。作為緩衝層2a，AlGaN可被使用替代AlN，或GaN可於低溫生長。於電子供應層2d上，於某些情況，n-GaN被生長形成一薄封蓋層。
作為AlN之生長條件，三甲基鋁(TMA)氣體及氨(NH3)氣體之混合氣體被作為一來源氣體。作為GaN之生長條件，三甲基鎵(TMG)氣體及NH3氣體之混合氣體被作為一來源氣體。作為AlGaN之生長條件，TMA氣體、TMG氣體，及NH3氣體之混合氣體被作為一來源氣體。依據欲生長之化合物半導體層，無論供應與否，為Al來源之三甲基鋁氣體及為Ga來源之三甲基鎵氣體及其等之流速被適當設定。為共同來源之氨氣體的流速係設定為約100ccm至約10LM。再者，生長壓力設定為約50托耳至約300托耳，且生長溫度係設定為約1000℃至約1200℃。
為以n-型式生長AlGaN，即，生長電子供應層2d之n-AlGaN，例如，含有作為n-型式雜質之Si的SiH4氣體係以預定流速添加至此來源，藉此，以Si摻雜AlGaN。Si之摻雜濃度係設定為約1×1018/cm3至約1×1020/cm3，例如，設定為約5×1018/cm3。
其後，形成未被例示之元件隔離結構。
更特別地，例如，氬氣(Ar)被注射至化合物半導體層狀結構2中之元件隔離結構。因此，元件隔離結構係於化合物半導體層狀結構2內及於SiC基材1之一表面層部份內形成。元件隔離結構於化合物半導體層狀結構2上區分出 一活性區。
附帶地，元件隔離可使用一STI(淺構槽隔離)方法等替代上述注射方法而實施。於此情況，例如，以氯為主之蝕刻氣體被用於化合物半導體層狀結構2之乾式蝕刻。
其後，如圖1B所例示，形成一第一保護絕緣膜3。
更特別地，氮化矽(SiN)係藉由一電漿CVD方法沉積於化合物半導體層狀結構2上至，例如，約30nm至約500nm之厚度，例如，約100nm。因此，形成第一保護絕緣膜3。
SiN可藉由使用一鈍化膜覆蓋化合物半導體層狀結構2降低電流崩塌。
其後，如圖1C中例示，一電極凹部3a於第一保護絕緣膜3中形成。
更特別地，一光阻劑塗敷於第一保護絕緣膜3之表面上。光阻劑係藉由微影術處理於光阻劑中形成一開口，其使保護絕緣膜3之相對應於閘極之形成平面區(電極形成平面區)之表面露出。因此，形成一具有此開口之光阻劑遮罩。
使用此光阻劑遮罩，第一保護絕緣膜3之電極形成平面區被乾式蝕刻及移除，至電子供應層2d之表面露出為止。因此，露出電子供應層2d之表面上的電極形成平面區的電極凹部3a係於第一保護絕緣膜3中形成。對於乾式蝕刻，例如，以氟為主之蝕刻氣體被使用。乾式蝕刻需對電子供應層2d造成儘可能少之蝕刻損害，且使用以氟為主之 氣體的乾式蝕刻對電子供應層2d造成極少之蝕刻損害。
電極凹部可藉由使用以氟為主之溶液的濕式蝕刻替代乾式蝕刻而形成。
其後，光阻劑遮罩係藉由灰化使用氧電漿灰化或使用化學溶液濕化而移除。
其後，如圖2A所例示，沉積用於閘極及場板電極之一電極材料10。
更特別地，電極材料10係沉積於第一保護絕緣膜3上以填充電極凹部3a之內部。例如，Ni/Au(下層係Ni且上層係Au)係藉由，例如，蒸氣沉積方法沉積作為電極材料10。Ni之厚度係約30nm，且Au之厚度係約400nm。
其後，如圖2B所例示，形成一閘極4及一場板電極5。
更特別地，一光阻劑係塗敷於電極材料10之一表面上。光阻劑藉由微影術處理，僅保留在電極材料10之用於閘極及場板電極之電極形成平面區(電極形成平面區)。因此，形成覆蓋電極形成平面區之光阻劑遮罩。
使用此光阻劑罩，電極材料10被乾式蝕刻至第一保護絕緣膜3之表面露出為止。對於乾式蝕刻，例如，可使用以氯為主之蝕刻氣體。即使電極材料10使用以氯為主之氣體乾式蝕刻時，電子供應層2d未曾曝露於乾式蝕刻且無蝕刻損害，因為電子供應層2d之頂部係以第一保護絕緣膜3覆蓋。
因此，呈填充電極凹部3a及依靠在第一保護絕緣 膜3上之形狀的閘極4(具有沿著閘長度方向呈所謂懸垂形狀之截面)係於用於閘極之形成平面區形成。同時，場板電極5係於第一保護絕緣膜3上於用於場板電極之形成平面區形成。閘極4係於電極凹部3a與化合物半導體層狀結構2(電子供應層2d)呈肖特基(Schottky)接觸。
其後，光阻劑遮罩係藉由使用氧電漿濕化或使用化學溶液濕化而移除。
於AlGaN/GaN HEMT，與施加至一源極及閘極者相比，一大電壓有時施加至汲極。於此實施例，藉由提供場板電極5，由於施加大電壓而產生之電場可藉由場板電極5緩解。需要時，場板電極5係與閘極4或於後描述之源極電連接。
其後，如圖2C所例示，形成一第二保護絕緣膜6。
更特別地，氧化矽(SiO2)係以覆蓋閘極4及場板電極5之方式於第一保護絕緣膜3上沉積至，例如，約500nm之厚度。因此，形成第二保護絕緣膜6。SiO2係藉由CVD方法使用，例如，四乙氧基矽烷(TEOS)作為材料而沉積。SiO2可藉由SOG(旋塗式玻璃)使用TEOS替代CVD方法而沉積。再者，亦較佳係藉由CVD方法使用矽烷或三乙氧基矽烷作為替代TEOS之材料沉積SiO2。
SiO2係優異，因為以材料特徵而言，其介電常數低且介電崩潰耐受電壓相對較高。使用TEOS形成之SiO2於步階覆蓋係優異，且因此具有高填充及平坦化功效。因此，SiO2被廣泛用於Si裝置之處理，且亦易於大量製造。
其後，如圖3A所例示，接觸孔7a，8a於第一保護絕緣膜3及第二保護絕緣膜6形成。
更特別地，一光阻劑塗敷於第二保護絕緣膜6之表面上。光阻劑係以微影術處理於光阻劑形成開口，其使第二保護絕緣膜6之相對應於用於源極及汲極之形成平面區(電極形成平面區)之表面露出。因此，形成一具有開口之光阻劑遮罩。
第二保護絕緣膜6及第一保護絕緣膜3之電極形成平面區被乾式蝕刻及移除，至電子供應層2d之表面露出為止。作為蝕刻氣體，例如，使用以氟為主之氣體。藉由使用以氟為主之氣體於電子供應層2d上之第二保護絕緣膜6及第一保護絕緣膜3實施乾式蝕刻，可抑制露出之電子供應層2d的蝕刻損害。因此，接觸孔7a，8a於第一保護絕緣膜3及第二保護絕緣膜6形成。
其後，光阻劑遮罩係藉由使用氧電漿灰化或使用化學溶液濕化而移除。
其後，如圖3B所例示，形成一源極7及一汲極8。
更特別地，一光阻劑塗敷於第二保護絕緣膜6上，且形成開口，其使接觸孔7a，8a之內部露出。因此，形成一具有開口之光阻劑遮罩。
使用此光阻劑遮罩，例如，Ta/Al作為一電極材料藉由蒸氣沉積方法沉積於，例如，光阻劑遮罩上，包含用於露出接觸孔7a,8a之內部的開口之內部。Ta之厚度係約20nm，且Al之厚度係約300nm。藉由剝除方法，光阻劑遮 罩及沉積於其上之Ta/Al被移除。
其後，SiC基材係於，例如，氮氣氛圍中，於約500℃至約1000℃之溫度，例如，約550℃，熱處理，藉此使剩餘之Ta/Al與電子供應層2d呈歐姆接觸。若熱處理之溫度低於500℃，不能獲得足夠的歐姆接觸。若熱處理之溫度高於1000℃，電極材料之Al熔融且不能獲得一所欲電極。藉由於約500℃至約1000℃之溫度熱處理，可獲得一具有足夠歐姆接觸之所欲電極。因此，形成源極7及汲極8，使得接觸洞7a，8a之內部係以部份之電極材料填充。
其後，經由諸如形成連接閘極4、源極7及汲極8之佈線，場板電極5與閘極4或源極7電連接等的處理，形成依據此實施例之肖特基型AlGaN/GaN‧HEMT。
於此實施例，於圖3B時，一含有氧氮化矽(SiON)之第三保護絕緣膜9係於第一保護絕緣膜3與第二保護絕緣膜6間(之界面)形成。第三保護絕緣膜9係形成至於約1nm至約10nm範圍之厚度，例如，約5nm。
第三保護絕緣膜9因為下列理由(1)或理由(2)，或理由(1)及(2)二者被認為形成。於此例示範例，在理由(1)之前題下，第三保護絕緣膜於圖2C之階段未被例示，但於圖3B之階段被例示。
理由(1)
如圖2B所例示，由於形成閘極4及場效電極5時之蝕刻，第一保護絕緣膜3之表面受損且Si懸鍵於此表面上產生。
當源極7及汲極8如圖3B例示般形成，高熱處理係於約500℃至約1000℃之溫度實施(於此實施例係約550℃)，以便獲得關於電子供應層2d之歐姆接觸。由於此高熱處理，第一保護絕緣膜3被認為與第二保護絕緣膜6反應產生SiON，其中，Si-O-Si鍵結及Si-N-Si鍵結係以一混合方式存在形成第三保護絕緣膜9。
理由(2)
當第二保護絕緣膜6係如圖2C所例示般於第一保護絕緣膜3上形成，第一保護絕緣膜3之SiO2係與存在於第一保護絕緣膜3與第二保護絕緣膜6間之界面處之於第一保護絕緣膜3之表面上之Si懸鍵鍵結。由於此鍵結，其中Si-O-Si鍵結及Si-N-Si鍵結以混合方式存在之SiON被認為產生而形成第三保護絕緣膜9。
探討其中第三保護絕緣膜9未形成，但第二保護絕緣膜6係以與第一保護絕緣膜3接觸之方式形成於第一保護絕緣膜3上之狀態。於此情況，由於因第一保護絕緣膜3之表面蝕刻損害造成之Si-O與Si-N間之鍵結長度差異而產生之Si懸鍵存在於第一保護絕緣膜3與第二保護絕緣膜6間之界面。Si懸鍵導致電流崩塌發生，其中，電子被捕集於一元件內，且2DEG之流動被抑制而減少輸出電流。電流崩塌之發生可能減少導通電阻。
於此實施例，含有與存在於第一保護絕緣膜3之表面的Si懸鍵鍵結之SiON的第三保護絕緣膜9係於第一保護絕緣膜3與第二保護絕緣膜6間之界面形成。具有於第一 保護絕緣膜3與第二保護絕緣膜6者間之中間鍵結狀態的一結構之第三保護絕緣膜9係於此間界形成作為一緩衝層，藉此，緩解Si懸鍵而抑制電流崩塌發生。
如上所述，依據此實施例，一高度可信賴之高耐受電壓AlGaN/GaN HEMT被實現，其抑制由於覆蓋化合物半導體層狀結構上之閘極的保護膜之電流崩塌發生，以改良此裝置特徵。
(修改範例)
以下，將說明第一實施例之一修改範例。此範例揭露如第一實施例般之製造AlGaN/GaN HEMT之結構及方法，但例示一所謂MIS型之AlGaN/GaN HEMT，其中，一閘極係通過一閘絕緣膜存在於一半導體上。注意與第一實施例中相同之構成元件等將以相同參考編號表示，且其詳細說明將被省略。
圖4A及圖4B與圖5A及圖5B係例示依據第一實施例之修改範例之製造AlGaN/GaN HEMT之方法中的主要處理之示意截面圖。
首先，實施與第一實施例之圖1A至圖1C相同處理。於此情況，一電極凹部3a於形成於一化合物半導體層狀結構2上之一第一保護絕緣膜3中形成。
其後，如圖4A所例示，形成一閘絕緣膜11。
以覆蓋電極凹部3a之一內壁表面的方式，例如，Al2O3沉積於第一保護絕緣膜3上作為一絕緣材料。Al2O3係，例如，藉由ALD(原子層沉積)方法沉積至膜厚度，約2nm 至約200nm，此處係約50nm。因此，形成閘絕緣膜11。
附帶地，對於沉積Al2O3，例如，電漿CVD方法、噴濺方法等可被用以替代ALD方法。再者，替代沉積Al2O3，可使用Al之氮化物或氧氮化物。此外，Si、Hf、Zr、Ti、Ta，或W之氧化物、氮化物、氧氮化物或自此等適當選擇者之一多層物可被沉積形成此閘絕緣膜。
其後，如圖4B所例示。沉積用於一閘電極及一場板電極之一電極材料10。
更特別地，用於閘電極之電極材料10係沉積於閘絕緣膜11上填充通過閘絕緣膜11之電極凹部3a的內部。例如，Ni/Au(下層係Ni且上層係Au)係藉由，例如，蒸氣沉積方法沉積作為電極材料10。Ni之厚度係約30nm，且Au之厚度係約400nm。
其後，如圖5A所例示，形成一閘極4及一場板電極5。
更特別地，首先，一光阻劑塗敷次電極材料10之表面上。光阻劑藉由微影術處理，僅保留在電極材料10之用於閘極及場板電極之電極形成平面區(電極形成平面區)。因此，形成覆蓋電極形成平面區之光阻劑遮罩。
使用此光阻劑遮罩，電極材料10及閘絕緣膜11被乾式蝕刻至第一保護絕緣膜3之表面露出為止。對於乾式蝕刻，例如，以氯為主之蝕刻劑可被使用。即使電極材料10及閘絕緣膜11使用以氯為主之氣體乾式蝕刻時，電子供應層2d之頂部係以第一保護絕緣膜3覆蓋，因此，電子供應 層2d未曾曝露於乾式蝕刻且不具有蝕刻損害。
因此，呈填充通過閘絕緣膜11之電極凹部3a且依靠在第一保護絕緣膜3上之形成的閘極4(沿著閘長度方向具有所謂懸垂形狀之截面)係於用於閘極之形成平面區形成。同時，場板電極5係經由閘絕緣膜11於第一保護絕緣膜3上形成於用於場板電極之形成平面區。
其後，光阻劑遮罩係藉由使用氧電漿灰化或使用化學溶液濕化而移除。
其後，實施與第一實施例之圖2C至圖3B者相同處理。此時之外觀係例示於圖5B。
其後，經由諸如形成連接閘極4、源極7，及汲極8之佈線，場板電極5與閘極4或源極7之電連接等的處理，形成依據此範例之MIS型AlGaN/GaN‧HEMT。
於此範例，如第一實施例般，含有與存在於第一保護絕緣膜3之表面上的Si懸鍵鍵結之SiON的一第三保護絕緣膜9係於第一保護絕緣膜3與第二保護絕緣膜6之界面形成。具有於第一保護絕緣膜3與第二保護絕緣膜6間之中間鍵結狀態之一結構的第三保護絕緣膜9係於此界面形成作為一緩衝層，藉此，緩解Si懸鍵而抑制電流崩塌發生。
如上所述，依據此範例，一高可信賴之高耐受電壓AlGaN/GaN HEMT被實現，其抑制由於覆蓋化合物半導體層狀結構上之閘極的保護膜之電流崩塌發生，以改良此裝置特徵。
(第二實施例)
此實施例揭露如第一實施例般之製造肖特基型AlGaN/GaN HEMT之結構及方法，但與第一實施例不同在於第一保護絕緣膜之形成狀態不同。注意與第一實施例相同構成元件等將以相同參考編號表示，且其詳細說明會省略。
圖6A至圖6C與圖7A及圖7B係例示依據第二實施例之製造AlGaN/GaN HEMT之方法中的主要處理之示意截面圖。
首先，實施與第一實施例之圖1A至圖2A相同之處理。此時之外觀係例示於圖6A。
其次，如圖6B所例示，形成一閘極4及一場板電極5，且第一保護絕緣膜3之一表面層被蝕刻。
更特別地，首先，一光阻劑塗敷於一電極材料10之表面上。光阻劑係藉由微影術處理，僅保留在電極材料10之用於閘極及場板電極之電極形成平面區(電極形成平面區)。因此，形成覆蓋電極形成平面區之光阻劑遮罩。
使用此光阻劑遮罩，電極材料10及第一保護絕緣膜3之表面層被乾式蝕刻至第一保護絕緣膜3之一部份被移除為止(過蝕刻)。第一保護絕緣膜3之表面層的過蝕刻量係設定為比其後說明之第三保護絕緣膜之厚度更深，例如，約20nm之深度。對於乾式蝕刻，例如，以氯為主之蝕刻氣體可被使用。即使電極材料10及第一保護絕緣膜3之表面層使用以氯為主之氣體乾式蝕刻時，一電子供應層2d之頂部係以第一保護絕緣膜3覆蓋，因此，電子供應層2d未曾曝露 於乾式蝕刻且不具有蝕刻損害。
因此，呈填充一電極凹部3a且依靠在第一保護絕緣膜3上之形成之閘極4(具有沿閘長度方向呈所謂懸垂形成之截面)於用於閘極之形成平面區形成。同時，場板電極5係於第一保護絕緣膜3上於用於場板電極之形成平面區形成。閘極4係於電極凹部3a與一化合物半導體層狀結構2(電子供應層2d)呈肖特基接觸。
其後，光阻劑遮罩係藉由使用氧電漿灰化或使用化學溶液濕化而移除。
圖8例示圖6B中之閘極4及場板電極之放大圖。
第一保護絕緣膜3係藉由過蝕刻形成，使得於閘極4之一懸垂部份下及於場板電極5下之其厚度(第一厚度d1)係大於其它位置之厚度(第二厚度d2)。第一厚度d1與第二厚度d2間之差異係相對應於上述懸垂量。考量約10nm或更少之其後說明之第三保護絕緣膜之厚度，此差異係設定為比第三保護絕緣膜之厚度大約10nm至約200nm範圍內之值，此處係20nm。
其後，如圖6C所例示，形成一第二保護絕緣膜6。
更特別地，氧化矽(SiO2)係以覆蓋閘極4及場板電極5之方式沉積於第一保護絕緣膜3上至，例如，約500nm之厚度。因此，形成一第二保護絕緣膜6。SiO2係藉由CVD方法使用，例如，四乙烷基矽烷(TEOS)作為材料沉積。SiO2可藉由SOG(旋塗式玻璃)使用TEOS替代CVD方法而沉積。再者，亦較佳係藉由CVD方法使用矽烷或三乙氧基矽烷作 為材料替代TEOS而沉積SiO2。
其後，如圖7A所例示，接觸孔7a，8a係於第一保護絕緣膜3及第二保護絕緣膜6中形成。
更特別地，一光阻劑塗敷於第二保護絕緣膜6之表面上。光阻劑係藉由微影術處理而於光阻劑中形成開口，其使第二保護絕緣膜6之相對應於用於源極及汲極之形成平面區(電極形成平面區)之表面露出。因此，形成具有開口之一光阻劑遮罩。
第二保護絕緣膜6及第一保護絕緣膜3之電極形成平面區被乾式蝕刻及移除至電子供應層2d之表面露出為止。作為蝕刻氣體，例如，使用以氟為主之氣體。藉由於電子供應層2d上之第二保護絕緣膜6及第一保護絕緣膜3上使用以氟為主之氣體實施乾式蝕刻，對露出的電子供應層2d之蝕刻損害可被抑制。因此，接觸孔7a，8a於第一保護絕緣膜3及第二保護絕緣膜6中形成。
其後，光阻劑遮罩係藉由使用氧電漿之灰化或使用化學溶液之濕化移除。
其後，如圖7B所例示，形成一源極7及一汲極8。
更特別地，一光阻劑塗敷於第二保護絕緣膜6上，且形成開口，其使接觸孔7a，8a之內側露出。因此，形成一具有開口之光阻劑遮罩。
使用光阻劑遮罩，例如，Ta/Al作為一電極材料藉由，例如，蒸氣沉積方法沉積於光阻劑遮罩上，包含用於使接觸孔7a，8a之內部露出的開口之內部。Ta之厚度係 約20nm，且Al之厚度係約300nm。藉由剝除方法，移除光阻劑遮罩及沉積於上之Ta/Al。
其後，SiC基材1於，例如，氮氛圍下，於約500℃至約1000℃，例如，約550℃，之溫度熱處理，藉此，使剩餘Ta/Al與電子供應層2d歐姆接。若熱處理之溫度低於500℃，不能獲得足夠歐姆接觸。若熱處理之溫度高於1000℃，電極材料之Al熔融且不能獲得一所欲電極。藉由於約500℃至約1000℃之溫度熱處理，可獲得一具有足夠歐姆接觸之所欲電極。因此，形成源極7及汲極8，使得接觸孔7a，8a之內部以部份之電極材料填充。
其後，經由諸如形成連接閘極4、源極7，及汲極8的佈線，場板電極5與閘極4或源極7之電連接等之處理，形成依據此實施例之肖特基型AlGaN/GaN‧HEMT。
圖9例示圖7B中之閘極4及場板電極5之放大圖。
於此實施例，於圖7B時，一含有氧氮化矽(SiON)之第三保護絕緣膜9係於第一保護絕緣膜3與第二保護絕緣膜6間(之界面)形成。第三保護絕緣膜9係形成至比第一保護絕緣膜3中之第一厚度d1與第二d2間之差異小約1nm至約10nm範圍內，例如，約5nm，之厚度。
於此實施例，含有與存在於第一保護絕緣膜3之表面上的Si懸鍵鍵結之SiON的第三保護絕緣膜9係於第一保護絕緣膜3與第二保護絕緣膜6間之界面形成。具有於第一保護絕緣膜3與第二保護絕緣膜6間之中間鍵結狀態之一結構的第三保護絕緣膜9係於此界面形成作為一緩衝層， 藉此，緩解Si懸鍵而抑制電流崩塌發生。
一般，AlGaN/GaN HEMT具有問題，其中於應加高電壓時電場集中發生於閘極之汲極側上之一端緣部造成裝置破損之問題。藉由於閘極與汲極間提供場板電極，汲極側上之端緣部使電場集中發生之位置變成使電場集中擴散。此處係假定二種具此處不同材料之保護絕緣膜係以層狀物形成。於此情況，即使提供場板電極，閘極及場板電極之端緣部係與上與下保護絕緣膜間之界面接觸。當電場集中於端緣部發生，介電崩潰自保護絕緣膜間之界面造成，造成耐受電壓減少。
於此實施例，場板電極5係設於閘極4與汲極7之間。此結構緩解閘極4與電子供應層2d之接觸表面之汲極7側之端緣部的電場集中。
再者，如圖9所例示，閘極4之一懸垂部份下及場板電極5下之第一厚度d1係比其它位置之第二厚度d2更大而形成。再者，第一厚度d1與第二厚度d2間之差異係設定為比第三保護絕緣膜9之厚度大約10nm至約200nm範圍內之值，此處係約20nm。以此結構，閘極4及場板電極5之於汲極7側上之端緣部4a，5a係自第一保護絕緣膜3與第二保護絕緣膜6間之界面移位且位於第二保護絕緣膜6之側表面上。即使電場集中於端緣部4a，5a發生，對於界面具有極小影響，因為端緣部4a，5a與介面分開。此避免AlGaN/GaN HEMT介電崩潰而改良耐受電壓。
若第一厚度d1與第二厚度d2間之差異小於10 nm，端緣部4a，5a與第一保護絕緣膜3與第二保護絕緣膜6間之界面的分開距離小(或係0)，因此，可能造成自界面之介電崩潰。固此差異大於200nm，第一保護絕緣膜3與第二保護絕緣膜6間之界面更接近電子供應層2d，因此，電子變得更可能被略殘留於界面之Si懸鍵捕集，造成降低之電流崩塌抑制功效。因此，藉由使此差異設定為約10nm至約200nm，介電崩潰可被避免，同時電流崩塌抑制功效被維持。
如上所述，依據此實施例，一高可信賴之高耐受電壓AlGaN/GaN HEMT被實現，此抑制由於覆蓋化合物半導體層狀結構上之閘極的保護膜之電流崩塌發生，以改良此裝置特徵。
(修改範例)
以下，將說明第二實施例之一修改範例。此範例揭露如第二實施例般之製造AlGaN/GaN HEMT之結構及方法，但係例示所謂MIS型之AlGaN/GaN HEMT，其中，一閘極係經由一閘絕緣膜存在於一半導體上。注意與第二實施例相同之構成元件等將以相同參考編號表示，且其詳細說明將省略。
圖10A至圖10C及圖11A至圖11C係例示依據第二實施例之修改範例之製造AlGaN/GaN HEMT之方法中的主要處理之示意截面圖。
首先，實施與第一實施例之圖1A至圖1C相同之處理。於此情況，一電極凹部3a係於形成於一化合物半導體層狀結構2上之一第一保護絕緣膜3中形成。
其後，如圖10A所例示，形成一閘絕緣膜12。
以覆蓋電極凹部3a之一內壁表面的方式，例如，Al2O3係沉積於第一保護絕緣膜3上作為一絕緣材料。Al2O3係，例如，藉由ALD(原子層沉積)方法沉積至約2nm至約200nm之膜厚度，此處係約50nm。因此，形成閘絕緣膜12。
順帶地，對於沉積Al2O3，例如，電漿CVD方法、噴濺方法等可用以替代ALD方法。再者，替代沉積Al2O3，可使用Al之氮化物或氧氮化物。此外，Si、Hf、Zr、Ti、Ta，或W之氧化物、氮化物、氧氮化物，或自此等適當選擇者之一多層物可被沉積形成閘絕緣膜。
其後，如圖10B所例示，沉積用於一閘極及一場板電極之一電極材料10。
更特別地，用於閘極之電極材料10係沉積於閘絕緣膜12上，填充通過閘絕緣膜12之電極凹部3a之內側。例如，Ni/Au(下層係Ni，且上層係Au)係藉由，例如，蒸氣沉積方法沉積作為電極材料10。Ni之厚度係約30nm，且Au之厚度係約400nm。
其後，如圖10C所例示，形成一閘極4及一場板電極5，且第一保護絕緣膜3之表面層被蝕刻。
更特別地，首先，一光阻劑塗敷於電極材料10之表面上。光阻劑係藉由微影術處理，僅保留在電極材料10之用於閘極及場板電極之電極形成平面區(電極形成平面區)。因此，形成覆蓋電極形成平面區之光阻劑遮罩。
使用此光阻劑遮罩，電極材料10、閘絕緣膜12， 及第一保護絕緣膜3之表面層被乾式蝕刻至第一保護絕緣膜3之一部份被移除為止(過蝕刻)。第一保護絕緣膜3之表面層的過蝕刻量係設定為比其後說明之第三保護絕緣膜之厚度更深，例如，約20nm之深度。對於乾式蝕刻，例如，可使用以氯為主之蝕刻氣體。即使電極材料10及第一保護絕緣膜3之表面層係使用以氯為主之氣體乾式蝕刻，一電子供應層2d之頂部係以第一保護絕緣膜3覆蓋，因此，電子供應層2d係未曾曝露於乾式蝕刻且不具蝕刻損害。
因此，呈填充經過閘絕緣膜12之電極凹部3a且依靠於第一保護絕緣膜3上之形狀的閘極4(具有沿閘長度方向呈所謂懸垂形狀之截面)係於用於閘極之形成平面區形成。同時，場板電極5係於用於場板電極之形成平面區經由閘絕緣膜12形成於第一保護絕緣膜3上。
其後，光阻劑遮罩係藉由使用氧電漿之灰化或使用化學溶液之濕化而移除。
第一保護絕緣膜3係藉由過蝕刻形成，使得於閘極4之一懸垂部下及於場板電極5下之其厚度係比其它位置之厚度更大。厚度差異係相對應於上述懸垂量。考量約10nm或更少之一其後說明之第三保護絕緣膜的厚度，厚度差異係設定為比第三保護絕緣膜厚度大約10nm至約200nm範圍之值，此處係約20nm。
其後，如圖11A所例示，形成一第二保護絕緣膜6。
更特別地，氧化矽(SiO2)係以覆蓋閘極4及場板電 極5之方式於第一保護絕緣膜3上沉積至，例如，約500nm之厚度。因此，形成第二保護絕緣膜6。SiO2係藉由CVD方法使用，例如，四乙氧基矽烷(TEOS)作為材料而沉積。SiO2可藉由SOG(旋塗式玻璃)使用TEOS替代CVD方法而沉積。再者，亦較佳係藉由CVD方法使用矽烷或三乙氧基矽烷作為材料替代使用TEOS而沉積SiO2。
其後，如圖11B所例示，接觸孔7a，8a於第一保護絕緣膜3及第二保護絕緣膜6中形成。
更特別地，一光阻劑塗敷於第二保護絕緣膜6之表面上。光阻劑係藉由微影術處理，於光阻劑中形成開口，其露出第二保護絕緣膜6之相對應於用於源極及汲極之形成平面區(電極形成平面區)之表面。因此，形成一具有開口之光阻劑遮罩。
第二保護絕緣膜6及第一保護絕緣膜3之電極形成平面區被乾式蝕刻及移除至電子供應層2d之表面露出為止。作為蝕刻氣體，例如，使用以氟為主之氣體。藉由於電子供應層2d上之第二保護絕緣膜6及第一保護絕緣膜3上使用以氟為主之氣體實施乾式蝕刻，露出之電子供應層2d的蝕刻損害可被抑制。因此，接觸孔7a，8a於第一保護絕緣膜3及第二保護絕緣膜6中形成。
其後，光阻劑遮罩係藉由使用氧電漿之灰化或使用化學溶液之濕化而移除。
其後，如圖11C所例示，形成一源極7及一汲極8。
更特別地，一光阻劑塗敷於第二保護絕緣膜6 上，且形成開口，其等使接觸孔7a，8a之內部露出。因此，形成一具有開口之光阻劑遮罩。
使用此光阻劑遮罩，例如，Ta/Al係藉由例如，蒸氣沉積方法沉積於光阻劑遮罩上，包含用於露出接觸孔7a，8a之內部的開口之內部，作為一電極材料。Ta之厚度係約20nm，且Al之厚度係約300nm。藉由剝除方法，光阻劑遮罩及沉積於上之Ta/Al被移除。
其後，SiC基材1於，例如，氮氛圍下於約500℃至約1000℃之溫度，例如，約550℃，熱處理，藉此，使剩餘Ta/Al與電子供應層2d歐姆接觸。若熱處理之溫度低於500℃，不能獲得足夠歐姆接觸。若熱處理之溫度高於1000℃，電極材料之Al熔融且不能獲得一所欲電極。藉由於約500℃至約1000℃之溫度熱處理，可獲得一具有足夠歐姆接觸之所欲電極。因此，形成源極7及汲極8，使得接觸孔7a，8a之內部係以部份電極材料填充。
其後，經由諸如形成連接閘極4、源極7，及汲極8之佈線，場板電極5與閘極4或源極7之電連接等之處理，形成依據此實施例之MIS型AlGaN/GaN‧HEMT。
圖12例示圖11C之閘極4及場板電極5之放大圖。
於此範例，於圖11C時，含有氧氮化矽(SiON)之第三保護絕緣膜9係於第一保護絕緣膜3與第二保護絕緣膜6間(之界面)形成。第三保護絕緣膜9係形成至比第一保護絕緣膜3之第一厚度d1與第二厚度d2間之差異小約1nm至約10nm之範圍，例如，約5nm，之厚度。
於此範例，含有與存在於第一保護絕緣膜3之表面上之Si懸鍵鍵結之SiON的第三保護絕緣膜9係於第一保護絕緣膜3與第二保護絕緣膜6之界面形成。具有於第一保護絕緣膜3與第二保護絕緣膜6間之中間鍵結狀態之結構的第三保護絕緣膜9係於界面形成作為一緩衝層，藉此，緩解Si懸鍵而抑制電流崩塌發生。
於此範例，場板電極5係設於閘極4與汲極7之間。此結構緩解閘極4與電子供應層2d之接觸表面的汲極7側上之端緣部的電場集中。
再者，如圖12所例示，於閘極4之懸垂部及於場板電極5下之第一厚度d1係大於其它位置之第二厚度d2。再者，第一厚度d1與第二厚度d2間之差異係設定於比第三保護絕緣膜9之厚度大約10nm至約200nm範圍內之值，此處係約20nm。以此結構，閘極4及場板電極5之汲極7側上之端緣部4a，5a係自第一保護絕緣膜3與第二保護絕緣膜6之界面移位，且位於第二保護絕緣膜6之側表面。即使電場集中發生於端緣部4a，5a，對於界面具極少影響，因為端緣部4a，5a係與界面分開。此避免AlGaN/GaN HEMT中介電崩潰而改良耐受電壓。
若第一厚度d1與第二厚度d2間之差異小於10nm，端緣部4a,5a與第一保護絕緣膜3及第二保護絕緣膜6間之界面的分開距離小(或係0)，藉此，可能造成自界面之介電崩潰。若此差異大於200nm，第一保護絕緣膜3與第二保護絕緣膜6間之界面更接近電子供應層2d，因此，電子變 得更可能被略殘留於界面之Si懸鍵捕集，造成降低之電流崩塌抑制功效。因此，藉由使此差異設定為約10nm至約200nm，介電崩潰可被避免，同時電流崩塌抑制功效被維持。
如上所述，依據此範例，一高度可信賴之高耐受電壓AlGaN/GaN HEMT被實現，其抑制由於覆蓋化合物半導體層狀結構上之閘極的保護膜之電流崩塌發生，以改良裝置特徵。
再者，AlGaN/GaN HEMT中之介電崩潰被避免而改良耐受電壓。
(第三實施例)
此實施例揭露一電力供應裝置，選自第一及第二實施例及其等之修改範例的AlGaN/GaN HEMT之一種被應用於此裝置。
圖13係例示依據第三實施例之一電力供應裝置之示意組態的連接圖。
依據此實施例之電力供應裝置包含一高電壓主要側電路21、一低電壓次要側電路22，及一變壓器23，其係置於主要側電路21與次要側電路22之間。
主要側電路21包含一AC電力供應器24、一所謂之橋式整流電路25，及多數個(此處係四個)開關元件26a，26b，26c，26d。再者，橋式整流電路25具有一開關元件26e。
次要側電路22包含多數個(此處係三個)開關元件27a，27b，27c。
於此實施例，主要側電路21之開關元件26a， 26b，26c，26d，26e每一者係選自第一及第二實施例及其等之修改範例之AlGaN/GaN HEMT之一種。另一方面，次要側電路22之開關元件27a，27b，27c每一者係使用矽之一般MIS‧FET。
於此實施例，一高度可信賴之耐受電壓AlGaN/GaN HEMT(其抑制由於覆蓋化合物半導體層狀結構上之閘極的保護膜之電流崩塌發生，以改良裝置特徵)應用於一電力供應電路。此實現一高度可信賴之大功率電力供應電路。
(第四實施例)
此實施例揭露一種高頻率放大器，選自第一及第二實施例及其等之修改範例的AlGaN/GaN HEMT之一種被應用於此放大器。
圖14係例示依據第四實施例之一高頻率放大器之示意組配之連接圖。
依據此實施例之高頻率放大器包含一數位預失真電路31、混合器32a，32b，及一功率放大器33。
數位預失真電路31補償一輸入信號之非線性失真。混合器32a使非線性失真被捕償之輸入信號與一AC信號混合。功率放大器33使與AC信號混合之輸入信號放大，且具有選自第一及第二實施例及其等之修改範例的AlGaN/GaN HEMT之一種。於圖14，例如，藉由改變開關，一輸出側信號可藉由混合器32b與AC信號混合，且結果可被送至數位預失真電路31。
於此實施例，一高度可信賴之高耐受電壓AlGaN/GaN HEMT(其抑制由於覆蓋化合物半導體層狀結構上之閘極的保護膜之電流崩塌發生，以改良裝置特徵)應用於一高頻率放大器。此實現一高可信賴之高耐受電壓高頻率放大器。
(其它實施例)
於第一至第四實施例及其等之修改範例，AlGaN/GaN HEMT被例示作為化合物半導體裝置。除了AlGaN/GaN HEMT，下列HEMT可應用作為化合物半導體裝置。
其它HEMT範例1
此範例揭露作為一化合物半導體裝置之一InAlN/GaN HEMT。
InAlN及GaN係化合物半導體，其等之晶格常數可藉由其等之組成物使彼此接近。於此情況，於上述第一至第四實施例及其等之修改範例，電子過渡層係由i-GaN形成，中間層係由i-InAlN形成，且電子供應層係由n-InAlN形成。於此情況，壓電極化幾乎未發生，因此，二維電子氣體主要係藉由InAlN之自發極化而發生。
依據此範例，實現一高度可信賴之高耐受電壓InAlN/GaN HEMT，如上述AlGaN/GaN HEMT般，其抑制由於覆蓋化合物半導體層狀結構上之閘極的保護膜之電流崩塌發生，以改良裝置特徵。
其它HEMT範例2
此範例揭露作為一化合物半導體裝置之一InAlGaN/GaN HEMT。
GaN及InAlGaN係化合物半導體，後者之晶格常數可藉由其組成物而成為小於前者之晶格常數。於此情況，於上述第一至第四實施例及其等之修改範例，電子過渡層係由i-GaN形成，中間層係由i-InAlGaN形成，且電子供應層係由n-InAlGaN形成。
依據此範例，實現一高度可信賴之高耐受電壓InAlGaN/GaN HEMT，如上述AlGaN/GaN HEMT般，其抑制由於覆蓋化合物半導體層狀結構上之閘極的保護膜之電流崩塌發生，以改良裝置特徵。
依據如上各方面，實現一高度可信賴之高耐受電壓化合物半導體裝置，其抑制由於覆蓋一化合物半導體層狀結構上之一電極的保護膜之電流崩塌發生，以改良裝置特徵。
1‧‧‧半絕緣SiC基材
2‧‧‧化合物半導體層狀結構
2a‧‧‧緩衝層
2b‧‧‧電子過渡層
2c‧‧‧中間層
2d‧‧‧電子供應層
3‧‧‧第一保護絕緣膜
3a‧‧‧電極凹部
4‧‧‧閘極
5‧‧‧場板電極
6‧‧‧第二保護絕緣膜
7‧‧‧源極
8‧‧‧汲極
7a,8a‧‧‧接觸孔
9‧‧‧第三保護絕緣膜

Claims (9)

  1. 一種化合物半導體裝置，包含：一化合物半導體層狀結構；一電極，形成於該化合物半導體層狀結構上；一第一保護絕緣膜，其覆蓋該化合物半導體層狀結構之一表面且係由氮化矽作為一材料而製造；一第二保護絕緣膜，其覆蓋該電極且位於該第一保護絕緣膜上；及一第三保護絕緣膜，其係形成於該第一保護絕緣膜與該第二保護絕緣膜之間；其中該電極之至少部份係形成於該第一保護絕緣膜上，且該第一保護絕緣膜於位於該電極之至少部份之下方之一第一位置具有一第一厚度，該第一厚度大於位於一第二位置之該第一保護絕緣膜之一第二厚度，該第二位置係該電極之至少部份不超過該第一保護絕緣膜之位置，該第一厚度與該第二厚度間之差異係大於該第三保護絕緣膜之厚度，該第三保護絕緣膜具有1nm至10nm範圍內之厚度。
  2. 如請求項1之化合物半導體裝置，其中，該第三保護絕緣膜含有氧氮化矽。
  3. 如請求項1之化合物半導體裝置，其中，該第一厚度與該第二厚度間之差異係約10nm至約200nm範圍內之值。
  4. 如請求項1之化合物半導體裝置，其中，該電極包含一閘極及一場板電極，且該場板電極係遠離該閘極且並排地配置。
  5. 一種製造化合物半導體裝置之方法，包含：形成一化合物半導體層狀結構；形成一電極於該化合物半導體層狀結構上；形成一第一保護絕緣膜，其覆蓋該化合物半導體層狀結構之一表面且係由氮化矽作為一材料而製造；形成一第二保護絕緣膜，其覆蓋該電極且位於該第一保護絕緣膜上；及於該第一保護絕緣膜與該第二保護絕緣膜之間，形成一第三保護絕緣膜；其中，該電極之至少部份係形成於該第一保護絕緣膜上，且該第一保護絕緣膜於位於該電極之至少部份之下方之一第一位置具有一第一厚度，該第一厚度大於位於一第二位置之該第一保護絕緣膜之一第二厚度，該第二位置係該電極之至少部份不超過該第一保護絕緣膜之位置，該第一厚度與該第二厚度間之差異係大於該第三保護絕緣膜之厚度，該第三保護絕緣膜具有1nm至10nm範圍內之厚度。
  6. 如請求項5之製造化合物半導體裝置之方法，其中，該第三保護絕緣膜含有氧氮化矽。
  7. 如請求項5之製造化合物半導體裝置之方法，其中，該第一厚度與該第二厚度間之差異係約10 nm至約200nm範圍內之值。
  8. 如請求項5之製造化合物半導體裝置之方法，其中，該電極包含一閘極及一場板電極，且該場板電極係遠離該閘極且並排地配置。
  9. 一種電力供應電路，包含：一變壓器；跨接該變壓器之一高電壓電路和一低電壓電路，該高電壓電路包含一電晶體；該電晶體包含：一化合物半導體層狀結構；一電極，形成於該化合物半導體層狀結構上；一第一保護絕緣膜，其覆蓋該化合物半導體層狀結構之一表面且係由氮化矽作為一材料而製造；一第二保護絕緣膜，其覆蓋該電極且位於該第一保護絕緣膜上；及一第三保護絕緣膜，其係形成於該第一保護絕緣膜與該第二保護絕緣膜之間；其中該電極之至少部份係形成於該第一保護絕緣膜上，且該第一保護絕緣膜於位於該電極之至少部份之下方之一第一位置具有一第一厚度，該第一厚度大於位於一第二位置之該第一保護絕緣膜之一第二厚度，該第二位置係該電極之至少部份不超過該第一保護絕緣膜之位置，該第一厚度與該第二厚度間之差異係大於該第三保護絕緣膜之厚度，該第三保護絕緣膜具有1nm至10nm範圍內之厚度。
TW102130787A 2012-09-28 2013-08-28 化合物半導體裝置及其製造方法 TWI594431B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012217087A JP6085442B2 (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201417286A TW201417286A (zh) 2014-05-01
TWI594431B true TWI594431B (zh) 2017-08-01

Family

ID=50385023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102130787A TWI594431B (zh) 2012-09-28 2013-08-28 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (2) US9425268B2 (zh)
JP (1) JP6085442B2 (zh)
CN (1) CN103715252B (zh)
TW (1) TWI594431B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
CN105280695A (zh) 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
JP2017199700A (ja) * 2014-09-04 2017-11-02 シャープ株式会社 電界効果トランジスタ
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9647476B2 (en) 2014-09-16 2017-05-09 Navitas Semiconductor Inc. Integrated bias supply, reference and bias current circuits for GaN devices
US9960154B2 (en) * 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures
JP6496149B2 (ja) * 2015-01-22 2019-04-03 ローム株式会社 半導体装置および半導体装置の製造方法
US10381472B2 (en) 2015-03-31 2019-08-13 Sharp Kabushiki Kaisha Nitride-semiconductor field-effect transistor
US10110232B2 (en) 2015-06-30 2018-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multiplexer and latch system
JP6311668B2 (ja) * 2015-07-10 2018-04-18 株式会社デンソー 半導体装置
US9941384B2 (en) 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
CN106601809A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓场效应晶体管及其制作方法
JP6707837B2 (ja) * 2015-10-29 2020-06-10 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP6623684B2 (ja) * 2015-10-29 2019-12-25 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
JP6504313B2 (ja) * 2016-03-14 2019-04-24 富士電機株式会社 半導体装置および製造方法
US20170294848A1 (en) * 2016-04-07 2017-10-12 Visic Technologies Ltd. Method and device for ac fed switch mode power supply based on normally on transistors
CN108321198B (zh) * 2017-01-17 2021-06-08 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法
US10312175B1 (en) * 2017-04-10 2019-06-04 The United States Of America, As Represented By The Secretary Of The Navy Diamond air bridge for thermal management of high power devices
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
JP2019121785A (ja) * 2017-12-27 2019-07-22 ローム株式会社 半導体装置およびその製造方法
CN110112211A (zh) * 2018-02-01 2019-08-09 世界先进积体电路股份有限公司 半导体装置及其制造方法
US11043563B2 (en) * 2018-03-12 2021-06-22 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
JP6811737B2 (ja) * 2018-03-13 2021-01-13 株式会社東芝 半導体装置
US20190305122A1 (en) * 2018-03-28 2019-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure
US11158575B2 (en) 2018-06-05 2021-10-26 Macom Technology Solutions Holdings, Inc. Parasitic capacitance reduction in GaN-on-silicon devices
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
US11810971B2 (en) 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
CN109841677A (zh) * 2019-03-28 2019-06-04 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
CN113035943A (zh) * 2019-12-25 2021-06-25 华润微电子（重庆）有限公司 具有场板结构的hemt器件及其制备方法
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
US20230299190A1 (en) 2020-08-05 2023-09-21 Transphorm Technology, Inc. Iii-nitride devices including a depleting layer
JP7543773B2 (ja) * 2020-08-25 2024-09-03 富士通株式会社 半導体装置及びその製造方法
US20220102344A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Gallium nitride (gan) three-dimensional integrated circuit technology
US12148747B2 (en) 2020-09-25 2024-11-19 Intel Corporation Gallium nitride (GAN) three-dimensional integrated circuit technology
CN115347042B (zh) 2021-05-14 2025-10-21 联华电子股份有限公司 半导体结构及其制作方法
US12446252B2 (en) * 2021-05-20 2025-10-14 Macom Technology Solutions Holdings, Inc. Transistors including semiconductor surface modification and related fabrication methods
US12451468B1 (en) 2021-08-25 2025-10-21 Transphorm Technology, Inc. III-N devices with improved reliability
TWI810817B (zh) * 2022-02-16 2023-08-01 元太科技工業股份有限公司 觸控顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044752A1 (en) * 2008-08-22 2010-02-25 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method
CN102237405A (zh) * 2010-05-07 2011-11-09 富士通半导体股份有限公司 复合半导体器件及其制造方法
TW201236082A (en) * 2011-02-25 2012-09-01 Fujitsu Ltd Compound semiconductor device and method of manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513408A (ja) * 1991-07-08 1993-01-22 Nec Corp 半導体装置の製造方法
JP2001237250A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体装置
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7834380B2 (en) * 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
US7548112B2 (en) * 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
JP2007150106A (ja) * 2005-11-29 2007-06-14 Nec Corp Ｉｉｉ族窒化物半導体基板
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP2008098200A (ja) * 2006-10-05 2008-04-24 Kiyoyoshi Mizuno 成膜体およびその製造方法
US7961482B2 (en) * 2007-05-09 2011-06-14 International Rectifier Corporation Bi-directional HEMT/GaN half-bridge circuit
JP2009032796A (ja) * 2007-07-25 2009-02-12 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP5134378B2 (ja) * 2008-01-07 2013-01-30 シャープ株式会社 電界効果トランジスタ
JP2009231395A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP5510325B2 (ja) * 2008-08-06 2014-06-04 日本電気株式会社 電界効果トランジスタ
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP5306438B2 (ja) * 2011-11-14 2013-10-02 シャープ株式会社 電界効果トランジスタおよびその製造方法
JP5662367B2 (ja) * 2012-03-26 2015-01-28 株式会社東芝 窒化物半導体装置およびその製造方法
JP2014072391A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014072388A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044752A1 (en) * 2008-08-22 2010-02-25 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method
CN102237405A (zh) * 2010-05-07 2011-11-09 富士通半导体股份有限公司 复合半导体器件及其制造方法
TW201236082A (en) * 2011-02-25 2012-09-01 Fujitsu Ltd Compound semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20160359033A1 (en) 2016-12-08
JP6085442B2 (ja) 2017-02-22
US9425268B2 (en) 2016-08-23
TW201417286A (zh) 2014-05-01
CN103715252A (zh) 2014-04-09
US9685338B2 (en) 2017-06-20
US20140092637A1 (en) 2014-04-03
JP2014072360A (ja) 2014-04-21
CN103715252B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
TWI594431B (zh) 化合物半導體裝置及其製造方法
US9035353B2 (en) Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same
TWI492378B (zh) 化合物半導體裝置及其製造方法
CN103035522B (zh) 制造化合物半导体器件的方法
US20140092638A1 (en) Compound semiconductor device and method of manufacturing the same
CN103715247B (zh) 化合物半导体器件及其制造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
US20120146728A1 (en) Compound semiconductor device and method of manufacturing the same
JP2012178416A (ja) 化合物半導体装置及びその製造方法
US9368359B2 (en) Method of manufacturing compound semiconductor device
CN103715243A (zh) 化合物半导体器件及其制造方法
US20140092636A1 (en) Compound semiconductor device and method of manufacturing the same
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
JP7032641B2 (ja) 化合物半導体装置及びその製造方法
JP7007548B2 (ja) 化合物半導体装置及びその製造方法
JP6236919B2 (ja) 化合物半導体装置及びその製造方法