[go: up one dir, main page]

TW201303849A - 支援耦接至圖形控制器的自更新顯示器的方法和裝置 - Google Patents

支援耦接至圖形控制器的自更新顯示器的方法和裝置 Download PDF

Info

Publication number
TW201303849A
TW201303849A TW101111358A TW101111358A TW201303849A TW 201303849 A TW201303849 A TW 201303849A TW 101111358 A TW101111358 A TW 101111358A TW 101111358 A TW101111358 A TW 101111358A TW 201303849 A TW201303849 A TW 201303849A
Authority
TW
Taiwan
Prior art keywords
gpu
processing unit
graphics processing
display
operational state
Prior art date
Application number
TW101111358A
Other languages
English (en)
Other versions
TWI466099B (zh
Inventor
David Wyatt
Thomas E Dewey
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of TW201303849A publication Critical patent/TW201303849A/zh
Application granted granted Critical
Publication of TWI466099B publication Critical patent/TWI466099B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Computer Security & Cryptography (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本發明揭示一種用於支援耦接至一圖形控制器的一自更新顯示器的方法與裝置。其描述一種用於從一深度休眠狀態初始化期間設定該圖形控制器之操作狀態的技術。該圖形控制器可以依據一信號來設定該操作狀態，藉以控制該圖形控制器是執行一暖開機初始化程序或一冷開機初始化程序。在該暖開機初始化程序中，儲存在連接至該圖形控制器的一非揮發性記憶體中的指令與數值可用於設定該圖形控制器的操作狀態。在一具體實施例中，該圖形控制器可以決定該電腦系統之實體組態是否已經有做任何改變，且如果該實體組態已經改變，該圖形控制器可以依據自一軟體驅動程式接收的數值來設定該操作狀態。

Description

支援耦接至圖形控制器的自更新顯示器的方法和裝置
本發明概略關於一種顯示系統，尤指一種支援耦接至一圖形控制器的一自更新顯示器的方法和裝置。
一些新設計的顯示器具有自更新能力，其中該顯示器包括一局部控制器，設置成由獨立於該圖形控制器的數位視訊的一靜態快取訊框來產生視訊信號。當處於這種自更新模式中時，該等視訊信號由該局部控制器驅動，藉以允許一平行處理系統的某些部份(例如該圖形控制器與通訊匯流排)被置於一深度休眠狀態中來節省電力。一旦在自更新模式，當要顯示的影像需要被更新時，控制權可被移轉至該圖形控制器，以允許新的視訊信號基於一組新的像素資料來產生。
習用的系統設置成初始化以串聯方式相互連接的多種組件。例如，該中央處理單元首先使得一驅動器進行呼叫來喚醒該通訊匯流排。一初始化例式被執行來設置該通訊匯流排。一旦該通訊匯流排在一正常狀態下運作，則該中央處理單元使得一驅動器進行呼叫來喚醒該圖形控制器。然後該圖形控制器經由該通訊匯流排傳送命令至該圖形控制器來初始化該圖形控制器。
上述技術的一項缺點為該平行處理子系統的每一組件必須在下一個組件能夠開始其初始化程序之前依序地初始化。例如，當該通訊匯流排被初始化時，該圖形控制器可維持閒置來等待接收該通訊匯流排之上傳送的命令。所描述的技術無法最小化該圖形驅動器自一深度休眠狀態被喚醒時初始化的時脈循環數目。延伸的初始化例式會造成圖形更新的潛時，並在當進入與離開一面板自更新模式時造成該電腦系統之使用者會分心。
如前所述，本技術中需要一種改良的技術來將該圖形控制器自一深度休眠狀態中喚醒。
本發明一具體實施例提供一種用於設定耦接至一自更新顯示器的一圖形處理單元之操作狀態的方法。該方法包括執行至少一作業以設定該圖形處理單元之操作狀態的一第一部份的步驟。該方法另包括以下步驟：決定一信號是否已被設定(assert)來指明該圖形處理單元必須執行一暖開機作業，如果該信號已被設定，則執行該暖開機作業來設定該圖形處理單元之操作狀態的一第二部份，或者如果該信號尚未被設定，則執行一冷開機作業來設定該圖形處理單元之操作狀態的該第二部份。
該揭示技術的一種好處為當該顯示器在一面板自更新模式中操作時，最小化一圖形處理單元的設置時間可以減少關聯於更新正在顯示的一影像之潛時。包括具有自更新能力之顯示器的電腦系統可以經常地使得一圖形處理單元進入與離開一深度休眠狀態。常見到圖形處理單元在進入該深度休眠狀態的數秒之後便離開該深度休眠狀態。因此，該電腦系統之組態自從該圖形處理單元進入該深度休眠狀態之後幾乎不可能改變。該揭示之技術探究此現象係藉由儲存與載入該圖形處理單元之操作狀態而非依靠該圖形驅動器來在每一次該圖形處理單元被開啟電力時設置該圖形處理單元。
該揭示技術的另一項好處為該圖形處理單元可設置成並聯於該電腦系統之其它硬體與軟體組件。利用一輔助通訊路徑或一專屬非揮發性記憶體來載入用於設置該圖形處理單元的指令即可使得該圖形處理單元能夠進行設置之前，該圖形處理單元可以不需要依賴一高速通訊匯流排(例如PCIe匯流排)的成功初始化。使得該圖形處理單元能夠單獨地設置可降低初始 化所需要的時間，並提供較佳的使用者經驗。
在以下的說明中，許多特定細節即被提出來提供對於本發明之更為完整的瞭解。但是本技術專業人士將可瞭解到本發明可不利用一或多個這些特定細節來實施。在其它實例中，並未說明熟知的特徵，藉以避免混淆本發明。
系統概述
第1圖例示設置成實作本發明一或多種態樣之電腦系統100的方塊圖。電腦系統100包括一中央處理單元(CPU)102與一系統記憶體104，其經由包括一記憶體橋接器105的互連接路徑進行通訊。記憶體橋接器105可為一北橋晶片，其經由一匯流排或其它通訊路徑106(例如HyperTransport聯結)連接到一I/O(輸入/輸出)橋接器107連接。I/O橋接器107可為一南橋晶片，其接收來自一或多個使用者輸入裝置108(例如鍵盤、滑鼠)的使用者輸入，並經由路徑106及記憶體橋接器105轉送該輸入到CPU 102。一平行處理子系統子系統112經由一匯流排或其它通訊路徑113(例如PCI Express，加速繪圖埠、或HyperTransport聯結)耦合至記憶體橋接器105；在一具體實施例中，平行處理子系統112為一繪圖子系統，其傳遞像素到一顯示器110(例如一習用CRT或LCD式的監視器)。一繪圖驅動器103可設置成在通訊路徑113之上傳送圖形基元，使得平行處理子系統112能產生要在顯示器110上顯示的像素資料。一系統碟114亦連接至I/O橋接器107。一開關116提供I/O橋接器107與其它像是網路轉接器118與多種嵌入卡120、121之其它組件之間的連接。其它組件(未明確顯示)包括有USB或其它埠連接、CD驅動器、DVD驅動器、電影記錄裝置及類似者，其亦可連接至I/O橋接器107。互連接於第1圖中該等多種組件的通訊路徑可使用任何適當的協定來實施，例 如PCI(周邊組件互連，Peripheral Component Interconnect)、PCI Express(PCI快速，PCI-E)、AGP(加速繪圖埠，Accelerated Graphics Port)、HyperTransport(超輸送)、或任何其它繪流排或點對點通訊協定，且不同裝置之間的連接皆可使用如本技術中所知的不同協定。
在一具體實施例中，平行處理子系統112加入針對圖形及視訊處理最佳化的電路，其包括例如視訊輸出電路，並構成一圖形處理單元(GPU，Graphics processing unit)。在另一具體實施例中，平行處理子系統112加入針對一般性處理最佳化的電路，而可保留底層的運算架構，對此會有更為詳細的說明。在又另一具體實施例中，平行處理子系統112可被整合於一或多個其它系統元件，例如記憶體橋接器105、CPU 102、及I/O橋接器107而形成一系統上晶片(SoC，System on chip)。
將可瞭解到此處所示的系統僅為例示性，其有可能有多種變化及修正。該連接拓樸，包括橋接器的數目與配置，CPU 102的數目及平行處理子系統112的數目皆可視需要修改。例如，在一些具體實施例中，系統記憶體104直接連接至CPU 102而非透過一橋接器耦接，而其它裝置透過記憶體橋接器105及CPU 102與系統記憶體104進行通訊。在其它可替代的拓樸中，平行處理子系統112連接至I/O橋接器107或直接連接至CPU 102，而非連接至記憶體橋接器105。在又其它具體實施例中，I/O橋接器107及記憶體橋接器105可被整合到一單一晶片當中。大型具體實施例可包括兩個或更多的CPU 102，及兩個或更多的平行處理子系統112。此處所示的該等特定組件為選擇性的，例如可支援任何數目的嵌入卡或周邊裝置。在一些具體實施例中，開關116被省略，且網路轉接器118及嵌入卡120、121直接連接至I/O橋接器107。
第2A圖為本發明一具體實施例之一平行處理子系統112，其耦接至包括具備自更新能力的顯示器110。如所示， 平行處理子系統112包括一圖形處理單元(GPU)240，其經由一DDR3匯流排介面連接至一圖形記憶體242。圖形記憶體242包括一或多個訊框緩衝器244(0)、244(1)...244(N-1)，其中N為實作在平行處理子系統112中之訊框緩衝器的總數。平行處理子系統112設置成基於儲存在訊框緩衝器244中的像素資料產生視訊信號，並經由通訊路徑280傳送該等視訊信號至顯示器110。通訊路徑280可為本技術中已知的任何視訊介面，例如一嵌入式顯示埠(eDP，embedded Display Port)介面或一低電壓差動信號(LVDS，Low voltage differential signal)介面。
GPU 240可設置成經由通訊路徑113來從CPU 102接收圖形基元，例如經由PCIe匯流排。GPU 240處理該等圖形基元以產生一像素資料的訊框而在顯示器110上做顯示，並將該像素資料訊框存入訊框緩衝器244中。在正常作業下，GPU 240設置成掃描完來自訊框緩衝器244的像素資料，以產生視訊信號在顯示器110上做顯示。在一具體實施例中，GPU 240設置成產生一數位視訊信號，並經由一數位視訊介面傳送該數位視訊信號至顯示器110，例如經由LVDS、DVI、HDMI或DisplayPort(DP)介面。在另一具體實施例中，GPU 240可設置成產生一類比視訊信號，並經由一類比視訊介面傳送該類比視訊信號至顯示器110，例如經由VGA或DVI-A介面。在通訊路徑280採用一類比視訊介面的具體實施例中，顯示器110可利用一或多個類比到數位轉換器來取樣該類比視訊信號，以將該接收的類比視訊信號轉換為一數位視訊信號。
亦如第2A圖所示，顯示器110包括一時序控制器(TCON，Timing controller)210、自更新控制器(SRC，Self-refresh controller)220、一液晶顯示器(LCD，Liquid crystal display)裝置216、一或多個行驅動器212、一或多個列驅動器214、及一或多個局部訊框緩衝器224(0)、224(1)...224(M-1)，其中M為在顯示器110中局部訊框緩衝器之總數。TCON 210產生視訊時 序信號用於經由行驅動器212與列驅動器來驅動LCD裝置216。行驅動器212、列驅動器214與LCD裝置216可為本技術中已知的任何習用的行驅動器、列驅動器與LCD裝置。亦如所示，TCON 210可經由一通訊介面傳送像素資料至行驅動器212與列驅動器214，例如經由一迷你LVDS介面。
SRC 220設置成基於儲存在局部訊框緩衝器224中的像素資料來產生要在LCD裝置216上顯示的視訊信號。在正常作業中，顯示器110基於在通訊路徑280之上自平行處理子系統112接收的該等視訊信號來驅動LCD裝置216。相反地，當顯示器110在一面板自更新模式中操作時，顯示器110基於自SRC 220接收的該等視訊信號來驅動LCD裝置216。
GPU 240可設置成管理顯示器110轉換成一面板自更新模式或轉換離開一面板自更新模式。理想上，在圖形靜止時段期間將顯示器110操作在一面板自更新模式中，可降低電腦系統100的整體電力消耗。在一具體實施例中，為了使得顯示器110進入一面板自更新模式，GPU 240可使用一頻帶內發信方法來傳送一訊息至顯示器110，例如嵌入一訊息在該等數位視訊信號中再經由通訊路徑280來傳送。在其它具體實施例中，GPU 240可使用一側頻帶發信方法來傳送該訊息，例如使用一輔助通訊頻道傳送該訊息。第2B至2D圖說明了用於發信給顯示器110來進入或離開一面板自更新模式的多種發信方法。
現在請回到第2A圖，在接收該訊息來進入該自更新模式之後，顯示器110快取在通訊路徑280之上接收的下一個像素資料訊框在局部訊框緩衝器224中。基於儲存在局部訊框緩衝器224中的該像素資料，顯示器110將驅動LCD裝置216的控制權由GPU 240產生的該等視訊信號轉換至SRC 220產生的視訊信號。當顯示器110在該面板自更新模式中，SRC 220對於一或多個連續的視訊訊框產生代表儲存在局部訊框緩衝器224中的該快取的像素資料之重複視訊信號。
為了使得顯示器110離開該面板自更新模式，GPU 240傳送一類似訊息至顯示裝置110，如同前述使得顯示器110進入該面板自更新模式之類似方法。在接收該訊息來離開該面板自更新模式之後，針對相關於GPU 240所產生之該等視訊信號的該等像素位置和相關於目前在該面板自更新模式中用於驅動LCD裝置216之SRC 220所產生之該等視訊信號的該等像素位置，顯示器110可被設置成確保兩者之間互相對準。一旦該等像素位置被對準，顯示器可將驅動LCD裝置216的控制權由SRC 220產生的該等視訊信號轉換至由GPU 240產生的該等視訊信號。
實作一自更新能力所需要的儲存量可根據用於連續地更新顯示器110上該影像的未壓縮視訊訊框大小而定。在一具體實施例中，顯示器110包括一單一局部訊框緩衝器224(0)，其大小可容納在LCD裝置216上顯示之一未壓縮像素資料訊框。訊框緩衝器224(0)之大小可基於儲存要在LCD裝置216上顯示的一未壓縮像素資料訊框所需位元組之最小數目，其為將LCD裝置216的本身解析度之色彩深度乘以寬度乘以高度的結果。例如，訊框緩衝器224(0)的大小可用於設置成一WUXGA解析度(1920 x 1200像素)與每個像素24位元(bpp)之色彩深度的一LCD裝置216。在此例中，局部訊框緩衝器224(0)中可用於自更新像素資料快取的儲存量必須至少有6750 kB的可定址記憶體(1920 ＊ 1200 ＊ 24 bpp；其中1 kb等於1024或210位元組)。
在另一具體實施例中，局部訊框緩衝器224(0)之大小可小於儲存要在LCD裝置216上顯示的一未壓縮像素資料訊框所需要的位元組數目。在此例中，該未壓縮像素資料訊框可由SRC 220壓縮，例如藉由編碼該未壓縮像素資料的運行長度，並儲存在訊框緩衝器224(0)中做為壓縮像素資料。在這種具體實施例中，SRC 220可設置成在產生用於驅動LCD裝置216 的該等視訊信號之前解碼該壓縮像素資料。在其它具體實施例中，GPU 240可先壓縮該像素資料訊框，再編碼壓縮後的像素資料以將該等數位視訊信號傳送至顯示器110。例如GPU 240可設置成使用一MPEG-2格式編碼該像素資料。在這種具體實施例中，SRC 220可以該壓縮格式將壓縮像素資料儲存在局部訊框緩衝器224(0)中，並在產生用於驅動LCD裝置216的該等視訊信號之前解碼該壓縮像素資料。
顯示器110能夠顯示3D視訊資料，例如立體視訊資料。立體視訊資料包括每個3D視訊的訊框之未壓縮像素資料的一左視圖與一右視圖。每個視圖是從不同的攝影機位置針對相同場景大約同時補捉的畫面。一些顯示器能夠同時顯示三個或更多的視圖，例如在某些種類的自動立體顯示器中。
在一具體實施例中，顯示器110可包括配合於立體視訊資料的一自更新能力。立體視訊資料的每個訊框包括要在LCD裝置216上顯示的兩個未壓縮像素資料訊框。每一未壓縮像素資料訊框可包含LCD裝置216的完整解析度與色彩深度下的像素資料。在這種具體實施例中，局部訊框緩衝器224(0)之大小可保存立體視訊資料的一個訊框。例如，為了儲存WUXGA解析度與24 bpp色彩深度下的未壓縮立體視訊資料，局部訊框緩衝器224(0)的大小必須至少有13500 kB的可定址記憶體(2 ＊11920 ＊ 1200 ＊ 24 bpp)。另外，局部訊框緩衝器224可包括兩個訊框緩衝器224(0)與224(1)，其每一者的大小可儲存要在LCD裝置216上顯示的未壓縮像素資料之一單一視圖。
在又其它具體實施例中，SRC 220可設置成壓縮該立體視訊資料，並將該壓縮立體視訊資料儲存在局部訊框緩衝器224中。例如，SRC 220可使用在H.264/MPEG-4 AVC視訊壓縮標準中規定的多視圖視訊編碼(MVC，Multiview Video Coding)來壓縮該立體視訊資料。另外，GPU 240可先壓縮該立體視訊資料，再編碼用於傳輸至顯示器110之該等數位視訊信號中該 壓縮視訊資料。
在一具體實施例中，顯示器110可包括一擾動(dithering)能力。擾動可允許顯示器110顯示超出LCD裝置216之硬體顯示規格的更多可感知色彩。時間性擾動在LCD裝置216可使用的彩色調色板中兩個近似色彩之間快速地交替一像素的色彩，使得該像素被感知為未包括在LCD裝置216的可使用彩色調色板中的一種不同色彩。例如，藉由在白色與黑色之間快速地交替一像素，觀視者可感知為灰色。在一正常操作狀態下，GPU 240可設置成交替在連續的視訊訊框中的像素資料，使得由顯示器110顯示的該影像中該等感知的色彩係在LCD裝置216的可利用彩色調色板範圍之外。在一自更新模式中，顯示器110可設置成快取像素資料之兩個連續訊框在局部訊框緩衝器224中。然後，SRC 220可設置成以一交替方式掃描所有來自局部訊框緩衝器224的兩個像素資料訊框，以產生要在LCD裝置216上顯示的該等視訊信號。
第2B圖例示根據本發明一具體實施例實作一嵌入式DisplayPort介面的通訊路徑280。嵌入式DisplayPort(eDP)為一種內部顯示器的標準數位視訊介面，例如在一膝上型電腦中一內部LCD裝置。通訊路徑280包括一主要聯結(eDP)，其包括用於高頻寬資料傳輸的1、2或4個差動配對(路線)。該eDP介面亦包括一面板致能信號(VDD)、一背光致能信號(Backlight_EN)、一背光pwm信號(Backlight_PWM)、及一熱插拔偵測信號(HPD，Hot-plug detect)以及一單一差動配對輔助通道(Aux)。該主聯結為由GPU 240到顯示器110的一單向通訊通道。在一具體實施例中，GPU 240可設置成在該eDP主聯結之一單一路線之上傳送自儲存在訊框緩衝器244中像素資料所產生的視訊信號。在其它具體實施例中，GPU 240可設置成在該eDP主聯結之2或4條路線之上傳送該等視訊信號。
該面板致能信號VDD可自GPU連接至顯示器110來開啟 顯示器110中的電源。該等背光致能與背光pwm信號於正常作業期間控制顯示器110中該背光的強度。但是，當顯示器110在一面板自更新模式下操作時，這些信號之控制權必須由TCON 210管理，且由SRC 220依據在該輔助通訊通道(Aux)上接收的控制信號來改變。本技術專業人士將可瞭解到，藉由依據該背光pwm信號(Backlight_PWM)來脈衝寬度調變一信號可控制該背光強度。在一些具體實施例中，通訊路徑280亦可包括一訊框鎖定信號(FRAME_LOCK)，其代表在由SRC 220產生的該等視訊信號中的一垂直同步。該FRAME_LOCK信號可用於重新同步由GPU 240產生的該等視訊信號與由SRC 220產生的該等視訊信號。
該熱插拔偵測信號HPD可為由顯示器110連接至GPU 240的一信號，用於偵測一熱插拔事件或用於由顯示器110傳遞一中斷要求至GPU 240。為了代表一熱插拔事件，顯示器將熱插拔偵測信號HPD設為高電位來代表一顯示器已經連接至通訊路徑280。在顯示器連接至通訊路徑280之後，顯示器110可在0.5與1微秒之間快速地將熱插拔偵測信號HPD設為低電位以發出一中斷要求。
該輔助通道Aux為一低頻寬雙向半雙工資料通訊頻道，用於自GPU 240傳送命令與控制信號至顯示器110以及由顯示器110至GPU 240。在一具體實施例中，代表顯示器110必須進入或離開一面板自更新模式的訊息可於該輔助通道之上傳遞。在該輔助通道上，GPU 240為一主控裝置，而顯示器110為一從屬裝置。在這種組態中，資料或訊息可使用以下的技術由顯示器110傳送至GPU 240。首先，顯示器110指示給GPU 240：顯示器110藉由在該熱插拔偵測信號HPD之上啟始一中斷要求而要在該輔助通道之上傳送訊息。當GPU 240偵測到一中斷要求時，GPU 240傳送一交易要求訊息至顯示器110。一旦顯示器110收到該交易要求訊息，顯示器110即回 應一知會訊息。一旦GPU 240收到該知會訊息，GPU 240可在顯示器110中讀取一或多個暫存器值來於該輔助通道之上取得該資料或訊息。
本技術專業人士將可瞭解到通訊路徑280可實作一不同的視訊介面來於GPU 240與顯示器110之間傳送視訊信號。例如，通訊路徑280可實作一高解析度多媒體介面(HDMI，High definition multimedia interface)或一低電壓差動信號(LVDS)視訊介面，例如open-LDI。本發明的範圍並不限於一嵌入式DisplayPort視訊介面。
第2C圖為根據本發明一具體實施例由GPU 240產生的數位視訊信號250在通訊路徑280上傳輸之概念圖。如所示，數位視訊信號250被格式化以在一eDP視訊介面之主聯結的四條路線(251,252,253與254)之上傳輸。該eDP視訊介面的主聯結可用三種鏈結符號時脈速率之一來操作，其由該eDP規格所規定(162 MHz,270 MHz或540 MHz)。在一具體實施例中，當一顯示器110連接至通訊路徑280時，GPU 240基於被執行來設置該主聯結的一聯結訓練作業來設定該聯結符號時脈速率。對於每一聯結符號時脈循環255，使用8b/10b編碼來編碼該資料或控制資訊的一位元組之一10-位元符號並在該eDP介面的每一啟用路線上傳送。
數位視訊信號250的格式使得次級資料封包能被直接嵌入到傳送至顯示器110的數位視訊信號250當中。在一具體實施例中，該等次級資料封包可包括自GPU 240傳送至顯示器110的訊息，其要求顯示器110進入或離開一面板自更新模式。這些次級資料封包使得本發明一或多種態樣能於該eDP介面的既有實體層之上實施。然而，此種嵌入式訊號傳遞亦可實作在其它封包式視訊介面中，且不限於實作一eDP介面的具體實施例。
次級資料封包可於由數位視訊信號250所代表之該視訊 訊框的該等垂直或水平空白時段期間被嵌入到數位視訊信號250當中。如第2C圖所示，數位視訊信號250一次被包裝一水平線的像素資料。對於每一條水平線的像素資料，數位視訊信號250於一第一聯結時脈循環255(00)期間包括一空白開始(BS，Blanking start)訊框化符號，而於一後續聯結時脈循環255(05)期間包括一相對應空白結束(BE，Blanking end)訊框化符號。數位視訊信號250在聯結符號時脈循環255(00)處的該BS符號與聯結符號時脈循環255(5)處的該BE符號之間的該部份對應於該水平空白時段。
控制符號與次級資料封包可於該水平空白時段期間被嵌入到數位視訊信號250當中。例如，將一VB-ID符號插入在第一聯結符號時脈循環255(01)中該BS符號之後。該VB-ID符號提供了顯示器110資訊，例如該主要視訊流是否在該垂直空白時段或該垂直顯示時段中，該主視訊流是否為一交錯式或循序式掃描，且該主要視訊流是否在該交錯式視訊的該雙數範圍或奇數範圍中。在該VB-ID符號正後方，一視訊時間標記(Mvid7：0)與一音頻時間標記(Maud7：0)可個別地被嵌入在聯結符號時脈循環255(02)與255(03)處。於該水平空白時段期間內，可將虛擬符號嵌入該等聯結符號時脈循環255(04)剩餘期間。虛擬符號可為一特別保留的符號，代表於該聯結符號時脈循環期間該嵌入資料為虛擬資料。聯結符號時脈循環255(04)可具有一些聯結符號時脈循環的持續時間，使得通訊路徑280之上數位視訊信號250的該訊框速率等於顯示器110的該更新速率。
在聯結符號時脈循環255(04)期間，一次級資料封包可取代複數虛擬符號而被嵌入到數位視訊信號250當中。一次級資料封包由該特別次級開始(SS，Secondary start)與次級結束(SE，Secondary end)訊框化符號所訊框化。次級資料封包可包括一音頻資料封包、聯結組態資訊、或是要求顯示器110進入 或離開一面板子更新模式的一訊息。
該BE訊框化符號被嵌入在數位視訊信號250中以代表該目前視訊訊框一水平線之啟用像素資料的開始。如所示，像素資料P0...PN具有8位元的每個通道位元深度(bpc，per channel bit depth)的RGB格式。關聯於該視訊之水平線的該第一像素的像素資料P0被包裝到該BE符號正後方聯結符號時脈循環255(06)到255(08)處第一路線251當中。關聯於該紅色通道的像素資料P0之第一部份於聯結符號時脈循環255(06)處被插入到第一路線251中，關聯於該綠色通道的像素資料P0之第二部份於聯結符號時脈循環255(07)處被插入到第一路線251中，且關聯於該藍色通道的像素資料P0之第三部份於聯結符號時脈循環255(08)處被插入到第一路線251中。關聯於該視訊之水平線的第二像素之像素資料P1於聯結符號時脈循環255(06)到255(08)處被包裝到第二路線252中，關聯於該視訊之水平線的第三像素之像素資料P2於聯結符號時脈循環255(06)到255(08)處被包裝到第三路線253中，且關聯於該視訊之水平線的第四像素之像素資料P3於聯結符號時脈循環255(06)到255(08)處被包裝到第四路線254中。該視訊的水平線之後續的像素資料以類似的方式被插入到路線251-254當中至像素資料P0到P3。在包括有效的像素資料之最後的聯結符號時脈循環中，任何未填滿的路線可用零來填滿。如所示，第三路線253與第四路線254於聯結符號時脈循環255(13)處可用零填滿。
由最上方水平線的像素資料開始，對於在該視訊訊框中每一水平線的像素資料重複地呈現前述資料序列。一視訊訊框可包括在該訊框上方處的一些水平線，其並未包括要在顯示器110上顯示的啟用像素資料。這些水平線包含該垂直空白時段，且藉由設定在該VB-ID控制符號中一位元來於數位視訊信號250中指明。
第2D圖為根據本發明一具體實施例中在第2C圖之數位視訊信號250之水平空白時段中嵌入一次級資料封包260的概念圖。一次級資料封包260可取代在數位視訊信號250中該等複數虛擬符號的一部份而被嵌入到數位視訊信號250當中。例如，第2D圖顯示於聯結符號時脈循環265(00)與265(04)處的複數虛擬符號。GPU 240可於聯結符號時脈循環265(01)處嵌入一次級開始(SS)訊框化符號來指明一次級資料封包260的開始。關聯於次級資料封包260的該資料被嵌入於聯結符號時脈循環265(02)處。關聯於次級資料封包260的該資料(SB0...SBN)之每一位元組被嵌入在數位視訊信號250之該等路線251-254之一當中。任何未填有資料的時槽可用零來填滿。然後GPU 240將一次級結束(SE)訊框化符號嵌入於聯結符號時脈循環265(03)處。
在一具體實施例中，次級資料封包260可包括一標頭與資料以指明顯示器110必須進入或離開一自更新模式。例如，次級資料封包260可包括一保留的標頭碼，以指明該封包為一面板自更新封包。該次級資料封包亦可包括有資料來指明顯示器110是否必須進入或離開一面板自更新模式。
如上所述，GPU 240可經由一頻帶內發信方法來傳送訊息至顯示器110，其使用既有的通訊通道來傳送數位視訊信號250至顯示器110。在其它具體實施例中，GPU 240可經由一側頻帶方法來傳送訊息至顯示器110，例如藉由使用通訊路徑280中該輔助通訊通道。其它具體實施例可另包含一專屬的通訊路徑，例如一額外的纜線，用來提供發信至顯示器110以進入或離開該面板自更新模式。
第3圖例示根據本發明一具體實施例中電腦系統100之平行處理子系統112與多個組件之間的通訊信號。如所示，電腦系統100包括一嵌入式控制器(EC，Embedded controller)310、一SPI快閃裝置320、一系統基本輸入/輸出系統(SBIOS， System basic input/output system)330、及一驅動器340。EC 310可為一嵌入式控制器，採用一進階組態與電源介面(ACPI，Advanced configuration and power interface)，其允許在CPU 102上執行的一作業系統能設置與控制電腦系統100之多種組件的電源管理。在一具體實施例中，即使在當PCIe匯流排為關閉時，EC 310允許在CPU 102上執行的該作業系統經由驅動器340連接於GPU 240。例如，如果GPU 240與PCIe匯流排在一省電模式中被關閉，在CPU 102上執行的該作業系統可透過驅動器340傳送一通知ACPI事件至EC 310，以指示EC310去喚醒GPU 240。
電腦系統100亦可包括多個顯示器110，例如一內部顯示面板110(0)與一或多個外部顯示面板110(1),,,110(N)。該等一或多個顯示器110之每一者可經由通訊路徑280(0)...280(N)連接至GPU 240。在一具體實施例中，包括在通訊路徑280中每一HPD信號亦連接至EC 310。當一或多個顯示器110在一面板自更新模式中操作時，如果EC 310偵測到一熱插拔事件或來自該等顯示器110其中之一者的一中斷要求時，EC 310可負責監視HPD與喚醒GPU 240。
在一具體實施例中，一FRAME_LOCK信號被包括在內部顯示器110(0)與GPU 240之間。FRAME_LOCK由顯示器110(0)傳送一同步化信號至GPU 240。例如，GPU 240可將由訊框緩衝器244中像素資料產生的視訊信號與該FRAME_LOCK信號同步化。FRAME_LOCK可指明該啟用訊框的開始，例如藉由傳送TCON 210用來驅動LCD裝置216的該垂直同步信號至GPU 240。
EC 310傳送該等GPU_PWR與FB_PWR信號至電壓穩壓器，其可分別提供一供應電壓至GPU 240與訊框緩衝器244。EC 310亦傳送該等WARMBOOT、SELF_REF與RESET信號至GPU 240，並接收來自GPU 240的一GPUEVENT信號。最 後，EC 310可經由一I2C或SMBus資料匯流排與GPU 240進行通訊。這些信號之功能性說明如下。
該GPU_PWR信號控制該電壓穩壓器來提供GPU 240一供應電壓。當顯示器110進入一自更新模式時，在CPU 102上執行的一作業系統可指示EC 310來對驅動器340進行呼叫，使其停止供電至GPU 240。然後驅動器340將驅動該GPU_PWR信號為低來停止供電至GPU 240，進而降低電腦系統100的整體電力消耗。同樣地，該FB_PWR信號控制該電壓穩壓器來提供訊框緩衝器244一供應電壓。當顯示器110進入該自更新模式時，電腦系統100亦可停止供電至訊框緩衝器244，藉以進一步降低電腦系統100的整體電力消耗。該FB_PWR信號以類似於該GPU_PWR信號的方式被控制。於GPU 240的喚醒期間，該RESET信號可被設定以保持GPU 240在一重置狀態中，而提供電力至GPU 240與訊框緩衝器244的該等電壓穩壓器被允許來穩定化。
該WARMBOOT信號由EC 310來設定，以指明GPU 240必須由SPI快閃裝置320來恢復一操作狀態，而非執行一完整的冷啟動序列。在一具體實施例中，當顯示器110進入一面板自更新模式時，GPU 240在被關電之前可將一目前狀態儲存在SPI快閃裝置320中。在被喚醒時，GPU 240可自SPI快閃裝置320載入該儲存的狀態資訊以恢復至一操作狀態。相對於執行一完整的冷開機序列，載入該儲存的狀態資訊可減少喚醒GPU 240所需要的時間。減少喚醒GPU 240所需要的時間於高頻率地進入與離開一面板自更新模式期間有好處。
當顯示器110正在一面板自更新模式中操作時，該SELF_REF信號由EC 310來設定。該SELF_REF信號指示給GPU 240：顯示器110目前正在一面板自更新模式中操作，且通訊路徑280必須被隔離以防止暫態中斷儲存在局部訊框緩衝器224中的資料。在一具體實施例中，當該SELF_REF信 號被設定時，GPU 240可經由弱化下拉電阻器將通訊路徑280連接至接地。
即使當PCIe匯流排為關閉時，該GPUEVENT信號能允許GPU 240指明給CPU 102已經發生一事件，。GPU 240可設定該GPUEVENT來警示系統EC 310，使其設置該I2C/SMBUS以啟動GPU 240與系統EC 310之間的通訊。該I2C/SMBUS為一雙向通訊匯流排，其設置成一I2C、SMBUS或其它雙向通訊匯流排以在GPU 240與系統EC 310提供通訊。在一具體實施例中，當顯示器110在一面板自更新模式中操作時，該PCIe匯流排可被關閉。即使當該PCIe匯流排為關閉時，該作業系統可經由系統EC 310通知GPU 240發生事件，例如游標更新或一螢幕更新的事件。
第4圖為根據本發明一具體實施例中具有一自更新能力的顯示器110之狀態圖400。如所示，顯示器110開始於一正常狀態410。在正常狀態410下，顯示器自GPU 240接收視訊信號。TCON 210使用自GPU 240接收的該等視訊信號驅動LCD裝置216。在該正常操作狀態下，顯示器110監視通訊路徑280來決定GPU 240是否已經發出一面板自更新進入要求。如果顯示器110收到該面板自更新進入要求，則顯示器110轉換至一喚醒訊框緩衝器狀態420。
在喚醒訊框緩衝器狀態420中，顯示器110喚醒局部訊框緩衝器224。如果顯示器110無法初始化局部訊框緩衝器224，則顯示器110可以傳送一中斷要求至GPU 240指明顯示器110無法進入該面板自更新模式，且顯示器110回到正常狀態410。在一具體實施例中，在於通訊路徑280之上收到下一個視訊訊框之前(即在由GPU 240產生的該VSync信號的下一個上升邊緣之前)，顯示器110會需要初始化局部訊框緩衝器224。一旦顯示器110已經完成初始化局部訊框緩衝器224，顯示器110轉換至一快取訊框狀態430。
在快取訊框狀態430中，在由GPU 240產生的該VSync信號的下一個下降邊緣時，顯示器110開始快取一或多個視訊訊框在局部訊框緩衝器224中。在一具體實施例中，GPU 240可寫入一數值到顯示器110中的一控制暫存器，來指明有多少連續視訊訊框要儲存在局部訊框緩衝器224中。在顯示器已經儲存該等一或多個視訊訊框在局部訊框緩衝器224之後，顯示器110轉換至一自更新狀態440。
在自更新狀態440中，顯示器110進入一面板自更新模式，其中TCON 210基於儲存在局部訊框緩衝器224中的像素資料利用由SRC 220所產生的視訊信號來驅動LCD裝置216。顯示器110基於由GPU 240產生的該等視訊信號停止驅動LCD裝置216。然後，GPU 240與通訊路徑280可被置於一省電模式中來降低電腦系統100的整體電力消耗。當在自更新狀態440中時，顯示器110可以監視通訊路徑280來偵測來自GPU 240的一面板自更新模式離開要求。如果顯示器110收到一面板自更新離開要求，則顯示器110轉換至一重新同步狀態450。
在重新同步狀態450中，顯示器110嘗試重新同步化由GPU 240產生的該等視訊信號與由SRC 220產生的該等視訊信號。用於重新同步化該等視訊信號的多種技術配合第9A~9C圖及第10~13圖說明如下。當顯示器110已經完成重新同步化該等視訊信號時，則顯示器110轉換回到一正常狀態410。在一具體實施例中，顯示器110將使得局部訊框緩衝器224轉換到一局部訊框緩衝器狀態460中，其中供應至局部訊框緩衝器224的電力被關閉。
在一具體實施例中，當收到一離開面板自更新離開要求時，顯示器110可設置成快速地離開喚醒訊框緩衝器狀態420與快取訊框狀態430。在這兩種狀態中，顯示器110仍同步於由GPU 240產生的該等視訊信號。因此，顯示器110可快速 地轉換回到正常狀態410而不需要進入重新同步狀態450。一旦進入自更新狀態440中，顯示器110即需要在回到正常狀態410之前需進入重新同步狀態450。
第5圖為根據本發明一具體實施例中設置來控制一顯示器110進入與離開一面板自更新模式的GPU 240之狀態圖500。在經由一冷開機序列的初始組態之後，GPU 240進入一正常狀態510。在該正常狀態下，GPU 240基於儲存在訊框緩衝器244中的像素資料來產生傳輸至顯示器110之視訊信號。在一具體實施例中，GPU 240監視在訊框緩衝器244中的像素資料，以偵測在該像素資料中閒置性的一或多個進行性等級。例如，GPU 240可以比較訊框緩衝器244中目前像素資料訊框與訊框緩衝器244中先前像素資料訊框，以偵測在該像素資料中任何圖形活動。如果該像素資料在該等兩個訊框之間不同，圖形活動可被偵測到。在其它具體實施例中，GPU 240可基於訊框緩衝器244中連續的像素資料訊框之比較之外的一個因素來偵測閒置性的進行性等級。如果GPU 240無法在儲存於訊框緩衝器244中該像素資料中偵測到任何圖形活動，則GPU 240可以遞增一計數器，以指明不具有任何圖形活動之連續視訊訊框的數目。如果該計數器到達一第一臨界值，則GPU 240轉換至一深度閒置狀態520。
在深度閒置狀態520中，GPU 240仍產生視訊信號在顯示器110上進行顯示。但是，GPU 240在一省電模式中操作，例如藉由時脈閘控或電力閘控GPU 240的某些處理部份，而保持GPU 240的該等部份負責產生該等啟用的視訊信號。此外，GPU 240可傳送一訊息至顯示器110，要求顯示器110以一較低的更新速率驅動LCD裝置216。例如，GPU 240可要求顯示器110將該更新速率由75 Hz降低到30 Hz，且GPU 240可基於該較低更新速率來產生與傳送視訊信號。當在深度閒置狀態520下操作時，GPU 240可繼續監視訊框緩衝器244中像素 資料之圖形活動。如果GPU 240偵測到圖形活動，GPU 240轉換回到正常狀態510。在深度閒置狀態520下，GPU 240可繼續遞增該計數器以決定不具有任何圖形活動的連續視訊訊框的數目。如果該計數器到達大於該第一臨界值的一第二臨界值，則GPU 240轉換至一面板自更新狀態530。
在一些具體實施例中，狀態圖500並不包括深度閒置狀態520。在這些具體實施例中，當該計數器到達該第二臨界值時，GPU 240可直接由正常狀態轉換至面板自更新狀態530。在又其它具體實施例中，EC 310、繪圖驅動器103或一些其它專屬監視單元可監視訊框緩衝器244中該像素資料，並於該I2C/SMBUS之上傳送一訊息至GPU 240，以指明已經偵測到閒置性的該等進行性等級之一。
在面板自更新狀態530中，GPU 240於該面板自更新模式期間傳送要顯示的該等一或多個視訊訊框至顯示器110。GPU 240可以監視通訊路徑280，以偵測顯示器110是否無法成功地進入自更新模式。在一具體實施例中，GPU 240監視該HPD信號以偵測由顯示器110發出的一中斷要求。如果GPU 240偵測到來自顯示器110的一中斷要求，則GPU 240可設置通訊路徑280的該輔助通道以接收來自顯示器110的通訊。如果顯示器110指明進入到自更新模式並不成功，則GPU 240可轉換回到正常狀態510。否則，GPU 240轉換到一更深度閒置狀態540。在另一具體實施例中，GPU 240可拒絕轉換到更深度閒置狀態540，且直接轉換到GPU電源關閉狀態550。在這些具體實施例中，GPU 240將被完全關機，不論顯示器110是否進入一面板自更新模式。
在更深度閒置狀態540中，GPU 240可被置於一休眠狀態，且通訊路徑280的該傳送器側可被關閉。GPU 240的部份可被時脈閘控或電源閘控，藉以降低電腦系統100的整體電力消耗。顯示器110負責更新顯示器110顯示的該影像。在一具 體實施例中，GPU 240可繼續監視訊框緩衝器244中的該像素資料，以偵測一第3級閒置。例如，當無法更新訊框緩衝器244中的該像素資料時，GPU 240可繼續遞增每一視訊訊框之計數器。如果GPU 240偵測到圖形活動，例如藉由在I2C/SMBUS之上自EC 310接收一信號或在該PCIe匯流排之上自繪圖驅動器103接收一信號，則GPU 240轉換至重新同步狀態560。相反地，如果GPU 240偵測到在該像素資料中一第3級閒置，則GPU 240轉換至一GPU電源關閉狀態550。
在GPU電源關閉狀態550中，EC 310可關閉供應電力至GPU 240的該穩壓器，進而關閉GPU 240。EC 310可驅動該GPU_PWR信號為低來關閉該穩壓器供應GPU 240。在一具體實施例中，GPU 240可儲存該目前操作內容在SPI快閃裝置320中，藉以在喚醒時執行一暖開機程序。在GPU電源關閉狀態550中，供應電力至圖形記憶體242的一穩壓器亦被關閉。EC 310可驅動該FB_PWR信號為低來關閉該穩壓器供應圖形記憶體242。
當GPU 240在更深度閒置狀態540或GPU電源關閉狀態550中時，GPU 240可被指示由EC 310喚醒來更新正在顯示器110上顯示的該影像。例如，電腦系統100的使用者可開始鍵入到一應用程式當中，其要求GPU 240更新在該顯示器上顯示的該影像。在一具體實施例中，驅動器340可指示EC 310設定該GPU_PWR與FB_PWR信號來開啟該等穩壓器供應GPU 240與訊框緩衝器244。當GPU 240被開啟時，GPU 240將基於該WARMBOOT信號與該RESET信號之狀態而執行一開機序列。如果EC 310設定該WARM_BOOT信號，則GPU 240可自SPI快閃裝置320載入一儲存的內容。否則GPU 240可執行一冷開機序列。GPU 240亦可基於儲存在SPI快閃裝置320中的資訊來設置通訊路徑280的該傳送器側。在執行完該開機序列之後，GPU 240可傳送一面板自更新離開要求至顯示 載入指令來由PMU 610執行。包括在碼640中的該等指令當由PMU 610執行時，使得PMU 610設定GPU 240的操作狀態之至少一部份。這些指令可硬接線至GPU 240的積體電路，例如一遮罩ROM，並為本技術專業人士稱之為一啟動載入器(bootstrap loader)。一旦已經執行包括在碼640中的該等指令，GPU 240可設置成經由通訊路徑113自圖形驅動器103接收資料與指令，其由PMU 610執行時使得PMU 610設定GPU 240的該操作狀態之一第二部份，使得GPU 240設置成經由通訊路徑113自圖形驅動器103接收圖形資料與指令，並產生視訊信號來在顯示器110上顯示。
在習用的系統中，電腦系統100的多種組件可於一冷開機初始化程序期間以一序列化的方式被初始化。例如，通訊路徑113可於GPU 240自圖形驅動器103接收資料與指令之前被完全地初始化來完成GPU 240的初始化。但是，通訊路徑113的初始化可能需要許多時間，因此將會增加需要喚醒GPU 240來產生更新的像素資料之事件與更新正在顯示器110上顯示的一影像之間的潛時。例如，一PCIe匯流排的該初始化程序可能需要多達70-100 ms來完成。因為GPU 240無法進行初始化，直到經由通訊路徑113自圖形驅動器103收到該等資料與指令之後，GPU 240即被強迫等待直到通訊路徑113被完全地設置完成。
為了最小化當該初始化程序開始時與當GPU 240進入一正常操作狀態時之間的時間，關聯於電腦系統100的多種組件之初始化程序可平行地執行，使得GPU 240的初始化不需要等待通訊路徑113完全地設置完成。在一具體實施例中，碼640中的該啟動載入器可使得GPU 240能夠經由I2C/SMBUS與EC 310進行通訊。GPU 240即可設置成經由I2C/SMBUS自驅動器340接收資料與指令，其由PMU 610執行時使得PMU 610來設定GPU 240的操作狀態之第二部份，使得GPU 240設置成經由通訊路徑113自圖形驅動器103接收圖形資料與指令，並產生視訊信號來在顯示器110上顯示。因此，GPU 240與通訊路徑113的初始化實質上為同時地進行。
一旦GPU 240被完全地設置，GPU 240回應於自圖形驅動器103接收的圖形基元與指令而開始產生視訊信號來在顯示器110上顯示。在這項作業期間的某個時間點，GPU 240可要求顯示器110進入一面板自更新模式，使得GPU 240能夠進入一深度休眠狀態而能夠於無圖形活動的延伸時段期間最小化電力消耗。在一具體實施例中，當顯示器110在一面板自更新模式中操作時，圖形驅動器103可用於儲存GPU 240進入一深度休眠狀態(例如更深度閒置狀態540)時的目前操作狀態。例如，儲存在暫存器檔案630中一或多個數值，以及完整定義GPU 240之目前操作狀態所需要的任何其它組態資訊，例如關聯於該等處理核心620之每一者的目前計數器數值，可由圖形驅動器103讀取，並儲存在訊框緩衝器244中。或者，這些資訊可儲存在圖形驅動器103可存取的其它揮發性或非揮發性記憶體中，例如系統記憶體104或系統碟114。一旦GPU 240的目前操作狀態被儲存，GPU 240即可轉換至該深度休眠狀態。
在一具體實施例中，當顯示器110正在顯示的該影像需要被更新時，EC 310可使得GPU 240被喚醒。在從該深度休眠狀態喚醒時，GPU 240可設置成執行一暖開機初始化程序，而非一完整的冷開機初始化程序。類似於該冷開機初始化程序，該暖開機初始化程序開始於GPU 240被設置成讀取碼640中的啟動載入器來由PMU 610執行。在一具體實施例中，該啟動載入器可使得PMU 610檢查自EC 310接收的該WARMBOOT信號。如果該WARMBOOT信號未被設定，則GPU 240即以上配合該冷開機初始化程序所述之該等作業來設置。但是，如果該WARMBOOT信號被設定，則GPU 240 器110。然後GPU 240轉換至一重新同步狀態560。
在重新同步狀態560中，GPU 240基於儲存在訊框緩衝器244中的像素資料開始產生視訊信號。該等視訊信號於通訊路徑280之上被傳送至顯示器110，且顯示器110嘗試重新同步化由GPU 240產生的該等視訊信號與由SRC 220產生的該等視訊信號。在重新同步化該等視訊信號完成之後，GPU 240轉換回到正常狀態510。
圖形處理單元初始化例式
第6圖例示根據本發明一具體實施例的一種圖形處理單元240之多種組件。如所示，GPU 240包括一電力管理微控制器單元(PMU，Power-management microcontroller unit)610、一或多個處理核心620、一暫存器檔案630及碼640。PMU 610設置成執行用於設置GPU 240中多個處理單元的作業。例如，PMU 610可設置成載入數值到暫存器檔案630中一或多個暫存器。載入到該等暫存器中的該等數值可由通訊路徑280的一傳送器介面存取來使得GPU 240可在通訊路徑280之上傳送資料。PMU 610亦可設置成載入數值到暫存器檔案630中額外的暫存器中來載入該等一或多個處理核心620的一儲存的操作狀態(即一處理內容)。雖然未詳細說明，PMU 610可設置成執行其它功能，例如初始化通訊路徑113的一接收介面，或是初始化GPU 240中一或多個計數器(未示出)。
在一正常冷開機初始化程序中，EC 310設定該等GPU_PWR與FB_PWR信號以及該RESET信號，如以上配合第3圖之說明，其可使得提供電力至GPU 240與記憶體242的該等電壓穩壓器被開啟。EC 310繼續保持該RESET信號為高一段短時間來允許GPU 240與記憶體242的供應電壓穩定，之後當該RESET信號被EC 310拉低時GPU 240即開始執行指令。
一旦該RESET信號由高轉為低，GPU 240設置成自碼640 以一暖開機初始化程序來設置。該暖開機初始化程序可設置成使得PMU 610檢查SPI快閃裝置320中用於設置GPU 240的額外資料與指令。如上所述，GPU 240可設置成儲存目前的操作狀態(如GPU狀態660)在SPI快閃裝置320中。因此，在該暖開機初始化程序中，PMU 610可設置成由GPU狀態660設定GPU 240的操作狀態。相較於執行一完整的冷開機初始化程序，於進入該深度休眠狀態之前載入代表GPU 240之操作狀態的一儲存的操作狀態可較有利地減少初始化時間。
在一具體實施例中，如果GPU 240偵測到自從GPU 240被置於一深度休眠狀態之後在電腦系統100之實體組態中有差異，則可中止該暖開機初始化程序。當該WARMBOOT信號被設定時，該啟動載入器可設置成使得PMU 610檢查GPU狀態660來決定電腦系統100的實體組態是否已經改變。例如，GPU 240可讀取顯示器110中的暫存器來檢查EDID(延伸的顯示識別資料，Extended Display Identification Data)資料，以決定自從GPU 240進入該深度休眠狀態之後顯示裝置110是否已經改變。然後PMU 610可以由該取得的EDID資料計算一檢查總和(checksum)，並比較所得到數值與儲存在GPU狀態660中的一檢查總和，後者代表在GPU 240進入該深度休眠狀態之前關聯於顯示器110的該EDID資料。如果該計算出的檢查總和符合來自GPU狀態660的該檢查總和，則PMU 240可設置成繼續自碼650載入與執行該等指令，以執行設置GPU 240所需要的額外作業。但是，如果該計算出的檢查總和與來自GPU狀態660的該檢查總和並不符合，代表電腦系統100的該實體組態可能已經改變，則PMU 610可設置成中止該暖開機初始化程序，並執行關聯於一完整的冷開機初始化程序之該等作業，如上所述。
在另一具體實施例中，PMU 610可設置成最小化SPI快閃裝置320的更新次數。本技術專業人士可瞭解到快閃記憶體在 該記憶體之完整性可能破壞之前具有有限次數的程式化-抹除循i環(P/E cycles，program-erase cycles)。例如，許多習用的快閃記憶體裝置僅可保證在100,000 P/E循環內具有儲存資料的完整性。如果GPU 240設置成每一次GPU 240被置成於一深度休眠狀態時即抹除與重新程式化SPI快閃裝置320，SPI快閃裝置320可能最終成為不穩定，且GPU狀態660或碼650可能被破壞。因此，當進入一深度休眠狀態時，GPU 240可設置成決定GPU 240的該目前操作狀態是否符合關聯於GPU狀態660的該操作狀態。如果該目前操作狀態符合關聯於GPU狀態660的該操作狀態，則GPU 240可設置成進入該深度休眠狀態而不需要更新SPI快閃裝置320。但是，如果該目前操作狀態不符合關聯於GPU狀態660的該操作狀態，則GPU 240可重新程式化SPI快閃裝置320，使得GPU狀態660可反應GPU 240的該目前操作狀態。因此，SPI快閃裝置320的有限數目之P/E循環不會過早地用完，且SPI快閃裝置320的預期壽命可被延長超過電腦系統100的預期壽命。
在又另一具體實施例中，碼650可包括一壓縮解壓縮軟體(CODEC，compression-decompression software)，其在當由PMU 610執行時使得PMU 610編碼或解碼在SPI快閃裝置320中的指令或資料。儲存碼650與GPU狀態660之記憶體需求可能相當大，例如10-20千位元組(KB，kilobyte)或更多。執行關聯於該暖開機初始化程序之該等作業所需要的時間當中一大部份係由於經由連接SPI快閃裝置320與GPU 240的一介面之資料傳輸所造成。為了最小化在此介面之上傳輸之資料量，GPU 240可設置成以一壓縮格式儲存碼650或GPU狀態660。
在這些具體實施例中，在儲存GPU 240的該目前操作狀態之前，PMU 610可設置成從SPI快閃裝置320載入包括在碼650中的該壓縮解壓縮軟體。在其它具體實施例中，該壓縮解壓縮軟體可直接硬體接線在GPU 240中。然後PMU 610以一 壓縮格式寫入GPU狀態660至SPI快閃裝置320。當EC 310使得GPU 240離開該深度休眠狀態時，PMU 610可執行該啟動載入器，並自碼650或一晶片上記憶體載入該壓縮解壓縮軟體。然後GPU 240可恢復GPU 240成關聯於SPI快閃裝置320中壓縮的GPU狀態660之操作狀態。例如，PMU 610可自SPI快閃裝置320讀取GPU狀態660、解碼GPU狀態660、並由GPU狀態660的該未壓縮版本載入資料到暫存器檔案630或關聯於GPU 240的其它記憶體中。在一具體實施例中，該壓縮解壓縮軟體可以使用運作長度編碼來壓縮GPU狀態660。在其它具體實施例中，該壓縮解壓縮軟體可使用本技術中已知的任何其它技術上可行的壓縮演算法。
第7圖提供根據本發明一具體實施例用於設置一圖形處理單元240之方法700的流程圖。雖然該等方法步驟係配合第1圖、第2A圖至第2D圖及第3圖至第6圖之該等系統做說明，本技術專業人士將可瞭解到設置成以任何順序執行該等方法步驟的任何系統皆在本發明之範圍內。
該方法開始於步驟710，其中GPU 240執行儲存在關聯於該GPU的記憶體中之一啟動載入器。在一具體實施例中，該啟動載入器包括在碼640中，且硬體接線至GPU 240的積體電路當中。該啟動載入器可設置GPU 240來載入與執行自圖形驅動器103或SPI快閃裝置320接收的額外指令。在步驟712中，GPU 240決定一WARMBOOT信號是否由EC 310所設定。如以上配合第3圖之說明，該WARMBOOT信號指明GPU 240是否必須執行一快速回復作業，例如一暖開機初始化程序。如果該WARMBOOT信號未被設定，則方法700進行到步驟714，其中GPU 240執行一完整的冷開機初始化程序。在一具體實施例中，GPU 240經由通訊路徑113自圖形驅動器103接收資料與指令。在其它具體實施例中，GPU 240經由連接GPU 240至EC 310的I2C/SMBUS，由驅動器340接收資 240可設置成處理自圖形驅動器103接收的圖形基元來產生儲存在訊框緩衝器244中著色的像素資料。然後GPU 240依據訊框緩衝器244中該著色的像素資料產生該等數位視訊信號，且方法800終止。
第9圖提供根據本發明一具體實施例用於執行一圖形處理單元240之快速回復暖開機初始化程序之方法900的流程圖。雖然該等方法步驟係配合第1圖、第2A圖至第2D圖及第3圖至第6圖之該等系統做說明，本技術專業人士將可瞭解到設置成以任何順序執行該等方法步驟的任何系統皆在本發明之範圍內。
該方法開始於步驟910，其中GPU 240由連接至GPU 240的非揮發性記憶體取得一或多個指令。在一具體實施例中，該等一或多個指令可自SPI快閃裝置320中的碼650取得，並設置成使得GPU 240執行該暖開機初始化程序中的一或多項作業，例如決定SPI快閃裝置320中儲存一GPU狀態660的位置。在其它具體實施例中，該等一或多個指令可硬體連線至GPU 240內的晶片上ROM。在步驟912中，GPU 240執行自非揮發性記憶體取得的該等一或多個指令。在步驟914中，GPU 240決定自從GPU 240進入一深度休眠狀態之後電腦系統100的實體組態是否已經改變。例如，GPU 240可設置成檢查一新的顯示器是否已經連接至電腦系統100。在一具體實施例中，當GPU 240進入該深度休眠狀態時，GPU 240可以讀取儲存在SPI快閃裝置320中的一檢查總和值，其係關於電腦系統100之先前的實體組態。然後當GPU 240離開該深度休眠狀態時，GPU 240計算關於電腦系統100之一目前實體組態之一檢查總和值。如果該儲存的檢查總和值符合該計算出的檢查總和值，則GPU 240決定電腦系統100之實體組態並未改變，且方法900進行到步驟918。但是，如果該儲存的檢查總和值並不符合該計算出的檢查總和值，則GPU 240決定電腦 料與指令。GPU 240依據自該軟體驅動程式接收的該等資料與指令設置GPU 240的一操作狀態。現在回到步驟712，如果該WARMBOOT信號被設定，則方法700進行到步驟716，其中GPU 240執行一快速回復暖開機初始化程序。在一具體實施例中，GPU 240設置成自耦接至GPU 240的一專屬非揮發性記憶體載入資料與指令，例如自SPI快閃裝置320。GPU 240依據自該非揮發性記憶體接收的該等資料與指令設置GPU 240的一操作狀態。
第8圖提供根據本發明一具體實施例用於執行一圖形處理單元240之冷開機初始化程序之方法800的流程圖。雖然該等方法步驟係配合第1圖、第2A圖至第2D圖及第3圖至第6圖之該等系統做說明，本技術專業人士將可瞭解到設置成以任何順序執行該等方法步驟的任何系統皆在本發明之範圍內。
該方法開始於步驟810，其中GPU 240自一軟體驅動程式接收資料與指令來設定GPU 240的一操作狀態。在一具體實施例中，GPU 240經由通訊路徑113自圖形驅動器103接收該等資料與指令。在這種具體實施例中，在GPU 240可自圖形驅動器103接收該等資料與指令之前，GPU 240必須等待直到通訊路徑113由電腦系統100完全地初始化。在其它具體實施例中，GPU 240可經由連接GPU 240至EC 310的一I2C/SMBUS自驅動器340接收資料與指令。在這些具體實施例中，該冷開機初始化程序可與電腦系統100的其它硬體組件之初始化平行地進行，例如通訊路徑113。。在步驟812中，GPU 240可導引該等指令至PMU 610來執行。該等執行的指令可設置成設定GPU 240的一操作狀態，例如藉由寫入定義在該接收資料中的數值到暫存器檔案630中的暫存器。該等執行的指令可使得PMU 610設置GPU 240的其它態樣，以及例如初始化關聯於GPU 240的一或多個計數器。在步驟814中，GPU 240開始產生數位視訊信號來在顯示器110上進行顯示。GPU 系統100的實體組態已經改變，且方法900進行到步驟916，其中GPU 240中止該暖開機初始化程序，並執行一完整冷開機初始化程序，例如以上配合方法800所說明的該初始化程序。
現在回到步驟918，GPU 240自連接至GPU 240的一記憶體取得一儲存的操作狀態。在一具體實施例中，在步驟910中取得的該等指令設置成使得PMU 610自SPI快閃裝置320載入GPU狀態660。在其它具體實施例中，GPU狀態660可自其它記憶體載入，例如訊框緩衝器244或系統記憶體104。在步驟920中，GPU 240可設定GPU 240的該目前操作狀態來反應自非揮發性記憶體取得的該儲存之操作狀態。在一具體實施例中，PMU 610設置成自SPI快閃裝置320讀取該儲存的操作狀態，並將關聯於該儲存的操作狀態之一或多個數值寫入到暫存器檔案630中的一或多個暫存器。在步驟922中，GPU開始產生數位視訊信號來在顯示器110上進行顯示。GPU 240可設置成處理自圖形驅動器103接收的圖形基元來產生儲存在訊框緩衝器244中著色的像素資料。然後GPU 240可依據訊框緩衝器244中該著色的像素資料產生該等數位視訊信號，且方法900終止。
總而言之，該揭示的技術管理耦接至具有自更新能力的一顯示器之一圖形處理單元的組態。該技術在當該電腦系統初始被開啟電力時利用一完整冷開機初始化程序。此外，該技術在當該圖形處理單元偵測到該電腦系統之實體組態在當離開一深度休眠狀態時已經改變，即使用該冷開機初始化程序。另外，當該圖形處理單元正在離開一深度休眠狀態時，且當該電腦系統之實體組態尚未改變時，該技術使用一壓縮的暖開機初始化程序來恢復一先前儲存的操作狀態，藉以最小化在離開該深度休眠狀態之後所需要之設置時間。
該揭示技術的一種好處為當該顯示器在一面板自更新模式中操作時，最小化一圖形處理單元的設置時間可以減少關聯於更新正在顯示的一影像之潛時。包括具有自更新能力之顯示器的電腦系統可以經常地使得一圖形處理單元進入與離開一深度休眠狀態。通常該圖形處理單元將在進入該深度休眠狀態的數秒之內離開該深度休眠狀態。因此，該電腦系統之組態自從該圖形處理單元進入該深度休眠狀態之後幾乎不可能改變。該揭示之技術探究此現象係藉由儲存與載入該圖形處理單元之操作狀態而非依靠該圖形驅動器來在每一次該圖形處理單元被開啟電力時設置該圖形處理單元。
該揭示技術的另一項好處為該圖形處理單元可設置成並聯於該電腦系統之其它硬體與軟體組件。利用一輔助通訊路徑或一專屬非揮發性記憶體來載入用於設置該圖形處理單元的指令即可使得該圖形處理單元能夠進行設置之前，該圖形處理單元可以不需要依賴一高速通訊匯流排(例如PCIe匯流排)的成功初始化。使得該圖形處理單元能夠單獨地設置可降低初始化所需要的時間，並提供較佳的使用者經驗。
前述係關於本發明之具體實施例，本發明之其它及進一步的具體實施例皆可進行，而並不背離其基本範圍。例如，本發明之態樣可實作成硬體或軟體，或是硬體及軟體的組合當中。本發明一具體實施例可以實作成由一電腦系統使用的一程式產品。該程式產品的程式定義該等具體實施例的功能(包括此處所述的方法)，並可包含在多種電腦可讀取儲存媒體上。例示性的電腦可讀取儲存媒體包括但不限於：(i)不可寫入儲存媒體(例如在一電腦內唯讀記憶體裝置，例如可由CD-ROM讀取的CD-ROM碟片，快閃記憶體，ROM晶片，或任何其它種類的固態非揮發性半導體記憶體)，其上可永久儲存資訊；及(ii)可寫入儲存媒體(例如在一磁碟機內的軟碟片、或硬碟機、或任何種類的固態隨機存取半導體記憶體)，其上可儲存可改變 的資訊。這些電腦可讀取儲存媒體當承載關於本發明之該等功能的電腦可讀取指令時為本發明之具體實施例。
基於前述內容，本發明之範圍係由以下的該等申請專利範圍所決定。
100‧‧‧電腦系統
102‧‧‧中央處理單元
103‧‧‧圖形驅動器
104‧‧‧系統記憶體
105‧‧‧記憶體橋接器
106‧‧‧匯流排或其它通訊路徑
107‧‧‧輸入/輸出橋接器
108‧‧‧使用者輸入裝置
110‧‧‧顯示器
110(0)‧‧‧內部顯示面板
110(1)..110(N)‧‧‧外部顯示面板
112‧‧‧平行處理子系統
113‧‧‧匯流排或其它通訊路徑
114‧‧‧系統碟
116‧‧‧開關
118‧‧‧網路轉換器
120,121‧‧‧嵌入卡
210‧‧‧時序控制器
212‧‧‧行驅動器
214‧‧‧列驅動器
216‧‧‧液晶顯示器裝置
220‧‧‧自更新控制器
224‧‧‧局部訊框緩衝器
240‧‧‧圖形處理單元
242‧‧‧圖形記憶體
244‧‧‧訊框緩衝器
250‧‧‧數位視訊信號
251,252,253,254‧‧‧路線
255‧‧‧聯結符號時脈循環
260‧‧‧次級資料封包
265‧‧‧聯結符號時脈循環
280‧‧‧通訊路徑
310‧‧‧嵌入式控制器
320‧‧‧SPI快閃裝置
330‧‧‧系統基本輸入/輸出系統
340‧‧‧驅動器
400‧‧‧狀態圖
410‧‧‧正常狀態
420‧‧‧喚醒訊框緩衝器狀態
430‧‧‧快取訊框狀態
440‧‧‧自更新狀態
450‧‧‧重新同步化狀態
460‧‧‧局部訊框緩衝器休眠狀態
500‧‧‧狀態圖
510‧‧‧正常狀態
520‧‧‧深度閒置狀態
530‧‧‧面板自更新狀態
540‧‧‧更深度閒置狀態
550‧‧‧GPU電源關閉狀態
560‧‧‧重新同步化狀態
610‧‧‧電力管理微控制器單元
620‧‧‧處理核心
630‧‧‧暫存器檔案
640‧‧‧碼
650‧‧‧碼
660‧‧‧圖形處理單元狀態
700‧‧‧方法
710-716‧‧‧步驟
800‧‧‧方法
810-814‧‧‧步驟
900‧‧‧方法
910-922‧‧‧步驟
所以，可以詳細瞭解本發明上述特徵之方式當中，本發明之一更為特定的說明簡述如上，其可藉由參照到具體實施例來進行，其中一些例示於所附圖式中。但是應要注意到，該等附屬圖式僅例示本發明的典型具體實施例，因此其並非要做為本發明之範圍的限制，其可允許其它同等有效的具體實施例。
第1圖例示設置成實作本發明一或多種態樣之電腦系統的方塊圖；第2A圖例示根據本發明一具體實施例耦接至包括一自更新能力的顯示器之一平行處理子系統；第2B圖例示根據本發明一具體實施例實作一嵌入式DisplayPort介面的通訊路徑；第2C圖為根據本發明一具體實施例由一GPU產生的數位視訊信號在通訊路徑上傳輸之概念圖；第2D圖為根據本發明一具體實施例中嵌入在第2C圖之該等數位視訊信號之水平空白時段中的一次級資料封包的概念圖；第3圖例示根據本發明一具體實施例中電腦系統之平行處理子系統與多個組件之間的通訊信號；第4圖為根據本發明一具體實施例中具有一自更新能力的顯示器之狀態圖；第5圖為根據本發明一具體實施例中設置來控制一顯示器轉換成與轉換離開一面板自更新模式的圖形處理單元之狀態圖； 第6圖例示根據本發明一具體實施例的一種圖形處理單元之多種組件；第7圖提供根據本發明一具體實施例用於設置一圖形處理單元之方法的流程圖；第8圖提供根據本發明一具體實施例用於執行一圖形處理單元之完整冷開機初始化程序之方法的流程圖；及第9圖提供根據本發明一具體實施例用於執行一圖形處理單元之快速回復暖開機初始化程序之方法的流程圖。

Claims (10)

  1. 一種用於設定耦接至一自更新顯示器的一圖形處理單元之操作狀態的方法，該方法包含：執行至少一作業來設定該圖形處理單元之操作狀態的一第一部份；決定一信號是否已經被設定來指明該圖形處理單元應執行一暖開機作業；及如果該信號已被設定，則執行該暖開機作業來設定該圖形處理單元之操作狀態的一第二部份，或是如果該信號尚未被設定，則執行一冷開機作業來設定該圖形處理單元之操作狀態的該第二部份。
  2. 如申請專利範圍第1項之方法，其中執行該冷開機作業包含：經由一次要通訊匯流排接收由關聯於該圖形處理單元的一軟體驅動程式所產生的一或多個數值；將該等一或多個數值載入到關聯於該圖形處理單元的一或多個暫存器中；及設定該圖形處理單元之操作狀態的該第二部份來使得該圖形處理單元能夠經由一主要通訊匯流排接收圖形資料與指令，並依據該等圖形資料與該等指令產生視訊信號來在該顯示器上進行顯示。
  3. 如申請專利範圍第1項之方法，其中執行該暖開機作業包含：自耦接至該圖形處理單元的一非揮發性記憶體讀取一或多個數值；將該等一或多個數值載入到關聯於該圖形處理單元的一或多個暫存器中；及設定該圖形處理單元之操作狀態的該第二部份來使得該圖形處理單元能夠經由一主要通訊匯流排接收圖形資料與指令，並依據該等圖形資料與該等指令產生視訊信號來 在該顯示器上進行顯示。
  4. 一種子系統，該子系統包含：一圖形處理單元，其設置成：執行至少一作業來設定該圖形處理單元之操作狀態的一第一部份；決定一信號是否已經被設定來指明該圖形處理單元應執行一暖開機作業；及如果該信號已被設定，則執行該暖開機作業來設定該圖形處理單元之操作狀態的一第二部份，或是如果該信號尚未被設定，則執行一冷開機作業來設定該圖形處理單元之操作狀態的該第二部份。
  5. 如申請專利範圍第4項之子系統，其中用於執行該至少一作業的一指令儲存在關聯於該圖形處理單元的一遮罩ROM中。
  6. 如申請專利範圍第4項之子系統，其中執行該冷開機作業包含：經由一次要通訊匯流排接收由關聯於該圖形處理單元的一軟體驅動程式所產生的一或多個數值；將該等一或多個數值載入到關聯於該圖形處理單元的一或多個暫存器中；及設定該圖形處理單元之操作狀態的該第二部份來使得該圖形處理單元能夠經由一主要通訊匯流排接收圖形資料與指令，並依據該等圖形資料與該等指令產生視訊信號來在該顯示器上進行顯示。
  7. 如申請專利範圍第6項之子系統，其中接收該等一或多個數值係當該主要通訊匯流排正在被初始化時來執行。
  8. 如申請專利範圍第4項之子系統，其中執行該暖開機作業包含：自該非揮發性記憶體讀取一或多個數值；將該等一或多個數值載入到關聯於該圖形處理單元的 一或多個暫存器中；及設定該圖形處理單元之操作狀態的該第二部份來使得該圖形處理單元能夠經由一主要通訊匯流排接收圖形資料與指令，並依據該等圖形資料與該等指令產生視訊信號來在該顯示器上進行顯示。
  9. 如申請專利範圍第8項之子系統，該圖形處理單元另設置成：於進入一深度休眠狀態之前，決定在該非揮發性記憶體中該圖形處理單元之一儲存的操作狀態是否符合該圖形處理單元的一目前操作狀態；及如果該儲存的操作狀態符合該目前操作狀態，則進入該深度休眠狀態，或是如果該儲存的操作狀態並不符合該目前操作狀態，則更新該儲存的操作狀態來反應出該目前操作狀態，並進入該深度休眠狀態。
  10. 如申請專利範圍第9項之子系統，其中決定在該非揮發性記憶體中該圖形處理單元之一儲存的操作狀態是否符合該圖形處理單元的一目前操作狀態之步驟包含比較關於該儲存的操作狀態之一雜湊值與關於該目前操作狀態的一雜湊值。
TW101111358A 2011-03-31 2012-03-30 支援耦接至圖形控制器的自更新顯示器的方法和裝置 TWI466099B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/077,808 US8745366B2 (en) 2011-03-31 2011-03-31 Method and apparatus to support a self-refreshing display device coupled to a graphics controller

Publications (2)

Publication Number Publication Date
TW201303849A true TW201303849A (zh) 2013-01-16
TWI466099B TWI466099B (zh) 2014-12-21

Family

ID=46146600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111358A TWI466099B (zh) 2011-03-31 2012-03-30 支援耦接至圖形控制器的自更新顯示器的方法和裝置

Country Status (4)

Country Link
US (1) US8745366B2 (zh)
EP (1) EP2506250B1 (zh)
CN (1) CN102841799B (zh)
TW (1) TWI466099B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI564802B (zh) * 2015-12-14 2017-01-01 財團法人工業技術研究院 初始化週邊裝置之方法與使用此方法之電子裝置
TWI574250B (zh) * 2013-08-12 2017-03-11 威盛電子股份有限公司 影像傳送裝置及其影像處理方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201107167D0 (en) * 2011-04-28 2011-06-15 Gpeg Internat Ltd Display device, system and method for monitoring at least one property thereof
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
EP2786224B1 (en) * 2011-11-30 2020-05-06 Intel Corporation Reducing power for 3d workloads
US9400545B2 (en) 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
CA2860628A1 (en) 2012-01-05 2013-07-11 American Panel Corporation, Inc. Redundant control system for lcd
KR101947726B1 (ko) * 2012-03-08 2019-02-13 삼성전자주식회사 영상 처리 장치 및 이의 영상 처리 방법
US9116639B2 (en) * 2012-12-18 2015-08-25 Apple Inc. Maintaining synchronization during vertical blanking
EP3063621A4 (en) * 2013-10-29 2017-07-12 Intel Corporation Flexible bootstrap code architecture
JP6176168B2 (ja) * 2014-03-26 2017-08-09 ソニー株式会社 伝送装置および伝送方法、受信装置および受信方法、伝送システム、並びにプログラム
US10049002B2 (en) * 2014-06-26 2018-08-14 Intel Corporation Display interface bandwidth modulation
JP6407661B2 (ja) * 2014-10-30 2018-10-17 富士通コンポーネント株式会社 通信装置
EP3193235B1 (en) * 2014-12-12 2021-02-24 VIA Alliance Semiconductor Co., Ltd. Graphics processing system and power gating method thereof
US10074203B2 (en) * 2014-12-23 2018-09-11 Synaptics Incorporated Overlay for display self refresh
US9626195B2 (en) * 2015-05-11 2017-04-18 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Booting system
US10297003B2 (en) 2015-09-21 2019-05-21 Qualcomm Incorporated Efficient saving and restoring of context information for context switches
US20170083078A1 (en) * 2015-09-23 2017-03-23 Intel Corporation High definition multimedia interface power management
KR102458342B1 (ko) * 2016-02-05 2022-10-25 삼성전자주식회사 오디오 처리 장치 및 오디오 처리 방법
KR102486797B1 (ko) * 2016-03-09 2023-01-11 삼성전자 주식회사 전자 장치 및 전자 장치의 디스플레이 구동 방법
US9978343B2 (en) 2016-06-10 2018-05-22 Apple Inc. Performance-based graphics processing unit power management
TWI653619B (zh) * 2016-11-25 2019-03-11 瑞鼎科技股份有限公司 驅動電路及其運作方法
CA3048026C (en) 2017-02-09 2024-10-01 L3 Technologies, Inc. FAILURE-TOLERANT LCD DISPLAYS FOR AVIONIC SYSTEMS
US10678553B2 (en) 2017-10-10 2020-06-09 Apple Inc. Pro-active GPU hardware bootup
EP3477467A1 (en) * 2017-10-26 2019-05-01 Vestel Elektronik Sanayi ve Ticaret A.S. Method of operating an electronic device, electronic device and computer program
CN110663036B (zh) * 2017-12-04 2023-04-25 谷歌有限责任公司 使用片上系统的数据的同步处理
US11114057B2 (en) * 2018-08-28 2021-09-07 Samsung Display Co., Ltd. Smart gate display logic
US11354415B2 (en) * 2019-06-29 2022-06-07 Intel Corporation Warm boot attack mitigations for non-volatile memory modules
CN110703892B (zh) * 2019-10-28 2025-03-21 闻泰通讯股份有限公司 基于usb c型接口的ec复位电路以及电子设备
CN114637559B (zh) * 2020-12-15 2023-11-24 博泰车联网科技(上海)股份有限公司 显示开机界面的方法、系统、设备及存储介质
CN114996179B (zh) * 2022-08-01 2022-11-04 摩尔线程智能科技(北京)有限责任公司 图形处理器辅助管理系统和方法
US12271246B2 (en) * 2023-06-28 2025-04-08 Dell Products, L.P. Out-of-band management of heterogeneous computing platforms in low-power states

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319292B1 (ko) * 1999-12-02 2002-01-05 윤종용 빠른 부팅 속도를 갖는 컴퓨터 시스템 및 그 방법
AU2002304041A1 (en) 2001-11-23 2003-06-10 Netac Technology Co., Ltd. Semiconductor storage method and device supporting multi-interfaces
TWI243335B (en) * 2003-09-04 2005-11-11 Htc Corp Booting method for performing warm boot or cold boot when CPU is down, and its computer system
CN100530038C (zh) * 2006-03-31 2009-08-19 鸿富锦精密工业（深圳）有限公司 微控制器的开机控制装置及方法
TWI363961B (en) * 2006-04-21 2012-05-11 Hon Hai Prec Ind Co Ltd Controlling apparatus and method for booting micro control unit
US7627723B1 (en) 2006-09-21 2009-12-01 Nvidia Corporation Atomic memory operators in a parallel processor
US20080079739A1 (en) 2006-09-29 2008-04-03 Abhay Gupta Graphics processor and method for controlling a display panel in self-refresh and low-response-time modes
US8255887B2 (en) 2006-11-29 2012-08-28 International Business Machines Corporation Method and apparatus for re-using memory allocated for data structures used by software processes
JP4748057B2 (ja) * 2006-12-28 2011-08-17 ソニー株式会社 情報処理装置、起動方法、およびプログラム
US9613215B2 (en) 2008-04-10 2017-04-04 Nvidia Corporation Method and system for implementing a secure chain of trust
US8180905B2 (en) 2008-12-09 2012-05-15 Microsoft Corporation User-mode based remote desktop protocol (RDP) encoding architecture
KR20100133649A (ko) 2009-06-12 2010-12-22 삼성전자주식회사 메모리 링크 아키텍쳐에서 파워 오프 시 데이터 로스를 방지하는 기능을 갖는 멀티 프로세서 시스템
US20110047316A1 (en) 2009-08-19 2011-02-24 Dell Products L.P. Solid state memory device power optimization
US8943347B2 (en) 2009-09-09 2015-01-27 Advanced Micro Devices, Inc. Controlling the power state of an idle processing device
US8832421B2 (en) * 2009-10-20 2014-09-09 Blackberry Limited Enhanced fast reset in mobile wireless communication devices and associated methods
CN101727402B (zh) 2009-10-23 2012-07-04 深圳市江波龙电子有限公司 一种非易失性存储器数据的读写控制方法及系统
US8732496B2 (en) 2011-03-24 2014-05-20 Nvidia Corporation Method and apparatus to support a self-refreshing display device coupled to a graphics controller

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI574250B (zh) * 2013-08-12 2017-03-11 威盛電子股份有限公司 影像傳送裝置及其影像處理方法
US9710875B2 (en) 2013-08-12 2017-07-18 Via Technologies, Inc. Image transmission apparatus and image processing method thereof
TWI564802B (zh) * 2015-12-14 2017-01-01 財團法人工業技術研究院 初始化週邊裝置之方法與使用此方法之電子裝置
CN106873954A (zh) * 2015-12-14 2017-06-20 财团法人工业技术研究院 初始化周边装置的方法与使用此方法的电子装置
CN106873954B (zh) * 2015-12-14 2020-03-20 财团法人工业技术研究院 初始化周边装置的方法与使用此方法的电子装置

Also Published As

Publication number Publication date
TWI466099B (zh) 2014-12-21
US8745366B2 (en) 2014-06-03
EP2506250A2 (en) 2012-10-03
CN102841799A (zh) 2012-12-26
CN102841799B (zh) 2016-08-03
US20120249563A1 (en) 2012-10-04
EP2506250A3 (en) 2013-12-18
EP2506250B1 (en) 2016-09-14

Similar Documents

Publication Publication Date Title
TWI466099B (zh) 支援耦接至圖形控制器的自更新顯示器的方法和裝置
TWI465907B (zh) 支援耦接至圖形控制器的自更新顯示器的方法和裝置
TWI483242B (zh) 控制連接至圖形控制器的自更新顯示器的稀疏更新的方法和裝置
US20120206461A1 (en) Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
US20120207208A1 (en) Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
US9165537B2 (en) Method and apparatus for performing burst refresh of a self-refreshing display device
EP2619653B1 (en) Techniques to transmit commands to a target device
CN104145242B (zh) 具有淡入淡出和热插拔特征的缆线
JP5748761B2 (ja) ディスプレイ出力スタッタのための方法及び装置
TW201443609A (zh) 於垂直消隱期間維持同步
US20180286345A1 (en) Adaptive sync support for embedded display
TWI443576B (zh) 圖像顯示系統及方法
CN101615069B (zh) 可省电的电源管理单元、计算机系统及其省电方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees