TW201301360A

TW201301360A - 具有鋁金屬閘極之電晶體及其製作方法

Info

Publication number: TW201301360A
Application number: TW100121602A
Authority: TW
Inventors: Hsin-Fu Huang; Chi-Mao Hsu; Min-Chuan Tsai; Chin-Fu Lin; Chun-Hsien Lin
Original assignee: United Microelectronics Corp
Priority date: 2011-06-21
Filing date: 2011-06-21
Publication date: 2013-01-01

Abstract

一種具有鋁金屬閘極之電晶體，包括一基底、一高介電常數閘極介電層、一鋁金屬閘極以及一源極/汲極區。高介電常數閘極介電層係設置於基底上。鋁金屬閘極包括一功函數金屬層以及一鋁金屬層係依序配置於高介電常數閘極介電層上，其中鋁金屬層包括由兩段式製程所沉積的一第一鋁金屬層與一第二鋁金屬層。源極/汲極區係設置於鋁金屬閘極之兩側的該基底中。

Description

具有鋁金屬閘極之電晶體及其製作方法

本發明係關於一種具有鋁金屬閘極之電晶體及其製作方法，尤指一種具有較均勻結晶大小分佈的鋁金屬閘極之電晶體及其製作方法。

隨著金氧半導體(metal-oxide-semiconductor，MOS)電晶體元件尺寸持續地縮小，閘極介電層之厚度亦隨線寬而微縮，然而厚度漸減之閘極介電層若不足以支撐閘極電壓，將造成嚴重漏電流現象，此外，多晶矽(polysilicon)閘極亦容易因硼穿透(boron penetration)效應而導致元件效能降低。因此，半導體業界嘗試使用金屬閘極與高介電常數(High-K)材料取代傳統多晶矽(polysilicon)閘極與氧化物閘極介電層做為新的閘極組合。

為搭配高介電常數(High-K)閘極介電層，金屬閘極可使用一功函數金屬層及一低電阻金屬層共同組合而成，其中低電阻金屬層之材料可包括鋁。因此，如何製作一品質良好的鋁金屬閘極以增加電晶體元件電性之可靠度即為相關技術者所欲改進之課題。

本發明之目的之一在於提供一種具有鋁金屬閘極之電晶體及其製作方法，以得到較佳電晶體元件電性之可靠度。

本發明之一較佳實施例是提供一種製造金屬閘極的方法，包括下列步驟。提供一基底，並於該基底上形成一犧牲閘極結構，再於該犧牲閘極結構中形成一開口。接著填入一鋁金屬層於該開口內，且其步驟包括：進行一預沉積步驟以形成一第一鋁金屬層於該開口上，以及進行一主沉積步驟以形成一第二鋁金屬層於該第一鋁金屬層上。

本發明之另一較佳實施例是提供一種具有鋁金屬閘極之電晶體包括：一基底；一高介電常數閘極介電層，設置於基底上；一鋁金屬閘極，鋁金屬閘極包括一功函數金屬層以及一鋁金屬層依序配置於高介電常數閘極介電層上，其中鋁金屬層包括一第一鋁金屬層與一第二鋁金屬層；以及一源極/汲極區，設置於該鋁金屬閘極之兩側的該基底中。

本發明以兩段式製程形成鋁金屬閘極之鋁金屬層，包括預沉積步驟以生成第一鋁金屬層及主沉積步驟以生成第二鋁金屬層，其中預沉積步驟的一製程平均溫度實質上小於形成第二鋁金屬層之一製程平均溫度，且在形成第一鋁金屬層之預沉積步驟中不於基底背面通入氬氣等協助熱傳導的流體。此兩段式鋁金屬沉積製程可減少鋁金屬層之孔狀缺陷以改善鋁金屬層之結晶大小均勻度及增加電晶體元件電性之可靠度。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

為減少現行物理氣相沈積(physical vapor deposition,PVD)製程所製得之鋁金屬層因結晶大小不一而形成的孔狀缺陷，本發明提出以兩段式製程沉積均勻度較佳的鋁金屬層。請參考表1，表1列示了本發明之第一較佳實施例及第二較佳實施例之閘極填充(gate-fill)製程步驟。如表1所示，第一較佳實施例之製程步驟可分為三步驟包括：預熱、鋁金屬層沉積、回溫(reflow)，而第二較佳實施例之製程步驟與第一較佳實施例之步驟相比，第二較佳實施例之製程步驟不進行預熱步驟，且將鋁金屬層沉積分為兩段式步驟，也就是說，第一較佳實施例係在一固定溫度下進行單一鋁金屬層沉積，而第二較佳實施例之鋁金屬層沉積可分為一預沉積步驟進行一第一鋁金屬層沉積以及一主沉積步驟進行一第二鋁金屬層沉積，其中形成第一鋁金屬層之預沉積步驟的製程平均溫度實質上小於形成第二鋁金屬層之製程平均溫度。此外，預定進行鋁金屬沉積之基底的背面設置有一控制製程溫度的加熱器(heater)，為保持基底受熱均勻及製程溫度的穩定，製程中也可於基底的背面通入協助熱傳導的流體，例如：氬氣等。在第二較佳實施例形成第一鋁金屬層之預沉積的步驟中，不於預定進行鋁金屬層沉積之基底的背面通入協助熱傳導的流體，例如：不在晶圓背面通入氬氣。此外，第二較佳實施例也可藉由與第一較佳實施例不同的回溫步驟時間，調整製程之熱預算(thermal budget)，例如：為補償不進行預熱步驟的熱預算損失，而增加回溫步驟的時間。

值得說明的是，將第一較佳實施例的鋁金屬層與第二較佳實施例的鋁金屬層相比，以第一較佳實施例之製程所製得的鋁金屬有結晶大小(grain size)不一，而形成具有孔狀缺陷(pin hole)的粗糙表面，且此鋁金屬結晶大小分佈情形在不同電晶體元件之間亦有所不同。而以第二較佳實施例之製程所製得的鋁金屬層表面孔狀缺陷(pin hole)數較少且折射率較大，也就是說，使用第二較佳實施例的兩段式鋁金屬層沉積製程可得到結晶大小(grain size)均勻度較佳的鋁金屬層，而能提供更佳的電晶體元件電性之可靠度。

本發明可應用於各式半導體製程，例如金屬內連線與金屬閘極等製程中。現以整合於後閘極(gate last)製程之先閘極介電層(high-K first)製程並搭配前述之第二較佳實施例鋁金屬層兩段式沉積製程為例做說明，請參考第1圖至第6圖，第1圖至第6圖為本發明較佳實施例之製作一具有鋁金屬閘極之電晶體的示意圖。如第1圖所示，首先提供一基底11，例如一矽基底或一絕緣層上覆矽(silicon-on-insulator；SOI)基底等，且於基底上形成複數個淺溝渠隔離(shallow trench isolation,STI)12。接著，於基底11上全面沉積一介質層(interfacial layer)13、一高介電常數閘極介電層14、一蝕刻停止層15、一犧牲閘極材料層16以及一蓋層17。形成的方法可以用習知的各種沈積製程，例如是化學氣相沈積(chemical vapor deposition,CVD)、物理氣相沈積(physical vapor deposition,PVD)等，但不以此為限。其中，介質層13選擇性設置於基底11上，提供高介電常數閘極介電層14於基底11上具有較佳的附著能力，其材質可為二氧化矽或是含氮的二氧化矽層(nitridation silicon dioxide)或低介電常數之材料，但不以此為限。高介電常數閘極介電層14可為一金屬氧化物層，例如一稀土金屬氧化物層。高介電常數閘極介電層14可選自氧化鉿(hafnium oxide，HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化釔(yttrium oxide，Y₂O₃)、氧化鋯(zirconium oxide，ZrO₂)、鈦酸鍶(strontium titanate oxide，SrTiO₃)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide，HfZrO₄)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)與鈦酸鋇鍶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)所組成之群組。蝕刻停止層15可為氮化鈦(TiN)或氮化鉭(TaN)構成，但不以此為限，選擇性設置於高介電常數閘極介電層14與犧牲閘極材料層16之間，做為一阻障層(barrier layer)，保護下方高介電常數閘極介電層14。犧牲閘極材料層16可由不具有任何摻質(undoped)的多晶矽材料或由具有N+摻質的多晶矽材料所構成，而蓋層17設置於犧牲閘極材料層16上，可由二氧化矽(SiO₂)、氮化矽或氮氧化矽(SiON)等材料所構成，構成材料皆不以此為限。

然後，如第2圖所示，形成一圖案化光阻層(圖未示)在蓋層上，並利用圖案化光阻層當作遮罩進行一圖案轉移製程，以單次蝕刻或逐次蝕刻步驟，去除部分的蓋層17、部分的犧牲閘極材料層16、部分的蝕刻停止層15、部分的高介電常數閘極介電層14及部分的介質層13，並剝除此圖案化光阻層，以形成一由圖案化介質層13、圖案化高介電常數閘極介電層14、圖案化蝕刻停止層15、圖案化犧牲閘極材料層16及圖案化蓋層17所構成的犧牲閘極結構18。此時可進一步於犧牲閘極結構18的兩側的基底中分別形成一輕摻雜源極/汲極區19。

接著，如第3圖所示，在犧牲閘極結構18的周圍側壁形成一側壁子20，側壁子20可為單一層或多層結構，或可包括襯層(liner)(圖未示)等一起組成。側壁子20之材料可包括高溫氧化矽層(high temperature oxide,HTO)、氮化矽、氧化矽或使用六氯二矽烷(hexachlorodisilane,Si₂Cl₆)形成的氮化矽(HCD-SiN)，但不以此為限。形成側壁子20的方法為習知技術，在此不加以贅述。然後以側壁子20及蓋層17為遮罩，進行一離子佈植製程，摻入適當的摻質，摻質可包括N型或P型摻質，以於犧牲閘極結構18兩側的基底11中分別形成一源極/汲極區21，並搭配一退火製程以活化源極/汲極區21。

此外，本發明的電晶體仍可包含其他半導體結構(圖未示)，例如一金屬矽化物層(silicide)位於源極/汲極區21上、以一矽基底回蝕製程並搭配一選擇性磊晶成長(selective epitaxial growth,SEG)製程而形成具有矽與其他材料的磊晶層於源極/汲極區21或是其他保護層。而於一實施例中，在完成源極/汲極區21或金屬矽化物層(圖未示)後，可進一步將側壁子20部份或完全移除，使得後續形成的接觸洞蝕刻停止層(contact etch stop layer，CESL)對於電晶體具有較佳應力，接觸洞蝕刻停止層的材料可包括例如氮化矽。另外需注意的是，雖然本實施例較佳依序形成輕摻雜源極/汲極區19、側壁子20及源極/汲極區21，但不侷限於此，本發明又可依據製程上的需求任意調整上述形成側壁子及掺雜區的順序，此均屬本發明所涵蓋的範圍。

如第4圖所示，接著依序沉積一接觸洞蝕刻停止層22與一內層介電層(inter-layer dielectric，ILD)23覆蓋犧牲閘極結構18，並進行一平坦化製程，例如一化學機械平坦化(chemical mechanical polish,CMP)製程或者一回蝕刻製程，以依序移除部份的內層介電層23、部份的接觸洞蝕刻停止層22、部份的側壁子20，並完全移除圖案化蓋層17，直到暴露出犧牲閘極材料層16。接下來，如第5圖所示，利用蝕刻停止層15作為高介電常數閘極介電層14的保護層來移除犧牲閘極材料層16，以於犧牲閘極結構18中形成一開口24，此可藉由例如蝕刻製程達成，蝕刻製程包括乾蝕刻或濕蝕刻，例如於一實施例中係先以氯氣做為蝕刻氣體對犧牲閘極材料層16進行乾蝕刻，然後使用氫氧化四甲基銨(tetra methyl ammonium hydroxide，TMAH)溶液作為蝕刻液移除剩餘的犧牲閘極材料層16，但不以此為限。

然後，如第6圖所示，並請一併參考第5圖，於開口24內形成一功函數金屬層25及填入一鋁金屬層26以完成一鋁金屬閘極27。功函數金屬層25設置於高介電常數閘極介電層14上方及開口24的側壁上，可調整之後形成的鋁金屬閘極27之功函數，使其適用於N型電晶體(NMOS)或P型電晶體(PMOS)。若電晶體為N型電晶體，功函數金屬層25可選用功函數為3.9電子伏特(eV)～4.3 eV的金屬材料，如鋁化鈦(TiAl)、鋁化鋯(ZrAl)、鋁化鎢(WAl)、鋁化鉭(TaAl)或鋁化鉿(HfAl)等，但不以此為限；若電晶體為P型電晶體，功函數金屬層25可選用功函數為4.8 eV～5.2 eV的金屬材料，如氮化鈦(TiN)、氮化鉭(TaN)或碳化鉭(TaC)等，但不以此為限。

值得說明的是，本發明之鋁金屬層26填入開口24的沉積方法為第二較佳實施例之兩段式製程。如前所述，此兩段式製程可為預沉積步驟及主沉積步驟，預沉積步驟中，因基底11剛進入反應機台時，反應艙(chamber)中溫度會略為下降，且為縮短回溫時間及避免熱預算(thermal budget)的增加，此時不於基底11的背面通入協助熱傳導均勻的流體例如：氬氣，此階段所進行的為第一鋁金屬層28之沉積。待第一鋁金屬層28沉積至一預定厚度後，再進行主沉積步驟。主沉積步驟中，反應艙中溫度已穩定，可於定溫條件下進行鋁沉積，並於基底11的背面通入協助熱傳導均勻的流體以穩定基底11的溫度，此階段所進行的為第二鋁金屬層29之沉積。換句話說，在本較佳實施例中，形成第一鋁金屬層28之預沉積步驟的平均製程溫度實質上小於形成第二鋁金屬層29之主沉積步驟的平均製程溫度，且在形成第一鋁金屬層28之預沉積步驟中不通入氬氣等協助熱傳導的流體於基底11的背面。因此本發明之兩段式製程可提供結晶大小均勻度較佳且表面折射率較大的鋁金屬層26。另外，在形成功函數金屬層25及鋁金屬層26後，可再進行一平坦化製程，例如一化學機械平坦化(chemical mechanical polish,CMP)製程，去除部分之功函數金屬層25及部分之鋁金屬層26至內層介電層23之頂面，至此完成一具有鋁金屬閘極27之電晶體30。

本實施例的具有鋁金屬閘極之電晶體中，第一鋁金屬層之厚度較佳為實質上小於第二鋁金屬層之厚度，亦即第一鋁金屬層之厚度實質上小於鋁金屬閘極所需之鋁金屬層總厚度的二分之一，在鋁金屬兩段式製程中，預沉積步驟及主沉積步驟根據上述說明在平均製程溫度及是否於基底背面通入協助熱傳導的流體的條件有所不同。此外，本實施例可在維持相同反應物濃度及其他相同反應條件下，藉由改變鋁金屬沉積時間以控制兩段式製程之鋁金屬層之生成厚度，其中改變厚度的方式不以調整沉積時間為限。更詳細地說明，鋁金屬閘極中第一鋁金屬層之厚度為實質上大於等於鋁金屬閘極之鋁金屬層預定總厚度的八分之一，且第一鋁金屬層之厚度小於第二鋁金屬層之厚度，也就是說，當鋁金屬閘極之鋁金屬層預定總厚度為4000埃(angstrom)時，第一鋁金屬層之厚度可實質上介於500埃至2000埃之間。另外，鋁金屬閘極之折射率正比於鋁金屬閘極中第一鋁金屬層之厚度，也就是說，當第一鋁金屬層之厚度越大時，可提供鋁金屬閘極更平整的表面以偵測到較大折射率，因此，於其他實施例中，第一鋁金屬層之厚度較佳為實質上大於等於鋁金屬閘極之鋁金屬層預定總厚度的五分之一或更佳為實質上大於等於鋁金屬閘極之鋁金屬層預定總厚度的三分之一，且第一鋁金屬層之厚度需小於第二鋁金屬層之厚度。

本發明之具有鋁金屬閘極之電晶體並不以上述實施例為限。下文將介紹本發明之其它較佳實施例之具有鋁金屬閘極之電晶體，例如本發明亦可整合於後閘極(gate last)製程之後閘極介電層(high-K last)製程，並搭配前述之第二較佳實施例鋁金屬層兩段式沉積製程，且為了便於比較各實施例之相異處並簡化說明，在下文之各實施例中使用相同的符號標注相同的元件，且主要針對各實施例之相異處進行說明，而不再對重覆部分進行贅述。請參考第7圖，並請一併參考第3圖。第7圖為本發明之另一較佳實施例之具有鋁金屬閘極之電晶體的示意圖。如第7圖所示，不同於上一實施例，本實施例完全移除犧牲閘極結構18中之線型高介電常數閘極介電層14、蝕刻停止層15、犧牲閘極材料層16及圖案化蓋層17，以形成一暴露部分基板11的開口(圖未示)，並重新於基板11上的此開口內形成一金屬之閘極結構31，閘極結構31包括一剖面為U形狀的高介電常數閘極介電層32以及鋁金屬閘極27。形成U形狀高介電常數閘極介電層32的方法為習知技術者所知悉，在此不加以贅述。鋁金屬閘極27包括功函數金屬層25及鋁金屬層26。值得說明的是，本實施例之鋁金屬層26包括兩段式製程製得的第一鋁金屬層28及第二鋁金屬層29，第一鋁金屬層28之厚度h1小於第二鋁金屬層29之厚度h2，且第一鋁金屬層28之厚度h1實質上大於等於鋁金屬閘極27之鋁金屬層26厚度h的八分之一，於其他實施例中，第一鋁金屬層28之厚度h1較佳為實質上大於等於鋁金屬閘極27之鋁金屬層26厚度h的五分之一，或更佳為實質上大於等於鋁金屬閘極27之鋁金屬層26厚度h的三分之一。源極/汲極區21係設置於鋁金屬閘極27之兩側的基底11中。此外，一介質層可選擇性設置於基底11與U形狀的高介電常數閘極介電層32之間，以提供U形狀的高介電常數閘極介電層32較佳的附著能力，介質層之材質可為二氧化矽或是含氮的二氧化矽層(nitridation silicon dioxide)，但不以此為限。

綜上所述，本發明以兩段式製程進行鋁金屬閘極之鋁金屬層沉積，包括預沉積步驟以生成第一鋁金屬層及主沉積步驟以生成第二鋁金屬層，其中預沉積步驟的製程平均溫度實質上小於形成第二鋁金屬層之製程平均溫度，且在形成該第一鋁金屬層之預沉積步驟中不於基底背面通入如氬氣等之協助熱傳導的流體。此兩段式鋁金屬沉積製程可減少鋁金屬層之孔狀缺陷及改善結晶大小分布均勻度以增加電晶體元件電性之可靠度。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

11．．．基底

12．．．淺溝渠隔離

13．．．介質層

14．．．高介電常數閘極介電層

15．．．蝕刻停止層

16．．．犧牲閘極材料層

17．．．蓋層

18．．．犧牲閘極結構

19．．．輕摻雜源極/汲極區

20．．．側壁子

21．．．源極/汲極區

22．．．接觸洞蝕刻停止層

23．．．內層介電層

24．．．開口

25．．．功函數金屬層

26．．．鋁金屬層

27．．．鋁金屬閘極

28．．．第一鋁金屬層

29．．．第二鋁金屬層

30．．．電晶體

31．．．閘極結構

32．．．U形狀的高介電常數閘極介電層

h,h1,h2．．．厚度

第1圖至第6圖為本發明較佳實施例之製作一具有鋁金屬閘極之電晶體的示意圖。

第7圖為本發明之另一較佳實施例之具有鋁金屬閘極之電晶體的示意圖。