[go: up one dir, main page]

TWI552209B - 形成半導體元件的方法 - Google Patents

形成半導體元件的方法 Download PDF

Info

Publication number
TWI552209B
TWI552209B TW100107100A TW100107100A TWI552209B TW I552209 B TWI552209 B TW I552209B TW 100107100 A TW100107100 A TW 100107100A TW 100107100 A TW100107100 A TW 100107100A TW I552209 B TWI552209 B TW I552209B
Authority
TW
Taiwan
Prior art keywords
layer
forming
semiconductor device
region
substrate
Prior art date
Application number
TW100107100A
Other languages
English (en)
Other versions
TW201237946A (en
Inventor
傅思逸
曾奕銘
劉恩銓
蔡世鴻
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW100107100A priority Critical patent/TWI552209B/zh
Publication of TW201237946A publication Critical patent/TW201237946A/zh
Application granted granted Critical
Publication of TWI552209B publication Critical patent/TWI552209B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

形成半導體元件的方法
本發明係關於一種形成半導體元件的方法,特別是一種同時形成高壓電晶體以及低壓電晶體的方法。
隨著MOS電晶體尺寸持續地微縮,習知高壓元件或低壓元件中的多晶矽閘極因硼穿透(boron penetration)效應導致元件效能降低,閘極介電層(EOT)厚度增加、閘極電容值下降,導致元件驅動能力的衰退。因此,半導體業界更嘗以新的閘極材料,例如利用功函數(work function)金屬來取代傳統的多晶矽閘極,用以作為匹配高介電常數(High-K)閘極介電層的控制電極。
一般金屬閘極之製作方法係可概分為前閘極(gate first)製程及後閘極(gate last)製程兩大類。其中前閘極製程會在形成金屬閘極後始進行源極/汲極超淺接面活化回火以及形成金屬矽化物等高熱預算製程,因此使得材料的選擇與調整面對較多的挑戰。為避免上述高熱預算環境並獲得較寬的材料選擇,業界係提出以後閘極製程取代前閘極製程之方法。習知後閘極製程中,係先形成一犧牲閘極(sacrifice gate)或取代閘極(replacement gate),並在完成一般MOS電晶體的製作後,將犧牲/取代閘極移除而形成一閘極凹槽(gate trench),再依電性需求於閘極凹槽內填入不同的金屬。
在現今的半導體製程中,將高壓元件與低壓元件同時整合製作之積體電路技術乃習知技藝,高壓元件的操作電壓例如是1.8V,而低壓元件的操作電壓例如是0.9V。。一般而言,高壓元件中的高壓電晶體通常需要較厚的閘極介電層。然而不論是前閘極或後閘極製程,鮮少有考量到這樣的需求,而可以同時形成具有較厚閘極介電層之高壓元件與具有較薄閘極介電層之低壓元件。
本發明於是提出一種形成半導體元件的方法,能同時形成高壓電晶體以及低壓電晶體。
根據本發明之一實施例,本發明提供一種形成半導體元件的方法。首先提供一基底,基底上定義有一第一區域以及一第二區域。基底之第一區域上依序具有一第一介質層、一犧牲層以及一犧牲閘極層;基底之第二區域上依序具有犧牲層以及犧牲閘極層。接著進行一第一蝕刻步驟,以移除位於第一區域以及第二區域之犧牲閘極層。然後進行一第二蝕刻步驟,以移除第一區域以及第二區域之犧牲層,並暴露出第二區域之基底。最後於第二區域之基底上形成一第二介質層。
本發明提供了一種形成半導體元件的方法,可同時形成高壓電晶體以及低壓電晶體,且高壓電晶體中的第一介質層之厚度不會在製程中改變,而可被適當的控制。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明,下文特列舉本發明之數個較佳實施例,並配合所附圖式,詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖至第7圖,所繪示為本發明製作半導體元件的方法之示意圖。首先,提供一基底300,例如是矽基底(silicon substrate)、磊晶矽(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底或矽覆絕緣(silicon-on-insulator,SOI)基底等。基底300上具有複數個淺溝渠隔離(shallow trench isolation,STI)302。基底300上具有一第一區域400以及一第二區域500。於本發明較佳實施例中,第一區域400係為一高壓元件區域,例如是輸入/輸出的周邊電路區域(input/output region),後續可在其中形成操作在1.8伏特或更高電壓之MOS電晶體。第二區域500係為一低壓元件區域,例如是核心區域(core region),後續可在其中形成操作在0.9伏特或更低電壓之MOS電晶體。接著分別於第一區域400與第二區域500之基底300上形成一高壓電晶體402與一低壓電晶體502。
如第1圖所示,高壓電晶體402包含一第一介質層404、一第一犧牲層405、一第一犧牲閘極406、一第一蓋層408、一第一側壁子410、一第一輕摻雜汲極(light doped drain,LDD)412以及一第一源極/汲極414。於本發明較佳實施例中,第一介質層404可為一二氧化矽(SiO2)層,其厚度大致上為30埃。第一犧牲層405所選用的材質較佳會和第一犧牲閘極406、第一介質層404以及基底300有高的蝕刻選擇比,例如大於或等於10:1的蝕刻選擇比;而第一犧牲層405和第一側壁子410之間也會具有較佳的蝕刻選擇比,例如大於或等於4:1。舉例來說,第一犧牲層405可包含一高介電常數材質,例如是氧化鉿(hafnium oxide,HfO2)、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al2O3)、氧化鑭(lanthanum oxide,La2O3)、鋁酸鑭(lanthanum aluminum oxide,LaAlO)、氧化鉭(tantalum oxide,Ta2O5)、氧化鈦(titanium oxide,TiO2)、氧化釔(yttrium oxide,Y2O3)、氧化鋯(zirconium oxide,ZrO2)、矽酸鋯氧化合物(zirconium silicon oxide,ZrSiO4)、鋯酸鉿(hafnium zirconium oxide,HfZrO)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、鋯鈦酸鉛(Lead zirconate titanate,PbZrxTi1-xO3,PZT)或鈦酸鋇鍶(Barium Strontium Titanate,BaxSr1-xTiO3,BST)。於本發明另一實施例中,第一犧牲層405亦可為一金屬/金屬氮化物層,如氮化鈦(TiN)或氮化鉭(TaN),或者是一氮化矽(SiN)層。而第一犧牲閘極406則例如是多晶矽閘極,但也可以是由多晶矽層、非晶矽(amorphous Si)或者鍺層所組合的複合閘極。第一蓋層408例如是一氮化矽層。第一側壁子410較佳者為一氮化矽層或碳氮化矽(SiCN)層,但也可為一複合膜層之結構,其可包含高溫氧化矽層(high temperature oxide,HTO)、氮化矽、氧化矽、碳氮化矽(SiCN)或使用六氯二矽烷(hexachlorodisilane,Si2Cl6)形成的氮化矽(HCD-SiN)。第一輕摻雜汲極412以及第一源極/汲極414則以適當濃度的摻質加以形成。
低壓電晶體502包含一第二犧牲層505、一第二犧牲閘極506、一第二蓋層508、一第二側壁子510、一第二輕摻雜汲極512以及一第二源極/汲極514。於本發明較佳實施例中,第1圖中的低壓電晶體502與高壓電晶體402係使用相同的步驟所製成,因此第一犧牲層405與第二犧牲層505的材質會相同,而第一犧牲閘極406與第二犧牲閘極506的材質會相同。而低壓電晶體502中其餘元件的實施方式以及形成方法大致與高壓電晶體402相同,在此不加以贅述。但值得注意的是,低壓電晶體502並不具有第一介質層404,也就是說,低壓電晶體502中的第二犧牲層505會直接接觸基底300。此外,本較佳實施例亦可選擇性針對低壓電晶體502等特定元件來搭配應變矽製程,或在第二源極/汲極512上再形成金屬矽化物層等其他製程。在形成了低壓電晶體402與高壓電晶體502後,於基底300上依序形成一接觸洞蝕刻停止層(contact etch stop layer,CESL) 306與一內層介電層(inter-layer dielectric,ILD)308,覆蓋在高壓電晶體402與低壓電晶體502上。
接著如第2圖所示,進行一平坦化製程,例如一化學機械平坦化(chemical mechanical polish,CMP)製程或者一回蝕刻製程,以依序移除部份的內層介電層308、部份的接觸洞蝕刻停止層306、部份的第一側壁子410、部份的第二側壁子510,並完全移除第一蓋層408、第二蓋層508,直到暴露出第一犧牲閘極406與第二犧牲閘極506之頂面。
如第3圖所示,進行一第一蝕刻步驟以移除第一犧牲閘極406以及第二犧牲閘極506,並在高壓電晶體402中形成一第一溝渠(trench)416,在低壓電晶體502中形成一第二溝渠516。第一蝕刻步驟例如是一乾蝕刻步驟及/或溼蝕刻步驟。乾蝕刻步驟例如是使用一含包含溴化氫(HBr)、氮氣(N2)與三氟化氮(NF3)的蝕刻氣體,或三氯化硼(BCl3)氣體,溼蝕刻步驟例如是使用氫氧化四甲基銨(tetramethyl ammonium hydroxide,TMAH)溶液。而在本發明其他實施例中,亦可依第一犧牲閘極406以及第二犧牲閘極506的材質不同而選用不同的蝕刻配方。而由於第一犧牲層405以及第二犧牲層505之材質相較於第一犧牲閘極406與第二犧牲閘極506具有良好的蝕刻選擇比,因此第一蝕刻步驟會停在第一犧牲層405以及第二犧牲層505上,也就是說,第一蝕刻步驟會以第一犧牲層405以及第二犧牲層505為蝕刻停止層。
如第4圖所示,進行一第二蝕刻步驟以移除第一犧牲層405以及第二犧牲層505,以暴露出高壓電晶體402中第一溝渠416中的第一介質層404,以及低壓電晶體502中第二溝渠516中的基底300。於本發明較佳實施例中,第二蝕刻步驟為一溼蝕刻步驟,其蝕刻液體會依照第一犧牲層405以及第二犧牲層505的材質而調整。舉例來說,當第一犧牲層405以及第二犧牲層505包含高介電常數材料時,第二蝕刻步驟包含使用一含氫氟酸(HF)以及鹽酸(HCl)之蝕刻液;而當第一犧牲層405以及第二犧牲層505包含金屬/金屬氮化物例如氮化鈦(TiN)或氮化鉭(TaN)時,第二蝕刻步驟包含使用一含氨水(NH4OH)、雙氧水(H2O2)以及水(H2O)之蝕刻液;而當第一犧牲層405以及第二犧牲層505包含氮化矽時,第二蝕刻步驟包含使用一含磷酸(H3PO4)之蝕刻液。由於第一犧牲層405以及第二犧牲層505之材質相較於第一溝渠416中的第一介質層404以及第二溝渠516中的基底300具有良好的蝕刻選擇比,因此進行了第二蝕刻步驟後會暴露出第二區域500中之基底300,但不會移除第一區域400中第一介質層404,而保持第一介質層404之厚度。
接著如5圖所示,於第二溝渠516中形成一第二介質層507。於本發明較佳實施例中,形成第二介質層507的方法包含進行一熱氧化製程,使得第二溝渠516底部所暴露之基底300形成第二介質層507,其具有二氧化矽。於本發明較佳實施例中,第二介質層507之厚度會小於第一介質層404,例如第二介質層507為10埃,而第一介質層404為30埃。由於第一溝渠416底部之基底300已被含有30埃二氧化矽之第一介質層404所覆蓋,因此在第二溝渠516內形成10埃之第二介質層507時,第一溝渠416底部之第一介質層404的厚度幾乎不會改變。
然後如第6圖所示,於基底300上全面沈積一高介電常數層317以及一功函數金屬層318依序共形地填入第一溝渠416以及第二溝渠516中,但不會完全填滿第一溝渠416以及第二溝渠516。最後再全面沈積一低電阻金屬層320填滿於第一溝渠416以及第二溝渠516中。高介電常數層317包含如前所述的高介電常數材質。功函數金屬層318則視低壓電晶體502之電性而可以填入適當的金屬,例如可以是鋁化鈦(TiAl)、鋁化鋯(ZrAl)、鋁化鎢(WAl)、鋁化鉭(TaAl)或鋁化鉿(HfAl),或者是氮化鈦(TiN)或碳化鉭(TaC)等,但不以上述為限。低電阻金屬層320包含鋁(Al)、鈦(Ti)、鉭(Ta)、鎢(W)、鈮(Nb)、鉬(Mo)、銅(Cu)、氮化鈦(TiN)、碳化鈦(TiC)、氮化鉭(TaN)、鈦鎢(Ti/W)或鈦與氮化鈦(Ti/TiN)等複合金屬層料,但不以此為限。而於本發明另一實施例中,高介電常數層317以及功函數金屬層318,或者功函數金屬層318以及低電阻金屬層320之間可另包含一層或多層的阻障層(barrier layer),例如是氮化鈦層或是氮化鉭層等。
最後,如第7圖所示,進行一平坦化製程以同時移除第一溝渠416以及第二溝渠516以外之高介電常數層317、功函數金屬層318以及低電阻金屬層320,使得位於第一溝渠416以及第二溝渠516中的高介電常數層317以及功函數金屬層318會具有一U型剖面。此時,位於第一溝渠416內的功函數金屬318及低電阻金屬層320會形成高壓電晶體402的第一金屬閘極418,而第一溝渠416內的高介電常數層317以及第一介質層404會形成第一閘極介電層420;而位於第二溝渠518內的功函數金屬層318以及低電阻金屬層320會形成低壓電晶體502的第二金屬閘極518,而第二溝渠516內的高介電常數層317以及第二介質層507會形成第二閘極介電層520。值得注意的是,高壓電晶體402相較於低壓電晶體502,具有較厚的第一閘極介電層420,且其操作電壓會大於等於1.8伏特。
綜上而言,本發明提供了一種形成半導體元件的方法,可同時形成具有金屬閘極的高壓電晶體以及具有金屬閘極的低壓電晶體。由於選用了適當的材質來作為第一犧牲層以及第二犧牲層,因此在第一蝕刻步驟可利用第一犧牲層以及第二犧牲層為蝕刻停止層,而在第二蝕刻步驟時,可暴露出低壓電晶體中的基底,且又可保留高壓電晶體中的第一介質層。因此,後續的第二介質層會僅形成在低壓電晶體的基底,而不會影響高壓電晶體中第一介質層的厚度。利用本發明的方法,高壓電晶體中的第一介質層之厚度可被適當的控制,而不會影響元件的效能。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
300...基底
302...淺溝渠隔離
416...第一溝渠
418...第一金屬閘極
306...接觸洞蝕刻停止層
308...層內介電層
317...高介電常數層
318...功函數金屬層
320...低電阻金屬層
400...第一區域
402...高壓電晶體
404...第一介質層
405...第一犧牲層
406...第一犧牲閘極
408...第一蓋層
410...第一側壁子
412...第一輕摻雜汲極
414...第一源極/汲極
420...第一閘極介電層
500...第二區域
502...低壓電晶體
505...第二犧牲層
506...第二犧牲閘極
507...第二介質層
508...第二蓋層
510...第二側壁子
512...第二輕摻雜汲極
514...第二源極/汲極
516...第二溝渠
518...第二金屬閘極
520...第二閘極介電層
第1圖至第7圖為本發明形成半導體元件的步驟示意圖。
300...基底
302...淺溝渠隔離
306...接觸洞蝕刻停止層
308...層內介電層
400...第一區域
404...第一介質層
410...第一側壁子
412...第一輕摻雜汲極
414...第一源極/汲極
416...第一溝渠
500...第二區域
510...第二側壁子
512...第二輕摻雜汲極
514...第二源極/汲極
516...第二溝渠

Claims (20)

  1. 一種形成半導體元件的方法,包含:提供一基底,該基底上定義有一第一區域以及一第二區域,該基底之該第一區域上依序具有一第一介質層、一犧牲層以及一犧牲閘極層,該基底之該第二區域上依序具有該犧牲層以及該犧牲閘極層;進行一第一蝕刻步驟,以移除位於該第一區域以及該第二區域之該犧牲閘極層;進行一第二蝕刻步驟,以同時移除該第一區域以及該第二區域之該犧牲層,並暴露出該第二區域之該基底;以及於該第二區域之該基底上形成一第二介質層。
  2. 如申請專利範圍第1項所述之形成半導體元件的方法,其中該第二區域之該基底上不具有該第一介質層。
  3. 如申請專利範圍第1項所述之形成半導體元件的方法,其中該犧牲層對於該犧牲閘極層、該第一介質層以及該基底具有蝕刻選擇比實質上大於等於10:1。
  4. 如申請專利範圍第1項所述之形成半導體元件的方法,其中該第一區域之該第一介質層、該犧牲層以及該犧牲閘極之側壁具有一第一側壁子,該第二區域之該犧牲層以及該犧牲閘極之側壁上具有一第二側壁子,其中該犧牲層對於該第一側壁子以及該第二側 壁子具有蝕刻選擇比實質上大於等於4:1。
  5. 如申請專利範圍第4項所述之形成半導體元件的方法,其中該第一側壁子以及該第二側壁子包含氮化矽。
  6. 如申請專利範圍第1項所述之形成半導體元件的方法,其中該犧牲層包含一高介電常數材料。
  7. 如申請專利範圍第1項所述之形成半導體元件的方法,其中該高介電常數材料包含氧化鉿(hafnium oxide,HfO2)、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al2O3)、氧化鑭(lanthanum oxide,La2O3)、鋁酸鑭(lanthanum aluminum oxide,LaAlO)、氧化鉭(tantalum oxide,Ta2O5)、氧化鈦(titanium oxide,TiO2)、氧化釔(yttrium oxide,Y2O3)、氧化鋯(zirconium oxide,ZrO2)、矽酸鋯氧化合物(zirconium silicon oxide,ZrSiO4)、鋯酸鉿(hafnium zirconium oxide,HfZrO)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、鋯鈦酸鉛(Lead zirconate titanate,PbZrxTi1-xO3,PZT)或鈦酸鋇鍶(Barium Strontium Titanate,BaxSr1-xTiO3,BST)。
  8. 如申請專利範圍第6項所述之形成半導體元件的方法,其中該第二蝕刻步驟包含使用一含氫氟酸(HF)以及鹽酸(HCl)之蝕刻液。
  9. 如申請專利範圍第1項所述之形成半導體元件的方法,其中該犧牲層包含氮化鈦(TiN)或氮化鉭(TaN)。
  10. 如申請專利範圍第9項所述之形成半導體元件的方法,其中該第二蝕刻步驟包含使用一含氨水(NH4OH)、雙氧水(H2O2)以及水(H2O)之蝕刻液。
  11. 如申請專利範圍第1項所述之形成半導體元件的方法,其中該犧牲層包含氮化矽。
  12. 如申請專利範圍第11項所述之形成半導體元件的方法,其中該第二蝕刻步驟包含使用一含磷酸(H3PO4)之蝕刻液。
  13. 如申請專利範圍第1項所述之形成半導體元件的方法,其中該基底包含矽基底(silicon substrate)、磊晶矽(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底或矽覆絕緣(silicon-on-insulator,SOI)基底。
  14. 如申請專利範圍第1項所述之形成半導體元件的方法,其中該第一介質層包含氧化矽(SiO2)。
  15. 如申請專利範圍第1項所述之形成半導體元件的方法,其中該犧 牲閘極層包含多晶矽。
  16. 如申請專利範圍第1項所述之形成半導體元件的方法,其中該第一蝕刻步驟以該犧牲層為蝕刻停止層。
  17. 如申請專利範圍第1項所述之形成半導體元件的方法,其中在第二蝕刻步驟之後,該第一區域之該基底上還具有該第一介質層。
  18. 如申請專利範圍第1項所述之形成半導體元件的方法,其中該第二介質層包含氧化矽。
  19. 如申請專利範圍第1項所述之形成半導體元件的方法,其中形成該第二介質層的方法包含一熱氧化製程。
  20. 如申請專利範圍第1項所述之形成半導體元件的方法,還包含於該第一區域之該第一介質層以及該第二區域之該第二介質層上形成一高介電常數層以及一金屬層。
TW100107100A 2011-03-03 2011-03-03 形成半導體元件的方法 TWI552209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100107100A TWI552209B (zh) 2011-03-03 2011-03-03 形成半導體元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100107100A TWI552209B (zh) 2011-03-03 2011-03-03 形成半導體元件的方法

Publications (2)

Publication Number Publication Date
TW201237946A TW201237946A (en) 2012-09-16
TWI552209B true TWI552209B (zh) 2016-10-01

Family

ID=47223272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100107100A TWI552209B (zh) 2011-03-03 2011-03-03 形成半導體元件的方法

Country Status (1)

Country Link
TW (1) TWI552209B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583362B2 (en) 2014-01-17 2017-02-28 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200828433A (en) * 2006-12-28 2008-07-01 Winbond Electronics Corp Method of manufacturing gate dielectric layer
TW200842986A (en) * 2007-04-24 2008-11-01 United Microelectronics Corp Metal oxide semiconductor transistor with y shape metal gate and fabricating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200828433A (en) * 2006-12-28 2008-07-01 Winbond Electronics Corp Method of manufacturing gate dielectric layer
TW200842986A (en) * 2007-04-24 2008-11-01 United Microelectronics Corp Metal oxide semiconductor transistor with y shape metal gate and fabricating method thereof

Also Published As

Publication number Publication date
TW201237946A (en) 2012-09-16

Similar Documents

Publication Publication Date Title
US8975672B2 (en) Metal oxide semiconductor transistor and manufacturing method thereof
US9129985B2 (en) Semiconductor device having metal gate and manufacturing method thereof
US8642457B2 (en) Method of fabricating semiconductor device
US9754841B2 (en) Method of forming integrated circuit having plural transistors with work function metal gate structures
US9384962B2 (en) Oxygen treatment of replacement work-function metals in CMOS transistor gates
US9685383B2 (en) Method of forming semiconductor device
US9412743B2 (en) Complementary metal oxide semiconductor device
US9105623B2 (en) Semiconductor device having metal gate and manufacturing method thereof
US9748144B1 (en) Method of fabricating semiconductor device
US8211775B1 (en) Method of making transistor having metal gate
US20160126139A1 (en) Semiconductor device and method for fabricating the same
CN102956460B (zh) 具有金属栅极的半导体元件的制作方法
US9589846B1 (en) Method of forming semiconductor device
US8735269B1 (en) Method for forming semiconductor structure having TiN layer
TWI509667B (zh) 金屬閘極之結構及其製作方法
TWI552209B (zh) 形成半導體元件的方法
US9449829B1 (en) Semiconductor process
TWI544551B (zh) 具有金屬閘極之半導體元件與其製造方法
TWI569333B (zh) 一種製作半導體元件的方法
TWI536567B (zh) 金氧半導體電晶體與其形成方法
CN103117297B (zh) 半导体结构及其制作工艺
TWI517219B (zh) 製作具有金屬閘極之電晶體的方法
TWI493603B (zh) 具有金屬閘極之半導體元件之製作方法
TWI527125B (zh) 具有金屬閘極之半導體元件之製作方法
TW201320160A (zh) 半導體結構及其製程