TW201203521A - Semiconductor device and method for fabricating the same - Google Patents

Description

201203521 六、發明說明： 【發明所屬之技術領域】 本發明涉及一種半導體裝置，更具體地說，涉及一種 包括一位元線的半導體裝置和製造其之方法。 【先前技術】 最近’雖然半導體記憶裝置，特別是動態隨機存取記 憶體（dynamic random access memory，DRAM )，是需要 有大容量，然而由於在晶片尺寸增加上的限制，每個給定 晶圓尺寸上的DRAM晶胞數量的增加是有限的。如果晶片 尺寸增加’每片晶圓上的晶片數量減少並且裝置的生產率 也減少。因此’晶胞佈局最近已經改變以減少晶胞面積， 並且已經進行研究將更多記憶晶胞整合至一個晶圓内。 為了保護位元線的側壁，包括氮化物膜的間隔已被廣 泛使用。然而，由於氮化物膜具有較高的介電常數，所以 增加在位元線中的寄生電容。 此外，當形成一儲存節點接觸和一位元線的時候，运 個儲存節點接觸是一次形成的。雖然進行刻紋（damascene 過程以形成位it、線，儲存節點接觸分為兩個接觸。然而， 當-儲存節點接觸孔被職的時候，—覆蓋過程是用來汚 低在儲存電極和源極區域之間的接觸電阻。再者，當位5 線鶴是由刻紋過程所形成的時候，包括鎢回钱的過：“ 嫣回餘的過程中，儲存節點接觸插塞的多晶矽是一起蝕刻 201203521 【發明内容】 本發明的各種實施例是針對提供一半導體裝置和製作 其之：法’包括以一氧化膜形成的一位元線間隔以減少寄 生電容’ μ 一線型形成的一儲存節點接觸以確保一圖案化 邊緣’以及藉由多晶矽所形成的一儲存節點接觸插塞具有 不同的濃度，從而減少漏電流。

根據本發明的實施例，一半導體裝置包括：一半導體 裝置包括：-半導體基板，包括藉由—袭置隔離膜定義的 -主動區域；-位元線孔’配置在該半導體基板的頂部上； -氧化物膜’酉己置於該位元線孔的側壁；以及一位元線傳 導層掩埋在包括該氧化物膜的該位元線孔中。一位元線 間隔以一氧化物膜來形成，從而減少一寄生電容。、· 該半導體進一步包括：—儲存節點接觸孔’形成以與 該位元線孔相鄰並且暴露該半導體基板；卩及—館存節點 接觸插塞，掩埋在該儲存節點接觸孔中。 ， 該儲存節點接觸插塞包括：一低濃度接觸插塞，配置 在該儲存節點接觸孔的底部；以及―高瀵度接觸插塞，配 f #點接觸孔中的低濃度接觸插塞的頂部，從而 減少類似GIDL的漏電流。 成 接 該氧化物膜疋配置在儲存節點接觸插塞的側壁處，形 在低濃度接觸插塞的氧化物膜的厚度是比形成在高濃度 觸插塞的氧化物藤；的厘# 膜的厚度還厚。在位元線傳導層上執行 回蝕過程，從而防止容曰 防止夕日日矽層被蝕刻。 儲存節點接觸孔且右盥 y 八有與—位元線相交的一線型，從而 [S] 5 201203521 確保一圖案邊緣。 半導體裝置進一步包括一著陸插塞（landing plug )， 包括多晶石夕並且配置在半導體基板的頂部和位元線孔的底 部中。 半導體裝置進一步包括一位元線硬遮罩，配置在位元 線孔中的位元線傳導層上’從而絕緣該位元線傳導層。 位元線傳導層包括：一屏障金屬層，形成在該位元線 孔的表面上；以及一傳導層，掩埋在包括該屏障金屬層的 該位元線孔中。 半導體裝置進一步包括一掩埋閘極，其以一給定深度 掩埋在半導體基板的主動區域和裝置隔離膜，從而減少位 元線的寄生電容。 根據本發明的實施例，製造一半導體裝置的方法包 括：形成一裝置隔離膜，定義一主動區域在一半導體基板 t ;形成一位元線孔在該半導體基板的頂部上；形成一氧 化物膜在該位元線孔的側壁處；以及掩埋一位元線傳導 層，位在包括氧化膜的該位元線孔中。一位元線間隔是以 一氧化物膜來形成，以減少寄生蟲電容。 形成一氧化物膜在該位元線孔的側壁處包括執行一乾 氧化過程或一自由基氧化過程。 在形成一氧化物膜在位元線孔的側壁觸之後，該方法 進一步包括執行一回蝕過程在該位元線孔上，以移除配置 在該位元線孔的底部的該氧化物膜。 在形成一位元線孔之前，該方法進一步包括形成一儲 201203521 存節點接觸插塞在該半導體基板的頂部β 形成一位元線孔是被執行以分離該儲存節點接觸插 塞，從而改善一圖案邊緣。 形成一儲存節點接觸插塞包括：形成一儲存節點接觸 孔，其暴露該半導體基板；掩埋多晶矽在該儲存節點接觸 孔中；在多晶矽中執行低濃度離子植入過程以形成一低濃 度多晶矽層；以及在多晶矽中執行高濃度離子植入過程以 _ 形成一高濃度多晶矽層。 形成一儲存節點接觸插塞包括：形成一儲存節點接觸 孔，其暴露該半導體基板：掩埋多晶矽在該儲存節點接觸 孔的底部中；在多晶矽中執行低濃度離子植入過程以形成 一低濃度多晶矽層；掩埋多晶矽在低濃度多晶矽層的頂 部，以及在多晶矽中執行一高濃度離子植入過程，以在低 濃度多晶矽層的頂部中形成高濃度多晶矽層。 形成一氧化物膜在該位元線的側壁處的步驟包括氧化 Φ 該儲存節點接觸插塞的側壁，該低濃度多晶矽層的該氧化 物膜的厚度是比該高濃度多晶矽層的氧化物膜的厚度還 厚。在位元線傳導層的回姓過程中，多晶矽層需要受到保 護。 、 形成該儲存節點接觸孔以具有與該位元線相交的—線 型，從而確保一圖案邊緣。 在形成一位元線傳導層之後，該方法進一步包括形成 一位兀線硬遮罩在位元線孔中的位元線傳導層的頂部從 而保護該位元線傳導層。 201203521 形成-位元線傳導層包括：形成 AA * ,. 干活·屬層在位元 線孔的表面上，以及掩埋-料層在包 ^ 元線孔中。 早生屬層的位 在形成-位元線孔之前，該方法進—步 埋閘極在晶胞區域的半導體基板中。 括$成一掩 【實施方式】 本發明將參考所附圖式來詳細描述。 圖1是一平面圖，說明根據本發明的實施例的— 體裝置。 參照圖卜定義一主動區@ 12的裝置絕緣膜Μ配置在 一半導體基板10中。一蘭搞4η 甲 閘極40沿一水平方向形成且經過 主動區域12。-位讀3G沿—垂直方向形成且經過主動區 域⑴沿平行於閉極40的一方向，具有一線型的儲存節點 接觸20配置在相鄰的間極4〇之間的間隔中。 甲1極40疋掩埋在被定義在半導體基板中的一凹處 的-掩埋間極。該位元線3〇是藉由—刻紋過程所形成。在 該刻紋過程中，該儲存節點接觸2〇被相互分離。 圖2至9是橫斷面圖，說明根據本發明的實施例的一 種製造-半導體裝置的方法。在圖2至"，⑴是圖】 令沿A至A，所摘取的橫斷面圖，⑴是圖ι中沿B至& 所擷取的橫斷面圖。 參照圖2’疋義主動區域丨2的裝置隔離膜μ形成於半 導體基板ίο中。為了形成裝置隔離膜14，在一溝槽形成在 201203521 半導體基板ίο中（例如，淺溝槽隔離（shallow trench isolation，STI)過程）之後，溝槽以諸如氧化物膜的絕緣 膜所填充，從而獲得裝置隔離膜丨4。該裝置隔離膜14日可 包括一氧化物膜。在基板和裝置隔離膜14之間的一介 面上，包括氧化物膜或氮化物膜的一劃線層（Hner layer) 18可被額加地形成。 一掩埋閘極40形成於半導體基板1〇中。在定義一凹 φ 處的一硬遮罩（未顯示）形成在半導體基板10的主動區域 和裝置隔離膜14中，主動區域12和裝置隔離膜14以一 硬遮罩來蝕刻以形成具有一給定深度的一凹處42。一閘極 電極44材料被掩埋在凹處42的底部，並且覆蓋層46是被 掩埋在其之頂部以絕緣閘極電極44。閘極電極44包括任何 金屬，如鎢（w)、鈦（Ti)、氮化鈦（TiN)和多晶矽。 覆蓋層46包括一氮化物膜和一氧化物膜◊當形成掩埋閘極 時’可以有效地減少在位元線和閘極之間的寄生電容。 # 在硬遮罩（未顯示）被移除之後’一著陸插塞16形成 在硬遮罩被移除的一空間中。著陸插塞16可包括一傳導材 料，諸如多晶矽^ 一層間介電膜22可形成在包括掩埋閘極 4〇和著陸插塞16的半導體基板1〇的頂部。層間介電膜22 包括一氧化物膜。 如圖3的（a )所示’層間絕緣膜22被蝕刻以形成一儲 存節點接觸溝槽24,其暴露著陸插塞16的頂部。如圖3的 (b )所示，儲存節點接觸溝槽24 (線型溝槽）是沿閘極 4〇延伸而形成，如圖丨中清楚地顯示。儲存節點接觸溝槽 201203521 24個沿—個方向延伸的一條線的圖案。在-個實施例中， 儲存節點接觸溝槽24以平行閘極4〇來延伸。因此，一覆 蓋邊緣是比傳統的隔離的孔型儲存節點接觸孔相較而更改 善。再者，在傳統的技藝中，著陸插塞16的底部不會暴露。 參照圖4 ’掩埋儲存節點接觸孔24的儲存節點接觸插 :曰破开乂成。该儲存節點接觸插塞26包括傳導材料，如 曰在實知例中，該儲存節點接觸插塞26只使用多 曰曰夕來形h例如’儲存節點接觸插塞％ 的換雜濃度的第—多晶…b和第二多二有不同 實施例中’接近基板的第二多晶 在- 度，位在第二多晶…6a上的第:;=的_ 低摻雜濃度的等級。 夕曰日石夕層挪具有相對 代過程是可用以形成具有不同的離 (或接雜濃度）的第—和第二多 濃度 -個例子：（i)扃“ ’嚐心和26b。下面是 之後，進行ur離子 推雜的多晶石夕層。接著，另外執行高濃度離=轉換成輕 多晶梦層的上部轉換成高摻雜的多晶石夕：。過(程： 在夕日日矽層填充儲存節點接觸孔a (11) 度離子植人過㈣形成 以之心進行低濃 …層填充物層26b°然後，另- M工处 L 24的頂部，並且迮仁一.曲— 離子植入過程以在輕摻雜的多晶石夕 ，進仃雨濃度 多晶矽層26a。 9 上形成高摻雜的 當儲存節點接觸插塞 以多層多晶石夕（其中每-層都 10 201203521 具有與彼此不同的離子植入濃度）所形成，由於接近接面 區域的儲存節點接觸插塞26的底部（低濃度多晶矽層）的 離子濃度是低的，諸如問極誘導汲極茂漏（gate d/ainleakage’ GIDL)的漏電流可以減少。再者，在隨後的 氡化過程進仃到位兀線孔的内部表面+，位元線孔的内部 表面上的氧化物膜可根據標高等極而形成不同的厚度，從

而儲存節點接觸插塞26可被保護以遠離在位元線傳導層上 的回蝕過程期間的攻擊。（見圖6 ) ，包括諸如氮化物膜的材料的一蝕刻遮罩 參照圖 -· - ^ ^ ^ J 7 被形成在層間絕緣膜22的頂部。儲存節點接觸插塞％和 層間絕緣膜22以作為料的㈣遮罩圖案39所触刻，從 而形成—位元線孔32。如圖5的（b)所示，形成位元線孔 32以暴露著陸插塞16或裝置隔離膜M。使用位元線孔32 以藉由刻紋過程來形成—位元線’並使得儲存節點接觸插 塞％以-線型自我圖案化，致使兩個儲存節點接觸插塞％ 可以形成在一個主動區域12 (見圖1)中。 在圖5的⑴中形成暴露著陸插塞16的位元線孔32 =钱刻牡中’包括多晶梦的儲存節點接觸插塞％可能沒 自位元線孔32足夠的料’但殘餘可能保留在著陸插塞 广在這種情況下，當進行—氧化過程到位元線孔心 =餘多Μ轉換& Si〇2，經氧化的殘餘多晶柯以藉由 心容易地移除。因此，儲存節點接觸插塞％ 可以與鄰近的儲存節點接觸插塞26完全分開。 "圖 氧化過程進行於位元線孔32上。氧化過 11 201203521 程可藉由一兹备 氧化過程是J1T或一自由基氧化過程來形成。當乾 的（b)所示的二’候’可形成一氧化物臈34以在如圖6 、頂部和底部處分別具有不同的厚产。；^ n 0 厚度q厚度不同的 輕摻雜多晶…: 摻雜的多晶秒層26a’比起 膜34以P 而論。圖6的⑴所示，形成氧化物 在一實施^推雜的多晶石夕層施的内部側壁處是較厚的。 處具有二至’二化:厚膜广在接近高摻雜的多㈣26a 處具有⑽至嶋的厚旱度度並且接近輕推雜的多晶石夕層鳩 絕緣^由Γ匕過程所形成的氧化物膜34作為一絕緣體，其 1 邑緣位凡線3〇(見圖9)和儲存節點接觸插塞26之間，在 兩個鄰近的儲存節點接觸插 觸插塞26和用於—位元及在儲存節點接 、 、-的耆陸插塞之間。此外，氧化物 =作為㈣位元線免於在隨後的過程中的攻擊的保護 ^在^^技藝中的位元線的—側面處的作為間隔的- 氣化物膜。由於作為間陪沾 作為間h的一氧化物膜具有比氮化物膜更 好的特性’可以減少位Μ的寄生電容。在—實施例中， 用於位元線的間隔包括氧化物且沒有氮化物。在另一實施 例中，用於位元線的間隔主要由氧化物所組成。 參照圖7’在形成-位元線之前，配置在位元線孔32 的底部的氧化物膜34藉由㈣過程來移除，以暴露用於位 元線的著陸插塞16。 參照圖8’ -屏障金屬層36和一位元線傳導層η是形 成在位几線孔32的内部上。屏障金屬層36可具有包括Ti 201203521 和TiN的堆疊結構，並立位元線傳導層37可以包括w。在 形成位元線傳導層37的過裎中，在位元線傳導層37被配 置以填補位元線孔32之後，位元線傳導層37是藉由回蝕 過程來移除’以便位元線傳導層37只保留在位元線孔32 的底部》由於厚的氧化膜34保留在位元線孔32的頂部上， 儲存節點接觸插塞26可以受到保護，免受回蝕過程中的攻 擊。也就是說，氧化物膜34保護儲存節點接觸插塞26的 ^ 側壁。 參照圖9 ’位元線硬遮罩3 8形成在位元線孔3 2中的位 元線傳導層37的頂部，以保護位元線傳導層37的頂部。 位元線硬遮罩38包括氮化物膜。根據本發明的實施例的方 法所製造的半導體裝置包括形成在位元線孔32的側壁處 的氧化物膜34間隔。 雖然沒有顯示，一電容器形成在該儲存節點接觸插塞 的頂部上，藉由位元線30所分離，並且一金屬線也被形成， _ 從而獲得一半導體裝置。 ^如上所述，由於半導體裝置藉由根據本發明時失利的 ^種方法所製造’其中該方法包括以一氧化物膜形成的一 位元線間隔，所以寄生電容可以比使用一氮化物媒來的更 有效地減沙。作為位元線間隔的氮化物膜的使用是適用 的，因為該儲存節點接觸孔形成在一線型巾不是一孔型， 其是藉由-層間絕緣膜所圍繞。因此，因沒有由氧化物材 料所組成的中間層絕緣膜22是存在於儲存節點插塞“和 位元線接觸孔32之間，所錄元㈣隔34可以氧化物材 13 201203521 料形成。見圖5 (b)和6 (b)。此外，蚀六〜 是以一峻圖宏#士 外儲存卽點接觸溝槽 成’而不是傳統的孔圖案。見圖川）。 足夠的圖案邊緣可在形成該儲存節點接觸溝槽Μ和 ^位π線孔32的兩過程中雄保。此外，根據標高的程度， 广化物材料的位元線間隔34可配置以具有—不均勾或 :隹形的厚度。見圖6(b)。例如，位元線間隔34的厚度可 =頂部朝底部漸漸變細。這種配置有利於防止儲存節點接 插塞26在形成位元線接觸孔32過程的期間被攻擊，也 有利於降低在儲存節點著陸插塞16和料節點接觸插塞& 之間的電阻。再者’儲存節點著陸插塞丨6可以多層來形成， 〇中較低層是以造成比較上層還小的洩漏的材料所形成 的’從而減少漏電流。 本發明上面的實施例是說明性的而不是限制性的。各 種替代和等效是可能的。本發明沒有藉由描述於此的配置 類i 姓刻拋光及圖案化步驟所限制。本發明也不限於任 何特定類型的半導體裝置。例如’本發明可以實現在一動 ，、14 機存取 β己隐（dynamic random access memory，DRAM ) 裝置或者非揮發性記憶裝置。其他的添加、刪減或修改是 明顯在本發明所揭示的範圍中，並且意圖落入所附的申請 專利範圍的範_之内。 【圖式簡單說明】 圖1是一平面圖，說明根據本發明的實施例的一半導 體裝置。 201203521 圖2至9是橫斷面圖，說明根據本發明的實施例的一 種製造一半導體裝置的方法。 【主要元件符號說明】

10 ： 基板 12 ： 主動區域 14 ： 裝置隔離膜 16 ： 著陸插塞 18 ： 劃線層 20 ： 儲存節點接觸 22 ： 層間介電膜 24 ： 儲存節點接觸孔 26 ： 儲存節點接觸插塞 26a :第二多晶矽層 26b :第一多晶石夕層 30 ： 位元線 32 ： 位元線孔 34 ： 氧化物膜 36 ： 屏障金屬 37 ： 位元線傳導層 38 ： 硬遮罩 39 ： 触刻遮罩 40 ： 掩埋閘極 42 ： 凹處 15 201203521 44 :閘極電極 46 :覆蓋層

16

Claims (1)

1. 201203521 ' 七、申請專利範圍： 種半導體裝置，包括： 半導體基板，包括藉由一裝置隔離膜所定義的一主 動區域； 一位元線孔，配置在該半導體基板上； 一間隔’配置於該位元線孔的側壁，該位元線間隔包 括氧化物且無氮化物；以及 位疋線傳導層，形成於包括該氧化物膜的該位元線 零 孔中。 2.根據申請專利範圍第1項之半導體裝置，進一步包 括： 儲存節點接觸孔，形成以與該位元線孔相鄰並且暴 露該半導體基板；以及 ' 儲存節點接觸插塞，形成在該儲存節點接觸孔中。 3·根據申請專利範圍帛2項之半導體裝置’其中，該儲 聲 存節點接觸插塞包括： 輕杉雜接觸插塞，配置在該儲存節點接觸孔的下 部；以及 、—重摻雜接觸插塞，配置在該儲存節點接觸孔的上部 並且在該輕摻雜接觸插塞上。 s根據申5月專利範圍第3項之半導體裝置，其中，該間 ，：置在該儲存節點接觸插塞的侧壁處該間隔接觸該儲 存郎：接觸插塞和該位元線傳導層，以及 ”中接近該輕摻雜接觸插塞所形成的該間隔的厚度是 17 201203521 比接近該重摻雜接觸插塞所形成的該間隔的厚度還厚。 5. 根據申請專利範圍第2項之半導體裝置，其中，該储 存節點接觸孔是從一線圖案所得到，該線圖案沿平行一閘 極圖案的一方向而延伸。 6. 根據申請專利範圍第1項之半導體裝置，進一步包括 一第一著陸插塞，其包括多晶矽並且配置在該半導體基板 上並且電搞合到該位元線傳導層，以及 其中該間隔基本上由一氧化物膜所組成。 7·根據申請專利範圍第1項之半導體裝置，進一步包括 一位兀線硬遮罩，其配置於該位元線孔中的該位元線傳導 層上。 8. 根據申請專利範圍第丨項之半導體裝置，其中，該位 元線傳導層包括： 屏障金屬層，形成在該位元線孔的該内部表面上； 以及 一傳導層，形成在該屏障金屬層上以被掩埋在該位元 線孔中。 9. 根據申請專利範圍第1項之半導體裝置，進一步包括 掩里閘極，其藉由在該半導體基板的該主動區域和該穿 置絕緣膜中的一給定深度所掩埋。 x 10. —種用於製造一半導體裝置的方法，該方法包括： 中形成一裝置隔離膜，定義一主動區域在一半導體基板 形成一位元線孔在該半導體基板上； 201203521 形成一氧化物膜在該位元線孔的側壁處；以及 形成一位元線傳導層，其填充包括氧化膜的該位元線 孔。 1 1 .根據申請專利範圍第10項之方法，其中，形成一氧 化物膜在該位元線孔的側壁處的步驟是藉由一乾氧化過程 或一自由基氧化過程而執行。 1 2,根據申請專利範圍第1 〇項之方法，進一步包括執行

   一回蝕過程在該位元線孔上，以移除配置在該位元線孔的 下部的該氧化物膜。 13.根據申請專利範圍第1〇項之方法，進一步包括在形 成該位元線孔之前，形成一儲存節點接觸層在該半導體基 板上和在該儲存節點接觸溝槽之中。 14.根據申請專利範圍第13項之方法，其中，形成一位 疋線孔的步驟是被進行以分離該儲存節點接觸層，以自我 圖案化成彼此電性分離的該儲存節點接觸插塞。

   15.根據申請專利範圍第13項之方法，其中 點接觸層包括多晶矽，該方法進一步包括： 該儲存節 輕摻雜多晶矽層；以 重摻雜的多晶矽層， 植入離子至該多晶矽，以形成一 及 植入離子至該多晶矽，以形成— 其提供於該輕摻雜多晶矽層上。 該儲存節 的下部； 16.根據申請專利範圍第13項之方法，其中， 點接觸層包括多晶石夕，該方法進—步包括： 形成一第一多晶石夕層在該儲#節點接觸溝槽 201203521 以形成一輕摻雜多晶 植入離子至該第一多晶矽層中 矽層； ;以及 重摻雜多晶 升/成第二多晶石夕層在該第一多晶石夕層上 植入離子至該第二多晶矽層中，以形成一 <6夕層。 17·根據申請專利範圍第13項之方法，其中，形成—孽 化物膜在該位元線的側壁處的步驟包括氧化該儲存節點: 觸插塞的側壁，Π并彡士、^g i, J/ l j., 形成一虱化物膜在该儲存節點接觸插

   的侧壁處， β其中接近於-輕摻雜的多晶梦層的該氧化㈣的厚度 疋比接近於一重摻雜多晶矽層的氧化物膜的厚度還厚。 18‘根料請專利範圍第1()項之方法，進—步包括在形 成該位=線孔之前’形成—儲存節點接觸層在該半導體基 板上和該儲存節點接觸溝槽之中， 其中該儲存節點接觸層藉由該位元線孔而被分離成複 數個儲存節點接觸插塞，以及

   其中δ亥取J化物jJ* il ps -- 初腰疋義間隔，其將形成在該位元線孔 _ a ^位％線傳導層與該儲存節點接觸插塞相隔離，該 間隔是無氮化物。 1 9 ·根據申請專利益固笛i Λ = 月哥扪靶圍第1〇項之方法，進一步包括在 成該位元線傳導層之後， 《傻屯成一位元線硬遮罩在該位元 孔中的該位元線傳導層上。 20.根據申請專利範圍第 元線傳導層的步驟包括： 10項之方法，其中，形成一位 20 201203521 « % 形成一屏障金屬層在該位元線孔的該内部表面上；以 及 形成一傳導層在包括該屏障金屬層的該位元線孔中。 根據申清專利範圍第1 〇項之方法’進一步包括在形 成該位元線孔之前，形成一掩埋閘極在該晶胞區域的該半 導體基板中。 22. 根據申請專利範圍第10項之方法，進一步包括形成 φ 暴露該半導體基板的一儲存節點接觸溝槽，該儲存節點接 觸溝槽沿一方向延伸以定義一線圖案。 23. —種半導體裝置，包括： 第和第二主動區域，形成於一基板中，該第一和 第二主動區域藉由一裝置隔離區域所電分離； 一儲存節點接觸插塞’形成在該第一主動區域中並且 電耦合到該第一主動區域的一第一源極/汲極區域； 一位元線接觸插塞，形成於該第二主動區域中並且電 _ 耦合到該第二主動區域的一第二源極/汲極區域；以及 一間隔，形成於任何一個該儲存節點接觸插塞和該位 几線接觸插塞的一側壁處，以至於將該儲存節點接觸插塞 與該位元線接觸插塞電絕緣， 其中該間隔包括氧化物並且無氮化物。 24. 根據申請專利範圍第23項之半導體裝置，其中，該 間隔基本上是由氧化物組成。 25. 根據申請專利範圍第23項之半導體裝置，其中，根 據相關於該基板的標高，該間隔具有不同厚度，接近該基 21 201203521 板的S亥間隔具有較少的厚度。 26. 根據申請專利範圍第23項之半導體裝置，其中’該 儲存節點接觸插塞延伸於該裝置隔離區域上。 27. —種用於形成—半導體裝置的方法，包括： 形成帛和第—主動區域在一基板中，該第—和第 二主動區域是藉由裝置隔離區域所電絕緣； 分別形成一第一和第二源極/汲極在該第一和第二主動 區域中’該第—和第二源極/汲極區域藉由該裝置隔離區域 所電絕緣； 形成一絕緣層在該第一和第一 牙弟一主動&域和該裝置隔離 圖案化該絕緣層以在一逵墻娩 社連續線圖案中形成一第一溝 槽，其直接或間接地暴露該第一和裳一 才第一源極/>及極區域和該 裝置隔離區域； ’其以一方式來直 該方式為將在一連 隔離島狀圖案中的

   形成填充該第一溝槽的一傳導層； 圖案化該傳導層以形成一第二溝槽 接或間接地暴露該第二源極/汲極區域， 續線圖案中的該第一傳導層轉換成在一 該儲存節點接觸插塞被電耦合到該 一儲存節點接觸插塞 第一源極/沒極圖案； 形成一間隔在該第二溝槽的一側壁上；以及 形成填充該第二溝槽的一位开始扭&

   位7G線接觸插塞，該間隔分 了該位元線接觸插塞和該儲存節點接觸插塞。 28·根據申請專利範圍第27項之 嘴〈方法，其中，該間隔包 22 201203521 « 括氧化物且無氮化物。 八、圖式· (如次頁）

   23