TW201203486A - Semiconductor device and method for manufacturing the same - Google Patents

Description

201203486 六、發明說明： 【發明所屬之技術領域】 本發明涉及一半導體裝置和製造其之方法，更具體地 說，涉及包括一掩埋式閘極的一半導體裝置。 【先前技術】 半導體a己憶裝置包括複數個單位晶胞，每一個包括 一電容器和一電晶體。根據環境使用一半導體的特性來改 變該電導性以依據控制信號（字線，w〇rd Hne )，該電容是 用來暫時儲存數據，而該電晶體是用來在一位元線和該電 容之間傳輸數據。該電晶體是由三個區域所組成，包括一 閘極、一源極和一汲極。根據一控制信號輸入到該閘極， 電荷轉移發生在該源極和該汲極之間。在該源極和該汲極 之間的電荷轉移是透過使用該半導體的特性的一通道區 域。 在一半導體裝置中’一電晶體配置於一半導體基板 上。在一閘極形成在該半導體基板上之後，雜質被摻雜在 該閘極的兩側以形成一源極和一汲極，在這種情況下，在 該閘極之下的該源極和該汲極之間的一間隔成為該電晶體 的一通道區域。具有一水平通道區域的電晶體佔據該半導 體基板的一給定區。在一複雜的半導體記憶裴置的情況 下，因為包含在該半導體記憶裝置中的複數個電晶體而難 以減少整個區域。 當該半導體記憶裝置的整個區域是減少的時候，（每 晶圓可生產的）該導體記憶裝置的數量可以増加以改善產 201203486 率。為了減少該半導體記憶裝置的整個區域，各種方法已 紛紛提出建議。這些方法中，一凹處閘極是用來代替具有 一水平通道區域的傳統平面閘極。一凹處是形成於一基板 中，並且一閘極是形成在該凹處，從而取得包括沿著該凹 處的曲面的一通道區域的該凹處閘極。此外，藉由將整個 閘極掩埋在該凹處而獲得的一掩埋閘極已被研究。

在該掩埋閘極令，整個閘極是被掩埋在該半導體基板 的表面之下，從而確保該通道的長度和寬度。再者，在與 該凹處閘極比較之後，該掩埋閘極可以減少5〇%產生於閘 極（字線）和位元線之間的寄生電容。 然而，當該掩埋閘極過程是在晶胞區域和周邊區域的 整個結構上進行的時候，該晶胞區域的一間隔（高度）仍 然相對在該周邊區域的閘極的高度而形成。因此，它的問 題是如何使用這個高度差。在現有技術中，（i)對應於該 閘極高度的一晶胞區域間隔是空@，或纟（u) f該周邊區 域的閘極（閘極位元線；Sate bit line ’ GBL)是形成時， 該晶胞區域的一位元線是一起形成。 —但是，（i)當該晶胞區域的間隔是空的時候，該儲存 節點接觸插塞的高度在該晶胞區域中變得更高。因此，一 儲存節點接觸孔被要求形成深增加形成一位元 線的難度。（ii)當該晶胞區域的位元線是隨著該周邊區域 的閘極（GBL)而形成’該晶胞區域的位元線的一電極是以 形成在周邊區域中的閘極電極的相同材料所形成。因此， 在該B曰胞區域中的位元線也包含一屏障金屬層。因此，該 201203486 從而增加該晶胞區域的寄生電容 位元線的高度變得更高 【發明内容】 晶胞位元線周圍的 元線的剖面，從而 覆蓋邊緣。 本發明的各種實施例是針對減少一 絕緣膜的厚度，以垂直地形成該晶胞位 改善一儲存節點接觸和一主動區域的一 根據本發明的實施例，一種半導體裝置包括：一半導 體基板’包括一晶胞區域和一周邊㈣；一絕緣膜，形成 在該晶胞區域的半導體基板的頂部上；—位元線接觸孔， 包括經㈣的絕緣膜以暴露半導體基板；—位元線接觸插 塞，掩埋在該位元線接觸插塞；以及一位元線，形成在該 位元線接職塞的頂部以具有與該位元線接觸插塞相同的 寬度。在-晶胞位元線周圍的該絕緣膜的厚度是最小化， 從而垂直地形成該晶胞位元線的剖面，從而改善了儲存節 點接觸和主動區域的覆蓋邊緣。 該絕緣膜包括一氧化物膜或一氮化物膜。該半導體裝 置進-步包括形成在該位元線接觸孔的側壁處的包括一氧 化物膜一氮化物膜或者一配置結構的一間隔，其中該配 置結構包括一氧化物膜和一氮化物膜。 該絕緣膜的厚度範圍從50A至100A。 該位元線包括：—金屬層，形成在該位元線接觸插塞 的頂部上；-位元線傳導層’形成在該屏障金屬層的頂部 更遮罩層形成在該傳導層的頂部上；以及一間隔， 形成在該屏障金屬[該位元線傳導層和該硬遮罩層的侧 壁處。 201203486 該半導體裝置進一步包括形成於該周邊區域的半導體 基板中的-閘極，纟中該周邊區域的閘極具有與該晶胞區 域的位元線相同的結構。 該晶胞區域的位元線的一多晶石夕層具有比該周邊區域 的閘極多晶矽層較低的厚度，從而減少一接觸電阻。

該半導體裝置進-步包括-掩埋式閑極，其以給定深 度掩埋在該半導體基板的晶胞區域中的一主動區域和一裝 置隔離膜中。該掩埋式閘極包括：一凹處，以一給定深度 形成在該半導體基板中；一閘極氧化物膜，形成在該凹處 的表面上；一閘極電極，配置在包括閘極氧化物膜的凹處 的底部中n覆蓋膜’ 置在凹處中的閘極電極的頂 上’從而減少具有該位元線的一寄生電容。 根據本發明的實施例，一種製造一半導體裝置的方法 包括.準備包括一晶胞區域和一周邊區域的一半導體基 板；形成一絕緣膜在該晶胞區域的半導體基板的頂部上； 蝕刻該絕緣膜以形成一位元線接觸孔，其暴露該半導體基 板；掩埋-位元線接觸插塞在該位元線接觸孔中；以及： 成一位元線在該位元線接觸插塞的頂部上以具有與該位元 線接觸插塞相同的寬度。該方法可以減少在該晶胞位元線 周圍的絕緣膜的厚度，以垂直地形成該晶胞位元線的_剖 面，從而改善-儲存節點接觸和__主動區域的—覆蓋邊緣。 在形成-絕緣臈之後’該方法進一步包括形成一第一 多晶石夕層在該絕緣膜的頂部上和在該周邊區域的半導體基 板的頂部上。該晶胞區域的位S線接觸插塞是與該周邊區 201203486 域的一閘極多晶矽同時形成β 形成一位元線接觸孔進一步句；丨κ 延，包括蝕刻配置於該絕緣膜 的頂部的該第一多晶矽層。該位元狳 '•策和該位元線接觸插塞 是垂直形成。 在將，位元線接觸插塞掩埋在該位元線接觸孔之前， 該方法進-步包括形成在該位元線接觸孔的側壁處的一間 隔，其包括-氧化物膜、一氮化物膜或者一配置結構，其 中該配置結構包括一氧化物膜和一氮化物臈。 形成-位元線包括形成一第二多晶矽層，且進一步包 括移除該晶胞區域的第二多晶石夕層的一給定厚度，從而減 少該位元線接觸插塞的一電阻。 該絕緣膜包括-氧化物膜或一氮化物膜。形成該絕緣 膜以具有從5〇Α至ιοοΑ的厚度。 形成-位元線包括：形成—屏障金屬層在該位元線接 觸插塞的頂部上·’形成一位元線傳導層在該屏障金屬層的 =部上；形成-硬遮罩層在該傳導層的頂部上；以及形成 —間隔在該屏障金屬層、該位元線傳導層和該硬遮罩層的 側壁處。 二在形成一位7G線之後，該方法進一步包括：形成暴露 Λ半導體基板的一儲存節點接觸孔；以及蝕刻配置於該儲 節點接觸孔的一側上的該絕緣膜，以擴大該儲存節點接 觸孔的底部寬度，從而減少該儲存節點接觸插塞的電阻。 該方法進一步包括形成一閘極在該周邊區域，其中形 成閘極在該周邊電路區域是與形成一位元線同時進行。 201203486 在形成一絕緣膜在該晶胞區域的半導體基板的頂部上 之前，該方法進一步包括形成一掩埋式閘極在該晶胞區域 的半導體基板中，從而減少在該位元線和該閘極之間的寄 生電容。 【實施方式】 本發明將參考所附圖式來詳細描述。圖1是一平面圖， 說明根據本發明的實施例的半導體裝置的一晶胞區域和一 周邊區域。 參照圖1，一半導體基板包括一晶胞區域和一周邊區 域。定義一主動區域12的一裝置隔離膜14是配置在該半 導體基板中。在該晶胞區域中，一字行2〇是在以一水平方 延伸，致使兩個字行20(閘極）可運行在一個主動區域！ 2， 且一位元線50是以一垂直方向延伸，致使一個位元線 可運行在一個主動區域12。用於電耦合主動區域12和位元 線50的一位元線接觸插塞46是形成於位元線和主動區 域12的交叉處。同時，包括一電晶體的各種元件是在該周 邊區域所形成，但它們沒有顯示在說明書和圖式。 圖2a至2e是橫截面圖，說明一種根據本發明實施例來 製造一半導體裝置的方法。圖2a至2d為沿A至A,所擷取 的橫截面圖，並且圖2e為沿B至B，所擷取的橫截面圖。 參照圖2a ’該半導體基板包括一晶胞區域和一周邊區 域。定義該主動區域12的該裝置隔離膜14是被配置在該 晶胞區域及該周邊區域中。具有一給定深度的一溝槽被形 成在該半導體基板上◊形成一淺溝槽隔離（STI )過程以用 201203486 例如氧化物膜的絕緣膜來掩埋該溝槽，從而獲得該裝置隔 離膜14。 掩埋在該半導體基板的一掩埋式閘極丨2〇是配置在該 晶胞區域的主動區域12和裝置隔離膜14。該掩埋式閘極 120包括以一給定深度形成在主動區域12和裝置隔離膜μ 中的一凹處122、掩埋在凹處122的底部中的一閘極電極 124以及掩埋在凹處122中的閘極電極124的頂部中的一覆 蓋膜126。由於掩埋式閘極12〇是掩埋在自該半導體基板的 表面的底部中，掩埋式間極12〇可減少產生在字線（閉極） 和位元線之間的寄生電容。

顯示於圖2a中的一掩埋式閘極絕緣膜（或閘極遮罩 案）128是一絕緣膜，可作為形成掩埋式閘極12〇的凹 122的遮[在隨後的過程中’該掩埋式閘極絕緣膜⑵ 具有一結構，以在該儲存節點接觸孔的側_中能报容 地敍刻，從而增加該接觸孔的底部寬度。形成一閉極的 :極氧化物膜132是形成在該周邊區域的主動區域。上 二第：多晶矽層134(其在隨後的過程中是一閘極電極❸ )是乂 疋厚度形成在閘極氧化物膜1 3 2的頂部。 一，圖2b ’包括·'氧化物臈的-層間介電膜148是a 疋旱度所形成。一位元線接觸孔i42形成在層間介， 艏：：中並且一位元線接觸插塞146是掩埋在位元線卷 孔μ/2中。在以位元線接觸插塞146填充該位元線接觸 之前，一位70線接觸間隔144可以一給定厚度形成 在位元線接觸…側壁處。該位元線接職14= 10 201203486 包括氮化物膜。當該儲存節點接觸孔被刻蝕的時候，該位 元線接觸間隔144作為一緩衝。當該儲存節點接觸孔被蝕 刻時，該緩衝用於保護該位元線接觸插塞146。如圖2b所 示’在該周邊區域中的層間介電膜148和掩埋式閘極絕緣 膜1 28被移除以暴露該第一多晶矽層1 34。 參照圖2c，第二多晶矽層152是形成於該周邊區域中。 屏障金屬層153、傳導層154和硬遮罩層155配置在該晶胞 區域的位元線接觸插塞146的頂部上和在該周邊區域的第 二多晶矽層152上《在該晶胞區域及該周邊區域中的硬遮 罩層155、傳導層154和屏障金屬層153,在該周邊區域中 的第一夕曰曰矽層丨52，以及在該晶胞區域中的層間介電膜 1 48是同時姓刻以形成該晶胞區域的一位元線丨5〇和該周邊 區域的一閘極170。 參照圖2d’間隔156形成在該晶胞區域中的位元線15〇 的側壁處，並且間隔156和157分別形成在該周邊區域的 問極170的側壁處 '然後，層間絕緣膜158形成在該晶胞 區域上’其包括在晶胞區域中的位元線15〇。 參照圖2e，該晶胞區域的層間絕緣膜158被蝕刻以形 成一儲存節點接觸孔60 ,其暴露該主動區域丨2。當該儲存 節點接觸孔6G被㈣時’層間介電膜148的厚部保留在位 元線接觸插塞146的側面上。由於該厚的殘餘層間介電膜 148 ’該晶胞區域的位域15 ”底部寬度被形《以變大， 致使儲存節點接觸孔6〇和主動區域i 2的重疊區是小的。 因此，當形成儲存節點接觸孔60的時候，主動區域12的 201203486 表面不被暴露，否則位元 140被暴露，並以儲存 層54或位元線接觸插塞 路。 存郎點接觸插塞（未顯示）產生一電短 圖3a至31為橫截面圖， 製造-半導體裝置的方法…根據本發明實施例來 的橫截面圖，並且圖31為a至3k為沿A至A’所擷取 盆…w 至B,所操取的橫截面圖。在 其他優點下’顯不於圖你 介電膜，如法如駄 中的實施例允許一殘餘層間 "電膜，如，诸如層間介電 厚度。 电膘148的膜，以具有相對小的 參照圖3 a ’定義一 *私庄u ^ 動區域12的裝置隔離膜14是形 成於包括一晶胞區域和_ R、息 认^ 碼和周邊區域的一半導體基板中。一

掩埋式閘極絕緣膜圖幸（戎W r ώ _ 圆莱（或閘極遮罩圖案）28是以一給定

厚度形成在該半導體基拓的志^ L 基板的表面上。閘極遮罩圖案28是用 來疋義一溝槽，一掩埋十關托β 谞里式閘極疋破形成於其中。在一實施 例中，晶胞區域的主動區域12和裝置隔離膜卩是以作為 一遮罩的閘極遮罩圖案28來_，以晶胞區域中的給定深 度來形成-凹處22。該閉極遮罩圖案28包括一氧化物膜或 一氛化物膜。雖然它沒有顯示，-閉極氧化物膜形成在凹 處22的表面上。 參照圖3b，閘極電極24形成在晶胞區域的凹處22中。 該閘極電極24包括嫣（w)。在嫣層被配置在包括凹處22 的半導體基板的整個表面上，化學機械拋光（CMp)過程 被執灯在作為結果的結構上。—回#過程被進行以在凹處 2 2的底部中形成鎢圖案。該鎢圖案作為閘極電極2扣在c μ p 12 201203486 過程中，閘極遮罩圖案28的部分以一給定厚度（約2㈧入 移除。 ） 參照圖3c，一覆蓋膜26形成在該閘極電極24上以填 充該凹處22。包括氮化物膜的覆蓋層26係被形成以具有約 800人的厚度，以保護該閘極電極24。在一實施例中了為^ 形成該覆蓋膜26, 一氮化物膜被配置在包括凹處22的半導 體基板上，並且當保留該氮化物膜在凹處22時，藉由一。 蝕過程來移除。 參照圖3d，一密封層27形成在包括覆蓋膜26的半導 體基板的整個表面上《形成包括一氮化物臈的密封膜2?以 具有約350A的厚度。 參照圖3 e，使用定義該周邊區域的一開放式遮罩（未 顯示）來蝕刻在周邊區域中的該密封膜27和絕緣膜。該密 封膜2 7保留在晶胞區域上。形成一電晶體的離子植入過程 被執行在周邊區域中的主動區域12。閘極氧化物膜32被形 成在周邊區域的半導體基板的表面上。 參照圖3f，形成第一傳導層（第一多晶矽層）34以在 晶胞區域和周邊區域中具有約250A厚度。在隨後的過程 中，第一多晶石夕層34形成一閘極在周邊區域中。在一實施 例中’第一傳導層包括一多晶矽層’並且在此統稱為“第 一多晶矽層”來以便說明之。 參照圖3g ’形成一位元線接觸孔42，其暴露在晶胞區 域中的閘極20的第一側處的主動區域丨2。具體來說，在形 成位元線接觸孔42的過程中，定義位元線接觸孔42區域 13 201203486 的一遮罩（未顯示）被形成在第一多晶矽層34上，並且第 一多晶矽層34、密封膜27和絕緣膜28使用該遮罩以依序 蝕刻。離子植入過程執行在藉由位元線接觸孔42所暴露的 主動區域12上以形成—交界處。 雖然沒有顯示，在一插件材料被掩埋在位元線接觸42 中之則，間隔被形成在如圖2b所示的位元線接觸孔42的 側壁處以保護一接觸插塞。該間隔材料可以氧化物膜、氮 化物膜或包括氧化物膜和氮化物膜的堆疊結構所形成。 參照圖3h，第二傳導層（或第二多晶矽層）36以約6〇〇入 的厚度配置於包括位⑽接觸孔42的半導體基板的整個表 面上。在-實施例中，第二傳導層36是一多晶矽層並且在 此統稱為“第二多晶㈣”以便說明當第二多晶石夕層 36藉由填充該位元線接觸孔42來形成—接觸插塞在該晶： 區域的時候’在同-時間隨著周邊區域的第-多晶矽層34 來形成閘極周圍圖案的一部分。 參照圖3】，使用僅打開晶胞區域的遮罩（未顯示）， 在晶胞區域中的第一和第二多晶矽層34#〇 ^執行回蝕過 程’致使多晶碎圖案46保留在位元線接觸孔^中。在一 實施例中，多晶矽圖案46主要是指在位元線接觸孔42之 =。多晶補案46用於定義晶胞區域中的-位元線接觸插 :。在回蚀過程中’包括一氮化物膜的密封膜27的部分是 以約100Α的厚度來移除並且變得比以前更薄。 如果需要，在晶胞區域的多晶石夕層34和36上的回敍 呈可以調整。例如’㈣過程可以執行，致使提供於晶 201203486 胞區域中的位元線接觸插塞中的多晶矽圖案的頂層可與形 成周邊區域中的閘極周圍圖案的部分的第二多晶矽層刊的 頂層大致相同的尚度。如圖3i所示，當執行回蝕過程時， 致使在晶胞區域中的多晶矽層34和36被圖案化以主要保 留是在接觸洞42中，從而確凹的位元線接觸插塞，並 自周邊區域中的閘極周圍圖案的頂層的一階差提供在晶胞 區域中的位TL線的頂層。然而，在這種情況下，因為位元 線接觸插塞46的總高度較小，可以減少位元線接觸插塞的 電阻。 一參照圖3j，一傳導層53以一給定厚度來配置在包括位 70線接觸插塞的該半導體基板的整個表面上，以及一硬遮 罩層55配置在其上。傳導層53用於定義在晶胞區域中的 一位元線傳導層和在周邊區域中的—閉極傳導層。閑極傳 導層形成閘極周圍圖案的部分。傳導I 53包括一堆疊結 構’包括-屏障金屬和鎢（w)。硬掩膜層55包括—

參照® 3k，定義在晶胞區域中的一位元線及在周邊區 :中的閑極周圍圖案的遮罩（未顯示）形成在硬遮罩層Μ 、頂部上。在晶胞區域中’依序刻敍硬遮罩層…傳導層 53和多晶矽圖案46以形成一 〜风位TL線5〇。多晶矽圖案仏 由蝕刻而轉換為位元線接觸插塞47。 曰 罩層55、傳導層53、第一和第 硬遮 上, ^日日石少I 34和36佑皮細 刻以形成閘極周圍圖案7〇。在— 依序蝕 貫施例中，晶胞區域和周 邊&域疋同時蝕刻。當傳導層53 不多曰日矽圖案46是在晶 15 201203486 胞區域中蝕刻 被移除。因此 孔將形成的一 ，包括氮化物膜的晶胞區域令的密封膜”也 :大致上沒有I化物膜保留在儲存節點接觸 在曰5°和位元線接觸插塞47以—刻步驟 在曰Β胞Q域中形成，該晶胞位元線5 :觸插…致相同，從而形成一垂直均勻的== 緣臈28的厚度是夠薄的以確保形成在隨後的過 儲

儲存緣，其中該絕緣膜28形成在 儲存郎點接觸孔將形成的一區域上。 參，、.、圖31，包括一氮化物膜或一氧化物膜的間隔％彤 成在晶胞區域中的位元線圖案5〇的側壁處及在周邊區域： 的閘極周圍圖帛70，以及—層間介電膜被形成在晶胞區域 中的位元線圖帛5〇上及在周邊區域中的間極周圍圖案7〇 /刻在晶胞區域的層間介電膜（未顯示）以形成一儲 存節點接觸孔60,其暴露主動區域12。與如圖&所示的實 施例相比，该位元線5〇和位元線接觸插塞47的剖面是垂 直地均勻，並且在主動區域處作為閘極遮罩圖案28的絕緣 膜的厚度是相對薄的，其中該主動區域藉由與如圖k所示 的層間介電層148相較的儲存節點接觸孔6〇所暴露。因 此，形成儲存節點接觸孔6〇的一足夠邊緣可以確保，即， 由於絕緣膜28是相對薄的，而減少過度蝕刻的需要。因此， 备接觸孔60被蝕刻，被意外地暴露的主動區域丨2的可能 眭是或者被意外地攻擊的位元線的部分可以最小化。 16 201203486 雖然沒有顯示，在位元線接觸孔6〇如圖⑽ 之後，根據本發明的實施例的該方 衣j以進一步包括將蜗 緣膜28蝕刻到一指定寬度的過程， 丹1P包括保留在儲存節 點接觸孔6〇的側壁上的一氧化物膜，以擴大儲存節點接觸 孔6〇的底部寬度。因此，增加在填充儲存節點接觸孔60 的-儲存節點接觸插塞和主動區域之間的接觸面積，從而 降低接觸電阻。儘管圖3i顯示祜^ 顯不被π全凹進的多晶矽圖案 46，但是多晶矽圖案46可部分凹 龙且具有一超越凹處的 部分。在多晶矽圖案46被部分凹進的愔 疋W It况下’一層間介電 層可藉由-厚度保留在保存儲存節點接觸&⑼的該區域 上，該厚度不會妨礙形成儲存節點接觸孔6〇，其暴露該主 動區域的-足夠面積。還有另—種實施例中，多、晶石夕㈣ 46可為-傳導圖案，其包括傳導材料而除了多晶石夕。 如上所述，根據本發明的一實絲办 , 頁苑例的該半導體裝置和 製造其之方法能夠最小化（形成在一蚀灰於机^ X仕儲存郎點接觸孔將形成 的區域上的），從而確保用於電耗合該儲存節點接觸與主動 區域的-足夠的邊緣。此外’形成在該周邊區域中的閑極 周圍的部分的多晶矽層3 4作為用於嗲网，喜 ^ π义周邊區域中的位元線 接觸插塞46的一緩衝層，從而簡化該製造過程。 本發明上面的實施例是說明性的而不是限制性的。各 種替代和等效是可能的。本發明沒有藉由描述於此的配置 類型、蚀刻拋光及圖案化步驟所限制。本發明也不限於任 何特定類型的半導體裝置。例如，本發明可以實現在一動 態隨機存取記憶（dynamic rand〇m aeeess me_y，dram > 17 201203486 裝置或者非揮發性記憶裝置。其他的添加 '刪減或修改是 ’.··在本發明所揭示的範圍令，並且意圖落入戶斤附的申請 專利範圍的範疇之内。 圖式簡單說明 圖 1是一平面圖， 才 1 的 —晶胞區域和一 周 圖 2a至2e是橫截 面 半 導體裝置的方法 0 圖 3a至第31是橫戴 造 一半導體裝置的 方 [ 主要元件符號說 明 12 :主動區域 14 :裝置隔離膜 20 :掩埋閘極 22 :凹處 24 :閘極電極 26 :覆蓋膜 27 :密封層 28 :絕緣膜 32 .閘極氧化膜 34 •第一多晶妙層 36 ‘第一多晶碎層 42 :位元線接觸孔 44 :位元線接觸間 隔

18 201203486 46 :位元線接觸插塞 50 :閘極位元線 5 3 :傳導層 5 5 :硬遮罩 56 :間隔 60 :儲存節點接觸孔 120 :掩埋式閘極 122 :凹處 124 :閘極電極 126 :覆蓋膜 128 :掩埋式閘極絕緣膜 132 :閘極氧化物膜 134 :第一多晶矽層 142 :位元線接觸孔 144 :位元線接觸間隔 146 :位元線接觸插塞 148 :層間介電膜 150 :位元線 152 :第二多晶矽層 154 :傳導層 1 5 5 :硬遮罩層 156 :間隔 1 5 7 :間隔 1 5 8 :層間絕緣膜 19

Claims (1)

1. 201203486 七、申請專利範圍： ι 一種半導體裝置，包括·· 半導體基板，包括一晶胞區域和一周邊區域； 一遮罩圖案’形成在該半導體基板上； 位元線接觸孔，延伸穿過該遮罩圖案以暴露在該晶 胞區域中的該半導體基板； 位元線接觸插塞，形成在該位元線接觸孔之間並且 電麵合至該半導體基板；以及

   位元線，形成在或位元線接觸插塞上，該位元線和 該位元線接觸插塞具有實質上相同的寬度。 2.根據申請專利範圍第丨項之半導體裝置，其中，該 遮罩圖案是用來；t義-溝槽的-閘極遮罩圖案，該開極遮 罩圖案包括氧化物、氮化物或是兩者。 3 ·根據申請專利範圍第 括提供於位元線接觸孔的側 物、氮化物或者兩者。 1項之半導體裝置，進一步包 壁的一間隔，該間隔包括氧化 4·根據申請專利範圍第丨項之半導體裝置，其中，該 遮罩圖案具有從50A至looA的厚度範圍。 5.根據申請專利範圍第 位元線包括： 1項之半導體裝置，其中，該 屏障金屬層，形成在該位元線接觸插塞上； 位元線傳導層，形成在該屏障金屬層上； 硬遮罩層，形成在該位S線傳導層上；以及 間隔’形成在-堆疊結構的側壁處，該堆叠結構包 20 201203486 括該屏障金屬層、該位元線㈣層和該硬遮罩層。 6.根據申請專利範圍第5項之半導體裝置，進一步 括一閉極周圍圖索，該閑極周圍圖案形成在該周邊區域中 的該半導體基板上， 场T 其中，在*亥周邊區域中的該間極周圍圖案具有實質上 與形成在該晶胞區域中的該位元線相同的結構。 7.根據申請專利範圍第6項之半導體裝置，其中，定

   2該晶胞區域中的該位元線的該位元線傳導層具有比定 5亥周邊區域中的該閘極周圍圖案的-傳導層的厚度還 小的厚度。 心 8·根據中請專利範圍第w之半導體裝置，進一步 括掩埋至4半導體基板的該晶胞區域中的—掩埋式閉極 9.根據申請專利範圍第8項之半導體裝置，其中， 掩埋式閘極的圖案包括： 包 〇 該 閘極氧化物膜，形成在一溝槽的内部表面上；

   -閘極電極’形成在該閑極氧化物膜上，並 槽的較低部分處形成在該溝槽之間；以及 -覆蓋膜’形成在該閘極電極上並且填充該溝槽。 10.—種用於製造一半導體裝置的彳法，該彳法包括： 提供包括一晶胞區域和一周邊區域的一半導體基板； 形成在該晶胞區域中的該半導體基板上的一=罩圖 钱刻該遮罩圖案 接觸孔； 以形成暴露該半導體基板的一位元線 21 201203486 形成在該位元線接觸孔之間的一傳導圖案； 形成在該傳導圖案上的一傳導層；以及 敍刻該傳導層和該傳導圖案以定義具有實質上相同寬 度的一位元線和一位元線接觸插塞。 根據申請專利範圍第10項之方法，進一步包括形 成一第一多晶矽層在該晶胞區域的該遮罩圖案和該周邊區 域的該半導體基板上。

   12.根據申請專利範圍第n項之方法，其中，該傳導 圖案是藉由蝕刻配置於該晶胞區域中的該遮罩圖案上的該 第一多晶矽層來形成。 13. 根據申請專利範圍第1〇項之方法，進一步包括另 成在該位元線接觸孔的一側壁上的一間隔，該間隔包括4 該位元線接觸孔的側壁處的氧化物膜、氮化物膜和包括_ 氧化物膜和一氮化物膜的一堆疊結構中的任何一者l 14. 根據申請專利範圍第10項之方 、 y 古’進一步句括. 形成一第二多晶矽層在該晶胞區 · 以及 埤和邊周邊區域上； 移除在該晶胞區域中的該第 度。 多晶石夕層 的一給定厚

   U·根據申請專利範圍第10項之 乃法，其中 圖案包括氧化物'氣化物或者兩者 該遮罩 丄6·根據申請專利範圍第1〇項之方、去 圖案係形成以具有從50入至1〇〇人的诗i其中，該遮罩 子度範圍。 17.根據申請專利範圍第1〇項 項之方法，其中該位元線 22 201203486 。括形成在6亥位兀線接觸插塞上的一屏障金屬$、形成在 該屏障金屬層上的—位元線傳導層以及形成在該位元線傳 導層上的一硬遮罩層。 18. 根據申請專利範圍第17項之方法，該方法進—步 包括： ’ 形成一儲存節點接觸孔，其暴露在該晶胞區域中的該 半導體基板；以及 ~ 蝕刻配置於該儲存節點接觸孔的側面處的該遮罩圖 案，以擴大該儲存節點接觸孔的底部寬度。 19. 根據申請專利範圍第1〇項之方法，進一步包括形 成一閘極在該周邊區域中，其中在該周邊區域中的該閘極 是與在該晶胞區域中的該位元線同時形成。 2〇·根據申請專利範圍第10項之方法，其中，該傳導 圖案是一多晶矽圖案。 21. —種半導體裝置，包括： 一基板’包括一晶胞區域和一周邊區域； 一掩埋晶胞閘極圖案，形成於該晶胞區域中的該基板 中； 一閘極遮罩圖案，形成於該晶胞區域中的該基板上， 該閉極遮罩圖案定義該掩埋晶胞閘極圖案； 一位7L線接觸插塞，透過電耦合至該掩埋晶胞閘極圖 案的一第一側的該遮罩圖案而形成；以及 一儲存節點接觸插塞，透過電耦合至該掩埋晶胞閘極 圖案的一第二側的該遮罩圖案而形成， 23 201203486 其中該位元線接觸插塞的頂層不高於在該晶胞區域中 的該閘極遮罩圖案的頂層。 22.根據申請專利範圍第2 1項之半導體裝置，其中， 該閑極遮罩圖案的厚度是在50A至100A的範圍。 23，根據申請專利範圍第21項之半導體裝置，其中， s亥位7L線接觸插塞延伸到該基板，該基板是一半導體基板。 24. 根據申請專利範圍第2 1項之半導體裝置，進一步 包括形成在該位元線接觸插塞上的一上層位元線圖案， 其中’該位元線接觸插塞和該上層位元線圖案形成於 單一處理步驟中’以形成一實質上沒有階差的垂直統一剖 面。 25. 根據申請專利範圍第24項之半導體裝置，進一步 包括形成在該周邊區域中的該基板上的一閘極周圍圖案， 其中，該閘極周圍圖案是與該上層位元線圖案和該位 元線接觸插塞同時藉由使用一閘極位元線（Gate-Bit-Line， GBL)製程來形成。 八、圖式： (如次頁） 24