JP2019021659A - 半導体装置および機器 - Google Patents

Abstract

【課題】 半導体装置の信頼性を向上する。【解決手段】 第１部分、第２部分、および、第３部分を有する多結晶シリコン層を含む導電部材と、導電部材を覆う層間絶縁膜と、層間絶縁膜と第３部分との間に配された第１窒化シリコン層と、層間絶縁膜と第１部分との間、および、層間絶縁膜と第２部分との間に配された第２窒化シリコン層と、第１部分の上に位置し、層間絶縁膜および第１窒化シリコン層を貫通して導電部材に接続された第１コンタクトプラグと、第２部分の上に位置し、層間絶縁膜および第１窒化シリコン層を貫通して導電部材に接続された第２コンタクトプラグと、を備える半導体装置であって、第１窒化シリコン層が第１コンタクトプラグと第２コンタクトプラグとの間に位置し、かつ、第１窒化シリコン層が第１コンタクトプラグおよび第２コンタクトプラグから離間していることを特徴とする。【選択図】 図２

Description

本技術は半導体装置に関する。

半導体装置では、多結晶シリコンが抵抗や配線として用いられる。特許文献１、２には多結晶シリコンの抵抗の上に窒化シリコンを配置することで、抵抗値の安定性を向上することが記載されている。特許文献２には、多結晶シリコンパターンからなる抵抗素子（２１）の上に２つの第１窒化膜（２９）、第３窒化膜（４３）を設けることが開示されている。また、特許文献２には、層間絶縁膜（２７）及び第１窒化膜（２９）に、電気的に接続するためのコンタクトホールを形成することが開示されている。

特開２００８−２２７０６１号公報 特開２００６−２２２４１０号公報

特許文献２においてコンタクトホールを形成する場合、第１窒化膜（２９）と第３窒化膜（４３）の２つの窒化膜をエッチングする必要がある。このことは、多結晶シリコンパターンへの電気的接続の信頼性を低下させ、ひいては半導体装置の信頼性をも低下させる。

本発明は半導体装置の信頼性を向上することを目的とする。

課題を解決するための手段の１つの観点は、半導体基板と、前記半導体基板の上に配され、前記半導体基板の主面に沿った方向において第１部分、第２部分、および、前記第１部分と前記第２部分との間の第３部分を有する多結晶シリコン層を含む導電部材と、前記導電部材を覆う層間絶縁膜と、前記層間絶縁膜と前記第３部分との間に配された第１窒化シリコン層と、前記層間絶縁膜と前記第１部分との間、および、前記層間絶縁膜と前記第２部分との間に配された第２窒化シリコン層と、前記第１部分の上に位置し、前記層間絶縁膜および前記第２窒化シリコン層を貫通して前記導電部材に接続された第１コンタクトプラグと、前記第２部分の上に位置し、前記層間絶縁膜および前記第２窒化シリコン層を貫通して前記導電部材に接続された第２コンタクトプラグと、を備える半導体装置であって、前記方向において前記第１窒化シリコン層が前記第１コンタクトプラグと前記第２コンタクトプラグとの間に位置し、かつ、前記第１窒化シリコン層が前記第１コンタクトプラグおよび前記第２コンタクトプラグから離間していることを特徴とする。

本発明によれば半導体装置の信頼性を向上する上で有利な技術を提供することができる。

半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の製造方法を説明する図。 半導体装置の製造方法を説明する図。

以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については説明を適宜省略する。また、同様の名称で異なる符号を付した構成については、第１構成、第２構成、第３構成・・・などとして区別することが可能である。

（半導体装置）
図１（ａ）は本発明の実施形態に係る半導体装置ＡＰＲを備える機器ＥＱＰの模式図である。半導体装置ＡＰＲは、半導体デバイスＩＣを含む。半導体デバイスＩＣは、半導体集積回路が設けられた半導体チップである。半導体装置ＡＰＲは半導体デバイスＩＣに加えて、これらを格納するパッケージＰＫＧを含むことができる。本例の半導体装置ＡＰＲは、例えば、イメージセンサーやＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）センサー、測光センサー、測距センサーとして用いることができる光電変換装置である。本発明の半導体装置は、光電変換装置の他、演算装置、記憶装置、通信装置、機械電気装置、表示装置などにも適用できる。

半導体デバイスＩＣは光電変換部を含む画素回路ＰＸＣが２次元状に配列された画素エリアＰＸを有する。半導体デバイスＩＣは画素エリアＰＸの周囲に周辺エリアＰＲを有することができる。また、周辺エリアＰＲには画素回路ＰＸＣを駆動するための駆動回路、画素回路ＰＸＣからの信号を処理するための信号処理回路、駆動回路や信号処理回路を制御するための制御回路を配置することができる。信号処理回路は、相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）処理や増幅処理、ＡＤ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ）変換処理などの信号処理を行うことができる。半導体デバイスＩＣの別の例としては、周辺エリアＰＲに配される周辺回路の少なくとも一部を、画素エリアＰＸが配された半導体チップとは別の半導体チップに配置して、両方の半導体チップを積層することもできる。

機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹおよび機械装置ＭＣＨＮの少なくともいずれかをさらに備え得る。機器ＥＱＰの詳細は後述する。

図１（ｂ）は半導体装置ＡＰＲの一部の模式的平面図である。図２（ａ）は図１（ｂ）の線Ａ−Ｂにおける部分を含む半導体装置ＡＰＲの模式的断面図であり、図２（ｂ）は図１（ｂ）の線Ｃ−Ｄにおけるにおける部分を含む模式的断面図である。以下、図１（ｂ）、図２（ａ）、図２（ｂ）をまとめて説明する。画素エリアＰＸの画素列において画素が並ぶ方向である列方向をＸ方向とし、画素エリアＰＸの画素行の画素が並ぶ方向である行方向をＹ方向とし、層や膜の厚さを示す厚さ方向をＺ方向としている。Ｘ方向、Ｙ方向およびＺ方向は互いに交差（本例では直交）する。

本実施形態は、窒化シリコンからなる部材（層または膜）との位置関係に特徴がある。別々の部材として説明する窒化シリコンからなる部材同士は、両者に間に別の材料からなる部材があるか、類似の材料であっても組成が異なる部材である。酸化シリコンからなる部材についても同様である。膜は平面的に連続したもの指すが、層は平面的に不連続であってもよい。以下の説明における窒化シリコンとは、窒素（Ｎ）とシリコン（Ｓｉ）の化合物であって、当該化合物の構成元素の組成比の上位の２つを占める、軽元素（水素（Ｈ）とヘリウム（Ｈｅ））以外の元素が、窒素（Ｎ）とシリコン（Ｓｉ）である化合物を意味する。窒化シリコンは水素（Ｈ）などの軽元素を含むことができ、その量（原子％）は、窒素（Ｎ）およびシリコン（Ｓｉ）よりも多くても少なくてもよい。窒化シリコンは、窒素（Ｎ）およびシリコン（Ｓｉ）よりも低い濃度で、窒素（Ｎ）とシリコン（Ｓｉ）と水素（Ｈ）とヘリウム（Ｈｅ）以外の元素を含むことができる。窒化シリコンに含まれうる典型的な元素としては、ホウ素（Ｂ）、炭素（Ｃ）、酸素（Ｏ）、フッ素（Ｆ）、リン（Ｐ）、塩素（Ｃｌ）、Ａｒ（アルゴン）である。窒化シリコンの構成元素のうち３番目に多い軽元素以外の元素が酸素である場合に、この窒化シリコンを酸化窒化シリコンあるいは酸素含有窒化シリコンと称することができる。なお、光電変換装置ＡＰＲの構成部材に含まれる元素は、エネルギー分散型Ｘ線分析（ＥＤＸ：Ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｍｅｔｒｙ）で分析が可能である。酸化シリコンも同様に、酸素（Ｏ）とシリコン（Ｓｉ）の化合物であって、当該化合物の構成元素の組成比の上位の２つを占める軽元素以外の元素が酸素（Ｏ）とシリコン（Ｓｉ）である化合物を意味する。酸化シリコンは酸素（Ｏ）およびシリコン（Ｓｉ）よりも低い濃度で、酸素（Ｏ）とシリコン（Ｓｉ）以外の元素を含むことができる。

半導体装置ＡＰＲは、導電部材４５を含む素子部ＰＰＬを有する。素子部ＰＰＬは上述の光電変換装置としての半導体装置ＡＰＲでは周辺エリアＰＲに配されうるが、画素エリアＰＸに配することもできる。導電部材４５は集積回路における抵抗、配線あるいは容量などの受動素子として用いられる。本実施形態の導電部材４５は抵抗として用いるのに好適である。

半導体装置ＡＰＲは、半導体基板１０と、導電部材４５と、層間絶縁膜４０と、窒化シリコン層３２と、窒化シリコン層３８と、コンタクトプラグ５０６、５０７とを備える。なお、Ｘ方向およびＹ方向は半導体基板１０の主面に沿った方向である。

光電変換装置としての半導体装置ＡＰＲは、画素エリアＰＸにおいて半導体基板１０に設けられた光電変換部１１や、画素エリアＰＸにおいて半導体基板１０に設けられた画素トランジスタを含みうる。画素トランジスタは例えば図２（ｂ）に示すようにゲート電極４２を含むＭＯＳトランジスタである。周辺エリアＰＲにおいて半導体基板１０に設けられた周辺トランジスタを含む。周辺トランジスタは例えば図２（ａ）に示すようにゲート電極４７を含むＭＯＳトランジスタである。周辺トランジスタが設けられた部分を周辺トランジスタ部ＰＭＴと称する。なお、光電変換装置としての半導体装置ＡＰＲは、表面照射型であっても裏面照射型であってもよい。半導体基板１０の主面は、半導体基板１０の表面と裏面のうち、ＭＯＳトランジスタのゲート絶縁膜との界面を含む面である。

導電部材４５は半導体基板１０の上に配されている。導電部材４５は多結晶シリコン層４５０を含む。本例の多結晶シリコン層４５０はホウ素を含有しておりＰ型であるが、ホウ素以外の不純物を含有していてもよく、Ｎ型であってもよい。多結晶シリコン層４５０はＸ方向において第１部分４５１、第２部分４５２、および、第１部分４５１と第２部分４５２との間の第３部分４５３を有する。Ｘ方向における第３部分４５３の幅は、Ｘ方向における第１部分４５１の幅、および、Ｘ方向における第２部分４５２の幅よりも大きくすることができる。Ｙ方向における第３部分４５３の幅は、Ｙ方向における第１部分４５１の幅、および、Ｙ方向における第２部分４５２の幅と同じであってもよい。

層間絶縁膜４０は導電部材４５を覆う。このほか、層間絶縁膜４０は周辺トランジスタや画素トランジスタも覆う。光電変換部１１も層間絶縁膜４０で覆われうるが、光電変換部１１の上の層間絶縁膜４０に開口を設けて、当該開口に窒化シリコンや酸化シリコン、樹脂などの誘電体材料を埋め込んでもよい。

窒化シリコン層３８は、層間絶縁膜４０と第３部分４５３との間に配されている。窒化シリコン層３８の厚さＴ３８は例えば１０〜１００ｎｍである。

窒化シリコン層３２は、層間絶縁膜４０と第１部分４５１との間、および、層間絶縁膜４０と第２部分４５２との間に配されている。そして、窒化シリコン層３２は、層間絶縁膜４０と第１部分４５１との間に配された第１領域と、層間絶縁膜４０と第２部分４５２との間に配された第２領域とを有している。本例では、窒化シリコン層３２は層間絶縁膜４０と第３部分４５３との間にも配されている。つまり、窒化シリコン層３２は、層間絶縁膜４０と第３部分４５３との間に配された第３領域を有している。窒化シリコン層３２の第１領域と第２領域とが第３領域を介して連続している。本例の窒化シリコン層３２は導電部材４５に接している。窒化シリコン層３２の厚さＴ３２は例えば１０〜１００ｎｍである。本例では、窒化シリコン層３８が窒化シリコン層３２と導電部材４５との間に位置するが、窒化シリコン層３２が窒化シリコン層３８と導電部材４５との間に位置してもよい。

窒化シリコン層３８と第３部分４５３との間には酸化シリコン層２８が配されている。窒化シリコン層３８と窒化シリコン層３２との間には酸化シリコン層２７が配されている。酸化シリコン層２７と窒化シリコン層３８と酸化シリコン層２８とを含む積層膜を絶縁体膜１８と称する。酸化シリコン層２８が導電部材４５の第３部分４５３に接している。酸化シリコン層２８の厚さＴ２８は例えば５〜２５ｎｍである。

酸化シリコン層２７の厚さＴ２７は例えば１０〜１００ｎｍである。酸化シリコン層２８の厚さＴ２８は酸化シリコン層２７の厚さＴ２７よりも小さくできる（Ｔ２８＜Ｔ２７）。そのため、窒化シリコン層３８と第３部分４５３との間の距離（厚さＴ２８に相当）は、窒化シリコン層３８と窒化シリコン層３２（第３領域）との間の距離（厚さＴ２７に相当）よりも小さい。窒化シリコン層３８と導電部材４５との距離を小さくすることで、導電部材４５を窒化シリコン層３８で保護でき、信頼性を向上できる。窒化シリコン層３２（第１領域、第２領域）と導電部材４５との間の距離は、窒化シリコン層３８と第３部分４５３との間の距離よりも小さいことが好ましい。本例では、窒化シリコン層３２（第１領域、第２領域）は導電部材４５に接しているため、窒化シリコン層３２と導電部材４５との間の距離はゼロである。

詳しくは後述するが、窒化シリコン層３８自体が実用的な機能性を有するには、窒化シリコン層３８はある程度の厚さを有し、かつ、導電部材２４に近接していることが好ましい。そのため、窒化シリコン層３８の厚さＴ３８は酸化シリコン層２８の厚さＴ２８よりも大きくできる（Ｔ２８＜Ｔ３８）。酸化シリコン層２８は窒化シリコン層３８の応力が導電部材２４に与える影響を小さくする緩衝層としての機能を有し得る。窒化シリコン層３８の厚さＴ３８は酸化シリコン層２７の厚さＴ２７よりも大きくできる（Ｔ３８＞Ｔ２７）。したがって、絶縁体膜１８を構成する各層の厚さの関係は、例えばＴ２８＜Ｔ２７＜Ｔ３８である。

コンタクトプラグ５０６は層間絶縁膜４０および窒化シリコン層３２（第１領域）を貫通する孔（コンタクトホール）に配された導電部材である。コンタクトプラグ５０６は第１部分４５１の上に位置し、層間絶縁膜４０および窒化シリコン層３２（第１領域）を貫通して導電部材４５に接続されている。そのため、コンタクトプラグ５０６は層間絶縁膜４０および窒化シリコン層３２（第１領域）に接している。層間絶縁膜４０および窒化シリコン層３２（第１領域）を貫通して導電部材４５に接続された、コンタクトプラグ５０６を含む複数のコンタクトプラグが、第１部分４５１の上に位置し、Ｙ方向において並んでいる。

コンタクトプラグ５０７は層間絶縁膜４０および窒化シリコン層３２（第２領域）を貫通する孔（コンタクトホール）に配された導電部材である。コンタクトプラグ５０７は第２部分４５２の上に位置し、層間絶縁膜４０および窒化シリコン層３２（第２領域）を貫通して導電部材４５に接続されている。そのため、コンタクトプラグ５０７は層間絶縁膜４０および窒化シリコン層３２（第２領域）に接している。層間絶縁膜４０および窒化シリコン層３２（第２領域）を貫通して導電部材４５に接続された、コンタクトプラグ５０７を含む複数のコンタクトプラグが、第２部分４５２の上に位置し、Ｙ方向において並んでいる。

コンタクトプラグ５０６、５０７は窒化チタンなどのバリアメタルとタングステンなどの導電体を含む導電部材である。典型的には、コンタクトプラグ５０６、５０７のバリアメタルが層間絶縁膜４０と窒化シリコン層３２に接する。

コンタクトプラグ５０６から第１部分４５１へ、第１部分４５１から第３部分４５３へ、第３部分４５３から第２部分４５２へ、第２部分４５２からコンタクトプラグ５０７へと電気経路が形成される。これにより、主に第３部分４５３が抵抗あるいは配線として機能する。

窒化シリコン層３８のＸ方向における幅が導電部材４５のＸ方向における幅より小さい。本例では、窒化シリコン層３８のＸ方向における幅が導電部材４５の第３部分４５３のＸ方向における幅と等しい。そして、Ｘ方向において、窒化シリコン層３８がコンタクトプラグ５０６とコンタクトプラグ５０７との間に位置している。そのため、窒化シリコン層３８がコンタクトプラグ５０６およびコンタクトプラグ５０７から離間している。窒化シリコン層３８のＸ方向における両端（左端および右端）がコンタクトプラグ５０６とコンタクトプラグ５０７との間に位置しているともいえる。窒化シリコン層３８のＸ方向における両端（左端および右端）は、Ｙ方向に沿って延びている。窒化シリコン層３８のＸ方向における左端はコンタクトプラグ５０６を含む複数のコンタクトプラグの列に沿って延び、窒化シリコン層３８のＸ方向における右端はコンタクトプラグ５０７を含む複数のコンタクトプラグの列に沿って延びる。窒化シリコン層３２（第１領域）は、窒化シリコン層３８の左端を覆う様に窒化シリコン層３８とコンタクトプラグ５０６との間に位置する。また、窒化シリコン層３２（第２領域）は、窒化シリコン層３８の右端を覆う様に窒化シリコン層３８とコンタクトプラグ５０７との間に位置する。

窒化シリコン層３８が導電部材４５の近くに配されていることで導電部材４５の特性を安定化でき、信頼性が向上する。これは、窒化シリコン層は酸化シリコン層に比べてバリア性が高いため、窒化シリコン層３８が導電部材４５へのダメージや汚染に対する保護層として作用することが理由の１つであると考えられる。とりわけ、導電部材４５の金属汚染や、導電部材４５からの不純物（ホウ素）の拡散は導電部材４５の抵抗の変動を生じやすいため、窒化シリコン層３８を配置することが効果的である。

窒化シリコン層３２が導電部材４５の近くに配されていることで、窒化シリコン層３２を貫通するコンタクトプラグ５０６、５０７と導電部材４５との接続の信頼性を向上できる。そして、窒化シリコン層３８をコンタクトプラグ５０６、５０７から離間させることで、コンタクトプラグ５０６、５０７が窒化シリコン層３８と窒化シリコン層３２の片方のみを貫通し、片方のみに接する。なお、典型的には、コンタクトプラグ５０６、５０７のバリアメタルが層間絶縁膜４０と窒化シリコン層３２に接する。コンタクトプラグ５０６、５０７が窒化シリコン層３８と窒化シリコン層３２の両方を貫通し、両方に接する場合に比べて、コンタクトプラグ５０６、５０７と導電部材４５との接続の信頼性を向上できる。本例では、コンタクトプラグ５０６、５０７が、窒化シリコン層３８と窒化シリコン層３２のうちの窒化シリコン層３２のみを貫通し、窒化シリコン層３８と窒化シリコン層３２のうちの窒化シリコン層３２のみに接する。

導電部材４５に含まれるダングリングボンドへの水素終端に起因する理由で信頼性が向上することも考えられる。窒化シリコン層３２、３８は、その膜質によって、水素放出体として作用する場合と、水素遮蔽体として作用する場合と、が有り得る。いずれの場合も、窒化シリコン層３２、３８を配置することで、多結晶シリコン層４５０の水素終端の程度を制御することができる。例えば、窒化シリコン層３８が窒化シリコン層３２と導電部材４５との間に位置する場合を考える。窒化シリコン層３２が水素放出体であれば、窒化シリコン層３８を水素遮蔽体とすることで、窒化シリコン層３８が窒化シリコン層３２から導電部材４５への過剰な水素供給を抑制するため、導電部材４５の特性が安定しうる。窒化シリコン層３８が水素放出体であれば、窒化シリコン層３２が窒化シリコン層３８からの水素の外方拡散を抑制するため、導電部材４５への水素供給が促進され、導電部材４５の特性が安定しうる。窒化シリコン層３２、３８のどちらを水素放出体あるいは水素遮蔽体として用いるかは、導電部材４５に求める特性によって決定することができるが、窒化シリコン層３２を水素放出体とし、窒化シリコン層３８を水素遮蔽体とするのがよい。この場合、窒化シリコン層３２の水素濃度が、窒化シリコン層３８の水素濃度よりも高くなり得る。

層間絶縁膜４０の上には、コンタクトプラグ５０６、５０７に接触する配線層５１が設けられている。配線層５１は例えばシングルダマシン構造を有する銅配線層であるが、アルミニウム配線層であってもよい。窒化シリコン層３２と導電部材４５との距離や、窒化シリコン層３８と導電部材４５との距離（厚さＴ２８に相当）は、半導体基板１０と配線層５１との距離Ｄ５よりも小さい（Ｔ２８＜Ｄ５）。また、窒化シリコン層３８と導電部材４５との距離は、コンタクトプラグ５０６の長さＬ５０６よりも小さい。なお、コンタクトプラグ５０７の長さはコンタクトプラグ５０６の長さＬ５０６と等しいと考えてよい。

導電部材４５は、多結晶シリコン層４５０（第１部分４５１）とコンタクトプラグ５０６との間に配されたシリサイド部４５６を含む。シリサイド部４５６は窒化シリコン層３２（第１領域）と多結晶シリコン層４５０（第１部分４５１）との間に延在する。導電部材４５は、多結晶シリコン層４５０（第２部分４５２）とコンタクトプラグ５０７との間に配されたシリサイド部４５７を含む。シリサイド部４５７は窒化シリコン層３２（第２領域）と多結晶シリコン層４５０（第２部分４５２）との間に延在する。窒化シリコン層３２（第１領域）がシリサイド部４５６に接触し、窒化シリコン層３２（第２領域）がシリサイド部４５７に接触する。典型的には、コンタクトプラグ５０６、５０７のバリアメタルがシリサイド部４５６、４５７に接する。シリサイド部４５６、４５７を設けることにより、コンタクトプラグ５０６、５０７と導電部材４５とのコンタクト抵抗を低減でき、導電部材４５の抵抗値のばらつきを低減できる。また、シリサイド部４５６、４５７をＹ方向に延在させることで、導電部材４５内のＹ方向での抵抗分布を低減できる。そのため、抵抗毎の特性のばらつきも低減できる。多結晶シリコン層４５０の第３部分４５３は絶縁体膜１８に接触している。本例は、第３部分４５３が酸化シリコン層２８に接触している。このことは、第３部分４５３と絶縁体膜１８との間にはシリサイド部が位置しないことを意味する。つまり、シリサイド部４５６、４５７は、窒化シリコン層３８と多結晶シリコン層４５０との間には延在しない。このような構成により、導電部材４５の抵抗値の極端な低下を抑制し、導電部材４５を抵抗として適切に用いることができる。

シリサイド部４５６、４５７のシリサイドとしては、コバルトシリシサイド、ニッケルシリサイド、タングステンシリサイド、チタンシリサイドなどが好適である。

窒化シリコン層３２はシリサイド部４５６、４５７の金属成分の拡散を抑制し、他の素子の汚染を低減することができる。そのため、窒化シリコン層３２とシリサイド部４５６、４５７との距離は小さいことが好ましい。本例では窒化シリコン層３２と導電部材４５との間の距離はゼロである。本例では、窒化シリコン層３８のＸ方向における幅が導電部材４５のＸ方向における幅よりも小さくなっていることによって、窒化シリコン層３２をシリサイド部４５６、４５７に近づけることできる。

導電部材４５と半導体基板１０との間には窒化シリコン層３８よりも厚い絶縁部材９が設けられており、窒化シリコン層３２はＸ方向における絶縁部材９の縁を覆う様に延在している。絶縁部材９はＳＴＩ構造やＬＯＣＯＳ構造を有する素子分離用の絶縁部材であり、フィールド酸化膜と称することもできる。本例の絶縁部材９は半導体基板１０の主面に対して凹んだ溝に配された酸化シリコンである。導電部材４５の下に厚い絶縁部材９を配置することで、半導体基板１０と導電部材４５との間の容量を低減できる。

絶縁部材９の上には、多結晶シリコン層４５０のＸ方向における両側の側面を覆うサイドウォール１９が設けられている。多結晶シリコン層４５０のＸ方向における両側の側面は第１部分４５１と第２部分４５２とで構成されており、Ｙ方向に延在する。サイドウォール１９は、窒化シリコン層１９３を含む。サイドウォール１９は窒化シリコン層１９３と多結晶シリコン層４５０との間、および、窒化シリコン層１９３と半導体基板１０／絶縁部材９と間に位置する酸化シリコン層１９２を含む。窒化シリコン層３２がサイドウォール１９の窒化シリコン層１９３に接触する。Ｙ方向において、窒化シリコン層３８は多結晶シリコン層４５０のＹ方向における両側の側面を覆う様に延在している。多結晶シリコン層４５０のＹ方向における両側の側面は第３部分４５３とで構成されており、Ｙ方向に延在する。それぞれ窒化シリコン層１９３、３８を含むサイドウォール１９あるいは絶縁体膜１８が多結晶シリコン層４５０の４つの側面を覆うことで、多結晶シリコン層４５０の側面からの水素等の侵入が抑制できるため、抵抗を安定化できる。

周辺エリアＰＲには周辺トランジスタ部ＰＭＴが設けられている。周辺トランジスタは、ゲート電極４７と、ゲート絶縁膜２６と、ソース１６と、ドレイン１７とを有する。ゲート電極４７は半導体基板１０の上に設けられており、ゲート絶縁膜２６はゲート電極４７と半導体基板１０との間に設けられている。ゲート電極４７は多結晶シリコン部４７１と金属含有部４７３とを含む。ソース１６はＬＤＤ領域としての低濃度のｐ型の半導体領域１６１と、中濃度のｐ型の半導体領域１６２と、金属含有部１６３とを含む。ドレイン１７も同様に、低濃度のｐ型の半導体領域１７１と、中濃度のｐ型の半導体領域１７２と、金属含有部１７３とを含む。多結晶シリコン部４７１はホウ素を含有している。多結晶シリコン層４５０の抵抗率が低くならないように、多結晶シリコン層４５０のホウ素濃度が、ゲート電極４７の多結晶シリコン部４７１のホウ素濃度よりも低いことが好ましい。

金属含有部１６３、１７３、４７３は、金属を含有する部分であり、金属あるいは金属化合物からなる。金属含有部１６３、１７３、４７３が含有する金属は、例えばコバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）である。典型的には、金属含有部１６３、１７３、４７３は半導体の金属化合物からなる部分であり、より典型的には、シリコンの金属化合物すなわちシリサイドからなる部分（シリサイド部）である。シリサイドとしては、コバルトシリシサイド、ニッケルシリサイド、タングステンシリサイド、チタンシリサイドなどが好適である。金属含有部４７３は、窒化タンタルや窒化チタン、窒化アルミニウム、などの金属窒化物であってもよいし、金属炭化物であってもよい。金属含有部１６３、１７３はトランジスタとコンタクトプラグ５０３との抵抗を低くする目的で設けられる。金属含有部４７３もゲート電極４７上のコンタクトプラグ（不図示）との抵抗を低くする目的で設けられる。金属含有部を他の目的、例えば、ゲート電極をメタルゲートにするために設けてもよいし、半導体基板１０に対する遮光部材として設けてよい。

ゲート電極４７の側面を覆う様に、ゲート電極４７のサイドウォールスペーサ４８が設けられている。サイドウォールスペーサ４８は窒化シリコン層４８３と酸化シリコン層４８２とを含む複層部材である。酸化シリコン層４８２が、窒化シリコン層４８３とゲート電極４７の側面との間、および、窒化シリコン層４８３と半導体基板１０（半導体領域１７１、１６１）との間に位置する。半導体領域１６１、１７１はサイドウォールスペーサ４８の下に位置し、半導体領域１６２、１７２は金属含有部１７３の下に位置する。

半導体基板１０の上には、層間絶縁膜４０を貫通してコンタクトプラグ５０１、５０２、５０３が配されている。コンタクトプラグ５０３は層間絶縁膜４０に加えて、窒化シリコン層３２をも貫通する。コンタクトプラグ５０１、５０２、５０３、５０４は窒化チタンなどのバリアメタルとタングステンなどの導電体を含む導電部材である。コンタクトプラグ５０３はソース１６、ドレイン１７に接続され、コンタクトプラグ５０４はゲート電極４７に接続されている。コンタクトプラグ５０３が金属含有部１６３、１７３にコンタクト（接触）する。金属含有部１６３、１７３、４７３を周辺トランジスタのソース１６とドレイン１７とゲート電極４７に設けているが、いずれか１つでもよい。

半導体基板１０に設けられた光電変換部１１は例えばフォトダイオードである。光電変換部１１は、電荷蓄積領域（カソード）としてのｎ型の半導体領域１１１と、半導体基板１０において半導体領域１１１よりも深部に設けられたウェル領域（アノード）としてのｐ型の半導体領域１１２を含む。光電変換部１１は、半導体領域１１１と半導体基板１０の表面との間に設けられた、表面分離領域としてのｐ型の半導体領域１１２とを含む。半導体領域１１２により光電変換部１１は埋め込み型のフォトダイオードとなっている。

半導体基板１０の上には画素トランジスタのゲート電極４２が設けられている。ゲート電極４２と半導体基板１０との間のゲート絶縁膜２４は、周辺トランジスタのゲート絶縁膜２６よりも厚くすることができる。電荷検出部１２はフローティングディフュージョンとなっている。コンタクトプラグ５０１は電荷検出部１２に接続され、コンタクトプラグ５０２はゲート電極４２に接続されている。

半導体装置ＡＰＲは、半導体基板１０の上に配された、窒化シリコン層３１を備える。窒化シリコン層３１は層間絶縁膜４０と半導体基板１０との間に位置する部分を有するように光電変換部１１の上に配されている。窒化シリコン層３１の厚さＴ３１は、窒化シリコン層３２の厚さＴ３２の０．９５倍以下または１．０５倍以上でありうる。光電変換部１１上の窒化シリコン層３１は、窒化シリコン層３１自体が保護層として機能し、光電変換装置ＡＰＲの製造時や使用時の光電変換部１１へのダメージや汚染を低減できる。窒化シリコン層３１の厚さＴ３１を窒化シリコン層３２の厚さＴ３２と異ならせることで、光電変換部１１の保護や光学特性のために窒化シリコン層３１の厚さＴ３１を最適化できる。

半導体装置ＡＰＲは、半導体基板１０の上に配された、酸化シリコン層２２、窒化シリコン層３３、酸化シリコン層２３の少なくともいずれかをさらに備えることができる。本例では３層とも備えているが、この３層のうちでは、窒化シリコン層３３を設けることが特に好ましい。コンタクトプラグ５０１，５０２は層間絶縁膜４０に加えて、窒化シリコン層３３をも貫通する。光電変換部１１の上には、半導体基板１０と層間絶縁膜４０との間に位置する窒化シリコン層３３が設けられる。窒化シリコン層３３の厚さＴ３３は例えば１０〜１００ｎｍである。窒化シリコン層３３の厚さＴ３３は、窒化シリコン層３８の厚さＴ３８の０．９５倍以上かつ１．０５倍以下でありうる。窒化シリコン層３３は酸化シリコン層２２と光電変換部１１との間に配されている。酸化シリコン層２２は窒化シリコン層３１と窒化シリコン層３３との間に配されている。酸化シリコン層２２は半導体基板１０と窒化シリコン層３３との間に配されている。画素エリアＰＸでは、酸化シリコン層２２、窒化シリコン層３３、酸化シリコン層２３を含む複層膜である絶縁体膜４９が半導体基板１０およびゲート電極４２を覆っている。酸化シリコン層２２、窒化シリコン層３３、酸化シリコン層２３を含む絶縁体膜４９を設けることで、光電変換部１１上の反射率などの光学特性を向上できる。ゲート電極４２を覆う窒化シリコン層３３と導電部材４５を覆う窒化シリコン層３８の厚さの差を小さくすることで、両者の高さの差を低減し、半導体装置ＡＰＲ全体における層間絶縁膜４０の平坦性を向上できる。これにより、コンタクトプラグ５０１〜５０７や配線層５１の形成時の残渣によるショートなどを抑制し、半導体装置ＡＰＲの信頼性を向上できる。

（半導体装置の製造方法）
図３（ａ）〜図４（ｆ）を用いて半導体装置ＡＰＲの製造方法を説明する。

図３（ａ）に示す工程ａでは、素子分離用の絶縁部材９が形成された半導体基板１０の上に多結晶シリコン膜を形成する。半導体基板１０はシリコンウエハでありうる。多結晶シリコン膜をパターニングして、多結晶シリコン層４５０とゲート電極４７とを形成する。なお、多結晶シリコン膜の代わりに非晶質シリコン膜を形成して、これをパターニングした後に、熱処理をして非晶質シリコンを多結晶シリコンに変性させてもよい。

そして、多結晶シリコン層４５０にｐ型の不純物（ホウ素）を導入する。多結晶シリコン層４５０へのホウ素の導入によって、多結晶シリコン層４５０の抵抗率を下げて、抵抗として用いるのに適当な抵抗率にすることができる。多結晶シリコン層４５０へホウ素のドーズ量は例えば５×１０^１４〜５×１０^１５（ｉｏｎｓ／ｃｍ^２）である。

また、ゲート電極４７をマスクにして、半導体基板１０にイオン注入することで、半導体領域１６１、１７１を形成する。半導体領域１６１、１７１の形成は、例えばホウ素のドーズ量を１×１０^１４〜１×１０^１５（ｉｏｎｓ／ｃｍ^２）とする。工程ａでの半導体領域１６１、１７１の形成のドーズ量は、工程ａでの多結晶シリコン層４５０へのホウ素の導入のドーズ量よりも低くすることができる。半導体領域１６１、１７１を形成するとき、ゲート電極４７にも不純物が導入されうる。一方、半導体領域１６１、１７１を形成するとき、多結晶シリコン層４５０の第１部分４５１、第２部分４５２、第３部分４５３には不純物が導入されないように、レジストでマスクすることができる。

図３（ｂ）に示す工程ｂでは、多結晶シリコン層４５０とゲート電極４７とを覆う様に絶縁体膜４９０を形成する。絶縁体膜４９０は、酸化シリコン層２２０と、酸化シリコン層２２０と半導体基板１０との間の窒化シリコン層３３０と、窒化シリコン層３３０と半導体基板１０との間の酸化シリコン層２３０を含む複層膜である。絶縁体膜４９０の各層は熱ＣＶＤ法により形成できる。

図３（ｃ）に示す工程ｃでは、絶縁体膜４９０をパターニングする。これにより多結晶シリコン層４５０の上には絶縁体膜４９０から絶縁体膜１８が形成される。絶縁体膜１８は、絶縁体膜４９０のうちで、多結晶シリコン層４５０の第１部分４５１と第２部分４５２の上に位置する部分を除去することで形成される。また、多結晶シリコン層４５０の側面を覆うサイドウォール１９が絶縁体膜４９０から形成される。また、サイドウォールスペーサ４８が絶縁体膜４９０から形成される。また、光電変換部１１（不図示）の上の絶縁体膜４９（不図示）が絶縁体膜４９０から形成される。なお、この工程ｃでは、サイドウォールスペーサ４８やサイドウォール１９の上には酸化シリコン層２２０の一部４８１が残りうる。

そして、ゲート電極４７およびサイドウォールスペーサ４８をマスクにして半導体基板１０にイオン注入することで、半導体領域１６２、１７２を形成する。半導体領域１６２、１７２の形成は、例えばホウ素のドーズ量を１×１０^１５〜１×１０^１６（ｉｏｎｓ／ｃｍ^２）とする。工程ｃでの半導体領域１６２、１７２の形成のドーズ量は、工程ａでの多結晶シリコン層４５０へのホウ素の導入のドーズ量よりも高くすることができる。半導体領域１６２、１７２を形成するとき、ゲート電極４７にも不純物が導入されうるが、多結晶シリコン層４５０の第１部分４５１、第２部分４５２には不純物が導入されないように、レジストでマスクすることができる。

図４（ｄ）に示す工程ｄでは、半導体基板１０の上に金属膜（不図示）を形成する。金属膜と半導体基板１０、多結晶シリコン層４５０、ゲート電極４７の多結晶シリコン部とを熱処理で反応させて、シリサイド部４５６、４５７を形成する。また、金属含有部１６３、１７３、４７３を形成する。このように、この工程ｄは絶縁体膜４９０から形成された絶縁体膜１８、４９やサイドウォールスペーサ４８、サイドウォール１９がシリサイドブロッカーとなるサリサイドプロセスが行われる。シリサイドブロッカーが窒化シリコン層を含むことで、シリサイドブロッカーが窒化シリコン層を含まず、酸化シリコン層のみで構成される場合に比べて、金属膜からの金属の拡散を抑制できる。そのため、半導体基板１０の金属汚染や多結晶シリコン層４５０の金属汚染、金属による抵抗率の低下を抑制できる。

シリサイド部４５６、４５７の形成後に、未反応の金属膜が除去される。金属膜の除去の際に、サイドウォールスペーサ４８やサイドウォール１９の上に残った酸化シリコン層２２０の一部４８１が除去されうる。

図４（ｅ）に示す工程ｅでは、半導体基板１０の全面に、プラズマＣＶＤ法を用いて窒化シリコン膜を形成する。この工程ｅで形成された窒化シリコン膜から窒化シリコン層３２を形成する。この窒化シリコン膜は必要に応じてパターニングすることができ、例えば画素エリアＰＸからは窒化シリコン膜が除去される。工程ｅでプラズマＣＶＤ法を用いて窒化シリコン膜を形成するため、プラズマダメージが導電部材４５に生じる可能性があるが、導電部材４５が窒化シリコン層３８で保護されているため、プラズマダメージが低減される。このために、導電部材４５の信頼性を向上できる。プラズマＣＶＤ法を用いて形成された窒化シリコン膜は、熱ＣＶＤ法を用いて形成された窒化シリコン膜に比べて水素を多く含有しうる。一方、熱ＣＶＤ法を用いて形成された窒化シリコン膜は、プラズマＣＶＤ法を用いて形成された窒化シリコン膜に比べて水素を透過しにくい。窒化シリコン膜中の水素が導電部材４５の抵抗値を変動させる要因となる場合がある。しかし、導電部材４５が熱ＣＶＤ法を用いて形成された窒化シリコン層３８で保護されているため、窒化シリコン層３２から導電部材４５への水素供給は抑制されうる。そのた、導電部材４５の抵抗値を安定化できる。

図４（ｆ）に示す工程ｆでは、窒化シリコン層３２の上に層間絶縁膜４０を形成し、層間絶縁膜４０を平坦化する。そして、層間絶縁膜４０および窒化シリコン層３２をエッチングしてコンタクトホール４０３、４０６、４０７を形成する。コンタクトホール４０３、４０６、４０７は、層間絶縁膜４０および窒化シリコン層３２に形成され、多結晶シリコンやシリサイド等の導電体あるいは半導体基板１０の半導体領域等の半導体を露出する孔である。層間絶縁膜４０にコンタクトホール４０３、４０６、４０７を形成する際に、窒化シリコン層３２が層間絶縁膜４０のエッチングに対するエッチングストッパとして機能する。窒化シリコン層３２を導電部材４５の近くに配置することで、コンタクトホール４０６、４０７の深さの精度を高めることができる。これにより、コンタクトホール４０６、４０７の形成時の導電部材４５のダメージや、コンタクトホール４０６、４０７の深さ不足による歩留まり低下を抑制できる。本例とは異なり、窒化シリコン層３２と窒化シリコン層３８とを貫通してコンタクトホールを形成する場合には、窒化シリコン層３２と窒化シリコン層３８それぞれのエッチングの前後で酸化シリコン層をエッチングするための条件の切替えが生じる。そのため、製造工程が複雑になり、装置の信頼性や製造歩留まりが低下しうる。これに対してＸ方向における窒化シリコン層３８の幅を、Ｘ方向における導電部材４５の幅よりも小さくしておくことで、コンタクトホール４０６、４０７の形成で窒化シリコン層３８をエッチングする必要がない。そのため、コンタクトホール４０６、４０７の形成工程の複雑化を抑制でき、装置の信頼性や製造の歩留まりを向上できる。

その後は、図２に示すように、コンタクトホール４０３、４０６、４０７にコンタクトプラグ５０３、５０６、５０７を形成する。さらに配線層５１を含む多層配線構造や、カラーフィルタアレイやマイクロレンズアレイを形成する。ウエハをダイシングしてチップにし、チップをパッケージングする。以上により、光電変換装置としての半導体装置ＡＰＲを製造できる。

（半導体装置を備えた機器について）
図１（ａ）に示した機器ＥＱＰについて詳述する。半導体装置ＡＰＲは半導体基板１０を有する半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。

機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹの少なくともいずれかをさらに備え得る。光学系ＯＰＴは光電変換装置としての半導体装置ＡＰＲに結像するものであり、例えばレンズやシャッター、ミラーである。制御装置ＣＴＲＬは半導体装置ＡＰＲを制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは半導体装置ＡＰＲから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体デバイスである。表示装置ＤＳＰＬは半導体装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、半導体装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮはモーターやエンジン等の可動部あるいは推進部を有する。機器ＥＱＰでは、半導体装置ＡＰＲから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、半導体装置ＡＰＲが有する記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えることが好ましい。

図１（ａ）に示した機器ＥＱＰは、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器でありうる。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッター動作のために光学系ＯＰＴの部品を駆動することができる。また、機器ＥＱＰは、車両や船舶、飛行体などの輸送機器（移動体）でありうる。輸送機器における機械装置ＭＣＨＮは移動装置として用いられうる。輸送機器としての機器ＥＱＰは、半導体装置ＡＰＲを輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置ＰＲＣＳは、半導体装置ＡＰＲで得られた情報に基づいて移動装置としての機械装置ＭＣＨＮを操作するための処理を行うことができる。

本実施形態による半導体装置ＡＰＲを用いれば、信頼性の向上が可能となる。そのため、半導体装置ＡＰＲを輸送機器に搭載して輸送機器の外部の撮影や外部環境の測定を行う際に優れた画質や測定精度を得ることができる。また、輸送機器のような厳しい環境で使用される機器に搭載するのに十分なように信頼性を高めることができる。よって、輸送機器の製造、販売を行う上で、本実施形態の半導体装置ＡＰＲの輸送機器への搭載を決定することは、輸送機器の性能を高める上で有利である。

以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、実施形態の開示内容は、本明細書に明記したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。

１０ 半導体基板
４５０ 多結晶シリコン層
３２ 窒化シリコン層
３８ 窒化シリコン層
４０ 層間絶縁膜
５０６、５０７ コンタクトプラグ

Claims (20)

1. 半導体基板と、
   前記半導体基板の上に配され、前記半導体基板の主面に沿った方向において第１部分、第２部分、および、前記第１部分と前記第２部分との間の第３部分を有する多結晶シリコン層を含む導電部材と、
   前記導電部材を覆う層間絶縁膜と、
   前記層間絶縁膜と前記第３部分との間に配された第１窒化シリコン層と、
   前記層間絶縁膜と前記第１部分との間、および、前記層間絶縁膜と前記第２部分との間に配された第２窒化シリコン層と、
   前記第１部分の上に位置し、前記層間絶縁膜および前記第２窒化シリコン層を貫通して前記導電部材に接続された第１コンタクトプラグと、
   前記第２部分の上に位置し、前記層間絶縁膜および前記第２窒化シリコン層を貫通して前記導電部材に接続された第２コンタクトプラグと、
   を備える半導体装置であって、
   前記方向において前記第１窒化シリコン層が前記第１コンタクトプラグと前記第２コンタクトプラグとの間に位置し、かつ、前記第１窒化シリコン層が前記第１コンタクトプラグおよび前記第２コンタクトプラグから離間していることを特徴とする半導体装置。
2. 前記第１窒化シリコン層が前記第２窒化シリコン層と前記導電部材との間に位置する、請求項１に記載の半導体装置。
3. 前記第２窒化シリコン層は前記層間絶縁膜と前記第３部分との間に位置する領域を有する請求項１または２に記載の半導体装置。
4. 前記第１窒化シリコン層と前記導電部材との間の距離は、前記第１窒化シリコン層と前記領域との間の距離よりも小さい、請求項３に記載の半導体装置。
5. 前記第２窒化シリコン層と前記導電部材との間の距離は、前記第１窒化シリコン層と前記導電部材との間の距離よりも小さい、請求項１乃至４のいずれか１項に記載の半導体装置。
6. 前記第１窒化シリコン層と前記多結晶シリコン層との間には第１酸化シリコン層が配されており、前記第１窒化シリコン層と前記第２窒化シリコン層との間には第２酸化シリコン層が配されており、前記第１酸化シリコン層が前記多結晶シリコン層に接している、請求項１乃至５のいずれか１項に記載の半導体装置。
7. 前記第２窒化シリコン層は、前記第１窒化シリコン層と前記第１コンタクトプラグとの間、および、前記第１窒化シリコン層と前記第２コンタクトプラグとの間に位置する、請求項１乃至６のいずれか１項に記載の半導体装置。
8. 前記導電部材は、前記多結晶シリコン層と前記第１コンタクトプラグとの間に配された第１シリサイド部と、前記多結晶シリコン層と前記第１コンタクトプラグとの間に配された第２シリサイド部とを含み、
   前記第１シリサイド部および前記第２シリサイド部は前記第２窒化シリコン層と前記多結晶シリコン層との間に延在する、請求項１乃至７のいずれか１項に記載の半導体装置。
9. 前記第２窒化シリコン層が前記第１シリサイド部および前記第２シリサイド部に接触する、請求項８に記載の半導体装置。
10. 前記半導体基板の上には、前記多結晶シリコン層の側面を覆い、窒化シリコン層を含むサイドウォールが設けられている、請求項１乃至９のいずれか１項に記載の半導体装置。
11. 前記第２窒化シリコン層が前記サイドウォールの前記窒化シリコン層に接触する、請求項１０に記載の半導体装置。
12. 前記第１部分と前記第２部分と前記第３部分とが並ぶ方向を第１方向とし、前記半導体基板の主面に沿い、前記第１方向に交差する方向を第２方向として、
    前記第２方向において前記第１窒化シリコン層は前記多結晶シリコン層の側面を覆う様に延在している、請求項１乃至１１のいずれか１項に記載の半導体装置。
13. 前記第１部分と前記第２部分と前記第３部分とが並ぶ方向を第１方向とし、前記半導体基板の主面に沿い、前記第１方向に交差する方向を第２方向として、
    前記第１部分の上に位置し、前記層間絶縁膜および前記第２窒化シリコン層を貫通して前記導電部材に接続された、前記第１コンタクトプラグを含む複数のコンタクトプラグが、前記第２方向において並んでおり、
    前記第２部分の上に位置し、前記層間絶縁膜および前記第２窒化シリコン層を貫通して前記導電部材に接続された、前記第２コンタクトプラグを含む複数のコンタクトプラグが、前記第２方向において並んでいる、請求項１乃至１２のいずれか１項に記載の半導体装置。
14. 前記導電部材と前記半導体基板との間には前記第１窒化シリコン層よりも厚い絶縁部材が設けられており、前記第２窒化シリコン層は前記主面に沿った方向における前記絶縁部材の縁を覆う様に延在している、請求項１乃至１３のいずれか１項に記載の半導体装置。
15. 前記多結晶シリコン層はホウ素を含有している、請求項１乃至１４のいずれか１項に記載の半導体装置。
16. 前記半導体基板の上にはトランジスタのゲート電極が設けられており、前記ゲート電極は多結晶シリコン部を含み、前記多結晶シリコン層のホウ素濃度が、前記多結晶シリコン部のホウ素濃度よりも低い、請求項１５に記載の半導体装置。
17. 前記半導体基板には光電変換部が設けられている、請求項１乃至１６のいずれか１項に記載の半導体装置。
18. 前記光電変換部の上には、前記半導体基板と前記層間絶縁膜との間に位置する部分を有する第３窒化シリコン層が設けられており、
    前記第３窒化シリコン層の厚さは、前記第１窒化シリコン層の厚さの０．９５倍以上かつ１．０５倍以下である、請求項１７に記載の半導体装置。
19. 前記光電変換部の上には、前記半導体基板と前記層間絶縁膜との間に位置する部分を有する第４窒化シリコン層が設けられており、
    前記第４窒化シリコン層の厚さは、前記第２窒化シリコン層の厚さの０．９５倍以下または１．０５倍以上である、請求項１７または１８に記載の半導体装置。
20. 請求項１乃至１９のいずれか１項に記載の半導体装置を備え、
    前記半導体装置に結像する光学系、前記半導体装置を制御する制御装置、前記半導体装置から出力された信号を処理する処理装置、前記半導体装置で得られた情報に基づいて制御される機械装置、前記半導体装置で得られた情報を表示する表示装置、および、前記半導体装置で得られた情報を記憶する記憶装置の少なくともいずれかをさらに備えることを特徴とする機器。

Images