TW201108906A - Method for producing laminated substrate - Google Patents
Method for producing laminated substrate Download PDFInfo
- Publication number
- TW201108906A TW201108906A TW99126633A TW99126633A TW201108906A TW 201108906 A TW201108906 A TW 201108906A TW 99126633 A TW99126633 A TW 99126633A TW 99126633 A TW99126633 A TW 99126633A TW 201108906 A TW201108906 A TW 201108906A
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating substrate
- substrate
- laminated substrate
- circuit pattern
- via hole
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 239000011889 copper foil Substances 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 17
- 238000003475 lamination Methods 0.000 description 14
- 230000008602 contraction Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
201108906 、發明說明: 【發明所屬之技術領域】 本發明係關於一種採用LDI (雷射直接描繪)曝光機, 掃描雷射光束,將希望之圖案直接描繪於絕緣基板上的阻 絕層,而在絕緣基板上形成電路圖案的疊層基板之製造方 法。 【先前技術】 先前,採用掃描雷射光束而形成希望之電路圖案的雷 射直接描繪曝光機(以下,稱為LDI曝光機)之多層積板 等的疊層基板之製造方法,由於無須採用光遮罩,即可將 電路圖案直接描繪於絕緣基板上之阻絕層,因此在以多種 少量生產而製造之多層基板中,可減少成本與縮短交貨 期。此外,可光學性進行製造多層積板時之對準,而可正 確疊層。 例如,採用揭示於專利文獻1之LDI曝光機的描繪方 法,係使雷射光束偏向於主掃描方向,並且使放置於台上 之被描纟會體向副掃描方向移動’而在被描繪體之表面描繪 圖案,進一步將在被描繪體之背面形成有底之凹部作為標 記的凹部形成手段設於前述台者。藉此,不論感光材料之 種類為何,均可瞭解對準標記之位置,而可精確設定背面 側對表面側之位置。 【先前技術文獻】 【專利文獻】 201108906 【專利文獻1】日本特開2〇〇9_589〇5號公鈒 【發明内容】 <發明所欲解決之問題> 但是,由於先前採用LDI曝光機的疊層基板之製造方 法的情況,係在母次逐片堆疊絕緣基板時進行對準,並藉 由雷射光進行曝光,因此發生疊層誤差累積的問題。亦即 如第5A圖所示’在絕緣基板2之背面侧形成銅箔之電路圖 案的接端面部4’並在其絕緣基板2之表面側經由接著層之 黏合片7堆疊銅箔6而圖案化時,如第5A圖所示,接端面 部4之中心位置對連接表面與背面之電路的導通孔5之基 準位置P0,因絕緣基板2與黏合片7熱壓合成形時之收縮 而偏差P1。在此狀態下,於其次步驟中,以導通孔5位於 指定之基準位置PO的方式,藉由蝕刻或雷射光進行導通孔 5之開孔及導通孔5之電鑛8時,如第5B圖所示,可能背 面之接端面部4與導通孔5之電鍵8不連接。其後,即使 進行銅箔6之圖案化,仍然成為表面與背面之電路不連接 的瑕疵I品(第5C圖)。 因此’如第6A圖至第6D圖所示’在採用LDI曝光機 製造疊層基板中,亦進行配合絕緣基板2因熱壓合成形而 縮小,使導通孔5之中心位置移動至P1,再藉由餘刻或雷 射光實施導通孔5之開孔及在導通孔5中實施電鍍8 (第 6A圖及第6B圖)。 此時,雖然導通孔5或其他電路圖案對收縮之絕緣基 201108906 板2及其接端面部4不發生位置偏差的問題,但是在最初 發生大的位置偏差時,如此進行其次步驟(第6C圖),最 後將基準位置P0作為基準而進行防焊阻絕層9之塗布或與 其他構件之對準時,如第6D圖所示,與最外層之防焊阻絕 層9等不對準,而成為瑕疵品。 本發明係鑑於上述先前技術而構成者,其目的為提供 一種採用LDI曝光方式製造疊層基板時,可抑制因疊層造 成位置偏差之累積,而使製品之良率提高的疊層基板之製 造方法。 <解決問題之手段> 解決前述問題之手段如下。亦即, <1> 一種疊層基板之製造方法,係採用LDI曝光方 式在絕緣基板之表面形成電路圖案,並經由導通孔層間連 接位於前述絕緣基板之表面與背面的各接端面部, 且係在挾著前述絕緣基板,而形成與一方侧之接端面 部連接的導通孔及另一方側之接端面部時,對前述一方側 之接端面部與指定之基準位置的偏差量進行位置修正,使 前述另一方側之接端面部的位置移動於一方向,以減少與 前述一方侧之接端面部的前述偏差量,並藉由雷射光描繪 電路圖案,經由前述導通孔而層間連接前述一方側之接端 面部與前述另一方側之接端面部。
<2>如前述<1>的疊層基板之製造方法,其+在表 面設有銅箔之前述絕緣基板上,藉由雷射光於指定位置形 成前述導通孔時,進行與前述位置修正同樣之前述位置修[S 201108906 正,其後,在前述導通孔内實施電鍍,並實施前述位置修 正,而藉由前述雷射光進行電路圖案之描繪。 <3>如前述<1>或<2>的疊層基板之製造方法, 其中前述絕緣基板係軟性基板。 <發明之效果> 按照本發明的疊層基板之製造方法,即使採用LDI曝 光方式製造豐層基板,仍可抑制因堆疊造成導通孔等之位 置偏差,而使製品之良率提咼。藉此可提高多種少量生產 時之疊層基板的製造效率,以抑制成本。 【實施方式】 以下,就本發明的疊層基板之製造方法的一種實施形 態,依據第1A圖至第4圖作說明。本實施形態之疊層基板 ίο係堆疊了複數層堆疊之聚醯亞胺等的軟性絕緣基板12 者,並在各層間採用LDI曝光方式而形成電路圖案及其電 路圖案之接端面部14。並挾著各絕緣基板12而在表面與背 面形成有連接電路圖案之各接端面部14的導通孔ι5。各層 之電路藉由導通孔15之電鍍18而層間連接,以尋求電性 連接。 該疊層基板10之製造方法如第2A圖所示,係在其背 面側形成有銅箔之電路圖案的接端面部14之絕緣基板12 的表面侧’經由接著層之黏合片17而堆疊銅箔16。此時, 背面側之接端面部14的位置對預定之各接端面部的位置之 基準位置P0,藉由絕緣基板12與黏合片π之熱壓合成形 201108906 時的收縮,接端面部14之中心位置偏差P1。該收縮藉由 習知之手段,在絕緣基板12之成形前後,可藉由讀取設於 絕緣基板12之檢測用的標記位置而瞭解。 因此,本實施形態中之採用LDI曝光方式的疊層基板 之製造方法,係逐漸修正位置偏差而進行電路圖案之描繪 者。首先,如第3圖所示,在藉由雷射光曝光之前,將修 正熱收縮造成之偏差的修正用伸縮率,例如在X軸方向設 定為<2,在Y轴方向設定為/3 (si)。進一步比較指定之臨 限值(s 2)。該臨限值例如係即使修正仍無法確實形成與接端 面部14之連接的大偏差量。其次,設定其絕緣基板12之 基準位置P0的座標(S3)。此時,依修正用伸縮率之位置修 正量=| P1 — P2 |係導通孔15之底部不致從接端面部14 脫落程度的量。此時,收縮位置=P1,修正位置=P2。之 後開始藉由雷射光曝光(S4)。 在藉由雷射光描繪電路圖案之前,對於其基板成形後 之收縮位置P1的測定值,就與基準位置P0之各座標的差 =| P0 —PI |與上述臨限值比較(s5)〇藉由該比較,於偏差 量為指定之臨限值,例如為即使修正仍無法確實形成與接 端面部14之連接的大偏差量時,即瞭解其為瑕疵基板。另 外,在臨限值以内時,則判斷與基準位置P0之各座標的差 =| P0 — P1丨是否在藉由預設之修正用伸縮率的修正量範 圍内(s6)。 與基準位置P0之各座標的差=I P〇 —P1 I係位置修 正量的範圍以内時,不進行修正,而依據基準位置P0藉由[s 201108906 雷射光描繪電路圖案,以形成電路圖案及導通孔15(s7)。 亦即,就預設之修正用伸縮率(α,万)以内的位置偏差,如 第4圖之點e所示,係進行將基準位置ΡΟ作為基準之描繪, 不進行伸縮之修正而實施曝光。這是因為此時收縮造成之 位置偏差量遠比接端面部14之半徑小,可確實藉由導通孔 15連接表面與背面之接端面部14。 另外,該差超出修正用伸縮率之修正量範圍時,係將 雷射光之描繪以在X軸方向乘上α程度之伸縮率,在Y轴 方向乘上>3程度之伸縮率的值修正位置而進行描繪(s7)。此 時如第4圖之點f,g所示,即使X軸方向或Y軸方向之一 方的偏差比修正用伸縮率大,只要藉由修正而修正至指定 臨限值以内,即可層間連接。再者,如點h所示,即使在 XY兩軸方向均有大的偏差,仍可藉由修正而到達可層間連 接之範圍,亦即藉由修正至臨限值之範圍内,如後述,在 疊層基板10中,可縮小最後之偏差量,而到達指定之容許 誤差的範圍内。 該狀態下,如第1A圖及第2C圖所示,成為藉由導通 孔15連接表面與背面之接端面部14,而確實尋求層間連接 之狀態。另外,如第2B圖及第2C圖所示,導通孔15之 形成、藉由雷射照射之曝光及形成外層之電路圖案後,因 這期間雷射照射及圖案化處理產生之熱的影響,絕緣基板 12產生收縮,因絕緣基板12之收縮而產生少許的位置偏 差。因此,首先在形成導通孔15時,設定對成形後之絕緣 基板12的上述修正用伸縮率,而藉由蝕刻或雷射加工進行 201108906 導通孔15之開孔。再者,就其導通孔15之位置,如— 圖所示,係設定上述修正用伸縮率,將收縮至修正俊$ 2C P3的位置作為基準,藉由阻絕層之塗布及銅箔l6置^ 路圖案之曝光及蝕刻。再者,如第2D圖所示,在進疒仃電 阻絕層19之塗布或與其他構件之對準時,如第订防埤 將基準位置P0作為基準予以圖案化即可。 所示,
如此,在複數個步驟中,於絕緣基板12產生收 藉由在疊層步驟的適宜階段適用考慮了收縮率之修雉時, 縮率,可將最後之電路圖案的位置偏差抑制在最=正用伸 此外,即使疊層基板10因複數次反覆而如第1A圖度。 圖所示,第1層之絕緣基板12a的收縮量=位置偽差㈢第 P0-P1 |大’例如就最後之表層的電路圖案, 里I 八 ^出用於推 行焊接等之位置的容許誤差,仍可反覆實施上述之佟正 藉由指定之修正用伸縮率(α,々)進行修正,使第2層=絕 緣基板12b的位置接近基準位置P0,並藉由在其次 層的絕緣基板12c之疊層中亦進行上述之修正,而逐漸接 近基準位置P0,最後可縮小至容許誤差的範圍内。 本實施形態的疊層基板之製造方法,在採用Lm曝光 方式製造多種少量生產之疊層基板時,即使因纟邑緣基板 之收縮而在各層間發生導通孔15與接端面部ι4之位置偏 差’仍可確實進行層間連接’並可將最後之電路圖案的各 部之位置偏差縮小至容許誤差的範圍内。藉此,疊層基板 10之製造良率提南’生產效率提南,亦有助於減少成本。 另外’本發明的疊層基板之製造方法可適宜設定絕緣 201108906 基板之修正用伸縮率,且可依其絕緣基板之疊層樹、熱膨 脹係數、收縮率及厚度等而適宜設定。此外,適用之絕緣 基板除了適合聚醯亞胺等軟性基板之外,亦可適用於剛性 基板。 【圖式簡單說明】 第1A圖係顯示本發明一種實施形態之疊層基板的製 造步驟之一部分的概略剖面圖(之一)。 第1B圖係顯示本發明一種實施形態之疊層基板的製 造步驟之一部分的概略剖面圖(之二)。 第1C圖係顯示本發明一種實施形態之疊層基板的製 造步驟之一部分的概略剖面圖(之三)。 第2A圖係顯示本發明一種實施形態之疊層基板的疊 層步驟之一部分的概略剖面圖(之一)。 第2B圖係顯示本發明一種實施形態之疊層基板的疊 層步驟之一部分的概略剖面圖(之二)。 第2C圖係顯示本發明一種實施形態之疊層基板的疊 層步驟之一部分的概略剖面圖(之三)。 第2D圖係顯示本發明一種實施形態之疊層基板的疊 層步驟之一部分的概略剖面圖(之四)。 第3圖係本發明一種實施形態之疊層基板的疊層步驟 之流程圖。 第4圖係顯示本發明一種實施形態之疊層基板的對準 之概念圖。 201108906 第5A圖係顯示先前之疊層基板的疊層步驟之一部分 的概略剖面圖(之一)。 第5B圖係顯示先前之疊層基板的疊層步驟之一部分 的概略剖面圖(之二)。 第5C圖係顯示先前之疊層基板的疊層步驟之一部分 的概略剖面圖(之三)。 第6A圖係顯示先前之疊層基板藉由自動對準的疊層 步驟之一部分的概略剖面圖(之一)。 第6B圖係顯示先前之疊層基板藉由自動對準的疊層 步驟之一部分的概略剖面圖(之二)。 第6C圖係顯示先前之疊層基板藉由自動對準的疊層 步驟之一部分的概略剖面圖(之三)。 第6D圖係顯示先前之疊層基板藉由自動對準的疊層 步驟之一部分的概略剖面圖(之四)。 【主要元件符號說明】 2 絕緣基板 4 接端面部 5 導通孔 6 銅羯 7 黏合片 8 電鍍 9 防焊阻絕層 10 疊層基板 11 201108906 12, 12a,12b,12c 絕緣基板 14 接端面部 15 導通孔 16 銅落 17 黏合片 18 電鍍 19 防焊阻絕層 P0 基準位置 PI 收縮位置 P2 修正位置 a , β 修正用伸縮率 P3 修正位置 e, f, g, h 點 12
Claims (1)
- 201108906 七、申請專利範圍: 1. 一種疊層基板之製造方法,係採用LDI曝光方式在絕緣基 板之表面形成電路圖案,並經由導通孔層間連接位於前述 絕緣基板之表面與背面的各接端面部, 且係在挾著前述絕緣基板,而形成與一方側之接端面 部連接的導通孔及另一方側之接端面部時,對前述一方側 之接端面部與指定之基準位置的偏差量進行位置修正,使 前述另一方側之接端面部的位置移動於一方向,以減少與 前述一方側之接端面部的前述偏差量,並藉由雷射光描繪 電路圖案,經由前述導通孔而層間連接前述一方侧之接端 面部與前述另一方側之接端面部。 2. 如申請專範圍第1項所述疊層基板之製造方法,其中在表 面設有銅箔之前述絕緣基板上,藉由雷射光於指定位置形 成前述導通孔時,進行與前述位置修正同樣之位置修正, 其後,在前述導通孔内實施電鍍,並實施前述位置修正, 而藉由前述雷射光進行電路圖案之描繪。 3. 如申請專範圍第1項所述疊層基板之製造方法,其中前述 絕緣基板係軟性基板。 13
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009186268A JP2011039264A (ja) | 2009-08-11 | 2009-08-11 | 積層基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201108906A true TW201108906A (en) | 2011-03-01 |
Family
ID=43586161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW99126633A TW201108906A (en) | 2009-08-11 | 2010-08-10 | Method for producing laminated substrate |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2011039264A (zh) |
| TW (1) | TW201108906A (zh) |
| WO (1) | WO2011018983A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180139854A1 (en) * | 2016-11-17 | 2018-05-17 | Winbond Electronics Corp. | Manufacturing method of circuit board |
| TWI662875B (zh) * | 2016-11-17 | 2019-06-11 | 華邦電子股份有限公司 | 線路板的製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5975785B2 (ja) * | 2012-08-14 | 2016-08-23 | 株式会社アドテックエンジニアリング | 描画装置、露光描画装置、プログラム及び描画方法 |
| JP6085433B2 (ja) * | 2012-08-14 | 2017-02-22 | 株式会社アドテックエンジニアリング | 描画装置、露光描画装置、プログラム及び描画方法 |
| JP6470484B2 (ja) * | 2013-03-29 | 2019-02-13 | 株式会社アドテックエンジニアリング | 描画装置、露光描画装置、プログラム及び描画方法 |
| JP6234694B2 (ja) * | 2013-04-12 | 2017-11-22 | 株式会社アドテックエンジニアリング | 描画装置、露光描画装置、プログラム及び描画方法 |
| JP6326170B2 (ja) * | 2017-06-14 | 2018-05-16 | 株式会社アドテックエンジニアリング | 描画装置、露光描画装置、プログラム及び描画方法 |
| JP6637120B2 (ja) * | 2018-07-05 | 2020-01-29 | 株式会社アドテックエンジニアリング | 描画装置、露光描画装置、プログラム及び描画方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3087899B2 (ja) * | 1989-06-16 | 2000-09-11 | 株式会社日立製作所 | 厚膜薄膜混成多層配線基板の製造方法 |
| JPH1048835A (ja) * | 1996-08-06 | 1998-02-20 | Ibiden Co Ltd | プリント配線板の製造装置及び製造方法 |
| JP2002190655A (ja) * | 2000-12-21 | 2002-07-05 | Hitachi Ltd | プリント配線板の製造方法と露光方法 |
| JP2004047717A (ja) * | 2002-07-11 | 2004-02-12 | Murata Mfg Co Ltd | チップ部品およびその製造方法 |
| WO2007125791A1 (ja) * | 2006-04-24 | 2007-11-08 | Alps Electric Co., Ltd. | 配線基板の製造方法 |
| JP2008078464A (ja) * | 2006-09-22 | 2008-04-03 | Nec Toppan Circuit Solutions Inc | 印刷配線板の製造方法および穴明け装置 |
-
2009
- 2009-08-11 JP JP2009186268A patent/JP2011039264A/ja active Pending
-
2010
- 2010-08-05 WO PCT/JP2010/063330 patent/WO2011018983A1/ja not_active Ceased
- 2010-08-10 TW TW99126633A patent/TW201108906A/zh unknown
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180139854A1 (en) * | 2016-11-17 | 2018-05-17 | Winbond Electronics Corp. | Manufacturing method of circuit board |
| CN108076596A (zh) * | 2016-11-17 | 2018-05-25 | 华邦电子股份有限公司 | 线路板的制造方法 |
| TWI662875B (zh) * | 2016-11-17 | 2019-06-11 | 華邦電子股份有限公司 | 線路板的製造方法 |
| US10470316B2 (en) | 2016-11-17 | 2019-11-05 | Winbond Electronics Corp. | Manufacturing method of circuit board |
| CN108076596B (zh) * | 2016-11-17 | 2020-06-23 | 华邦电子股份有限公司 | 线路板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011039264A (ja) | 2011-02-24 |
| WO2011018983A1 (ja) | 2011-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201108906A (en) | Method for producing laminated substrate | |
| TW200906263A (en) | Circuit board and method for manufacturing the same | |
| WO2010113448A1 (ja) | 回路基板の製造方法および回路基板 | |
| TW201724927A (zh) | 印刷基板之製造方法 | |
| TWI469706B (zh) | 可撓折的電路板及其製作方法 | |
| US10709020B2 (en) | Component-embedded substrate and method for manufacturing component-embedded substrate | |
| CN102281703B (zh) | 层叠电路基板以及基板制造方法 | |
| KR101655928B1 (ko) | 인쇄회로기판 제조방법 | |
| TWI519225B (zh) | 多層軟性線路結構的製作方法 | |
| JP2019033223A (ja) | 多層プリント配線板の製造方法、および多層プリント配線板 | |
| JP4973202B2 (ja) | 多層回路基板の製造方法 | |
| TW200930205A (en) | Multilayer printed circuit board and method for manufacturing the same | |
| JP2011040648A (ja) | 回路基板の製造方法および回路基板 | |
| JP3904401B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP2010056373A (ja) | プリント配線板の製造方法およびプリント配線板 | |
| JP2004158671A (ja) | 多層基板およびその製造方法 | |
| JP2005268690A (ja) | 多層回路基板の製造方法 | |
| JP3855832B2 (ja) | プリント基板の製造方法 | |
| CN119545687B (zh) | 一种主板与副板厚度相同的刚挠结合板的制备方法 | |
| JP5218833B2 (ja) | マルチワイヤ配線板の製造方法 | |
| JP2002329964A (ja) | 多層プリント配線板の製造方法 | |
| TWI519224B (zh) | 多層軟性線路結構的製作方法 | |
| JP2008235640A (ja) | 回路基板と回路基板の製造方法 | |
| KR100662643B1 (ko) | 다층 연성회로기판의 적층방법 | |
| JP2013165158A (ja) | 多層プリント配線板の位置認識用マークおよび多層プリント配線板の製造方法 |