201030172 六、發明說明： 【發明所屬之技術領域】 本發明係關於氮化矽膜之成膜方法、該方法所使用之 電腦可讀取之記憶媒體以及電漿CVD裝置。 【先前技術】 現在，就以能夠執行電性重寫動作之 EEPROM ( ⑩ Electrically Erasable and Programmable ROM )等所代表 之非揮發性半導體記憶體裝置而言，有被稱爲SONOS( Silicon-Oxide-Nitride-Oxide-Silicon )型或 MONOS ( Metal-Oxide-Nitride-Oxide-Silicon)型之叠層構造。在該 些類型之非揮發性半導體記憶裝置中，係將被夾於二氧化 矽膜（Oxide)之1層以上之氮化矽膜（Nitride)當作電 荷蓄積區域而執行資訊之保持。即是，在上述非揮發性半 導體記憶裝置中，係藉由對半導體基板（Silicon)和控制 φ 閘極電極（Silicon或Metal )之間施加電壓，對電荷蓄積 區域之氮化矽膜注入電子而保存資料，或除去蓄積於氮化 矽膜之電子，執行資料保存和消去之重寫。在上述非揮發 性半導體記億裝置中，可想像資料寫入特性與電子朝向電 荷蓄積區域之氮化矽膜注入之容易度具有關係，尤其與存 在於氮化膜中之電荷捕獲中心（trap )具有關係。 就以與非揮發性半導體記憶裝置有關之技術而言，在 專利文獻1中，記載有以增加氮化矽膜和上部氧化膜之界 面的陷阱密度之目的，在該些膜之中間部分設置有多含有 -5- 201030172
Si之遷移層。 〔先行技術文獻〕 〔專利文獻〕 專利文獻1:日本特開平5-145078號公報（例如段落 0015 等） 【發明內容】 (發明所欲解決之課題） 近年來隨著半導體裝置之高積體化，非揮發性半導體 記憶裝置之元件構造也急速發展微細化。爲了使非揮發性 半導體記憶裝置微細化，在各個非揮發性半導體記憶裝置 中，必須增加屬於電荷蓄積層之氮化矽膜之陷阱數，提高 資料寫入性能。 但是，在藉由減壓CVD法或熱CVD法之成膜方法中 ，要在氮化矽膜之形成過程中控制膜中之陷阱形成在技術 上則有困難。再者，在電漿CVD法中，大多係以當作蝕 刻之硬遮罩或阻止膜使用，形成緻密且缺陷少之氮化砂膜 爲目標。原本在電漿CVD法中，可想像藉由將處理容器 內之處理壓力設爲高真空狀態（例如，3Pa以下）增強電 獎之離子性，則可在所形成之氮化砂膜中形成多量陷(J并。 但是，爲了將處理容器內維持高真空狀態，則有需要高性 能之排氣裝置，或需要能耐高真空狀態之真空密封技術、 耐壓容器等，而增加裝置負荷，提高成本之缺點。再者， 在高真空狀態下，因電漿能量變高，故對處理容器內之零 -6- 201030172 件等之濺鍍作用變強，增加因微粒等所產生之污染危險性 ，或降低氮化矽膜中之覆蓋域性能等，即使在製程的視點 上也有問題。並且，以以往之電漿CVD法所成膜之氮化 矽膜因陷阱分布不均勻，故無法當作電荷蓄積層使用。 本發明係鑑於上述情形而所硏究出，其第1目的在於 提供藉由電漿CVD法形成可當作電荷蓄積層利用之存在 多數陷阱之氮化矽膜的方法。再者，本發明之第2目的在 φ 於提供藉由電漿CVD法積層各個氮化矽膜之陷阱數不同 之氮化矽膜而成膜之方法。 (用以解決課題之手段） 本發明之氮化矽膜之成膜方法係使用藉由具有多數孔 之平面天線將微波導入至處理容器內使產生電漿之電漿 CVD裝置，並藉由電漿CVD法在被處理體上形成氮化矽 膜，其特徵爲具備有將上述處理容器內之壓力設定在10P a Φ 以上133.3Pa以下之範圍內，一面以被處理體之單位面積 0.00 9 W/cm2以上0.64 W/cm2以下之範圍內之輸出密度供給 高頻電力至載置被處理體之載置台的電極，並對被處理體 施加高頻偏壓，一面使用包含含矽化合物氣體和氮氣之成 膜氣體而執行電漿CVD，依此形成氮化矽膜之工程。 再者，本發明之氮化矽膜之成膜方法係使用藉由具有 多數孔之平面天線將微波導入至處理容器內使產生電漿之 電漿CVD裝置，並藉由電漿CVD法在被處理體上積層形 成氮化矽膜，其特徵爲具備有將上述處理容器內之壓力設 201030172 定在10Pa以上133.3Pa以下之範圍內，一面以被處理體 之單位面積〇.〇〇9W/cm2以上0.64W/cm2以下之範圍內之 輸出密度供給高頻電力至載置被處理體之載置台的電極， 並對被處理體施加高頻偏壓，一面使用包含含矽化合物氣 體和氮氣之成膜氣體而執行電漿CVD，依此形成氮化矽膜 之第1工程；和 在與上述第1工程相同之設定壓力下，不供給高頻電 力至上述載置台之電極，或以與上述第1工程不同之輸出 密度供給高頻電力而對被處理體施加高頻偏壓，使用包含 含矽化合物氣體和氮氣之成膜氣體而執行電漿CVD，依此 形成比在上述第1工程所形成之氮化矽膜陷阱（trap )存 在數少之氮化矽膜的第2工程。 本發明之氮化矽膜積層體之製造方法係以重複執行上 述第1 CVD工程和上述第2CVD工程爲佳。 本發明所涉及之電腦可讀取之記憶媒體，係記憶有在 電腦上動作之控制程式，其特徵爲： 上述控制程式於實行時係在使用藉由具有多數孔之平 面天線將微波導入至處理容器內使產生電漿之電漿CVD 裝置，並藉由電漿CVD法在被處理體上形成氮化矽膜之 時，係以在l〇Pa以上133.3Pa以下之範圍內之處理壓力 ，一面以被處理體之單位面積〇.〇〇9W/cm2以上〇.64W/cm2 以下之範圍內之輸出密度供給高頻電力至載置被處理體之 載置台的電極，並對被處理體施加高頻偏壓，一面使用包 含含矽化合物氣體和氮氣之成膜氣體而執行電漿CVD之 201030172 方式，使電腦控制上述電漿CVD裝置。 再者，本發明所涉及之電漿CVD裝置係藉由電漿 CVD法在被處理體上形成氮化矽膜，其特徵爲：具備 處理容器，在收容被處理體之上部具有開口； 載置台，被配置在上述處理容器內，載置被處理體； 電極，被設置在上述載置台內，對被處理體施加高頻 電力； φ 高頻電源，係連接於上述電極； 介電體構件，用以塞住上述處理容器之上述開口； 平面天線，被設置在上述介電體構件之上部，具有用 以將微波導入至上述處理容器內之多數孔； 氣體導入部，連接用以將包含含矽化合物氣體和含氮 氣體之成膜氣體供給至上述處理容器內之氣體供給機構； 排氣機構，用以減壓排氣上述處理容器內；和 控制部，用以控制成一面以被處理體之單位面積 φ 0.009W/cm2以上0.64W/cm2以下之範圍內之輸出密度由上 述高頻電源供給高頻電力至上述電極而對被處理體施加高 頻偏壓，一面自連接於上述氣體供給機構之氣體導入部將 包含上述含矽化合物氣體和上述氮氣之成膜氣體供給至上 述處理容器內，依此在上述處理容器中，以l〇Pa以上 133.3Pa以下之範圍內之處理壓力執行電漿CVD。 〔發明效果〕 若藉由本發明之氮化矽膜之成膜方法’藉由使用藉由 -9 - 201030172 具有多數孔之平面天線將微波導入至處理容器內而生成電 漿之電漿CVD裝置，一面對載置被處理體之載置台施加 高頻電力，一面以l〇Pa以上133.3Pa以下之處理壓力執 行電漿CVD，則可以形成陷阱之存在數多的氮化矽膜。本 發明之方法比起在3Pa以下之高真空狀態下成膜’可以減 輕裝置負荷或污染（contamination )之危險性’並且亦可 以維持氮化矽膜形成中的良好覆蓋域性能。再者’以本發 明方法所成膜之氮化矽膜，由於陷阱之分布均勻’故適用 於當作電荷蓄積層使用。 再者，若藉由本發明之氮化矽膜之成膜方法時，利用 僅切換施加至載置台之高頻電力之開啓/關閉之操作，能 夠容易交互積層陷阱存在數不同之氮化矽膜，能夠應用於 資料寫入特性優良之半導體記憶裝置。 【實施方式】 〔第1實施型態〕 以下，針對本發明之實施型態，參照圖面予以詳細說 明。第1圖爲模式性表示可利用於本發明之氮化矽膜之製 造方法的電漿CVD裝置100之槪略構成之剖面圖。 電漿CVD裝置100係以藉由具有多數細縫狀之孔的 平面天線，尤其利用 RLSA ( Radial Line Slot Antenna : 徑向開槽天線）將微波導入至處理容器內使產生電漿，而 能夠產生高密度且低電子溫度之微波激勵電漿的RLSA微 波電漿處理裝置所構成。電漿CVD裝置100，係能夠藉由 -10- 201030172 具有 1χ101ΰ〜5xl012/cm3之電漿密度，並且 0.7〜2eV之 低電子溫度的電漿進行處理。因此，電漿CVD裝置100 可以適用在各種半導體裝置之製造過程中，於藉由電漿 CVD執行氮氧化矽膜之成膜處理之目的。 電漿CVD裝置100主要構成係具備有被構成氣密之 處理容器1，和經氣體導入管22而被接線於將氣體供給至 處理容器1內之氣體供給機構18的氣體導入部14、15, φ 和包含用以減壓排氣處理容器1內之排氣裝置24的排氣 機構，和被設置在處理容器1之上部，將微波導入至處理 容器1內之微波導入機構27，和控制該些電漿CVD裝置 1〇〇之各構成部的控制部50。 氣體供給裝置18即使使用外部之氣體供給裝置亦可 〇 處理容器1係藉由被接地之略圓筒狀之容器而形成。 並且，處理容器1即使藉由角筒形狀之容器而形成亦可。 φ 處理容器1具有由鋁等之材質所構成之底壁la和側壁lb 〇 在處理容器1內設置有用以水平支撐屬於被處理體之 矽晶圓（以下單稱「晶圓」）w之載置台2。載置台2係 藉由熱傳導性高之材質例如A1N等之陶瓷所構成。該載置 台2係藉由從排氣室11之底部中央延伸至上方之圓筒狀 之支撐構件3所支撐’固定於底部。支撐構件3係藉由例 如A1N等之陶瓷所構成。 再者，在載置台2設置有覆蓋其外緣部，用以引導晶 -11 - 201030172 圓W之導環4。該導環4爲利用例如石英、AIN、Al2〇3、
SiN等之材質所構成之環狀構件。 再者，在載置台2埋入有當作溫度調節機構之電阻加 熱型之加熱器5。該加熱器5係藉由自加熱器電源5a供電 ，加熱載置台2,以其熱均勻加熱屬於被處理基板之晶圓 W。並且，雖然省略圖示，但是設置有於自加熱器電源5a 將電力供給至加熱器5而予以溫度控制之時，去除因被供 給至電極7之高頻電力所引起之高頻雜波的噴嘴過濾器。 @ 再者，在載置台2裝備有熱電偶（TC) 6。藉由該熱 電偶6，執行溫度測量，依此可將晶圓W之加熱溫度控制 在例如室溫至900°C之範圍。 再者，在載置台2具有用以支撐晶圓W而予以升降 之晶圓支撐銷（無圖示）。各晶圓支撐銷係被設置成可對 載置台2之表面突出縮進。 再者，在載置台2之表面側埋設有電極7。該電極7 係被配置在加熱器5和載置台2表面之間。在該電極7， Q 藉由供電線7a經匹配箱（M.B. ) 8連接偏壓施加用之高頻 電源9。成爲藉由高頻電波9對電極7供給高頻電力，而 可以對屬於基板之晶圓W施加高頻偏壓（RF偏壓）之構 成。作爲電極7之材質，係以具有與載置台2之材質的 A1N等之陶瓷相同之熱膨脹係數的材質爲佳，例如以使用 鉬、鎢等之導電性材料爲佳。電極7係被形成例如網眼狀 、格子狀、螺旋狀等之形狀。電極7之尺寸係以形成至少 與被處理體相同，或更大爲佳。 -12- 201030172 在處理容器1之底壁la之略中央部形成有圓形之開 口部10。在底壁la連設有與此開口部10連通，朝下方突 出之排氣室11。在該排氣室11連接有排氣管12，經該排 氣管12被連接於排氣裝置24。 在形成處理容器1之側壁lb之上端，配置有具有當 作開關處理容器1之蓋體（頂板）之功能的環狀平板13。 平板13之內周下部係朝向內側（處理容器內空間）突出 φ ，形成有環狀之支撐部13a » 在平板13配置有氣體導入部40，氣體導入部40設置 有具有第1氣體導入孔之第1氣體導入部14。再者，在處 理容器1之側壁lb，設置具有第2氣體導入孔之第2氣體 導入部16。即是，第1氣體導入部14及第2氣體導入部 15被設置成上下兩段。第1氣體導入部14及第2氣體導 入部15被連接於供給成膜原料氣體或電漿激勵用氣體之 氣體供給機構18。並且，第1氣體導入部14及第2氣體 〇 導入部15即使被設置成噴嘴狀或噴淋頭狀亦可。再者， 即使將第1氣體導入部14和第2氣體導入部15設置成單 一噴淋頭亦可。並且，即使將第1氣體導入部14和第2 氣體導入部15皆設置在處理容器1之側壁lb亦可。 再者，在處理容器1之側壁lb，設置有電漿CVD裝 置100、在與此鄰接之搬運室（無圖示）之間，用以執行 晶圓W之搬入搬出的搬入搬出口 16，和開關該搬入搬出 口 1 6之閘閥1 7。 氣體供給機構18具有於當作成膜氣體之含氮氣體（ -13- 201030172 含N氣體）供給源i9a、含矽化合物氣體（含Si氣體）供 給源19b、電漿生成用氣體之惰性氣體供給源19c以及於 洗淨處理容器1內之時所使用之洗淨氣體供給源19d。含 氮氣體供給源19a連接於第1氣體導入部14。再者，含矽 氣體供給源1 9b、惰性氣體供給源1 9c以及洗淨氣體供給 源19d被連接於第2氣體導入部15。並且，氣體供給機構 18即使另外具有置換例如處理容器內氛圍之時所使用之清 除氣體供給源等以當作例如上述以外無圖示之氣體供給源 φ 亦可。即使將惰性氣體供給源19c當作清除氣體供給源使 用亦可。 本發明係使用氮氣（N2)當作成膜原料氣體之含氮氣 體。再者，作爲其他成膜原料氣體之含矽化合物氣體，可 以使用例如矽烷（SiH4 )、二矽烷（Si2H6 )、三矽烷（
Si3H8 )等之 SinH2n + 2、TSA ( Trisilylamine :三甲桂垸基 氨）等。在該中，也特別以二矽烷（Si2H6 )爲佳。即是 ，在控制氮化矽膜之陷阱之數量的目的，係以使用氮氣和 @ 二矽烷之組合以作爲成膜原料氣體爲佳。並且，作爲惰性 氣體可以使用例如N2氣體或稀有氣體等。稀有氣體有助 於生成安定之電漿以作爲電漿激勵用氣體，例如可以使用 例如Ar氣體、Kr氣體、Xe氣體、He氣體等。再者，作 爲洗淨氣體可以例示CIF3、NF3、HC1、F2氣體等。在該 些中，以NF3氣體爲佳。 含氮氣體（NO係從氣體供給機構18之含氮氣體供 給源19a經氣體管線20而到達至第1氣體導入部14，自 -14- 201030172 第1氣體導入部14被導入至處理容器1內。另外，含矽 化合物氣體、惰性氣體及洗淨氣體係自含矽化合物氣體供 給源19b、惰性氣體供給源19c、洗淨氣體供給源I9d，分 別經氣體管線20而到達至第2氣體導入部15，自第2氣 體導入部15被導入至處理容器1內。在連接於各氣體供 給源之各個氣體管線20設置有質量流量控制器21以及前 後之開關閥22。藉由如此之氣體供給機構18之構成，成 φ 爲可以控制所供給之氣體之切換或流量等。並且，Ar等 之電漿激發用之惰性氣體爲任意氣體，不一定要與成膜原 料氣體同時供給。 當作排氣機構之排氣裝置24具備有渦輪分子泵等之 高速真空泵。如上述般，排氣裝置24經排氣管12被連接 於處理容器1之排氣室11»藉由使該排氣裝置24動作， 處理容器1內之氣體係均勻流入至排氣室11內之空間11a ，並且自空間1 1 a經排氣管1 2而排出至外部。依此，能 φ 夠將處理容器1內高速減壓至例如〇.133Pa。 接著，針對微波導入機構27之構成予以說明。微波 導入機構27主要構成係具備透過板28、平面天線31、慢 波材33、蓋體34、導波管37以及微波產生裝置39。 作爲介電體構件之透過板28係在平板13被配備在突 出至內周側之支撐部13a上。透過板28係由透過微波之 介電體，例如石英或Al2〇3 ' A1N等之陶瓷所構成。尤其 當作電漿CVD裝置使用之時，則以A1203、A1N等之陶瓷 爲佳。該透過板28和支撐部1 3a之間經密封構件29被氣 -15- 201030172 密密封。因此，處理容器1內被保持氣密。 平面天線31係在透過板28之上方，被設置成與載置 台2對向。平面天線31構成圓板狀。並且，平面天線31 之形狀並不限定於圓板狀，例如即使爲四角板狀亦可。該 平面天線31被卡止在平板13之上端。 平面天線31係由例如表面被鍍金或鍍銀之銅板、鎳 板、SUS板或鋁板所構成。平面天線31具有放射微波之 多數槽狀之微波放射孔32。微波放射孔32係以特定圖案 _ 貫通平面天線31而形成。 各個微波放射孔32係如第2圖所示般，構成細長長 方形狀（槽狀），且鄰接之兩個微波放射孔構成對。然後 ，典型上鄰接之微波放射孔32配置成「L」字狀。再者， 如此一來組合成特定形狀（例如L字狀）而被配置之微波 放射孔32又被配置成全體成同心圓狀。 微波放射孔32之長度或配列間隔係因應微波之波長 (Ag)而被決定。例如，微波放射孔32之間隔係被配置 Q 成從Ag/4成爲Ag。在第2圖中，以Δγ表示形成同心圓 狀之鄰接的微波放射孔32彼此之間隔。並且，微波放射 孔32之形狀即使爲圓形狀、圓弧狀等之其他形狀亦可。 並且，微波放射孔32之配置形態並不特別限定，除同心 圓狀之外，例如亦可以配置成螺旋狀、放射狀等。 在平面天線31之上面設置有具有大於真空之介電率 ，例如石英、Α12〇3、Α1Ν、樹脂等的慢波材33。該慢波 材33由於在真空中微波之波長變長，故具有縮短微波之 -16 - 201030172 波長而調整電漿之功能。 並且，在平面天線31和透過板28之間’再者慢波材 3 3和平面天線31之間’即使分別接觸或間隔開亦可’但 以接觸爲佳。 在處理容器13之上部，以覆蓋該些平面天線31及慢 波材33之方式，設置有蓋構件34。蓋構件34係由例如銘 或不鏽鋼等之金屬材料所形成。平板13和蓋構件34係藉 φ 由密封構件35被密封。在蓋構件34之內部形成有冷卻水 流路3 4 a。藉由使冷卻水流通該冷卻水流路3 4 a ’則可以 冷卻蓋體34、慢波材33、平面天線31及透過板28。並且 ，蓋構件34被接地。 在蓋構件34之上壁（天井部）之中央，形成有開口 部36，在該開口部36連接有導波管37。導波管37之另 一端側經匹配電路38連接有產生微波之微波產生裝置39 〇 φ 導波管37具有從上述蓋構件34之開口部36延伸至 上方之剖面圓形狀之同軸導波管37a，和連接於該同軸導 波管37a之上端部之延伸於水平方向之矩形導波管37b。 同軸導波管3 7a之中心延伸存在有內導體41。在該內 導體41係在其下端部連接固定於平面天線31之中心。藉 由如此之構造，微波係經同軸導波管37a之內導體41而 有效率均勻地呈放射狀傳播至平面天線31» 藉由上述般之構成的微波導入機構27,在微波產生裝 置39所產生之微波經導波管37而被搬運至平面天線31， -17- 201030172 並且經透過板28被導入至處理容器1內。並且，微波之 頻率以使用例如2.45 GHa爲佳，其他亦可以使用8.35GHz 、1.98GHz。 電漿CVD裝置100之各構成部成爲被連接於控制部 50而被控制之構成。控制部50具有電腦，例如第3圖所 示般，具備有擁有CPU之製程控制器51、連接於該製程 控制器51之使用者介面52及記億部53。製程控制器51 係在電漿CVD裝置100中，統籌控制與例如溫度、壓力 、氣體流量、微波輸出、偏壓施加用之高頻輸出等之製程 條件有關之各構成部（例如，加熱器電源5a、高頻電源9 '氣體供給機構18、排氣裝置24、微波產生裝置39等） 之控制手段。 使用者介面52具有工程管理者爲了管理電漿CVD裝 置100執行指令輸入操作之鍵盤，或使電漿CVD裝置100 之運轉狀況可觀視而所顯示之顯示器等。再者，在記憶部 53係保存有製程配方，該製程配方記錄有用以在製程控制 Q 器51之控制下實現在電漿CVD裝置100所實行之各種處 理之控制程式（軟體），或處理條件資料等。 然後，因應所需，以來自使用者介面52之指示等自 記億部53叫出任意製程配方，使製程控制器51實行，依 此，在製程控制器51之控制下，在電漿CVD裝置100之 處理容器1內執行所欲處理。再者，上述控制程式或處理 條件資料等之製程配方亦可以利用儲存於電腦可讀取之記 憶媒體，或利用儲存在例如CD-ROM、硬碟、軟碟、快閃 -18- 201030172 記憶體、DVD、藍光光碟等之狀態者，或是亦可自其他裝 置經例如專用迴線隨時傳送而在線上利用。 接著，針對依據使用RLSA方式之電漿CVD裝置1〇〇 之電漿CVD法的氮化矽膜之堆積處理予以說明。首先， 首先打開閘閥17，將晶圓W自搬入搬出口 16搬入至處理 容器1內，載置於載置台2上。接著，一面減壓排氣處理 容器1內，一面自氣體供給機構18之含氮氣體供給源19a φ 、含矽化合物氣體供給源1 9b以及惰性氣體供給源1 9c以 特定流量將含氮氣體、含矽化合物氣體以及惰性氣體分別 經第1氣體導入部14及第2氣體導入部15而導入至處理 容器1內。然後，將處理容器1內調節至特定壓力。 接著，將在微波產生裝置39所產生之特定頻率例如 2.45GHz之微波經匹配電路38引導至導波管37。被引導 至導波管37之微波係依序通過矩形導波管3 7b以及同軸 導波管37a，經內導體41而被供給至平面天線31。即是 ❿ ，微波係在同軸導波管3 7a內朝向平面天線31傳播。然 後，微波係從平面天線31之槽狀之微波放射孔32經透過 板28而被放射至處理容器1內中之晶圓W之上方空間。 此時之微波輸出係將微波透過之區域的透過板28之單位 面積之輸出密度設在0.25〜2.56W/cm2之範圍內爲佳。微 波輸出係可以自例如500〜5000W之範圍內，以因應目的 而成爲上述範圍內之輸出密度之方式，予以選擇。 藉由從平面天線31經過透過板28被放射至處理容器 1之微波，在處理容器1內形成電磁場，含氮氣體、含矽 -19- 201030172 化合物氣體分別電漿化。然後，在電漿中原料氣體之分解 有效率地進行，藉由SipHq、SiHq、NHq、N (在此，p、q 係指任意之數量）等之活性種之反應，堆積氮化矽（SiN )之薄膜。在基板形成氮化矽膜之後’附著於腔室內之氮 化矽膜將當作洗淨氣體之C1F3氣體供給至腔室內，藉由 100〜500 °C，最佳爲200〜300 °C之熱洗淨除去。再者，於 使用NF3當作洗淨氣體之時，在室溫〜300 °C生成電漿執 行。 © 再者，於執行電漿CVD處理之期間，自高頻電源9 供給特定頻率及大小之高頻電力至載置台2之電極7，將 RF偏壓施加至晶圓W。在電漿CVD裝置100中，因可以 將電漿之電子溫度維持低溫，故不會對膜產生傷害，而且 由於高密度電漿，成膜氣體之分子容易分解，故促進反應 。再者，在適當範圍施加RF偏壓，因作用成將電漿中之 離子拉進晶圓W，故提高氮化矽膜之緻密性，並且作用成 增加膜中之陷阱。 0 自高頻電源9所供給之RF偏壓之頻率係在例如 400kHz以上60MHz以下之範圍內爲佳，以450kHz以上 2 0MHz以下之範圍內爲更佳。RF 偏壓係在例如 0.009W/cm2以上0.64W/Cm2以下之範圍內作爲晶圓W之 單位面積之輸出密度施加爲佳，在 0.01 6W/cm2以上 0.095W/cni2以下之範圍內施加爲更佳。再者，rf偏壓功 率係以3W以上200W以下爲佳，更佳爲從5w以上20W 以下之範圍內供給電極使成爲上述輸出密度，而可以施加 -20- 201030172 RF偏壓。 以上之條件係當作製程配方被保存在控制 憶部53。然後，藉由製程控制器51讀出其製 控制訊號發送至電漿CVD裝置100之各構成 供給機構18、排氣裝置24、微波產生裝置39 5a、高頻電源9等，在所欲之條件下實現電漿 φ 再者，在具有上述構成之電漿CVD裝置 成膜氮化矽膜之時之電漿CVD處理之壓力條 ，藉由在 〇_〇〇9W/cm2以上 0.64W/cm2以下之 範圍內供給自高頻電源9供給至載置台2之電 偏壓功率，則可以控制成使存在所形成之氮化 阱之存在數均勻增加之方向。 第4圖爲表示在電漿CVD裝置100中所 化矽膜之製造工程的工程圖。如第4圖（a) 任意之基底層（例如，Si基板或二氧化矽膜） 用N2/Si2H6電漿執行電漿CVD處理。在該電髮 中，係將處理壓力設定在l〇Pa以上133.3Pa 內，最佳爲在20Pa以上60Pa以下之範圍內設 然後，自高頻電源9供給0.009W/cm2以上0. 範圍內之RF功率供給至載置台2之電極7。依 圖（b )所示般，可以形成氮化矽膜70。藉由垄 施加RF偏壓，比起不施加RF偏壓之時，可 氮化矽膜70之陷阱數。 部5 0之記 程配方，將 部例如氣體 、加熱電源 CVD處理 100中，使 件成爲一定 輸出密度之 極7的RF 砂膜中之陷 執行之氮氧 所示般，在 60上，使 【CVD處理 以下之範圍 定成一定。 64W/cm2 之 此，如第4 寸基底層60 以均勻增加 -21 - 201030172 接著’舉出成爲本發明之基礎的實驗資料，針對電漿 CVD處理之最佳條件予以說明。在此，含氮氣體使用N2 、含矽化合物氣體使用Si2 Η 6氣體、電漿生成用氣體使用 Ar氣體，在電漿CVD裝置100中，以下述電漿CVD條件 實施電漿CVD，形成單膜之氮化矽膜。針對以各條件所成 膜之氮化矽膜，測量折射率、濕蝕刻率以及平能帶電位（
Vfb )之磁滯。並且，Vfb之磁滯係利用以下之眾知技術 之Hg探針法進行測量。首先，製作第5圖（a)所示之電 @ 容器構造之試驗用裝置。第5圖（a)中，符號91爲矽基 板，符號93爲以電漿CVD所形成之氮化矽膜（閘極絕緣 膜），符號95爲水銀閘極電極。然後，將矽基板91設爲 接地電位，將電壓從-20V變化至10V而施加至水銀閘極 電極95 (正向）後，逆向從10V變化至-20V而予以施加 (反向）。測量該往復之電壓施加過程中之電容，從正向 和反向之各CV曲線（磁滯曲線），如第5圖（b)所示般 ，求出Vfb磁滯。在往復的電壓施加中CV曲線變化係藉 ❹ 由施加電壓電洞（Hole )被氮化矽膜中捕獲之結果，爲了 取消其電荷，產生電壓變化，表示Vfb磁滞越大，氮化矽 膜中陷阱也多。 〔電漿CVD條件〕
處理溫度（載置台）：400°C 微波功率：2kW (輸出密度1.023W/cm2 :透過板之單 位面積） -22- 201030172 處理壓力·_ 2.7Pa ' 26.6Pa ' 40Pa Ar 氣體流量：600mL/min(sccm) N2 氣體流量：400mL/min ( seem) S i 2 Η 6 氣體流量：2 m L / m i η ( s c c m ) RF偏壓頻率：1 3.56MHz RF偏壓之功率：〇W、5W (輸出密度0.016W/cm2)、 l〇W (輸出密度 0.032W/cm2 ) 、50W (輸出密度 φ 0.1 6W/cm2 ) 第6圖（a)表示氮化矽膜之折射率和被供給於載置 台2之RF偏壓功率之關係。第6圖（b)表示使用希氟酸 之氮化矽膜之濕蝕刻率和被供給至載置台2之RF偏壓功 率之關係。第6圖（c )表示氮化矽膜之Vfb測量中之磁 滯大小和被供給至載置台2之RF偏壓功率之關係。從第 6 圖（a)可知 RF 偏壓在 0.16W/cm2，貝[J 以 2.7Pa、26.6Pa 以及40.0Pa之處理壓力，折射率高爲1.85以上爲佳，由 φ 其以2.7Pa之處理壓力，折射率高爲1.95以上爲更佳。並 且，在 RF 偏壓在 0.016W/cm2，則以 2.7Pa、26.6Pa 及 4 0.0Pa之處理壓力，折射率約高爲1.90以上爲佳。 從第6圖（a)〜（c)可知，26.6Pa及40Pa之處理 壓力中，輸出密度藉由施加大約 〇.〇16W/cm2〜 0.03 2 W/cm2左右之RF偏壓，折射率變高，濕蝕刻率變低 ，再者Vfb磁滯變高。折射率上升、濕鈾刻率下降、Vfb 磁滯上升於RF偏壓爲0.016W/cm2以上〇.〇32W/cm2以下 之範圍之輸出密度之時，對於不施加RF偏壓之時的變化 -23- 201030172 量爲最大，在〇. 16 W/cm2之輸出密度施加RF偏壓之時， 同變化量縮小。由以上之結果，表示由於以〇.〇 16W/cm2〜 0.032W/cm2左右之輸出密度施加RF偏壓，成爲（折射率 高，蝕刻率低）緻密，可以形成膜中之陷阱多的氮化矽膜 〇 第6圖（a)〜（c)所示之資料係表示藉由以適當之 範圍的輸出密度，施加RF偏壓，提升氮化矽膜之緻密性 ，並且能夠均勻增加膜中之陷阱。乍看之下相反的上述資 料藉由下述般解釋能夠取得合理的說明。電漿CVD係藉 由對晶圓W施加RF偏壓，電漿中之離子被引進至晶圓W 之傾向變強。但是，在本案所使用之微波電漿，即使施加 RF偏壓，因亦可以維持低電子溫度（0.7〜2eV )，故即 使在例如26.6Pa〜40Pa之低壓力條件亦維持低電子溫度 。其結果，因抑制對膜造成損傷而形成緻密之膜，同時藉 由RF偏壓，控制離子之拉進，故應以在膜中均勻分布適 當之量的陷阱而形成。 另外，由第6圖（a )及（b )所示之折射率以及濕蝕 刻率之結果，判明即使在26.6Pa以及40Pa之壓力條件， 在RF偏壓之功率過大之時（例如，0.16W/cm2之輸出密 度），膜之緻密性降低。再者，依據電漿CVD之氮化矽 膜，原本爲緻密性高之膜，但是當提高壓力時緻密性則降 低。但是，於施加微小之 RF偏壓（例如，0.016〜 0.03 2W/cm2左右之輸出密度）時，則可以提高其緻密性。 此時，推測邊保持膜之緻密性，邊形成多量之陷阱。但是 -24- 201030172 ，當將RF偏壓設爲0.16W/ cm2之輸出密度時，因膜本 之緻密性降低，故Si未鍵結鍵容易成爲終端，如第6 (b ) 、（ c )所示般，應測量鈾刻率之增大、Vfb磁滯 下降（即是，減少陷阱）。 由上述結果，表示在使用電漿CVD裝置100之電 CVD法中，以0.016〜0.032 W/cm2之範圍內之輸出密度 加RF偏壓，並且將處理壓力設定在40Pa以下（例如 φ 〜4〇Pa)之範圍內，依此可以形成陷阱數量多，並且陷 之分布被控制成均勻之氮化矽膜。再者，比起將處理壓 設定成3Pa以下之高真空條件而執行電漿CVD處理之 ’則有不需要渦輪分子泵等之高性能之排氣裝置，或可 緩和處理容器1之耐壓設計基準等，減輕裝置負荷，亦 以降低成本之優點。再者，在3Pa以下之高真空狀態下 藉由離子之濺鍍，雖然有因爲微粒等增加晶圓W之污 危險性，或在氮化矽膜形成降低覆蓋率性能等之製程性 φ 問題’但是即使針對該些問題，亦可以藉由將處理壓力 定在高範圍而迴避。 接著，於在電漿CVD裝置100對被處理體施加RF 壓而形成氮化矽膜之時，針對ΑΓ流量比率對氮化矽膜 Vfb磁滯所造成之影響進行硏究。以下述條件使Ar流 變化而執行電漿CVD，並藉由與上述相同之方法，測 Vfb磁滯。 〔電漿CVD條件〕 身 圖 之 漿 施 10 阱 力 時 以 可 ， 染 的 設 偏 之 量 量 -25- 201030172 :透過板之單 處理溫度（載置台）：400°C 微波功率：2kW (輸出密度1.023W/ 位面積） 處理壓力：26.6Pa 、600mL/min (
Ar 氣體流量：100mL/min ( seem ) seem ) 、1 1 OOmL/min ( seem) N2 氣體流量：400mL/min ( seem)
Si2H6 氣體流量：2mL/min ( seem) RF偏壓頻率：1 3.56MHz RF偏壓之功率：5W (輸出密度〇.〇l6WVcm2) 如第7圖所示般，以0.01 6W/cm2 —定施加RF偏壓功 率之時，在 Ar 流量爲 100mL/min ( seem ) 以及 6OOmL/min ( seem )觀察到Vfb磁滯爲高。再者，Ar流量 在11 〇〇mL/min ( seem)觀察到 Vfd磁滯爲低。因此，從 增大Vfb磁滯之觀點來看，Ar氣體之流量應設在50〜 100mL/min ( seem ) 之範圍內爲佳，以設爲 100〜 800mL/min(sccm)之範圍內爲更佳。 再者，Ar氣體對N2氣體之流量比（Ar/N2)以在0.1 以上3以下之範圍內爲佳，以增加陷阱數之觀點來看， Ar/N2從2以下（例如，0.2以上2以下）之範圍內選擇爲 佳。當Ar之流量比變多時，因電漿中之Ar離子變多，故 Vfb磁滯變小，陷阱數變少。再者，Si2H6氣體和Ar氣體 之流量比（Si2H6/A〇係從0.005以上0.01以下之範圍內 選擇爲佳。並且，N2氣體之流量可從100〜1 000mL/min ( -26- 201030172 seem)之範圍內，最佳爲 100〜500mL/min(sccm)之範 圍內，Si2H6氣體之流量可從0_5〜40mL/min(sccm)之範 圍內，最佳爲0.5〜10mL/min(sccm)之範圍，設定成分 別成爲上述流量比。 再者，電漿CVD處理之處理溫度係將載置台2之溫 度設定在300°C以上600°C以下，最若設定在400°C以上 60(TC以下之範圍內爲更佳。 再者，電漿CVD處理中之微波之輸出密度以設定在 微波透過之透過板之單位面積〇.25W/cm2以上2.56W/cm2 以下之範圍內爲佳。 如上述般，本發明之氮化矽膜之製造方法，係藉由選 擇RF偏壓功率和處理壓力而執行電漿CVD，可以在晶圓 W上，簡單製造具有所需量之陷阱之氮化矽膜。如此所形 成之陷阱數多之氮化矽膜可以有效當作例如MOS型半導 體記憶裝置之電荷蓄積層而予以利用。 〔第2實施型態〕 接著，針對疊層本發明之第2實施型態所涉及之氮化 矽膜之成膜方法予以說明。如同在上述第1實施型態中所 說明般，在電漿CVD裝置100中，藉由適當設定形成氮 化矽膜之時之電漿CVD處理之條件，尤其從高頻電源9 供給至載置台2之電極7的RF偏壓功率之大小，和處理 壓力，則可以在所形成之氮化砂膜以均勻分布形成多數陷 讲。利用該特徵，藉由切換對基板施加RF偏壓之開啓/關 -27- 201030172 閉’或使RF偏壓功率變化，則可以在例如鄰接之氮化矽 膜疊層陷阱數不同之氮化矽膜而成膜。 第8圖爲表示疊層在電漿CVD裝置1〇〇中所執行之 氮氧化矽膜而形成之成膜工程的工程圖。首先，如第8圖 (a)所示般，以例如l〇pa以上i33.3Pa以下之範圍內之 壓力，在任意之基底層（例如，Si基板或二氧化矽膜）60 上’ 一面以 0.009〜0.64W/cm2之範圍內之輸出密度施加 RF偏壓（RF偏壓/ON)，一面使用N2氣體和Si2H6氣體 之混合氣體電漿而執行電漿CVD處理，如第8圖（b )所 示般，形成第1氮化矽膜70。該氮化矽膜70爲在膜中具 有多數陷阱。 接著，如第 8圖（c )所示般，以例如l〇Pa以上 133.3Pa以下之範圍內之壓力，在第1氮化矽膜70上，不 施加RF偏壓（RF偏壓/OFF )，而使用N2氣體和Si2H6 氣體之混合氣體電漿執行電漿CVD處理。其結果，如第8 圖（d)所示般，形成具有第2能帶隙之第2氮化矽膜71 。該第2氮化矽膜71比起第1氮化矽膜70，爲膜中之陷 阱少之氮化矽膜。藉由以上之工程，如第8圖（e)所示 般，可以形成由兩層之氮化矽膜所構成之氮化矽膜積層體 80 ° 接著，因應所需，如第8圖（e )所示般，以例如 l〇Pa以上133.3Pa以下之範圍內之壓力，在第2氮化矽膜 71上，以0.009〜0.64W/cm2之輸出密度施加RF偏壓（ RF偏壓/ON)，而使用N2氣體和Si2H6氣體之混合氣體 201030172 電漿執行電漿CVD處理。其結果，如第8圖（f)所示般 ，形成第3氮化矽膜72。此時，第3氮化矽膜72之陷阱 數即使與第1氮化矽膜70相同亦可，即使與第1氮化矽 膜70不同亦可。第3氮化矽膜72之陷阱數藉由施加之 RF偏壓之大小，可以控制。 以後，藉由以所需之次數重複執行電漿CVD處理， 則可以形成具有所期待之層構造的氮化矽膜積層體80。 # 如上述般，積層本實施型態之氮化矽膜的成膜方法， 係可以在將處理壓力設定成一定之狀態下，藉由RF偏壓 之開/關（ΟΝ/OFF )使基底層變化第1氮化矽膜70、第2 氮化矽膜7 1以及第3氮化矽膜72之陷阱數。如此一來， 使用包含含矽化合物氣體和氮氣之成膜氣體，切換RF偏 壓之ON/OFF，再者藉由在該微小偏壓之範圍，改變RF偏 壓之大小，可以在晶圓W上交互堆積陷阱數不同之氮化 矽膜而積層形成氮化矽膜。尤其，積層本實施型態之氮化 φ 矽膜之成膜方法，由於將處理壓力設爲一定而僅藉由依據 微少RF偏壓的控制，可以均勻控制各氮化矽膜之陷阱數 和其分佈，故於形成具有不同陷阱數之氮化矽膜之積層體 之時，能夠在相同處理容器內於維持真空狀態下連續成膜 ，製程效率非常優良。因此，藉由將本發明方法適用於例 如當作MOS型半導體記憶裝置之電荷蓄積區域的氮化矽 膜之積層形成，則可以製造具備具備有優良資料寫入特性 的MOS型半導體記憶裝置。 -29 - 201030172 〔半導體記億裝置之製造的適用例〕 接著，一面參照第9圖，一面針對將本實施型態所涉 及之氮化矽膜之製造方法適用於半導體記憶裝置之製造過 程之例予以說明。第9圖爲表示MOS型半導體記億裝置 201之槪略構成的剖面圖。MOS型半導體記憶裝置201具 有當作半導體層之p型之矽基板101，和被疊層形成在該 p型之矽基板101上的陷阱數不同的多數絕緣膜，和又被 形成其上方之閘極電極103。在矽基板101和閘極電極 103之間，設置有第1絕緣膜111、第2絕緣膜112、第3 絕緣膜113、第4絕緣膜114，和第5絕緣膜115。其中， 第2絕緣膜112、第3絕緣膜113以及第4絕緣膜114中 之任一者皆爲氮化矽膜，形成有積層氮化矽膜l〇2a。 再者，在矽基板101，以位於閘極電極之兩側的 方式，從表面以特定深度形成屬於η型擴散層之第1源極 •汲極104以及第2源極.汲極105，在兩者之間成爲通 道形成區域106。並且，即使MOS型半導體記憶裝置201 被形成在形成於半導體基板內之Ρ阱或Ρ型矽層亦可。再 者，本實施型態雖然以η通道MOS裝置爲例進行說明， 但是即使以Ρ通道MOS裝置實施亦可。因此’以下所記 載之本實施型態之內容，可以適用於所有η通道MOS裝 置，以及Ρ通道MOS裝置。 第1絕緣膜1 1 1爲藉由例如藉由熱氧化法氧化矽基板 101表面而所形成之二氧化矽膜（Si 02膜）。第1絕緣膜 1 1 1之膜厚以例如0.5nm〜20nm之範圍內爲佳’以Inm〜 -30- 201030172 3 nm之範圍內爲更佳。 構成積層氮化矽膜102a之第2絕緣膜112係被形成 在第1絕緣膜1 1 1之表面的氮化矽膜（SiN膜：在此Si和 N之組成比不一定以化學計量來決定，取依成膜條件而不 同之値。以下’爲相同）。第2絕緣膜1 1 2之膜厚以例如 2nm〜2 0nm之範圍內爲佳，以3nm〜5nm之範圍內爲更佳 φ 第3絕緣膜1 1 3爲被形成在第2絕緣膜1 1 2上之氮化 矽膜（SiN膜）。第3絕緣膜1 13之膜厚以例如2nm〜 30nm之範圍內爲佳，以4nm〜10nm之範圍內爲更佳。 第4絕緣膜114爲被形成在第3絕緣膜113上之氮化 矽膜（SiN膜）。該第4絕緣膜114具有與例如第2絕緣 膜1 1 2相同之陷阱數及膜厚。 第5絕緣膜115爲藉由例如CVD法堆積在第4絕緣 膜114上之二氧化矽膜（Si 02膜）。該第5絕緣膜115係 φ 在電極和第4絕緣膜114之間當作區塊層（阻障層） 而發揮功能。第5絕緣膜115之膜厚以例如2nm〜30nm 之範圍內爲佳，以5nm〜8nm之範圍內爲更佳。 並且，即使在第1絕緣膜111和第2絕緣膜112之間 ，設爲形成有當作浮閘電極之多晶矽層的構成亦可。 閘極電極1 03係由藉由例如CVD法而成膜之多晶矽 膜所構成，當作控制閘極（CG )電極而發揮功能。再者， 閘極電極103即使爲包含例如W、Ti、Ta、Cu、Al、Au、 Pt等之金屬的層亦可。閘極電極103並不限於單層，若目 -31 - 201030172 的在於降低閘極電極103之比電阻，使MOS型半導體記 億裝置20 1之動作速度高速化，亦可以設爲包含例如鎢、 鉬、鉬、鈦、鉑該些矽化物、氮化物、合金等的疊層構造 。閘極電極103連接於無圖示之配線層。 再者，在MOS型半導體記憶裝置20 1，藉由第2絕緣 膜112、第3絕緣膜113及第4絕緣膜114所構成之積層 氮化矽膜102a主要爲蓄積電荷之電荷蓄積區域。因此， 於第2絕緣膜112、第3絕緣膜113以及第4絕緣膜114 之形成時，適用本發明之第1實施型態所涉及之氮化矽膜 之成膜方法，藉由控制各膜之陷阱數和其分佈，可以調節 MOS型半導體記億裝置201之資料寫入性能或資料保持性 能。再者，亦可以適用本發明之第2實施型態所涉及之積 層氮化矽膜之成膜方法，在電漿CVD裝置100中將處理 壓力設爲一定，藉由切換RF偏壓之ON/OFF，或藉由使其 大小變化，在相同處理容器連續性製造第2絕緣膜112、 第3絕緣膜113以及第4絕緣膜114。 在此，舉出代表性之順序，針對將本發明方法適用於 MOS型半導體記憶裝置201之製造的例執行說明。首先， 準備以 LOCOS ( Local Oxidation of Silicon )法或 s ΤΙ ( Shallow Trench Isolation)法等之手法形成元件分離膜（ 無圖示）之矽基板101，在其表面藉由例如熱氧化法形成 當作第1絕緣膜1 Π。 接著，在第1絕緣膜111上，使用電漿CVD裝置1〇〇 藉由電漿CVD法，依序形成第2絕緣膜112、第3絕緣膜 201030172 113及第4絕緣膜114。 於形成第2絕緣膜112時，將處理壓力設爲1 OP a以 上 133.3Pa以下之範圍內，以晶圓 W之單位面積 0.009W/Cm2以上〇.64W/cm2以下之範圍內之輸出密度，對 載置台2之電極7供給RF功率。如此一來，對矽基板 101施加RF偏壓，以均勻分佈形成多陷阱之方式，執行 成膜。當形成第3絕緣膜113之時，不對矽基板101施加 φ RF偏壓，而係執行電漿CVD，使成爲較第2絕緣膜112 減少膜中之陷阱。於形成第4絕緣膜114之時，藉由與形 成第3絕緣膜1 1 3之成膜條件不同之成膜條件（例如，將 與形成第2絕緣膜112之時相同之RF偏壓施加至矽基板 101)而執行電漿CVD，使膜中之陷阱數較第3絕緣膜 113多。各膜之陷阱之數量如上述般，藉由將電漿CVD處 理之處理壓力設爲一定，切換RF偏壓施加之ΟΝ/OFF或 使其大小變化，而可以控制。 φ 接著，在第4絕緣膜114上形成第5絕緣膜115。該 第5絕緣膜1 1 5可以藉由例如CVD法形成。並且，在第5 絕緣膜1 15上，形成藉由例如CVD法成膜多晶矽層或金 屬層或者金屬砍化物層等而成爲閘極電極103等的金屬膜 〇 接著，使用光微影技術，將圖案形成之光阻當作光罩 ，蝕刻上述金屬膜、第5絕緣膜115〜第1絕緣膜U1， 依此取得具有被圖案形成之閘極電極103和多數絕緣膜的 閘極積層構造體。接著，將η型雜質高濃度離子注入至鄰 -33- 201030172 接於閘極積層構造體兩側之矽表面，形成第1源極、汲極 104以及第2源極、汲極105。如此一來，可以製造第9 圖所示之構造的MOS型半導體記憶裝置201。 並且，在上述例中，比起積層氮化矽膜102a中之第3 絕緣膜113之陷阱數，雖然使第2絕緣膜112及第4絕緣 膜114之陷阱數變多，但是即使比起第2絕緣膜112及第 4絕緣膜114之陷阱數，增多第3絕緣膜113之陷阱數亦 可。再者，並不需要使第2絕緣膜112和第4絕緣膜114 之陷阱數相同。 並且，在第9圖中，作爲積層氮化矽膜l〇2a，雖然舉 出以具有由第2絕緣膜112〜第4絕緣膜114所構成之3 層之時爲例，但是本發明方法亦可以適用於製造具有積層 2層或4層以上氮化矽膜之積層氮化矽膜之MOS型半導體 記憶裝置之時。 以上，雖然敘述本發明之實施型態，但是本發明並非 限定於上述實施型態，當然可作各種之變形。例如，在以 上所舉出之各時施型態中，雖然舉出以使用氮氣和二矽烷 作爲成膜原料氣體之時爲例予以說明，但是除氮氣之外， 亦可以使用例如氨、聯氨、單聯氨等，再者亦可以使用其 他的含矽化合物氣體，例如矽烷、三矽烷、三甲硅烷基胺 等’藉由同樣對基板施加RF偏壓，亦可以均勻控制氮化 矽膜中之陷阱之數量和其分佈。 【圖式簡單說明】 -34- 201030172 第1圖爲適用於氮化矽膜之形成之電漿CVD裝置之 一例的槪略剖面圖。 第2圖爲平面天線之構造的圖面。 第3圖爲表示控制部之構成之說明圖。 第4圖爲表示第1實施型態所涉及之氮化矽膜之成膜 方法之工程例的圖面。 第5圖爲說明Vfb磁滯之測量方法的圖面，（a )爲 0 測量所使用之電容器之槪略說明圖，（b )爲表示CV曲線 之圖面。 第6圖爲表示氮化矽膜形成時之RF偏壓功率和膜之 折射率、濕蝕刻率及Vfb磁滯之測量結果的曲線圖面。 第7圖爲表示氮化矽膜形成時之Ar流量和膜之Vfb 磁滯之測量結果的曲線圖面。 第8圖爲表示第2實施型態所涉及之氮化矽膜積層體 之製造方法之工程例的圖面。 φ 第9圖爲表示可以適用本發明方法之MOS型半導體 記憶裝置之槪略構成的說明圖。 【主要元件符號說明】 1 :處理容器 2 :載置台 3 :支撐構件 5 =加熱器 9 :高頻電源 -35- 201030172 1 2 :排氣管 14 :第1氣體導入部 15 :第2氣體導入部 16 :搬入搬出口 1 7 :聞閥 1 8 :氣體供給機構 19a :含氮氣體供給源 1 9 b 含S i化合物氣體供給源 0 19c :惰性氣體供給源 19d :洗淨氣體供給源 24 :排氣裝置 27 :微波導入機構 28 :透過板 29 :密封構件 3 1 :平面天線 3 2 :微波放射孔 ^ 37 :導波管 39 :微波產生裝置 5 0 :控制部 1 00 :電漿CVD裝置 1 〇 1 :矽基板 102a:積層氮化矽膜 1 〇 3 :閘極電極 1 〇 4 :第1源極·汲極 -36- 201030172 105 :第2源極.汲極 1 1 1 :第1絕緣膜 1 1 2 :第2絕緣膜 1 1 3 :第3絕緣膜 1 1 4 :第4絕緣膜 1 1 5 :第5絕緣膜 201 : MOS型半導體記憶裝置 W :矽晶圓（基板）
-37-