[go: up one dir, main page]

JP5460011B2 - 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置 - Google Patents

窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置 Download PDF

Info

Publication number
JP5460011B2
JP5460011B2 JP2008253932A JP2008253932A JP5460011B2 JP 5460011 B2 JP5460011 B2 JP 5460011B2 JP 2008253932 A JP2008253932 A JP 2008253932A JP 2008253932 A JP2008253932 A JP 2008253932A JP 5460011 B2 JP5460011 B2 JP 5460011B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
plasma cvd
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008253932A
Other languages
English (en)
Other versions
JP2010087186A (ja
Inventor
修一郎 大田尾
稔 本多
真之 鴻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008253932A priority Critical patent/JP5460011B2/ja
Priority to PCT/JP2009/067303 priority patent/WO2010038886A1/ja
Priority to KR1020117007198A priority patent/KR101254987B1/ko
Priority to TW098133188A priority patent/TW201030172A/zh
Publication of JP2010087186A publication Critical patent/JP2010087186A/ja
Priority to US13/164,366 priority patent/US20110254078A1/en
Application granted granted Critical
Publication of JP5460011B2 publication Critical patent/JP5460011B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H10P14/69433—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H10P14/6336—
    • H10P14/6681—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H10P14/6682—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、窒化珪素膜の成膜方法、この方法に用いるコンピュータ読み取り可能な記憶媒体およびプラズマＣＶＤ装置に関する。
現在、電気的書換え動作が可能なＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）などに代表される不揮発性半導体メモリ装置としては、ＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型やＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型と呼ばれる積層構造を有するものがある。これらのタイプの不揮発性半導体メモリ装置では、二酸化珪素膜（Ｏｘｉｄｅ）に挟まれた１層以上の窒化珪素膜（Ｎｉｔｒｉｄｅ）を電荷蓄積領域として情報の保持が行われる。つまり、上記不揮発性半導体メモリ装置では、半導体基板（Ｓｉｌｉｃｏｎ）とコントロールゲート電極（ＳｉｌｉｃｏｎまたはＭｅｔａｌ）との間に電圧を印加することによって、電荷蓄積領域の窒化珪素膜に電子を注入してデータを保存したり、窒化珪素膜に蓄積された電子を除去したりして、データの保存と消去の書換えを行っている。上記不揮発性半導体メモリ装置において、データ書込み特性は電荷蓄積領域である窒化珪素膜への電子の注入のしやすさと関係があり、特に窒化珪素膜中に存在する電荷捕獲中心（トラップ）と関係があると考えられる。
不揮発性半導体メモリ装置に関する技術として、特許文献１には、窒化珪素膜とトップ酸化膜との界面のトラップ密度を増加させる目的で、これらの膜の中間部分にＳｉを多く含有する遷移層を設けることが記載されている。
特開平５−１４５０７８号公報（例えば、段落００１５など）
近年の半導体装置の高集積化に伴い、不揮発性半導体メモリ装置の素子構造も急速に微細化が進んでいる。不揮発性半導体メモリ装置を微細化するためには、個々の不揮発性半導体メモリ装置において、電荷蓄積層である窒化珪素膜のトラップ数を増加させ、データ書込み性能を高める必要がある。
しかしながら、減圧ＣＶＤ法や熱ＣＶＤ法による成膜方法では、窒化珪素膜の形成過程で膜中のトラップ形成をコントロールすることは技術的に困難であった。また、プラズマＣＶＤ法では、多くの場合、エッチングのハードマスクやストッパー膜として使用される、緻密で欠陥が少ない窒化珪素膜の形成を目標としていた。もっとも、プラズマＣＶＤ法では、処理容器内の処理圧力を高真空状態（例えば３Ｐａ以下）に設定してプラズマのイオン性を強めることにより、形成される窒化珪素膜中に多くのトラップを形成することが可能であると考えられていた。しかし、処理容器内を高真空状態に維持するためには、高性能の排気装置が必要になることや、高真空状態に耐えうる真空シール技術、耐圧容器が必要になるなど、装置負荷が増大し、コストも高くなるという欠点があった。また、高真空状態では、プラズマエネルギーが高くなるため、処理容器内の部品等へのスパッタリング作用が強くなり、パーティクル等による汚染危険性が増加したり、窒化珪素膜形成におけるカバレッジ性能が低下したりするなど、プロセス的な側面でも問題を有していた。さらに、従来のプラズマＣＶＤ法で成膜した窒化珪素膜は、トラップの分布が不均一であったため、電荷蓄積層として使用できなかった。
本発明は上記実情に鑑みてなされたものであり、その第１の目的は、プラズマＣＶＤ法により電荷蓄積層として利用可能な、トラップが多数存在する窒化珪素膜を成膜する方法を提供することである。また、本発明の第２の目的は、プラズマＣＶＤ法により個々の窒化珪素膜のトラップの数が異なる窒化珪素膜を積層して成膜する方法を提供することである。
本発明の窒化珪素膜の成膜方法は、複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成するプラズマＣＶＤ装置を用い、被処理体上にプラズマＣＶＤ法によって窒化珪素膜を形成する窒化珪素膜の成膜方法であって、
前記処理容器内の圧力を１０Ｐａ以上１３３．３Ｐａ以下の範囲内に設定し、被処理体を載置する載置台の電極に被処理体の面積当り０．００９Ｗ／ｃｍ２以上０．６４Ｗ／ｃｍ２以下の範囲内の出力密度で高周波電力を供給して被処理体に高周波バイアスを印加しながら、シリコン含有化合物ガスと窒素ガスを含む成膜ガスを用いてプラズマＣＶＤを行うことにより窒化珪素膜を形成する工程を備えている。
また、本発明の窒化珪素膜の成膜方法は、複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成するプラズマＣＶＤ装置を用い、被処理体上にプラズマＣＶＤ法によって窒化珪素膜を積層して形成する窒化珪素膜の成膜方法であって、
前記処理容器内の圧力を１０Ｐａ以上１３３．３Ｐａ以下の範囲内に設定し、被処理体を載置する載置台の電極に被処理体の面積当り０．００９Ｗ／ｃｍ２以上０．６４Ｗ／ｃｍ２以下の範囲内の出力密度で高周波電力を供給して被処理体に高周波バイアスを印加しながら、シリコン含有化合物ガスと窒素ガスを含む成膜ガスを用いてプラズマＣＶＤを行うことにより窒化珪素膜を形成する第１の工程と、
前記第１の工程と同じ設定圧力で、前記載置台の電極に高周波電力を供給しないか、前記第１の工程とは異なる出力密度で高周波電力を供給して被処理体に高周波バイアスを印加して、シリコン含有化合物ガスと窒素ガスを含む成膜ガスを用いてプラズマＣＶＤを行うことにより、前記第１の工程で形成される窒化珪素膜と比べてトラップの存在数が少ない窒化珪素膜を形成する第２の工程と、
を備えている。
本発明の窒化珪素膜積層体の製造方法において、前記第１の工程と前記第２の工程を繰り返し行うことが好ましい。
本発明のコンピュータ読み取り可能な記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成させるプラズマＣＶＤ装置を用い、被処理体上にプラズマＣＶＤ法によって窒化珪素膜を形成するに際し、１０Ｐａ以上１３３．３Ｐａ以下の範囲内の処理圧力で、被処理体を載置する載置台の電極に被処理体の面積当り０．００９Ｗ／ｃｍ２以上０．６４Ｗ／ｃｍ２以下の範囲内の出力密度で高周波電力を供給し、被処理体に高周波バイアスを印加しながら、シリコン含有化合物ガスと窒素ガスを含む成膜ガスを用いてプラズマＣＶＤが行われるように、コンピュータに前記プラズマＣＶＤ装置を制御させるものである。
また、本発明のプラズマＣＶＤ装置は、プラズマＣＶＤ法により被処理体上に窒化珪素膜を形成するプラズマＣＶＤ装置であって、
被処理体を収容する上部が開口した処理容器と、
前記処理容器に配置され、被処理体を載置する載置台と、
前記載置台内に設けられ、被処理体に高周波電力を印加する電極と、
前記電極に接続する高周波電源と、
前記処理容器の前記開口を塞ぐ誘電体部材と、
前記誘電体部材の上部に設けられ、前記処理容器内にマイクロ波を導入するための複数の孔を有する平面アンテナと、
前記処理容器内にシリコン含有化合物ガスと窒素含有ガスを含む成膜ガスを供給するガス供給機構と、
前記処理容器内を減圧排気する排気機構と、
前記電極に被処理体の面積当り０．００９Ｗ／ｃｍ２以上０．６４Ｗ／ｃｍ２以下の範囲内の出力で前記高周波電源より高周波電力を供給して被処理体に高周波バイアスを印加しながら、前記ガス供給機構から前記シリコン含有化合物ガスと前記窒素ガスを含む成膜ガスを前記処理容器内に供給することにより、前記処理容器内において、１０Ｐａ以上１３３．３Ｐａ以下の範囲内の処理圧力で、プラズマＣＶＤが行われるように制御する制御部と、
を備えている。
本発明の窒化珪素膜の成膜方法によれば、複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成するプラズマＣＶＤ装置を用い、被処理体を載置する載置台に高周波電力を印加しながら１０Ｐａ以上１３３．３Ｐａ以下の処理圧力でプラズマＣＶＤを行うことにより、トラップの存在数の多い窒化珪素膜を形成することができる。本発明方法では、３Ｐａ以下の高真空状態での成膜に比べて、装置負荷やコンタミネーションの危険性を軽減できる上、窒化珪素膜形成における良好なカバレッジ性能も維持できる。また、本発明方法で成膜した窒化珪素膜は、トラップの分布が均一であることから、電荷蓄積層としての使用に適したものである。
また、本発明の窒化珪素膜の成膜方法によれば、載置台へ印加する高周波電力のオン／オフを切り替えるだけの操作で、容易に、トラップの存在数が異なる窒化珪素膜を交互に積層形成することが可能であり、データ書込み特性に優れた半導体メモリ装置への応用が可能である。
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の窒化珪素膜の製造方法に利用可能なプラズマＣＶＤ装置１００の概略構成を模式的に示す断面図である。
プラズマＣＶＤ装置１００は、複数のスロット状の孔を有する平面アンテナ、特にＲＬＳＡ（Radial Line Slot Antenna；ラジアルラインスロットアンテナ）にて処理容器内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されている。プラズマＣＶＤ装置１００では、１×１０１０〜５×１０１２／ｃｍ３のプラズマ密度で、かつ０．７〜２ｅＶの低電子温度を有するプラズマによる処理が可能である。従って、プラズマＣＶＤ装置１００は、各種半導体装置の製造過程においてプラズマＣＶＤによる窒化珪素膜の成膜処理の目的で好適に利用できる。
プラズマＣＶＤ装置１００は、主要な構成として、気密に構成された処理容器１と、処理容器１内にガスを供給するガス供給機構１８と、処理容器１内を減圧排気するための排気装置２４を含む排気機構と、処理容器１の上部に設けられ、処理容器１内にマイクロ波を導入するマイクロ波導入機構２７と、これらプラズマＣＶＤ装置１００の各構成部を制御する制御部５０と、を備えている。
処理容器１は、接地された略円筒状の容器により形成されている。なお、処理容器１は角筒形状の容器により形成してもよい。処理容器１は、アルミニウム等の材質からなる底壁１ａと側壁１ｂとを有している。
処理容器１の内部には、被処理体であるシリコンウエハ（以下、単に「ウエハ」と記す）Ｗを水平に支持するための載置台２が設けられている。載置台２は、熱伝導性の高い材質例えばＡｌＮ等のセラミックスにより構成されている。この載置台２は、排気室１１の底部中央から上方に延びる円筒状の支持部材３により支持され、底部に固定さている。支持部材３は、例えばＡｌＮ等のセラミックスにより構成されている。
また、載置台２には、その外縁部をカバーし、ウエハＷをガイドするためのカバーリング４が設けられている。このカバーリング４は、例えば石英、ＡｌＮ、Ａｌ２Ｏ３、ＳｉＮ等の材質で構成された環状部材である。
また、載置台２には、温度調節機構としての抵抗加熱型のヒータ５が埋め込まれている。このヒータ５は、ヒータ電源５ａから給電されることにより載置台２を加熱して、その熱で被処理基板であるウエハＷを均一に加熱する。なお、図示は省略するが、ヒータ電源５ａからヒータ５に電力を供給して温度制御する際に、電極７へ供給される高周波電力に起因する高周波ノイズをカットするノイズフィルターが設けられている。
また、載置台２には、熱電対（ＴＣ）６が配備されている。この熱電対６により、温度計測を行うことにより、ウエハＷの加熱温度を例えば室温から９００℃までの範囲で制御可能となっている。
また、載置台２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）を有している。各ウエハ支持ピンは、載置台２の表面に対して突没可能に設けられている。
また、載置台２の表面側には電極７が埋設されている。この電極７は、ヒータ５と載置台２の表面との間に配置されている。この電極７に、給電線７ａによって、マッチングボックス（Ｍ．Ｂ．）８を介してバイアス印加用の高周波電源９が接続されている。電極７に高周波電源９より高周波電力を供給して、基板であるウエハＷに高周波バイアス（ＲＦバイアス）を印加できる構成となっている。電極７の材質としては、載置台２の材質であるＡｌＮ等のセラミックスと同等の熱膨張係数を有する材質が好ましく、例えばモリブデン、タングステンなどの導電性材料を用いることが好ましい。電極７は、例えば網目状、格子状、渦巻き状等の形状に形成されている。電極７のサイズは、少なくとも被処理体と同等かそれより大きく形成することが好ましい。
処理容器１の底壁１ａの略中央部には、円形の開口部１０が形成されている。底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。この排気室１１には、排気管１２が接続されており、この排気管１２を介して排気装置２４に接続されている。
処理容器１を形成する側壁１ｂの上端には、処理容器１を開閉させる蓋体（リッド）としての機能を有する環状のプレート１３が配置されている。プレート１３の内周下部は、内側（処理容器内空間）へ向けて突出し、環状の支持部１３ａを形成している。
プレート１３には、第１のガス導入孔を有する第１のガス導入部１４が設けられている。また、処理容器１の側壁１ｂには、第２のガス導入孔を有する第２のガス導入部１５が設けられている。つまり、第１のガス導入部１４および第２のガス導入部１５は、上下２段に設けられている。第１のガス導入部１４および第２のガス導入部１５は成膜原料ガスやプラズマ励起用ガスを供給するガス供給機構１８に接続されている。なお、第１のガス導入部１４および第２のガス導入部１５はノズル状またはシャワーヘッド状に設けてもよい。また、第１のガス導入部１４と第２のガス導入部１５を単一のシャワーヘッドに設けてもよい。なお、第１のガス導入部１４と第２のガス導入部１５を共に処理容器１の側壁１ｂに設けてもよい。
また、処理容器１の側壁１ｂには、プラズマＣＶＤ装置１００と、これに隣接する搬送室（図示せず）との間で、ウエハＷの搬入出を行うための搬入出口１６と、この搬入出口１６を開閉するゲートバルブ１７とが設けられている。
ガス供給機構１８は、成膜ガスとして窒素含有ガス（Ｎ含有ガス）供給源１９ａ、シリコン含有化合物ガス（Ｓｉ含有ガス）供給源１９ｂ、プラズマ生成用ガスの不活性ガス供給源１９ｃおよび処理容器１内をクリーニングする際に用いるクリーニングガス供給源１９ｄを有している。窒素含有ガス供給源１９ａは、第１のガス導入部１４に接続されている。また、シリコン含有化合物ガス供給源１９ｂ、不活性ガス供給源１９ｃおよびクリーニングガス供給源１９ｄは、第２のガス導入部１５に接続されている。なお、ガス供給機構１８は、上記以外の図示しないガス供給源として、例えば処理容器内雰囲気を置換する際に用いるパージガス供給源等を別に有していてもよい。不活性ガス供給源１９ｃをパージガス供給源として使用してもよい。
本発明では、成膜原料ガスである窒素含有ガスとして窒素ガス（Ｎ２）を用いる。また、他の成膜原料ガスであるシリコン含有化合物ガスとしては、例えばシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、ＴＳＡ（トリシリルアミン）などを用いることができる。この中でも、特にジシラン（Ｓｉ２Ｈ６）が好ましい。つまり、窒化珪素膜のトラップの数を制御する目的には、成膜原料ガスとして、窒素ガスとジシランとを用いる組み合わせが好ましい。さらに、不活性ガスとしては、例えばＮ２ガスや希ガスなどを用いることができる。希ガスは、プラズマ励起用ガスとして安定したプラズマの生成に役立つものであり、例えばＡｒガス、Ｋｒガス、Ｘｅガス、Ｈｅガスなどを用いることができる。また、クリーニングガスとしては、ＣｌＦ３、ＮＦ３、ＨＣｌ、Ｆ２ガス等を例示できる。これらの中でもＮＦ３ガスが好ましい。
窒素含有ガスは、ガス供給機構１８の窒素含有ガス供給源１９ａから、ガスライン２０を介して第１のガス導入部１４に至り、第１のガス導入部１４から処理容器１内に導入される。一方、シリコン含有化合物ガス、不活性ガスおよびクリーニングガスは、シリコン含有化合物ガス供給源１９ｂ、不活性ガス供給源１９ｃおよびクリーニングガス供給源１９ｄから、それぞれガスライン２０を介して第２のガス導入部１５に至り、第２のガス導入部１５から処理容器１内に導入される。各ガス供給源に接続する各々のガスライン２０には、マスフローコントローラ２１およびその前後の開閉バルブ２２が設けられている。このようなガス供給機構１８の構成により、供給されるガスの切替えや流量等の制御が出来るようになっている。なお、Ａｒなどのプラズマ励起用の不活性ガスは任意のガスであり、必ずしも成膜原料ガスと同時に供給する必要はない。
排気機構としての排気装置２４は、ターボ分子ポンプなどの高速真空ポンプを備えている。前記のように、排気装置２４は、排気管１２を介して処理容器１の排気室１１に接続されている。この排気装置２４を作動させることにより、処理容器１内のガスは、排気室１１内の空間１１ａへ均一に流れ、さらに空間１１ａから排気管１２を介して外部へ排気される。これにより、処理容器１内を、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
次に、マイクロ波導入機構２７の構成について説明する。マイクロ波導入機構２７は、主要な構成として、透過板２８、平面アンテナ３１、遅波材３３、カバー部材３４、導波管３７およびマイクロ波発生装置３９を備えている。
誘電体部材としての透過板２８は、プレート１３において内周側に張り出した支持部１３ａ上に配備されている。透過板２８は、マイクロ波を透過する誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスから構成されている。特にプラズマＣＶＤ装置として用いる場合、Ａｌ２Ｏ３、ＡｌＮ等のセラミックスが好ましい。この透過板２８と支持部１３ａとの間は、シール部材２９を介して気密にシールされている。したがって、処理容器１内は気密に保持される。
平面アンテナ３１は、透過板２８の上方において、載置台２と対向するように設けられている。平面アンテナ３１は、円板状をなしている。なお、平面アンテナ３１の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ３１は、プレート１３の上端に係止されている。
平面アンテナ３１は、例えば表面が金または銀メッキされた銅板、ニッケル板、ＳＵＳ板またはアルミニウム板から構成されている。平面アンテナ３１は、マイクロ波を放射する多数のスロット状のマイクロ波放射孔３２を有している。マイクロ波放射孔３２は、所定のパターンで平面アンテナ３１を貫通して形成されている。
個々のマイクロ波放射孔３２は、例えば図２に示すように、細長い長方形状（スロット状）をなし、隣接する２つのマイクロ波放射孔が対をなしている。そして、典型的には隣接するマイクロ波放射孔３２が「Ｌ」字状に配置されている。また、このように所定の形状（例えばＬ字状）に組み合わせて配置されたマイクロ波放射孔３２は、さらに全体として同心円状に配置されている。
マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定される。例えば、マイクロ波放射孔３２の間隔は、λｇ／４からλｇとなるように配置される。図２においては、同心円状に形成された隣接するマイクロ波放射孔３２どうしの間隔をΔｒで示している。なお、マイクロ波放射孔３２の形状は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置することもできる。
平面アンテナ３１の上面には、真空よりも大きい誘電率、例えば石英、Ａｌ２Ｏ３、ＡｌＮ、樹脂等を有する遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。
なお、平面アンテナ３１と透過板２８との間、また、遅波材３３と平面アンテナ３１との間は、それぞれ接触させても離間させてもよいが、接触させることが好ましい。
プレート１３の上部には、これら平面アンテナ３１および遅波材３３を覆うように、カバー部材３４が設けられている。カバー部材３４は、例えばアルミニウムやステンレス鋼等の金属材料によって形成されている。プレート１３とカバー部材３４とは、シール部材３５によりシールされている。カバー部材３４の内部には、冷却水流路３４ａが形成されている。この冷却水流路３４ａに冷却水を通流させることにより、カバー部材３４、遅波材３３、平面アンテナ３１および透過板２８を冷却できるようになっている。なお、カバー部材３４は接地されている。
カバー部材３４の上壁（天井部）の中央には、開口部３６が形成されており、この開口部３６には導波管３７が接続されている。導波管３７の他端側には、マッチング回路３８を介してマイクロ波を発生するマイクロ波発生装置３９が接続されている。
導波管３７は、上記カバー部材３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部に接続された水平方向に延びる矩形導波管３７ｂとを有している。
同軸導波管３７ａの中心には内導体４１が延在している。この内導体４１は、その下端部において平面アンテナ３１の中心に接続固定されている。このような構造により、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ３１へ放射状に効率よく均一に伝播される。
以上のような構成のマイクロ波導入機構２７により、マイクロ波発生装置３９で発生したマイクロ波が導波管３７を介して平面アンテナ３１へ伝搬され、さらに透過板２８を介して処理容器１内に導入されるようになっている。なお、マイクロ波の周波数としては、例えば２．４５ＧＨｚが好ましく用いられ、他に、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
プラズマＣＶＤ装置１００の各構成部は、制御部５０に接続されて制御される構成となっている。制御部５０は、コンピュータを有しており、例えば図３に示したように、ＣＰＵを備えたプロセスコントローラ５１と、このプロセスコントローラ５１に接続されたユーザーインターフェース５２および記憶部５３を備えている。プロセスコントローラ５１は、プラズマＣＶＤ装置１００において、例えば温度、圧力、ガス流量、マイクロ波出力、バイアス印加用の高周波出力などのプロセス条件に関係する各構成部（例えば、ヒータ電源５ａ、高周波電源９、ガス供給機構１８、排気装置２４、マイクロ波発生装置３９など）を統括して制御する制御手段である。
ユーザーインターフェース５２は、工程管理者がプラズマＣＶＤ装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマＣＶＤ装置１００の稼働状況を可視化して表示するディスプレイ等を有している。また、記憶部５３には、プラズマＣＶＤ装置１００で実行される各種処理をプロセスコントローラ５１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが保存されている。
そして、必要に応じて、ユーザーインターフェース５２からの指示等にて任意のレシピを記憶部５３から呼び出してプロセスコントローラ５１に実行させることで、プロセスコントローラ５１の制御下、プラズマＣＶＤ装置１００の処理容器１内で所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリ、ＤＶＤ、ブルーレイディスクなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
次に、ＲＬＳＡ方式のプラズマＣＶＤ装置１００を用いたプラズマＣＶＤ法による窒化珪素膜の堆積処理について説明する。まず、ゲートバルブ１７を開にして搬入出口１６からウエハＷを処理容器１内に搬入し、載置台２上に載置する。次に、処理容器１内を減圧排気しながら、ガス供給機構１８の窒素含有ガス供給源１９ａ、シリコン含有化合物ガス供給源１９ｂおよび不活性ガス供給源１９ｃから、窒素含有ガス、シリコン含有化合物ガスおよび不活性ガスを所定の流量でそれぞれ第１のガス導入部１４及び第２のガス導入部１５を介して処理容器１内に導入する。そして、処理容器１内を所定の圧力に調節する。
次に、マイクロ波発生装置３９で発生させた所定周波数例えば２．４５ＧＨｚのマイクロ波を、マッチング回路３８を介して導波管３７に導く。導波管３７に導かれたマイクロ波は、矩形導波管３７ｂおよび同軸導波管３７ａを順次通過し、内導体４１を介して平面アンテナ板３１に供給される。つまり、マイクロ波は、同軸導波管３７ａ内を平面アンテナ板３１に向けて伝搬していく。そして、マイクロ波は、平面アンテナ板３１のスロット状のマイクロ波放射孔３２から透過板２８を介して処理容器１内におけるウエハＷの上方空間に放射させられる。この際のマイクロ波出力は、マイクロ波が透過する領域の透過板２８の面積あたりの出力密度として０．２５〜２．５６Ｗ／ｃｍ２の範囲内とすることが好ましい。マイクロ波出力は、例えば５００〜５０００Ｗの範囲内から目的に応じて上記範囲内の出力密度になるように選択することができる。
平面アンテナ３１から透過板２８を経て処理容器１に放射されたマイクロ波により、処理容器１内で電磁界が形成され、窒素含有ガス、シリコン含有化合物ガスがそれぞれプラズマ化する。そして、プラズマ中で原料ガスの解離が効率的に進み、ＳｉｐＨｑ、ＳｉＨｑ、ＮＨｑ、Ｎ（ここで、ｐ、ｑは任意の数を意味する。以下同様である。）などの活性種の反応によって、窒化珪素ＳｉＮの薄膜が堆積される。
また、プラズマＣＶＤ処理を行なっている間、載置台２の電極７に高周波電源９から所定の周波数および大きさの高周波電力を供給し、ＲＦバイアスをウエハＷに印加する。プラズマＣＶＤ装置１００では、プラズマの電子温度を低く維持できるので、膜へのダメージがなく、しかも、高密度プラズマにより、成膜ガスの分子が解離されやすいので、反応が促進される。また、適切な範囲でのＲＦバイアスの印加は、プラズマ中のイオンをウエハＷへ引き込むように作用するため、窒化珪素膜の緻密性を向上させるとともに、膜中のトラップを増加させるように作用する。
高周波電源９から供給されるＲＦバイアスの周波数は、例えば４００ｋＨｚ以上６０ＭＨｚ以下の範囲内が好ましく、４５０ｋＨｚ以上２０ＭＨｚ以下の範囲内がより好ましい。ＲＦバイアスは、ウエハＷの面積当たりの出力密度として例えば０．００９Ｗ／ｃｍ２以上０．６４Ｗ／ｃｍ２以下の範囲内で印加することが好ましく、０．０１６Ｗ／ｃｍ２以上０．０９５Ｗ／ｃｍ２以下の範囲内で印加することがより好ましい。また、ＲＦバイアスパワーは３Ｗ以上２００Ｗ以下の範囲内が好ましく、より好ましくは５Ｗ以上２０Ｗ以下の範囲内から、上記出力密度になるように電極に供給してＲＦバイアスを印加することができる。
以上の条件は、制御部５０の記憶部５３にレシピとして保存されている。そして、プロセスコントローラ５１がそのレシピを読み出してプラズマＣＶＤ装置１００の各構成部例えばガス供給機構１８、排気装置２４、マイクロ波発生装置３９、ヒータ電源５ａ、高周波電源９などへ制御信号を送出することにより、所望の条件でのプラズマＣＶＤ処理が実現する。
また、上記構成を有するプラズマＣＶＤ装置１００においては、窒化珪素膜を成膜する際のプラズマＣＶＤ処理の圧力条件を一定にし、高周波電源９から載置台２の電極７に供給するＲＦバイアスパワーを０．００９Ｗ／ｃｍ２以上０．６４Ｗ／ｃｍ２以下の出力密度の範囲内で供給することにより、形成される窒化珪素膜中のトラップの存在数を均一に増加させる方向にコントロールできる。
図４は、プラズマＣＶＤ装置１００において行われる窒化珪素膜の製造工程を示した工程図である。図４（ａ）に示したように、任意の下地層（例えば、Ｓｉ基板や二酸化珪素膜）６０の上に、Ｎ２／Ｓｉ２Ｈ６プラズマを用いてプラズマＣＶＤ処理を行う。このプラズマＣＶＤ処理では、処理圧力を、１０Ｐａ以上１３３．３Ｐａ以下の範囲内、好ましくは２０Ｐａ以上６０Ｐａ以下の範囲内で一定に設定する。そして、高周波電源９から、載置台２の電極７に０．００９Ｗ／ｃｍ２以上０．６４Ｗ／ｃｍ２の範囲内のＲＦパワーを供給する。これにより、図４（ｂ）に示したように、窒化珪素膜７０を形成することができる。下地層６０にＲＦバイアスを印加することにより、ＲＦバイアスを印加しない場合に比べて、窒化珪素膜７０中のトラップ数を均一に増加させることができる。
次に、本発明の基礎となった実験データを挙げ、プラズマＣＶＤ処理の好適な条件について説明する。ここでは、窒素含有ガスとしてＮ２ガス、シリコン含有化合物ガスとしてＳｉ２Ｈ６ガス、プラズマ生成用ガスとしてＡｒガスを使用し、プラズマＣＶＤ装置１００において下記のプラズマＣＶＤ条件でプラズマＣＶＤを実施し、単膜の窒化珪素膜を形成した。各条件で成膜された窒化珪素膜について、屈折率、ウエットエッチングレートおよびフラットバンド電位（Ｖｆｂ）のヒステリシスを計測した。なお、Ｖｆｂのヒステリシスは、以下の公知技術であるＨｇプローブ法で測定した。まず、図５（ａ）に示したようなキャパシタ構造の試験用デバイスを作成した。図５（ａ）中、符号９１はシリコン基板、符号９３はプラズマＣＶＤで形成された窒化珪素膜（ゲート絶縁膜）、符号９５は水銀ゲート電極である。そして、シリコン基板９１を接地電位として、水銀ゲート電極９５に電圧を−２０Ｖから１０Ｖまで変化させて印加した（フォワード）後、逆向きに１０Ｖから−２０Ｖまで変化させて印加した（リバース）。この往復の電圧印加過程におけるキャパシタンスを計測し、フォワードとリバースの各ＣＶカーブ（ヒステリシス曲線）から、図５（ｂ）に示したように、Ｖｆｂヒステリシスを求めた。往復の電圧印加でＣＶカーブが変化するということは、電圧印加によって窒化珪素膜中に正孔（ホール）がトラップされた結果、その電荷を打ち消すために電圧の変化が生じたものであり、Ｖｆｂヒステリシスが大きいほど、窒化珪素膜中にトラップも多いことを示している。
［プラズマＣＶＤ条件］
処理温度（載置台）：４００℃
マイクロ波パワー：２ｋＷ（出力密度１．０２３Ｗ／ｃｍ２；透過板面積あたり）
処理圧力；２．７Ｐａ、２６．６Ｐａ、４０Ｐａ
Ａｒガス流量；６００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス流量；４００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｓｉ２Ｈ６ガス流量；２ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＲＦバイアスの周波数：１３．５６ＭＨｚ
ＲＦバイアスのパワー：０Ｗ、５Ｗ（出力密度０．０１６Ｗ／ｃｍ２）、１０Ｗ（出力密度０．０３２Ｗ／ｃｍ２）、５０Ｗ（出力密度０．１６Ｗ／ｃｍ２）
図６（ａ）は、窒化珪素膜の屈折率と載置台２に供給されるＲＦバイアスパワーとの関係を示している。図６（ｂ）は、希フッ酸を使用した窒化珪素膜のウエットエッチングレートと載置台２に供給されるＲＦバイアスパワーとの関係を示している。図６（ｃ）は、窒化珪素膜のＶｆｂ測定におけるヒステリシスの大きさと載置台２に供給されるＲＦバイアスパワーとの関係を示している。図６（ａ）〜（ｃ）から、２６．６Ｐａおよび４０Ｐａの処理圧力では、出力密度はおよそ０．０１６Ｗ／ｃｍ２〜０．０３２Ｗ／ｃｍ２程度のＲＦバイアスを印加することで、屈折率は高く、ウエットエッチングレートは低く、またＶｆｂヒステリシスは高く変化した。屈折率の向上、ウエットエッチングレートの低下、Ｖｆｂヒステリシスの向上は、ＲＦバイアスが０．０１６Ｗ／ｃｍ２以上０．０３２Ｗ／ｃｍ２以下の範囲内の出力密度のときに、ＲＦバイアスを印加しない場合に対する変化量が最大となり、０．１６Ｗ／ｃｍ２の出力密度でＲＦバイアスを印加した場合には、同変化量が縮小していた。以上の結果から、ＲＦバイアスを０．０１６Ｗ／ｃｍ２〜０．０３２Ｗ／ｃｍ２程度の出力密度で印加することにより、（屈折率が高くエッチングレートが低く）緻密でありながら、膜中のトラップが多い窒化珪素膜を成膜できることが示された。
図６（ａ）〜（ｃ）に示されたデータは、適切な範囲の出力密度でＲＦバイアスを印加することによって、窒化珪素膜の緻密性が向上するとともに、膜中のトラップを均一に増加させ得ることを示している。一見すると相反する上記データは、以下のように解釈することで合理的な説明が可能になる。プラズマＣＶＤでは、ウエハＷにＲＦバイアスを印加することにより、ウエハＷにプラズマ中のイオンが引き込まれる傾向が強くなる。しかし、本願で使用するマイクロ波プラズマでは、ＲＦバイアスを印加しても電子温度を低く（０．７〜２ｅＶ）維持できるため、例えば２６．６Ｐａ〜４０Ｐａの低圧力条件でも電子温度が低く維持される。その結果、膜へのダメージが抑制されて緻密な膜が形成されると同時に、ＲＦバイアスによってイオンの引き込みがコントロールされるので、膜中に適度な量のトラップが均一な分布で形成されるものと考えられる。
一方、図６（ａ）および（ｂ）に示した屈折率およびウエットエッチングレートの結果から、２６．６Ｐａおよび４０Ｐａの圧力条件においても、ＲＦバイアスのパワーが大きすぎる場合（例えば０．１６Ｗ／ｃｍ２の出力密度）には、膜の緻密性が低下していくことが判明した。また、プラズマＣＶＤによる窒化珪素膜は、本来的に緻密性の高い膜であるが、圧力を高くしていくと緻密性が低下する。しかし、微少のＲＦバイアス（例えば０．０１６〜０．０３２Ｗ／ｃｍ２程度の出力密度）を印加した場合には、その緻密性を向上させることが出来た。この場合は、膜の緻密性を保ちつつ、多くのトラップが形成されるものと推測される。しかし、ＲＦバイアスを０．１６Ｗ／ｃｍ２の出力密度にすると、膜自体の緻密性が低下するので、Ｓｉ未結合手が終端しやすくなり、図６（ｂ）、（ｃ）に示したように、エッチングレートの増大、Ｖｆｂヒステリシスの低下（つまり、トラップの減少）として計測されるものと考えられる。
以上の結果から、プラズマＣＶＤ装置１００を用いたプラズマＣＶＤにおいて、ＲＦバイアスを０．０１６〜０．０３２Ｗ／ｃｍ２の範囲内の出力密度で印加し、かつ、処理圧力を４０Ｐａ以下（例えば１０〜４０Ｐａ）の範囲内に設定することにより、トラップ数が多く、かつトラップの分布が均一に制御された窒化珪素膜を形成できることが示された。また、処理圧力を３Ｐａ以下の高真空条件に設定してプラズマＣＶＤを行う場合に比べて、ターボ分子ポンプなどの高性能の排気装置が必須でなくなることや、処理容器１の耐圧設計基準を緩和できるなど、装置負荷が軽減され、コストも低下させることができるという利点がある。また、３Ｐａ以下の高真空状態では、イオンのスパッタ等により、パーティクル等によるウエハＷの汚染危険性が増加したり、窒化珪素膜形成におけるカバレッジ性能が低下したりするなど、プロセス的な問題を有するが、これらの問題についても、処理圧力を高い範囲に設定できることによって回避できる。
次に、プラズマＣＶＤ装置１００で被処理体にＲＦバイアスを印加して窒化珪素膜を形成する場合に、Ａｒの流量比率が窒化珪素膜のＶｆｂヒステリシスに与える影響について検討を行った。下記の条件でＡｒ流量を変化させてプラズマＣＶＤを行い、前記と同様の方法でＶｆｂヒステリシスを測定した。
［プラズマＣＶＤ条件］
処理温度（載置台）：４００℃
マイクロ波パワー：２ｋＷ（出力密度１．０２３Ｗ／ｃｍ２；透過板面積あたり）
処理圧力；２６．６Ｐａ
Ａｒガス流量；１００ｍＬ／ｍｉｎ（ｓｃｃｍ）、６００ｍＬ／ｍｉｎ（ｓｃｃｍ）、１１００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス流量；４００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｓｉ２Ｈ６ガス流量；２ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＲＦバイアスの周波数：１３．５６ＭＨｚ
ＲＦバイアスのパワー：５Ｗ（出力密度０．０１６Ｗ／ｃｍ２）
図７に示したように、ＲＦバイアスパワーを０．０１６Ｗ／ｃｍ２で一定に印加した場合、Ａｒ流量が１００ｍＬ／ｍｉｎ（ｓｃｃｍ）および６００ｍＬ／ｍｉｎ（ｓｃｃｍ）では、Ｖｆｂヒステリシスが高く観察された。また、Ａｒ流量が１１００ｍＬ／ｍｉｎ（ｓｃｃｍ）ではＶｆｂヒステリシスは低く観察された。従って、Ｖｆｂヒステリシスを大きくする観点から、Ａｒガスの流量は５０〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内が好ましく、１００〜８００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内とすることがより好ましいと考えられた。
また、Ｎ２ガスに対するＡｒガスの流量比（Ａｒ／Ｎ２）は、０．１以上３以下の範囲内が好ましく、トラップ数を多くする観点では、Ａｒ／Ｎ２が２以下（例えば０．２以上２以下）の範囲内から選択することが好ましい。Ａｒの流量比が多くなるとプラズマ中のＡｒイオンが多くなるので、Ｖｆｂヒステリシスが小さくなり、トラップ数が少なくなる。また、Ｓｉ２Ｈ６ガスとＡｒガスの流量比（Ｓｉ２Ｈ６／Ａｒ）は、０．００５以上０．０１以下の範囲内から選択することが好ましい。なお、Ｎ２ガスの流量は１００〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内、好ましくは１００〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内、Ｓｉ２Ｈ６ガスの流量は０．５〜４０ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内、好ましくは０．５〜１０ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内から、それぞれ上記流量比になるように設定することができる。
また、プラズマＣＶＤ処理の処理温度は、載置台２の温度を３００℃以上、好ましくは４００℃以上６００℃以下の範囲内に設定すればよい。
また、プラズマＣＶＤ処理におけるマイクロ波の出力密度は、マイクロ波が透過する透過板の面積あたり０．２５Ｗ／ｃｍ２以上２．５６Ｗ／ｃｍ２以下の範囲内とすることが好ましい。
以上のように、本発明の窒化珪素膜の製造方法では、ＲＦバイアスパワーと処理圧力を選択してプラズマＣＶＤを行なうことにより、ウエハＷ上に、所望の量のトラップを有する窒化珪素膜を簡単に製造できる。このようにして形成されるトラップ数の多い窒化珪素膜は、例えば、ＭＯＳ型半導体メモリ装置の電荷蓄積層として有利に利用できる。
［第２の実施の形態］
次に、本発明の第２の実施の形態に係る窒化珪素膜を積層する成膜方法について説明する。前記第１の実施の形態で説明したとおり、プラズマＣＶＤ装置１００においては、窒化珪素膜を成膜する際のプラズマＣＶＤ処理の条件、特に高周波電源９から載置台２の電極７に供給するＲＦバイアスパワーの大きさと、処理圧力とを適切に設定することによって、形成される窒化珪素膜に多くのトラップを均一な分布で形成することができる。この特徴を利用して、基板へのＲＦバイアス印加のオン／オフを切り替えたり、ＲＦバイアスパワーを変化させたりすることにより、例えば隣接する窒化珪素膜でトラップの数が異なる窒化珪素膜を積層して成膜することができる。
図８は、プラズマＣＶＤ装置１００において行われる窒化珪素膜を積層して形成する成膜工程を示した工程図である。まず、図８（ａ）に示したように、例えば１０Ｐａ以上１３３．３Ｐａ以下の範囲内の圧力で任意の下地層（例えばＳｉ基板または二酸化珪素膜）６０の上に、ＲＦバイアスを０．００９〜０．６４Ｗ／ｃｍ２の範囲内の出力密度で印加しながら（ＲＦバイアス／ＯＮ）、Ｎ２ガスとＳｉ２Ｈ６ガスの混合ガスプラズマを用いてプラズマＣＶＤ処理を行い、図８（ｂ）に示したように、第１の窒化珪素膜７０を形成する。この窒化珪素膜７０は、膜中に多数のトラップを有するものである。
次に、図８（ｃ）に示したように、例えば１０Ｐａ以上１３３．３Ｐａ以下の範囲内の圧力で第１の窒化珪素膜７０の上に、ＲＦバイアスを印加せずに（ＲＦバイアス／ＯＦＦ）、Ｎ２ガスとＳｉ２Ｈ６ガスの混合ガスプラズマを用いてプラズマＣＶＤ処理を行う。その結果、図８（ｄ）に示したように、第２のバンドギャップを有する第２の窒化珪素膜７１を形成する。この第２の窒化珪素膜７１は、第１の窒化珪素膜７０に比較して膜中のトラップが少ない窒化珪素膜である。以上の工程により、図８（ｅ）に示したように、２層の窒化珪素膜からなる窒化珪素膜積層体８０を形成できる。
また、必要に応じて、図８（ｅ）に示したように、例えば１０Ｐａ以上１３３．３Ｐａ以下の範囲内の圧力で第２の窒化珪素膜７１に、ＲＦバイアスを０．００９〜０．６４Ｗ／ｃｍ２の出力密度で印加しながら（ＲＦバイアス／ＯＮ）、Ｎ２ガスとＳｉ２Ｈ６ガスの混合ガスプラズマを用いてプラズマＣＶＤ処理を行うことができる。その結果、図８（ｆ）に示したように、第３の窒化珪素膜７２を形成することができる。この場合、第３の窒化珪素膜７２のトラップ数は、第１の窒化珪素膜７０と同等としてもよいし、第１の窒化珪素膜７０とは異なるようにしてもよい。第３の窒化珪素膜７２のトラップ数は印加するＲＦバイアスの大きさによってコントロールできる。
以降、プラズマＣＶＤ処理を必要回数繰り返し行うことによって、所望の層構造を有する窒化珪素膜積層体８０を形成できる。
以上のように、本実施の形態の窒化珪素膜を積層する成膜方法では、処理圧力を一定に設定した状態で、下地層にＲＦバイアスの入／切（ＯＮ／ＯＦＦ）によって、第１の窒化珪素膜７０、第２の窒化珪素膜７１および第３の窒化珪素膜７２のトラップ数を変化させることができる。このように、シリコン含有化合物ガスと窒素ガスとを含む成膜ガスを用い、ＲＦバイアスのＯＮ／ＯＦＦを切り替え、または該微少バイアスの範囲でＲＦバイアスの大きさ変えることによって、ウエハＷ上に、トラップ数の異なる窒化珪素膜を交互に堆積させて窒化珪素膜を積層して形成することができる。特に、本実施の形態の窒化珪素膜を積層する成膜方法では、処理圧力を一定にして微少ＲＦバイアスによる制御のみによって各窒化珪素膜のトラップ数とその分布を均一に制御できることから、異なるトラップ数を有する窒化珪素膜の積層体を形成する場合に、同一処理容器内で真空状態を維持したまま連続的な成膜が可能になり、プロセス効率が非常に優れている。そのため、本発明方法を、例えばＭＯＳ型半導体メモリ装置の電荷蓄積領域としての窒化珪素膜の積層形成に適用することにより、優れたデータ書込み特性を備えたＭＯＳ型半導体メモリ装置を製造できる。
［半導体メモリ装置の製造への適用例］
次に、図９を参照しながら、本実施の形態に係る窒化珪素膜の製造方法を半導体メモリ装置の製造過程に適用した例について説明する。図９は、ＭＯＳ型半導体メモリ装置２０１の概略構成を示す断面図である。ＭＯＳ型半導体メモリ装置２０１は、半導体層としてのｐ型のシリコン基板１０１と、このｐ型のシリコン基板１０１上に積層形成された、トラップ数が異なる複数の絶縁膜と、さらにその上に形成されたゲート電極１０３と、を有している。シリコン基板１０１とゲート電極１０３との間には、第１の絶縁膜１１１と、第２の絶縁膜１１２と、第３の絶縁膜１１３と、第４の絶縁膜１１４と、第５の絶縁膜１１５とが設けられている。このうち、第２の絶縁膜１１２、第３の絶縁膜１１３および第４の絶縁膜１１４は、いずれも窒化珪素膜であり、積層窒化珪素膜１０２ａを形成している。
また、シリコン基板１０１には、ゲート電極１０３の両側に位置するように、表面から所定の深さでｎ型拡散層である第１のソース・ドレイン１０４および第２のソース・ドレイン１０５が形成され、両者の間はチャネル形成領域１０６となっている。なお、ＭＯＳ型半導体メモリ装置２０１は、半導体基板内に形成されたｐウェルやｐ型シリコン層に形成されていてもよい。また、本実施の形態は、ｎチャネルＭＯＳデバイスを例に挙げて説明を行うが、ｐチャネルＭＯＳデバイスで実施してもかまわない。従って、以下に記載する本実施の形態の内容は、全てｎチャネルＭＯＳデバイス、及び、ｐチャネルＭＯＳデバイスに適用することができる。
第１の絶縁膜１１１は、例えばシリコン基板１０１の表面を熱酸化法により酸化して形成された二酸化珪素膜（ＳｉＯ２膜）である。第１の絶縁膜１１１の膜厚は、例えば０．５ｎｍ〜２０ｎｍの範囲内が好ましく、１ｎｍ〜３ｎｍの範囲内がより好ましい。
積層窒化珪素膜１０２ａを構成する第２の絶縁膜１１２は、第１の絶縁膜１１１の表面に形成された窒化珪素膜（ＳｉＮ膜；ここで、ＳｉとＮとの組成比は必ずしも化学量論的に決定されず、成膜条件により異なる値をとる。以下、同様である）である。第２の絶縁膜１１２の膜厚は、例えば２ｎｍ〜２０ｎｍの範囲内が好ましく、３ｎｍ〜５ｎｍの範囲内がより好ましい。
第３の絶縁膜１１３は、第２の絶縁膜１１２上に形成された窒化珪素膜（ＳｉＮ膜）である。第３の絶縁膜１１３の膜厚は、例えば２ｎｍ〜３０ｎｍの範囲内が好ましく、４ｎｍ〜１０ｎｍの範囲内がより好ましい。
第４の絶縁膜１１４は、第３の絶縁膜１１３上に形成された窒化珪素膜（ＳｉＮ膜）である。この第４の絶縁膜１１４は、例えば第２の絶縁膜１１２と同様のトラップ数および膜厚を有している。
第５の絶縁膜１１５は、第４の絶縁膜１１４上に、例えばＣＶＤ法により堆積させた二酸化珪素膜（ＳｉＯ２膜）である。この第５の絶縁膜１１５は、電極１０３と第４の絶縁膜１１４との間でブロック層（バリア層）として機能する。第５の絶縁膜１１５の膜厚は、例えば２ｎｍ〜３０ｎｍの範囲内が好ましく、５ｎｍ〜８ｎｍの範囲内がより好ましい。
なお、第１の絶縁膜１１１と第２の絶縁膜１１２との間にフローティングゲート電極としてのポリシリコン層を形成した構成としてもよい。
ゲート電極１０３は、例えばＣＶＤ法により成膜された多結晶シリコン膜からなり、コントロールゲート（ＣＧ）電極として機能する。また、ゲート電極１０３は、例えばＷ，Ｔｉ，Ｔａ，Ｃｕ，Ａｌ，Ａｕ，Ｐｔ等の金属を含む層であってもよい。ゲート電極１０３は、単層に限らず、ゲート電極１０３の比抵抗を下げ、ＭＯＳ型半導体メモリ装置２０１の動作速度を高速化する目的で、例えばタングステン、モリブデン、タンタル、チタン、白金それらのシリサイド、ナイトライド、合金等を含む積層構造にすることもできる。ゲート電極１０３は、図示しない配線層に接続されている。
また、ＭＯＳ型半導体メモリ装置２０１において、第２の絶縁膜１１２、第３の絶縁膜１１３および第４の絶縁膜１１４により構成される積層窒化珪素膜１０２ａは、主に電荷を蓄積する電荷蓄積領域である。従って、第２の絶縁膜１１２、第３の絶縁膜１１３および第４の絶縁膜１１４の形成に際して、本発明の第１の実施の形態に係る窒化珪素膜の成膜方法を適用し、各膜のトラップ数とその分布を制御することによって、ＭＯＳ型半導体メモリ装置２０１のデータ書き込み性能やデータ保持性能を調節できる。また、本発明の第２の実施の形態に係る積層窒化珪素膜の成膜方法を適用し、第２の絶縁膜１１２、第３の絶縁膜１１３および第４の絶縁膜１１４を、プラズマＣＶＤ装置１００において処理圧力を一定にし、ＲＦバイアスのＯＮ／ＯＦＦを切り替えることにより、またはその大きさを変化させることにより同一処理容器内で連続的に製造することもできる。
ここでは代表的な手順を挙げて、本発明方法をＭＯＳ型半導体メモリ装置２０１の製造に適用した例について説明を行う。まず、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法やＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などの手法で素子分離膜（図示せず）が形成されたシリコン基板１０１を準備し、その表面に、例えば熱酸化法によって第１の絶縁膜１１１を形成する。
次に、第１の絶縁膜１１１の上に、プラズマＣＶＤ装置１００を用いプラズマＣＶＤ法によって第２の絶縁膜１１２、第３の絶縁膜１１３および第４の絶縁膜１１４を順次形成する。
第２の絶縁膜１１２を形成する場合は、処理圧力を１０Ｐａ以上１３３．３Ｐａ以下の範囲内に設定し、載置台２の電極７にウエハＷの面積当り０．００９Ｗ／ｃｍ２以上０．６４Ｗ／ｃｍ２以下の範囲内の出力密度でＲＦパワーを供給する。このように、シリコン基板１０１にＲＦバイアスを印加してトラップが均一な分布で多く形成されるように成膜を行う。第３の絶縁膜１１３を形成するときは、シリコン基板１０１にＲＦバイアスを印加せずにプラズマＣＶＤを行い、第２の絶縁膜１１２よりも膜中のトラップが少なくなるようにする。第４の絶縁膜１１４を形成するときは、第３の絶縁膜１１３を形成する成膜条件とは異なる成膜条件（例えば第２の絶縁膜１１２を形成する場合と同様のＲＦバイアスをシリコン基板１０１に印加）でプラズマＣＶＤを行い、膜中のトラップ数が第３の絶縁膜１１３よりも多くなるようにする。各膜のトラップの数は、前記のとおり、プラズマＣＶＤ処理の処理圧力を一定にし、ＲＦバイアス印加のＯＮ／ＯＦＦを切り替えることにより、またはその大きさを変化させることにより制御できる。
次に、第４の絶縁膜１１４の上に、第５の絶縁膜１１５を形成する。この第５の絶縁膜１１５は、例えばＣＶＤ法によって形成することができる。さらに、第５の絶縁膜１１５の上に、例えばＣＶＤ法によってポリシリコン層や金属層、あるいは金属シリサイド層などを成膜してゲート電極１０３となる金属膜を形成する。
次に、フォトリソグラフィー技術を用い、パターン形成したレジストをマスクとして、前記金属膜、第５の絶縁膜１１５〜第１の絶縁膜１１１をエッチングすることにより、パターン形成されたゲート電極１０３と複数の絶縁膜を有するゲート積層構造体が得られる。次に、ゲート積層構造体の両側に隣接するシリコン表面にｎ型不純物を高濃度にイオン注入し、第１のソース・ドレイン１０４および第２のソース・ドレイン１０５を形成する。このようにして、図９に示した構造のＭＯＳ型半導体メモリ装置２０１を製造できる。
なお、上記例では、積層窒化珪素膜１０２ａ中の第３の絶縁膜１１３のトラップ数に比べて、第２の絶縁膜１１２および第４の絶縁膜１１４のトラップ数が多くなるようにしたが、第２の絶縁膜１１２および第４の絶縁膜１１４のトラップ数に比べて、第３の絶縁膜１１３のトラップ数が多くなるようにしてもよい。また、第２の絶縁膜１１２と第４の絶縁膜１１４のトラップ数が同じである必要はない。
また、図９では、積層窒化珪素膜１０２ａとして、第２の絶縁膜１１２〜第４の絶縁膜１１４からなる３層を有する場合を例に挙げたが、本発明方法は、窒化珪素膜が２層または４層以上積層された積層窒化珪素膜を有するＭＯＳ型半導体メモリ装置を製造する場合にも適用できる。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。例えば、以上に挙げた各実施の形態では、成膜原料ガスとして、窒素ガスとジシランを用いる場合を例に挙げて説明したが、窒素ガス以外に、例えばアンモニア、ヒドラジン、モノヒドラジン等を用いることも可能であり、また、他のシリコン含有化合物ガス例えばシラン、トリシラン、トリシリルアミンなどを用いても、同様に基板にＲＦバイアスを印加することによって窒化珪素膜中のトラップの数とその分布を均一に制御することが可能である。
窒化珪素膜の形成に適したプラズマＣＶＤ装置の一例を示す概略断面図である。 平面アンテナの構造を示す図面である。 制御部の構成を示す説明図である。 第１の実施の形態に係る窒化珪素膜の成膜方法の工程例を示す図面である。 Ｖｆｂヒステリシスの測定方法を説明する図面であり、（ａ）は測定に使用したキャパシタの概略説明図、（ｂ）は、ＣＶカーブを示す図面である。 窒化珪素膜形成時のＲＦバイアスパワーと膜の屈折率、ウエットエッチングレートおよびＶｆｂヒステリシスの測定結果を示すグラフ図面である。 窒化珪素膜形成時のＡｒ流量と膜のＶｆｂヒステリシスの測定結果を示すグラフ図面である。 第２の実施の形態に係る窒化珪素膜積層体の製造方法の工程例を示す図面である。 本発明方法を適用可能なＭＯＳ型半導体メモリ装置の概略構成を示す説明図である。
符号の説明
１…処理容器、２…載置台、３…支持部材、５…ヒータ、９…高周波電源、１２…排気管、１４…第１のガス導入部、１５…第２のガス導入部、１６…搬入出口、１７…ゲートバルブ、１８…ガス供給機構、１９ａ…窒素含有ガス供給源、１９ｂ…Ｓｉ含有ガス供給源、１９ｃ…不活性ガス供給源、１９ｄ…クリーニングガス供給源、２４…排気装置、２７…マイクロ波導入機構、２８…透過板、２９…シール部材、３１…平面アンテナ、３２…マイクロ波放射孔、３７…導波管、３９…マイクロ波発生装置、５０…制御部、１００…プラズマＣＶＤ装置、１０１…シリコン基板、１０２ａ…積層窒化珪素膜、１０３…ゲート電極、１０４…第１のソース・ドレイン、１０５…第２のソース・ドレイン、１１１…第１の絶縁膜、１１２…第２の絶縁膜、１１３…第３の絶縁膜、１１４…第４の絶縁膜、１１５…第５の絶縁膜、２０１…ＭＯＳ型半導体メモリ装置、Ｗ…シリコンウエハ（基板）

Claims (4)

  1. 複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成するプラズマＣＶＤ装置を用い、被処理体上にプラズマＣＶＤ法によって窒化珪素膜を積層して形成する窒化珪素膜の成膜方法であって、
    前記処理容器内の圧力を１０Ｐａ以上１３３．３Ｐａ以下の範囲内に設定し、被処理体を載置する載置台の電極に被処理体の面積当り０．００９Ｗ／ｃｍ２以上０．６４Ｗ／ｃｍ２以下の範囲内の出力密度で高周波電力を供給して被処理体に高周波バイアスを印加しながら、シリコン含有化合物ガスと窒素ガスを含む成膜ガスを用いてプラズマＣＶＤを行うことにより窒化珪素膜を形成する第１の工程と、
    前記第１の工程と同じ設定圧力で、前記載置台の電極に高周波電力を供給しないか、あるいは、被処理体の面積当り０．００９Ｗ／ｃｍ ２ 以上０．６４Ｗ／ｃｍ ２ 以下の範囲内であって前記第１の工程とは異なる出力密度で高周波電力を供給して被処理体に高周波バイアスを印加して、シリコン含有化合物ガスと窒素ガスを含む成膜ガスを用いてプラズマＣＶＤを行うことにより、前記第１の工程で形成される窒化珪素膜と比べてトラップの存在数が少ない窒化珪素膜を形成する第２の工程と、
    を備えたことを特徴とする窒化珪素膜の成膜方法。
  2. 前記第１の工程と前記第２の工程を繰り返し行うことを特徴とする請求項１に記載の窒化珪素膜の成膜方法。
  3. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
    前記制御プログラムは、実行時に、複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成させるプラズマＣＶＤ装置を用い、被処理体上にプラズマＣＶＤ法によって窒化珪素膜を積層して形成するに際し、
    前記処理容器内の圧力を１０Ｐａ以上１３３．３Ｐａ以下の範囲内に設定し、被処理体を載置する載置台の電極に被処理体の面積当り０．００９Ｗ／ｃｍ２以上０．６４Ｗ／ｃｍ２以下の範囲内の出力密度で高周波電力を供給して被処理体に高周波バイアスを印加しながら、シリコン含有化合物ガスと窒素ガスを含む成膜ガスを用いてプラズマＣＶＤを行うことにより窒化珪素膜を形成する第１の工程と、
    前記第１の工程と同じ設定圧力で、前記載置台の電極に高周波電力を供給しないか、あるいは、被処理体の面積当り０．００９Ｗ／ｃｍ ２ 以上０．６４Ｗ／ｃｍ ２ 以下の範囲内であって前記第１の工程とは異なる出力密度で高周波電力を供給して被処理体に高周波バイアスを印加して、シリコン含有化合物ガスと窒素ガスを含む成膜ガスを用いてプラズマＣＶＤを行うことにより、前記第１の工程で形成される窒化珪素膜と比べてトラップの存在数が少ない窒化珪素膜を形成する第２の工程と、が行われるように、コンピュータに前記プラズマＣＶＤ装置を制御させるものであることを特徴とするコンピュータ読み取り可能な記憶媒体。
  4. プラズマＣＶＤ法により被処理体上に窒化珪素膜を形成するプラズマＣＶＤ装置であって、
    被処理体を収容する上部が開口した処理容器と、
    前記処理容器内に配置され、被処理体を載置する載置台と、
    前記載置台内に設けられ、被処理体に高周波電力を印加する電極と、
    前記電極に接続する高周波電源と、
    前記処理容器の前記開口を塞ぐ誘電体部材と、
    前記誘電体部材の上部に設けられ、前記処理容器内にマイクロ波を導入するための複数の孔を有する平面アンテナと、
    前記処理容器内にシリコン含有化合物ガスと窒素含有ガスを含む成膜ガスを供給するガス供給機構と、
    前記処理容器内を減圧排気する排気機構と、
    被処理体上にプラズマＣＶＤ法によって窒化珪素膜を積層して形成するに際し、
    前記処理容器内の圧力を１０Ｐａ以上１３３．３Ｐａ以下の範囲内に設定し、被処理体を載置する載置台の電極に被処理体の面積当り０．００９Ｗ／ｃｍ２以上０．６４Ｗ／ｃｍ２以下の範囲内の出力密度で高周波電力を供給して被処理体に高周波バイアスを印加しながら、シリコン含有化合物ガスと窒素ガスを含む成膜ガスを用いてプラズマＣＶＤを行うことにより窒化珪素膜を形成する第１の工程と、前記第１の工程と同じ設定圧力で、前記載置台の電極に高周波電力を供給しないか、あるいは、被処理体の面積当り０．００９Ｗ／ｃｍ ２ 以上０．６４Ｗ／ｃｍ ２ 以下の範囲内であって前記第１の工程とは異なる出力密度で高周波電力を供給して被処理体に高周波バイアスを印加して、シリコン含有化合物ガスと窒素ガスを含む成膜ガスを用いてプラズマＣＶＤを行うことにより、前記第１の工程で形成される窒化珪素膜と比べてトラップの存在数が少ない窒化珪素膜を形成する第２の工程と、が行われるように制御する制御部と、
    を備えたことを特徴とするプラズマＣＶＤ装置。
JP2008253932A 2008-09-30 2008-09-30 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置 Expired - Fee Related JP5460011B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008253932A JP5460011B2 (ja) 2008-09-30 2008-09-30 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
PCT/JP2009/067303 WO2010038886A1 (ja) 2008-09-30 2009-09-29 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
KR1020117007198A KR101254987B1 (ko) 2008-09-30 2009-09-29 질화 규소막의 성막 방법, 컴퓨터 판독 가능한 기억 매체, 플라즈마 ｃｖｄ 장치 및 반도체 메모리 장치
TW098133188A TW201030172A (en) 2008-09-30 2009-09-30 Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device
US13/164,366 US20110254078A1 (en) 2008-09-30 2011-06-20 Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008253932A JP5460011B2 (ja) 2008-09-30 2008-09-30 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Publications (2)

Publication Number Publication Date
JP2010087186A JP2010087186A (ja) 2010-04-15
JP5460011B2 true JP5460011B2 (ja) 2014-04-02

Family

ID=42073640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008253932A Expired - Fee Related JP5460011B2 (ja) 2008-09-30 2008-09-30 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Country Status (4)

Country Link
JP (1) JP5460011B2 (ja)
KR (1) KR101254987B1 (ja)
TW (1) TW201030172A (ja)
WO (1) WO2010038886A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249626A (ja) * 2010-05-28 2011-12-08 Mitsubishi Heavy Ind Ltd 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
KR101227718B1 (ko) * 2011-04-18 2013-01-29 세크론 주식회사 프로브 스테이션
JP5916525B2 (ja) 2012-01-19 2016-05-11 株式会社フジクラ マルチコアファイバ
JP6101467B2 (ja) 2012-10-04 2017-03-22 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6410622B2 (ja) 2014-03-11 2018-10-24 東京エレクトロン株式会社 プラズマ処理装置及び成膜方法
US9214333B1 (en) * 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
JP6787813B2 (ja) * 2017-02-16 2020-11-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7724661B2 (ja) * 2021-08-30 2025-08-18 東京エレクトロン株式会社 成膜方法および成膜装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244676A (ja) * 1989-03-16 1990-09-28 Fujitsu Ltd 薄膜トランジスタ
JP2000058483A (ja) * 1998-08-05 2000-02-25 Hitachi Ltd 半導体装置の製造方法
JP4693759B2 (ja) * 1998-10-07 2011-06-01 エルジー ディスプレイ カンパニー リミテッド 薄膜成膜装置
CN101454880B (zh) * 2006-05-31 2012-05-02 东京毅力科创株式会社 等离子体cvd方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体cvd装置
JP2008124424A (ja) * 2006-10-16 2008-05-29 Tokyo Electron Ltd プラズマ成膜装置及びプラズマ成膜方法

Also Published As

Publication number Publication date
WO2010038886A1 (ja) 2010-04-08
KR20110055703A (ko) 2011-05-25
KR101254987B1 (ko) 2013-04-16
TW201030172A (en) 2010-08-16
JP2010087186A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
US8114790B2 (en) Plasma CVD method, silicon nitride film formation method, semiconductor device manufacturing method, and plasma CVD apparatus
CN101652843B (zh) 氮化硅膜的形成方法、非易失性半导体存储装置的制造方法、非易失性半导体存储装置和等离子体处理装置
JP5460011B2 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2010087187A (ja) 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
WO2011040396A1 (ja) 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
US8119545B2 (en) Forming a silicon nitride film by plasma CVD
JP2013225682A (ja) プラズマ窒化処理方法および半導体装置の製造方法
JP2011077321A (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
US20060269694A1 (en) Plasma processing method
CN101641783B (zh) 氮化硅膜和非易失性半导体存储器件
US20110254078A1 (en) Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device
JPWO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
WO2009123335A1 (ja) Ｍｏｓ型半導体メモリ装置の製造方法およびプラズマｃｖｄ装置
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
WO2010113928A1 (ja) 窒化珪素膜の成膜方法、半導体メモリ装置の製造方法およびプラズマｃｖｄ装置
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
US20110189862A1 (en) Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
WO2009123325A1 (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees