[go: up one dir, main page]

TW201039701A - Topology structure of multiple loads - Google Patents

Topology structure of multiple loads Download PDF

Info

Publication number
TW201039701A
TW201039701A TW98113130A TW98113130A TW201039701A TW 201039701 A TW201039701 A TW 201039701A TW 98113130 A TW98113130 A TW 98113130A TW 98113130 A TW98113130 A TW 98113130A TW 201039701 A TW201039701 A TW 201039701A
Authority
TW
Taiwan
Prior art keywords
receiving
signal control
signal
width
control terminal
Prior art date
Application number
TW98113130A
Other languages
English (en)
Other versions
TWI450645B (zh
Inventor
Hsiao-Yun Su
Ying-Tso Lai
Shou-Kuo Hsu
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW098113130A priority Critical patent/TWI450645B/zh
Publication of TW201039701A publication Critical patent/TW201039701A/zh
Application granted granted Critical
Publication of TWI450645B publication Critical patent/TWI450645B/zh

Links

Landscapes

  • Dc Digital Transmission (AREA)

Description

201039701 · 六、發明說明: 【發明所屬之技術領域】 [0001] 本發明係關於一種多重負載拓撲架構。 [先前技術] [00〇2] 電子技術的發展使得1C (積體電路)的工作速度愈來愈 快,工作頻率愈來愈高,其上設計的負載即晶片數也愈 來愈多’於是設計者在設計時經常需要將一個訊號控制 端連接至兩個甚至多個晶片’用於為該等晶片提供訊號 〇 [〇〇〇3]請參照圖1,其為習知技術中多重負載拓撲架構圖,其中 包含有一訊號控制端1〇及六個接收端2〇、3〇、4〇、5〇、 60、70 ’其中該訊號控制端1〇與該等接收端2〇、3〇、4〇 ' 50、60 ' 70之間採用菊花鏈拓撲架構相連接該等接 收端20、30、40、5〇、60、70可以為各種晶片。
LU0U4J 〇 [0005] 098113130 在此架構中,驅動訊號是從峨_端1崎出沿傳輸線 在傳輸過程中要分流至各個接收額、⑽ 、70 ’只要傳輸路徑不連續即會造成阻抗不匹配,驅動 訊號沿傳輸㈣傳輸時如阻抗#配就會產生大小不 -二彈訊號’各種雜亂的反彈訊號叠加於各個接收端 20、30、40、50、60、7n ㈣單調,核編大或過小,甚至訊號完整性,更嚴重料㈣)現象發生,從而影響了 f導致時序與數位運算發生錯誤。 =繼續參照圖2,其為對則中六個接收糊、3〇、40、 50、60、70所接收的沖妹、表單編號A0101 D娓進行仿真驗證的波形圖,圖中 第3頁/共12頁 0982021946- 201039701 % [0006] [0007] [0008] [0009] 098113130 的六條訊號曲線分別對應為該接收端20、3〇、4〇、50、 6〇、70的訊號仿真曲線,從圖中我們可以看出,有部分 訊號仿真曲線在9〇ns-1 〇0ns時間段内產生了嚴重的非單 調現象,其有可能會影響訊號的完整性,更有可能導致 時序和數位運算錯誤。另外,正常的操作電壓範圍為 0-3. 3V,但由於阻抗不匹配所造成的反彈電壓疊加到各 個接收端使操作電壓範圍變為-0.8-4V,長期使用可能會 造成晶片損壞。 【發明内容】 鑒於以上内容’有必要提供—種多重負載㈣架構用 於減弱因阻抗不匹配而!丨起的反彈訊號及接收端所接收 Λ號的非單調現象’以提升系統工作的穩定性。 。種多重貞撲架構’包括一用於發送ϋ動訊號的訊 號控制端、複數接收該驅動訊號的接收端及複數傳輸線 該I號控制端透過該等傳輸線依次連接該等接收端, 該Λ號控制端與其相鄰的接收端之間的傳輸線的寬度及 距離訊號㈣端最遠的兩相#接收端之間的傳輸線的 寬度大於其他部分傳輪線的寬度。 上述多負载托撲架中’透過將該接收端的頭尾兩段傳輸 線的寬度加寬’可使該兩段傳輸線上的阻抗值最小,從 而使因阻抗不匹配而引起的反彈訊號大大減弱,提高了 系統工作的穩定性。【實施方式】 請參照圖3 ’本發明多重負載拓撲架構較佳實施方式包括 一说號控制端⑽、六個接收端2GG、3GG、4GG、500、 表單編號A0101 第 4 頁/共 12 頁 0982021946-0 201039701 600、700、兩電阻RSI、RS2及複數傳輸線,其中該訊號 控制端100與該等接收端2〇〇、300、400、500、600、 700之間採用菊花鏈拓撲方式相連接,該訊號控制端1〇〇 透過該等傳輸線依次連接該等接收端200、300、400、 •500、600、700。 [0010] 該訊號控制端100與該等接收端200、300、400、500、 600、700之間的傳輸線中,位於頭尾兩部分的傳輸線, Ο 即該訊號控制端100與該接收端200之間的傳輸線以及該 接收端600與該接收端700之間的傳輸線設置為加寬的傳 輸線,即該訊號控制端100與該接收端200之間的傳輸線 以及該接收端600與該接收端700之間的傳輸線的寬度大 於其他部分傳輸線的寬度。由於頭尾兩部分的傳輸線被 加寬,故此兩部分傳輸線上的阻抗值最小,從而可使因 阻抗不匹配而引起的反彈訊號減弱,提高了系統工作的 穩定性。 :;;;: .:;^ [0011] ο 該電阻RS1設置於接收端300與400之間的傳輸線上,該 電阻RS2設置於接收端400與500之間的傳輸線上。本實 施方式中,該接收端300與400所接收的訊號容易產生非 單調現象,故將他們的後端連接該兩電阻RS1及RS2 ’透 過連接該兩電阻RS1及RS2可減弱該接收端300與400所接 收的訊號的非單調現象,此處可設定該兩電阻以丨及1^2 的電阻值均為47歐姆。其他實施方式中,可在實際會產 生非單調現象的接收端後連接相應的電阻’不局限於本 實施方式中設置在該兩個接收端300與400之後,如果每 個接收端均不會產生非單調現象則不需設置電阻’如果 098113130 表單編號A0101 第5頁/共12頁 0982021946-0 201039701 設置電阻的咭, ° 对於電阻值的確定可透過多次試驗得出 最佳值。 [0012] [0013] [0014] 上述菊化鏈拓撲架構中,還可將傳輸線頭尾兩個位置設 置為最重要的元件(如功能晶片),即設置該兩接收端 及7〇〇為最重要的元件’中間位置設置相對不重要的 凡件(如測試用元件或接頭式元件等),由於頭尾兩個 位置的訊號干擾較其他位置的訊號干擾相對要弱,故將 最重要的兀件設置在頭尾兩個位置可提高系統的穩定性 。如果該等接收端200、300、400、500、600、700的 〇 元件同樣重要的話,各元件的擺放位置可任意設置。 清繼續參照圖4,其為對圖3中六嗰接收端2〇〇、300、 仙〇、500、600、7〇〇所接收的訊號進行仿真驗證的波形 圖,圖中的六條訊號曲線分別對應為該接收端2〇〇、3〇〇 、400、500、600、700的訊號仿真曲線,從圖中我們可 以看出,所有訊號仿真曲線的非單調現象均以基本消除 ,並且電壓範圍也基本介於.主.常的操作.電壓範圍( 0·"3. 3V)之間,故該系統工作的穩定性得到了大大的提 I》 高。 综上所述,本發明符合發明專利要件,爰依法提出專利 申請。惟’以上所述者僅為本發明之較佳實施例,舉凡 熟悉本案技藝之人士,在爰依本發明精神所作之等效修 飾或變化’皆應涵蓋於以下之申請專利範圍内。 【圖式簡單說明】 圖1係習知多重負載拓撲架構示意圖。 098113130 表單編號A0101 第6頁/共12頁 0982021946-0 [0015] 201039701 [0016] 圖2係對圖1中多負載所接收的訊號進行仿真驗證的波形 圖。 [0017] 圖3係本發明多重負載拓撲架構較佳實施方式的架構示意 圖。 [0018] 圖4係對圖3中多負載所接收的訊號進行仿真驗證的波形 圖。 【主要元件符號說明】 訊號控制端 100 電阻 RSI 、 RS2 接收端 200、300、400、500、600 ' 700 [0019] 〇 〇 098113130 表單編號A0101 第7頁/共12頁 0982021946-0

Claims (1)

  1. 201039701 七、申請專利範圍: 广種夕重負載拓撲架構,包括—用於發送驅動訊號的訊 號控制端、複數接收該驅動訊號的接收端及複數傳輸線该 訊號控制料職等傳輸雜錢錢料收端,其改良在 於:該訊號控制端與其相鄰的接收端之間的傳輸線的寬度及 距離該訊號控制端最遠的兩相鄰接收端之間的傳輸線的寬度 大於其他部分傳輪線的寬度。 2. 如申請專利範圍第!項所述之多重負餘撲架構其中該 等接收端中至少_個接收端的後端連接—電阻,以減弱該至 少一接收端所接收的訊號的非單調現象。 3. 如申請專利範圍第2項所述之多重負載拓撲架構,其中該 等接收端為六個,與該訊號控制端相距在第二近及第三近" 接收端後各設有一電阻。 4. 如申請專利範圍第3項所述之多重負載拓撲架構,其中該 兩電阻的電阻值均為47歐姆。 μ 5. 如申請專舰圍第i項所述之多重負載括撲架構,㈠與 該訊號控制端雜最近與最遠簡收端的元件為該等接收^ 中最重要的兩似件,其他位置的接收端可設置為 = , 至受的 6.如申請專利範圍第5項所述之多重負餘撲架構其中該 重要的το件為功m該非重要的元件為測試用: 涵士 s从 1干我接 098113130 表單編號A010I 第8頁/共12頁 〇982〇21946-〇
TW098113130A 2009-04-21 2009-04-21 多重負載拓撲架構 TWI450645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098113130A TWI450645B (zh) 2009-04-21 2009-04-21 多重負載拓撲架構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098113130A TWI450645B (zh) 2009-04-21 2009-04-21 多重負載拓撲架構

Publications (2)

Publication Number Publication Date
TW201039701A true TW201039701A (en) 2010-11-01
TWI450645B TWI450645B (zh) 2014-08-21

Family

ID=44995648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098113130A TWI450645B (zh) 2009-04-21 2009-04-21 多重負載拓撲架構

Country Status (1)

Country Link
TW (1) TWI450645B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531932B1 (en) * 2001-06-27 2003-03-11 Lsi Logic Corporation Microstrip package having optimized signal line impedance control
US8022776B2 (en) * 2005-08-04 2011-09-20 The Regents Of The University Of California Origami cascaded topology for analog and mixed-signal applications
TWI358974B (en) * 2006-11-17 2012-02-21 Hon Hai Prec Ind Co Ltd Topology layout structure of multiple loads

Also Published As

Publication number Publication date
TWI450645B (zh) 2014-08-21

Similar Documents

Publication Publication Date Title
CN100574552C (zh) 印刷电路板
US8933718B2 (en) Signal distribution structure and method for distributing a signal
CN107210777B (zh) 全双工收发器、执行全双工通信的方法以及计算机可读存储介质
US7843281B2 (en) Circuit topology for multiple loads
CN101452434A (zh) 多负载拓扑架构
TW201039701A (en) Topology structure of multiple loads
CN101853825B (zh) 多负载拓扑架构
TWI358974B (en) Topology layout structure of multiple loads
TWI442700B (zh) 多重負載拓撲架構
JP5040587B2 (ja) 高周波回路装置
CN100471365C (zh) 一种印刷电路板的布线方法及印刷电路板
CN205093035U (zh) 一种pcb中用于检测的短路电阻封装结构
Choi et al. Multimode transceiver for high-density interconnects: Measurement and validation
US10685942B2 (en) Reflection-canceling package trace design
TW200929864A (en) Topology structure of multiple loads
US8164348B1 (en) Method and apparatus for tuning delay
Anish et al. Minimization of crosstalk in high speed PCB
JP5305717B2 (ja) マルチポイント接続信号伝送回路
TWI320297B (en) Transmission line layout configuration of printed circuit board
TWI299245B (en) Arrangement of transmission lines on printed circuit board
CN100405336C (zh) 高速印刷电路板中传输线的布线架构
CN111225489B (zh) 一种电源传输电路和电子设备
JP4936824B2 (ja) 基準信号供給装置
TWI333812B (en) A layout of print circuit board
US20090102535A1 (en) Clock signal circuit for multiple loads

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees