[go: up one dir, main page]

TW201036161A - Body contacted hybrid surface semiconductor-on-insulator devices - Google Patents

Body contacted hybrid surface semiconductor-on-insulator devices Download PDF

Info

Publication number
TW201036161A
TW201036161A TW098139753A TW98139753A TW201036161A TW 201036161 A TW201036161 A TW 201036161A TW 098139753 A TW098139753 A TW 098139753A TW 98139753 A TW98139753 A TW 98139753A TW 201036161 A TW201036161 A TW 201036161A
Authority
TW
Taiwan
Prior art keywords
semiconductor
region
fin
dielectric
sidewall
Prior art date
Application number
TW098139753A
Other languages
English (en)
Other versions
TWI512975B (zh
Inventor
Brent A Anderson
Edward J Nowak
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW201036161A publication Critical patent/TW201036161A/zh
Application granted granted Critical
Publication of TWI512975B publication Critical patent/TWI512975B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/601Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/62Fin field-effect transistors [FinFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/711Insulated-gate field-effect transistors [IGFET] having floating bodies

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

201036161 六、發明說明: 【發明所屬之技術領域】 本發明係關於半導體元件’更特定而言係關於形 絕緣體上半導體(SOI)基板上之本體接觸混合表面‘ 上半導體(HSSOI)元件及其製造方法。 、''' ' 【先前技術】
混合表面絕緣體上半導體(HSS0I)元件係指應用 體上半導體(SOI)基板之頂半導體層的側壁而形^之半導 體元件。HSS0I元件係應用平行於頂半導體層頂表面之= 導體表面,在相同的SOI基板上形成為平面半導體元件。 ^ HSSOI元件的電性性質顯示出一般s〇I元件的特 $。更特定而言,浮動本體效應會對HSS〇I元件的性倉t ί數產生限制。最佳化HSSOI元件的功率與性能優勢時, 一項重要因子係精確控制浮動本體之電壓。 【發明内容】 本發明之具體實施例提供一種混合表面絕緣體上 辦愈ΪfSS〇I)金氧半場效電晶體(M〇SFET),其具有之本 極電性結合,藉以降低或消除HSS0I m〇sfe 净動本體效應。 頂尘艮據本發明之—個態樣,絕緣體上半導體(S01)基板之 導體層的一部分圖案化為具有實質垂直侧壁之半導 -籍片。半導體鰭片本體區域的一部分暴露於兩源極區域 4 201036161 間之半導體鰭片的頂表面上,此兩源極區域之導電 雜與半導體鰭片之本體區域相反。金屬半導體合金部分^ 接形成於兩源極區域及兩源極區域間之暴露的本體區 的頂表面上。藉由離子植入可增加本體區域暴露的了員邱 分之摻雜濃度,來對本體區域提供低電阻接觸。因而形^ 之混合表面絕緣體上半導體(HSS〇I)金氧半場效電 (MOSFET)具有與源極區域電性結合之本體區域。 根據本發明之另一態樣提供一種半導體結構,敌 〇 含:一半導體鰭片,其具有一第一侧壁、一第二側壁、、c 一實質水平的頂表面,且直接位於一絕緣層上,其中及 與第二側壁實質上彼此平行且實質上為垂直;一 域’其位於半導體韓片内且具有一第一導電類型之品 並且垂直鄰接絕緣層;-第—源極區域,其位於導體鮮’ 的一第一末端内且直接位於第一側壁上,並且具有一 導電類〃型之摻雜,其中第二導電類型與第一導電類型^ 反;一第二源極區域,其位於半導體鰭片的第一末端内 I接位於第二側壁上’並且具有第二導電類型之摻雜;以 ϋ 及一金屬半導體合金部分,其鄰接第-源極區域、第二源 極區域、及具有第-導電類型之摻雜且位於第一源極 與第二源極區域間之半導體鰭片一部分之頂表面。 半導體結構可為一金氧半場效電晶體(]^〇兕£丁),其 具有直接位於第-㈣下方之―第—通道與直接位於^ 7側壁下方之-第二通道’其中電流分別沿著第一側壁與 第二側壁之水平方向流動於第一通道與第二通道内。/、 根據本發明之另一態樣提供一種半導體結構的形成 5 .201036161 -第二側壁、及導體_片,其具有—第一側壁、 層上並且且有/貝水平的頂表面,且直接位於一絕緣 壁實質上彼t 導電類型之播雜,其中第一與第二側 一第一東Mm 且實質上為垂直;直接在半導體鰭片之 -第-上苐—側壁上形成一第-源極區域,其具有 型雜,其中第二導電類型與第一導電類 成-第-、料「體續片之第一末端内的第二側壁上形 i在’其具有第二導電類型之摻雜,·以及直 Ο Ο 之摻雜且'位:匕:第二源極區域、及具有第-導電類型 體鰭片一部乂&—源極區域與第二源極區域之間的半導 '、、、^的—頂表面上形成-金屬半導體合金部分。 口ίί明之—個具體實施例提供-種混合表面絕緣體 2ϊΐ_〇ι)金氧半場效電晶體_耐)其本體對 擇性漏電’藉此最佳化心= μ ί ϊΐί $樣,絕緣體上半導__之 體鰭片。半0導體缺/本有實質垂直側壁之半導 之間半導體鰭片的頂域的::分暴露於兩源極區域 鰭片本體區域相反導電類型之二源=== :f二t:產$重組區域。在一具體實施例中:藉心 分直接形成在兩源極區 域内電荷的移除,藉 福本體效應。或者,位於暴露的本體區域上方之金屬_ 201036161 重組中心。因而形成之混合表_ 係增加對源極之漏電。此允許本體摻雜= 同B守維持本體上對源極之低順向電壓。 人.根ft明之另—g樣提供—種半導體結構,呈包 :實2=面其具有一第一侧壁、一第二… 中2 直接位於-基板的絕緣層上,其 Ο Ο 體區:— Ί質上彼此平行且實質上為垂直;一i -域日,於半導體•片内且具有 且垂直鄰接絕緣層;-含重財心之半 其直接位於實質轉_ +導^= 金部分,並鄰接人體材料;以及—金屬半導體合 片内且具有之半導舰域與位於半導體韓 中第二導電型之摻雜的至少—源極區域,其 电貝生與弟—導電類型相反。 一側壁1二金屬半導體合金部分,其於第 土及末知壁處鄰接汲極區域。 區域而與第二㊁第二源極區域,且可藉由本體 源極區域可為—體:二:開。。或者’第-源極區域與第二 早一之架構。 ‘恶樣提供一種半導體結構的形成 半導體鰭片,其具有—第—側壁、 根據本發明之另 方法,其包含:形成 層上並且具有 -第二側'二:編:且直接:於:絕緣 弟導電類型之摻雜,其中第—與第二侧 7 201036161 矣二=彼此平行且貫質上為垂直;直接在實質水平的頂 ,面下方形成_含重組中心之半導體區域,並且包含一非 ^匕半導珊料且具有第—導電麵之摻雜;以及直接在 §中、之半導體區域與形成在半導體鰭片内且具有 電類型之摻雜的至少—源極區域上形成一金屬 丰¥體°金部分,其中第二導電類型與第-導電類型相 反。 、 【實施方式】
如上所述,本發明之具體實施例係關於形 上半導體_)基板上的本體接觸之混合表 體上 導體_元件及其製造方法,其在此配合== 以說明:在圖式中’相同的元件符號或文字係用以代表相 同或相等的元件。圖式並非以實際尺寸繪製。 參照圖1A至圖if,一第一示範半導體結構包含處理 基板6、絕緣層1〇、半導體鰭片18及介電質鰭片蓋體部 分30。處理基板6、絕緣層1〇及半導體鰭片以之堆疊係 藉由圖案化一絕緣體上半導體(s〇I)基板的頂半導體而 形成。舉例而言,可應用包含處理基板6、絕緣層1〇 ^一 頂半導體層之soi。在此例中,、絕緣層1〇#s〇i基板的 一嵌埋絕緣層,其垂直鄰接處理基板與頂半導體層。 層材^理^包^ —半導體材料、—絕緣材料或-金 如矽。絕緣層ίο包含一介番+導體材料,例 或者經換雜或姐破$ @ ^貝材料例如氧化矽或氮化矽, 者m二破壞而成為實質上電性絕緣之半導體 8 201036161 層。頂半導體層包含— 料包含-單晶半導體材料。較佳為,頂半導體材 間呈蠢晶_半此頂半導體層整體内的原子 鍺合金、矽碳人金可選自(但不限於)矽、鍺、矽_ 化銦、III-V二物= 炭合金、砷化鎵、砷化銦、磷 &匆半蜍體材料、H-VI族化合物半導體 的化合物半導體材料。舉例 於lnm至2〇nn ,糸早晶矽。頂半導體層的厚度係介 曰 入 nm的範圍内,或可能為l〇nm至200nm, Ο 更大的0勺SO·至約12〇nm ’然而在此也納入更小與 頂半V體層内半導體材料可摻雜一第一導電類型 電性摻雜物。當第-導電類型為P型時,電性摻雜物可為 P型摻雜物,例如硼(B)、鎵(Ga)及銦(In)至少其中之一; 而當第一導電類型為n型時,電性摻雜物係n型摻雜物, 例如填(Ρ)、砷(As)及銻(Sb)至少其中之一。一般而言,電 性摻雜物的濃度係介於l.OxlO】3伽聊/^至h〇xl〇2〇 atoms/cm3 之間’或可能介於 1.〇 X 丨 〇 14 at〇ms/cm3 至 1 〇 χ ι 〇 】9 atoms/cm3之間,然而在此也納入較低與較高的濃度。 頂半導體層在與其最上方表面的表面法線方向垂直 的平面内具有一内建(built-in)應力。此外或另一方面,頂 半導體層在沿其隶上方表面的表面法線方向具有内建鹿 力。本發明之具體實施例亦可實行於一混合基板之S〇I 部分,其含有塊材(bulk)部分與s〇I部分。這些變化例皆 明確地在此納入。 半導體層的頂表面係在晶向之矽平面上,而侧 9 201036161 壁在<110〉之矽平面上, ^<11G>平面,其電流二向。或者,頂表面 上。 向且側壁在<1〇〇>方向 電質鰭片蓋體層包;半導體層的頂表面 度係介 ❹ 2間,且一般介於約l5nm 2可此介於5nm至1〇〇ηηι 以小與更大的厚度。介電質缺;:之間,然而在此也 同貪"電質材料,或可包含且曰片盍體層係包含—單〜 電質材料所形成之垂直堆疊。/、不同組成的至少兩種介 "皂貝,鰭片蓋體層與頂丰導脚 所^戍―侧向絕緣結構,其包含半^之堆疊經微影圖索 ❹ 二Γ,ί4體部分3G之垂直堆疊。18與介電 二八、部分構成半導體籍片18,而言’頂半導體層 刀攝成介電質籍片蓋體部分3〇。電質鰭片蓋體層的剩 半導體鰭片18具有一對彼 ^中該搿實質垂直側壁之其令之^于的實質垂直侧壁。 ^」’而該對實質垂直側壁之其中在此稱為「第一側 ^」。半導體鰭片18係具有另—對眚=在此稱為「第二側 1 匕稱為1-末端壁與-第二末=麵直側壁,其中在 二/、第〜側壁與第二側壁接合。半第一與第二末端壁 土、第二側壁、第一末端壁及第 發鰭片18的第一側 韓片蓋題部分3〇的側壁垂直 嘴壁實質上與介電質 「B」的 双。在所有標註有 201036161 圖式中,以二維圖式呈規笛 下側,而以二維以: 上:。在所有標註有「c」的圖S於:導 -末端壁位於半導親片μ ^ ^二維圖式呈現第 第二末端壁位於半導體鰭片18的=_二維圖式呈現 带#二车至圖2F,閘極介電質40鱼—閘桎導俨50 形成在半導體鰭片18盥 ,、閘極V體50
上。在此為求簡潔而在圖2A至圖=分30之堆叠 省略底半導體層6,然應可推知在後式中皆 導體層6係直接位於絕緣層1G的下方' 式中,底半 上之J =二4()包含直接位於半導體轉片18第一側壁 與直接位於半導體.鳍片18第二側壁 電質。閘極介電質4〇係包含以半導體為 基礎之^ ^材料,例如氧切、氮切、錄化石夕及/ 或其堆登。以半導體為基礎<介電質材料係藉由半導體鰭 片18暴露部分的熱轉化及/或化學氣相沉積((:¥1), Chemical vapor deposition)所形成。或者,閘極介電質4〇 係包含一高介電係數(high-k)之介電質材料,例如Hf〇2、
Zr02、La203、Al2〇3、Ti02、SrTi03、LaA103、Y2〇3、其 合金及其矽化物。該等高介電係數之介電質材料係藉由此 領域已習知的方法形成,舉例而言像是化學氣相沉積 (CVD)、原子層沉積(ALD,Atomic layer deposition)、分子 束蠢晶(MBE,Molecular beam epitaxy)、脈衝式雷射沉積 (PLD,Pulsed laser deposition)、液體源喷霧化學沉積 (LSMCD,Liquid source misted chemical deposition)、物理 氣相沉積(PVD,Physical vapor deposition)等。閘極介電質 η 201036161 40的厚度係介於0.1nm至6〇_, & 低之有效氧化物厚度 而言可能介於lnm至3nm,而以古1 ^系見的介電質材料 而言可介於2nm至6nm,且係電係數之介電質材料 ------------- 、有1等級或更 閘極導體50包含一傳導松 一 材料、傳導性金屬氮化物、金屬松^=經摻雜的半導體 摻雜的半導體材料包含經摻雜^或其組合。示範之經 導體合金等。示範之傳⑽、經摻雜的含石夕半 Ο 〇 金。示範之金屬材料包火金屬氮化物或其合 導體50的厚度(從介電質嗜片=屬兵中間金屬合金。間極 係介於2腕體部分3〇的頂表面量測) 之間,且-般介於約4〇nm至^^至400nm 納入更小與更A的厚度1 而在此也 鰭片蓋體部分3〇的厚度。、體50的尽度大於介電質 閑極介電質40斑間;道μ 暴露的表面上形成—間極介電5〇=二在半導體鰭片18 成一閘極導體層、及微影圖“ 極介電層上形 之堆疊而形成。閘極介 ^ $極¥體層與閘極介電層 表面上’而不形成在介t在半導體鰭片18的 如間極介電層藉由半導^片盖體部分3G的表面上(例 漿轉化而形成),或係开’、、:ί8的半導體材料之熱或電 質韓片蓋體部分3〇的頂^在半導體鰭片18的表面及介電 層藉由-介電質材料之;:積面而與:表面偷 開極介電層與閉極導體之堆疊經微影圖案化,使得閑 201036161 極電層剩餘部八々 Ο Ο 分之聞極導體閘極介電質4°與閘核導體層剩餘部 半導體鰭片18的7在半導㈣片18的巾間部分,介於 之間。因此,+末端與半導體^18的第二末端 壁的-部分及第鰭片18第一侧壁的〜部分、第二侧 分30—側之半^端壁暴露在位於介電質‘H片蓋體部 18第-側壁的的&末端中,而半導_片 壁暴露在位於切:77、ΐ—㈣㈣1分及第二末端 片U的第二末端中貝.11片蓋體部* 30 侧之半導體鰭 -與與閘極導體5。在半導體韓片18之第 半導體結構土:所c方向上的寬度,即為第-示範 (HSSOI)金氧本ie ^形成之混合表面絕緣體上半導體 +每政電晶體(MOSFET)的閘極長度。 與汲極於此步驟實施環式離子植人及/或源極 餘刻而在閘= ^由共形介電層之沉積與異向 閘極導體50侧壁'上之二成閘極間隙壁55。位於 隙壁Μ。Μ ϋ Ρ 共丨電層的剩餘部分組成閘極間 壁55仙向環繞閑極導體5〇。閘極間 壁55係提供;1德ΐf片盡體部分3〇的Τ頁表面。閘極間隙 晴雜後續欲形 分的暴露於閘極間隙壁55上方之侧壁部 8與介電質鑛片蓋體部分3。之總 例,一殘餘的介電質間隙壁(未顯示)可於或可不 201036161 於半導體韓片18的第-與第二侧壁基 端壁處形成。具體而言,若閘極導體5〇 與第二末 壁55上方之部分的高度大於半=路於閘極間隙 鰭片蓋體部分30之總高度,則沒麵餘=與介電質 可於半導舰片18的基部形成。若閘間隙壁 ,間隙壁55上方之㈣部分的高度小於 #露於開 二電質鰭片蓋體部分30之總高度,則與 隙$與 Ο 成=r電質間隙壁可於半導體鰭片= 間隙壁與閘極間隙壁55鄰接絕緣層 一參照圖3Α至圖3F,實施源極與汲極離子植入以將第 ,導電類型之摻雜物植入到半導體鰭片18之第一末端中 第一侧壁部分、第一末端中第二側壁部分、第二末端中第 々側壁部为、第一末端中第二側壁部分及第二末端壁内。 苐一導電類型與弟一導電類型相反。舉例而言,若第一導 電類型為ρ型,則第二導電類型為,且^之亦然。應 ❹ 用斜向離子植入將第二導電類型之摻雜物植入通過半^ 體鰭片18之第一與第二側壁及第二末端壁。斜向離子植 入的方向示意說明於圖3A與圖3C中。閘極導體50與介 電質鰭片蓋體部分30用作離子植入之遮罩結構。 第一導電類型之摻雜物的植入深度選定為小於半導 體鰭片18寬度的一半。半導體鰭片18的寬度係指半導體 鰭片18的第一側壁與第二側壁之間的距離。第一與第二 源極區域62直接形成在第一末端處之第一侧壁部分的下 方與直接形成在第一末端處之第二側壁部分的下方。第一 與第二源極區域62係由半導體鰭片18具有第一導電類型 14 201036161 之擦雜、未受第-憤兩 此,第-源極區鄰摻雜物植入的部分隔開。因 中具有第-導電類型源極區域。半導體鰭片18 20,其在本發明之具體‘在此指稱本體區域 本體區域。第_蛊第一二:、用作HSSOIM〇SFCT的 極導體心邊緣質上與間 源極區域62各係分別鄰接第一*第一=者入’第一與第二 62^7-^ Ο 〇 貝40之間的重叠可由間 产、第=極介電 植入的傾斜角度加以調整。 的居度及/或斜向離子 過42:=第一,電質的-邊緣延伸,跨 末端壁、妗過第—末端上之第-側壁部分而至第二 至第二、跨過第二末端上之第二側壁而 構;::„緣。汲極區域64係整體與單 in 不需要實體顯現的界面來連接在一起成為單 =。汲極區域64包含鄰接第一侧壁的部分成 壁的第二部分及鄰接第二侧壁的第三部分。 域64與本體區域20之間的界面自介電質鳍 :極區 :==缘層,表面電 本發明之具體實中在 係具有實質上與間極導趙50之邊緣=二及 40夕L再者,汲極區域64係鄰接第一與第二閑極介電晰 ^母一個的周邊部分。汲極區域64與第一及/ 貝 蘇二電質4G之間的重疊處可藉由應用—閘極間隙壁 曰,碉整斜向離子植入的傾斜角度而加以調整。介電= 盍體部分30的底表面垂直鄰接汲極區域64與本體區^ 15 201036161 20 ° 一般而言,第一與第二源極區域62及沒極區域64係 經重度摻雜,以於各第一與第二源極區域62及汲極區域 64内提供低電阻。舉例而言,第一與第二源極區域62及 汲極區域64的摻雜物濃度係介於1.0xl018/cm3至Ι.ΟχΙΟ22 /cm3 之間,或可能介於 Ι.ΟχΙΟ19 /cm3 至 Ι.ΟχΙΟ21 /cm3 之 間,然而在此也納入更低與更高的第一與第二源極區域62 及汲極區域64的摻雜物濃度。 〇 參照圖4A至圖4F,光阻67係塗敷於半導體鰭片18 與介電質鰭片蓋體部分30上,且經微影圖案化以遮蔽半 導體鰭片18之第二末端,而暴露半導體鰭片18之第一末 端。光阻67的邊緣可覆蓋閘極導體50。或者,光阻的邊 緣可覆蓋閘極間隙壁55且完全覆蓋閘極導體50。介電質 鰭片蓋體部分30位於半導體鰭片18之第一末端上方的次 要部分暴露出來。應用異向蝕刻來移除介電質鰭片蓋體部 分30中未被閘極導體50或光阻67覆蓋的次要部分。在 〇 光阻67的邊緣覆蓋閘極導體50的情況下,閘極導體50 與光阻67共同用作異向蝕刻的蝕刻遮罩。在光阻67的邊 緣覆蓋閘極間隙壁55且完全覆蓋閘極導體50的情況下, 光阻67用作為異向蝕刻的蝕刻遮罩。介電質鰭片蓋體部 分30剩餘部分的邊緣實質上與位於半導體鰭片18第一末 端上方之閘極間隙壁55的外圍邊緣垂直一致。 較佳為,異向蝕刻係對半導體鰭片18之半導體材料 具有選擇性。異向蝕刻可對絕緣層10有選擇性或無選擇 性。一旦暴露出半導體鰭片18第一末端的頂表面,光阻 16 201036161 67即被移除。然而在此_人延緩移除光阻 第1電類型之摻雜物或直到植入產生重組丨;直心 2⑶mbma加n-center_generating)元素之離子之具體實施 參照圖5A至圖5F,笸一道带扣:π,丨. is ^ μ + 電類1之摻雜物可植入半 表面内。進行離子植入 Ο Ο …-末端的頂表面及:向趙鰭 62之部分係植入第一導電類=與第二源極區域 電類型摻雜區域,苴俜杜所"雜物,以形成一第一導 在改質半導體為mified)半導體區域72。 下’改質半導體區域72的^=摻雜區域的情況 間,或可能介於10nm至1〇〇nm且_rnn之 至約6〇nm之間,鈇 且—#又介於約30nm 間然而在此也納人更小與更大的厚度。 雜物設定為使得第一導電類型之植入換 弟—與第二源極區域 爻:直入掺 物的摻雜物濃度低玆:_72二弟「:導電類型之摻雜 榜雜物的揚雜物濃度^:二區域二:第二導電 間,或可能介於“ Ϊ 5.〇M〇21 /Cm3之 般介於約⑽至5.〇χΐ0 〇/cm3之間,且一 也納入改質半導體:0〜、間’然而在此 於改當主借 品或72更低與更局的摻雜私、齒 質切體區域72中注入額外的第濃度。由 %电類型之摻雜 201036161 之本體區 域2。更高度72。具有較半導體鰭片18 在種情況下,為了直接在半導體餘 的頂表面下方形成改質半導體區域72,^ 18第一末端 斜角度的情況下實施第一導電類' =在不具任何傾 Ο Ο 植入’亦即以垂直於半導體鰭片、^物的離子佈植 改質半導體區域72自半導體鰭片之方向進行。 片蓋體部分30的邊緣延伸,跨體表面上f介電質鰭 端部分的财面,*至與改f18之第—末 二度之第-末端壁内的水平線處。“ί 72的深度相同 ^域U並不鄰接絕緣層1〇,且第一 改質半導 域20暴露的實質垂直表面。 壁匕合本體區 韓片蓋體G I二:體』°、+閘極間隙壁5 5及介電質 f驟存在的情況下,光阻也可用作植 ^且67在此 在離子植人期間存在,其後續將移除。核67若 之摻ί:植斜向離子植入將第-導電類型 為使得第末r離子植入的傾斜角度設定 質=捧雜物植入到第二末端壁内在』 電質鰭片蓋體ζ72自半導體鰭片18頂表面上之介 -末端部分邊緣延伸,跨過半導體,鳍片18第 表面。的頂表面,跨過第-末端壁至絕緣層1〇的頂 18 201036161 在又另-情況下’將產生重組中心元素之離子植入到 半導體鰭片18第一末端之頂表面内,以形成改質半導體 區域72。在離子植入之前,半導體籍片18第一末端的頂 表面包含第-與第二源極區域62的頂表面及側向鄰接第 -與第二源極區域62之本體區域2G的頂表面。本體區域 20鄰接半導體Μ片18第-末端的頂表面及側向鄰接第一 與第二源極區域62之部分係以產生重組中心元素植入, 來形成含重組中心之半導體區域’亦即改質半導體區域 Ο 72。 產生重組中心元素包含例如氮、氧、碳、鍺、氯、氣、 氙、金、鉑及其組合。植入到改質半導體區域72内之產 生重組中心元素並非元素週期表中3Α族或5八族之電性 掺雜物。由於產生重組中心元素為非電性,因此不合對改 質半導體區域72添加額外的自由電洞或自由電子。θ 改質半導體區域72的厚度係介於lnm至1〇〇〇nm之 間’或可能介於l〇mn至lOOnrn之間,且—般介於約3〇nm 至約60nm之間’然而在此也納入更小與更大的厚声 ^ 質半導體區域72的厚度小於半導體鰭片18的厚產^ 重組中心元素的濃度係介於l.OxlO11/cm3 $ ] 二 19 1 Α·ν;Λΐυ /cm
之間’或可能介於1.0x10 /cm3至i.〇x102i/cm3之門,然 而在此也納入更低與更高的濃度。產生重組中心元 量決定為在改質半導體區域72的厚度内達成之濃度範圍M 產生重組中心元素會對結晶結構造成破壞而在改 半導體區域72内造成例如點缺陷與差排。由於所植人之 19 201036161 產生重組中心元素的存在’改質丰暮 行活化第-與第二源極區域62\^^6472即使在進 物的活化退火之後,仍可維持高結晶缺陷密声内,摻雜 密度用作-重組中心,累積在本域 ^此南缺陷 子聚集且藉由重組消失在此處。Κ 内的電洞或電 在-種情況下’改質半導體 域20相同的第一導電類】 ^ 係具有與本體區 .J, 79 „ , _ , _ . 之心雜物濃度。改質丰露雜斤 Ο Ο 域72亚未添加頭外的電性推雜物 、體£ 自由電洞(例如3 A族元素或5 雜由電子或 導體區域72並不包含第二料叙彳=改質半 在另情況下,係藉由離子植入將笛—僮 雜物植入到改質半導體遲域72内。離電類型之摻 為使得所植入之第—導恭 植入的劑量設定 第二源極區域62頂端導部不致改變第-與 導體區域72内第;類型。換言之,改質半 第-與第二源極區域、62内摻雜物濃度低於 物濃度。舉例而言,改質半:體=類型之摻雜物的摻雜 之摻雜物的濃度係介於内第—導電類型 間丄或可能介於!,〇χί〇〜c J〇,〜cm3之 般介於約l.0x10、m3_ 〇 10 /⑹之間,且— 也::改質半導體2低::丨間,然而在此 於改質半導體區域72中注=外^摻雜物濃度。由 ^2二質半導體區域72具有較半導體二電類型之摻雜 S更回的摻雜物濃度。 胃片18之本體區 導體鳍片18第—末蠕 在—種組態下,為了直接在半 20 201036161 的頂表面下方形成改質半導體區域72 ’係可在不具任何傾 斜角度的情況下實施產生重組中心元素之離子植入,亦即 以垂直於半導體鰭片18頂表面之方向進行。改質半導體 區域72自半導體鰭片18頂表面上之介電質鰭片蓋體部分 30的邊緣延伸’跨過半導體鰭片18第一末端部分的頂表 面’而至與改質半導體區域72的深度相同高度之第—末 端壁内的水平線處。在此情況下,改質半導體區域72並 不鄰接絕緣層10,且第一末端壁包含本體區域2〇暴露的 實質垂直表面。 〇 在植入期間,閘極導體50、閘極間隙壁55及介電質 鰭片蓋體部勿30阻擒產生重組中心元素,以避免將產生 重組中心元素之離子注入半導體鰭片18。光阻67在此步 驟存在的情況下,光阻也可用作植入遮罩。光阻67若^ 離子植入期間存在,其後續將移除。 在另一組態下 〜,•、日街种问離于植入將產生重組中
素植入到第-末端㈣。離子植人的傾斜角度設定 產生重組中以素之離子可植人透過第 : 產生重組中心元素之離子植入到第二末端=在= 下’改質半導體區域72自半導體則18頂表面Ϊ =况 質鰭片蓋體部分3G的邊緣延伸’跨過半導體二電 末端部分的頂表面,跨過第一太μ "a 8弟一 面。 以末^壁至絕緣層10的頂表 參照圖6A至圖6F,金屬半導體合金部分形成在车、耸 體鰭片18暴露的半導體表面上。金 可藉由例如在暴露的半導體表面上 t = 21 201036161 屬層與下方的铸體材料反應而形成。 -屬,體合金部分82直接形成在第一與第 ^及[末端壁上本體 極側金屬半導體合金部分' 面上。因此’源 二源極區域62、改鄰f且電性短路於第一與第 Ο 成殘餘的介電質間隙30的一側壁表面。若未形 係鄰接絕緣層10的二極側々屬半導體合金部分82 壁,則源簡金屬半物存在錄的介電質間隙 間隙壁。源極測金:3二2分82鄰接殘餘的介電 1 的架構。 屬+ V體合金部分82具有整體且單一 料的屬/導體合金部分84直接形成在沒極區域 Ο 部分科也鄰接介〉及極侧金屬半導體合金 未形成殘餘的介電質門降:體/分3〇的一側壁表面。若 分84係鄰接絕緣層I ^ 隙壁,則沒極側全屬丰右存在殘餘的介電質間 質間隙壁。沒極側:Μ;交:分84鄰接殘餘的介電 -的架構。]金屬+ V體合金部分84具有整體且單 合金:^^^❹82姐極嫩屬半導體 合金。當半導體韓片H18之半導體材料與金屬層之 9 匕3石夕時,源極側金屬半導體合 22 201036161 务Π2與汲極側金屬I導體合金部分84包含一金屬石夕 丰真^半導韻片18包含—⑪·鍺合金時,源極侧金屬 金部☆82與汲極侧金屬半導體合金料84係包 二ρ弓:錯4化物。若閘極導體5°⑦含—半導體材料, +1胃Μ部分(未顯示)係直接形成在閑極 Ο
入帝參照圖7Α至圖7F,—中線製程(Middle-of_line,M〇L) Γ、形成在半導體鰭片18上方,且直接形成在源極 84、’入半導體合金部分82、汲極側金屬半導體合金部分 '電質片蓋體部分3G、間極間隙壁55、及閘極導 =〇或直接形成在·導體5G上的一 _側金屬半導體 部分t未顯不)之至少—者上。M〇L介電層9G係包含 j =矽、氮化矽、化學氣相沉積(CVD)低介電係數介電質 ;:旋塗低介電係數介電質材料或其堆疊。MOL·介電 二90係包含一移動離子擴散阻障層,其可避免移動離子 ^如納與鉀)自後段製程(Back-end-〇f-line,BEOL)介電層 ,散。再者,M0L介電層90係包含一應力襯塾(Hner): 對下方結構施加伸張應力或壓縮應力,以改變直接位 ^第一與第二閘極介電質40下方之HSSOIMOSFET通道 中之電何載子移動率。 、,接觸介層孔形成在M0L介電層90内’且填有金屬 二形成各種金屬接觸。舉例而言,可形成源極接觸介層孔 垂直鄰接源極側金屬半導體合金部分82,及至少一汲 極側接觸介層孔94側向鄰接汲極側金屬半導體合金部分 i4道^於汲極側金屬半導體合金部分84並非直接形成在 + ¥體鰭片18 _表面上,故至少—汲極顺觸介層孔 23 201036161 94側向鄰接汲極側金屬半導體合金部分84。此可藉由形 成至少一汲極側介層孔跨立汲極區域64與汲極侧^屬^ 導體合金部分84之間的實質垂直界面而達成。
HSSOI MOSFET係定向為能利用選自第—與第二側 壁所有可能晶向之結晶晶向。更特定而言,第第二側 壁的表面晶向係選擇為最大化直接位於第—盥笛、— :電質40下方之HSS0I M〇贿通道内之電“動 率。HSSOI MMOSFET的本體區域2〇透過改質半導體區 域72而電性連接至源極側金屬半導體合金部分。 至圖8F’在對應圖3A至圖3_序步驟 Π第-示範半導體結構衍生出第—示範半導體、=構 植入,Ϊ二應用斜向離子植入將第二導電類型之摻雜物 第1端壁内’藉此連接第-與第二源極區域62。 乂、體與單-架構之整合源極區域62, 耐緣延,過第-末端上之第-侧=分: 端^跨過第:末端壁,跨過半導體_片Μ第—末 托之—側壁至第二閘極介電質的一邊緣。整合源極巴 域62,包細至㈣所示之第一與第二源極區 ,根據本發明第二具體實施例之第 3 = ^體結構,衍生自圖2Α至圖2F所示之第― 光阻57塗敷於半導體‘則18與介電質轉片 18 刀士的上方,且經微影圖案化以遮蔽半導體籍片 t /端’而暴露半導體韓片18之第二末端。光随 、、緣可覆蓋閘極導體5G。或者,光阻的一邊緣可 24 201036161 覆蓋閘極間隙劈v 質鍺片芸妒、 且凡王覆蓋閘極導體50。暴露出介當 貝,片盍體部分30位於半 f路出"電 要部分。應用異向_來移mi8弟一末端上方之次 被閘極導體5〇或光 電負鰭片盖體部分3〇未 -邊緣覆蓋間4=57:次要部分。當光阻”的 钱刻_彳鮮。介電核57用作異向 —邊緣實質上與半導體,鰭片第體=端^剩,部分的 壁乂的外圍邊緣垂直一致。末知上方之閘極間隙 右、ϋΐ佳為’異向餘刻對半導體韓片18之半導體材料且 有==。異向_可對絕緣層丨、n —旦暴露出半導體缺片筮_ 士…^负込擇性。 被移除。 苐—末鸲的頂表面,光阻57係 〇 =、圖10A至圖10F’實施源極與汲極離子植入 =-=電類型之掺雜物植人到半導體端 側壁部分、第二末端中之第二側壁部分ίϊ: 土内。如上所述,第二導電類型與第一導電類型相 ^體418㈣-齡二側壁及第二末端壁。斜向離 電如圖與圖1〇C所示。閘極導體5〇與介 電貝鰭片盍體部分30用作離子植入的遮罩結構。 辦缺第—導電㈣之摻漏的植人深度選擇為小於半導 體轉片18寬度的-半,且-般而言,位置稍微二導 25 201036161 側土第與第二源極區域62以與第一具體實施例相同 的方式直接形成在第—末端處之第—側壁部分之下及 一末端處之第二側壁部分之下。
汲極區域66自第一閘極介電質的一邊緣延伸跨過 導體鱗片18第二末端上的第-側壁部分至第二末端壁, 跨過第,末端壁’跨過第二末端上的第二侧壁至側向方向 上之第厂閘極介電質的一邊緣。汲極區域也自半導體鰭片 18之第一末知上的第一側壁延伸向上至第二末端的頂表 Γ’ιΓΐί導ΐ鰭片18之第二末端的頂表面至半導體鲒 片 第二末端上的第二側壁。因此,半導體鰭片之第二 末端所有暴露的表面皆為汲極區域66的表面。没極區^ 66 ,有整體與單—的架構,亦即,不需要實體顯現的界面 來連接在一起成為單一連續體。 八汲極區域66包含鄰接半導體鰭片18之第一側壁的部 鄰接第二末端壁的第二部分、鄰接第二側壁的第三部 分及鄰接第二末端的頂表面之第四部分。在汲極區域66 與本體區域2G之間的界面包含汲極區域%之第四部分盘 士體區域2=間的實f水平表面,以及汲極區域的之第 一、第二及第三部分與本體輯20之間的實質#絲面。 ,此,本體區i或20 # 一部分在汲極區域66的下方。沒極 區域66在本發明具體實施例中用作HSSOI MOSFET的沒 區域66可具有—邊緣實質上與閘極導體5〇的-延緣垂直一致。再者,汲極區域66係鄰接第—盥第二閘 ^電每—個的周邊部分。汲極區域66與第:及 I 電質4〇之間的重疊係由閘極間隙壁55的厚 度及/或斜向離子植人的傾斜角度加以娜。介電質錯片蓋 26 201036161 體部分30 ώΑ r- + 的底表面垂直鄰接汲極區域66與本體區域2〇。 重摻雜I:心Ϊ 一 f f二源極區域Μ及汲極區域66經 提供低電随:弟t源極區域a及汲極區域66中 ^ n ,, 舉例而s,第一與第二源極區域62及、方搞 二的摻雜物濃度係介於1〇><1〇丨8“至】〇χΐ〇22。 而;可能介於…,/咖3至L〇xl〇21/cm3之間,铁 ❹ 〇 盥更、2入第一與第二源極區域62及汲極區域66更: 兵更一摻雜物濃度。 更低 在半至riF ’山介電質韓片蓋體部分3〇暴露 極間隙壁55 之—末端上方且未被閘極導體50或閘 刻移除。之次要部分係經異向離子_或等向餘 罩。較佳為,!體5〇,與問極間隙壁55共同用作飿刻遮 非必要但較佳/對半導體則〗8之材料具有選擇性。 鑛片18之第騎絕緣層1G具有選擇性。半導體 末端的頂表面在蝕刻之後暴露出來。 端與到半導體歸片18第—末 縛片^之第;^貝表面内。在離子植入之前,半導體 的頂表面及鈿A,的頂表面包含第—與第二源極區域62 20的頂表面。^離=—與第二源極區域62之本體區域 ^在離子植入之前,半導體鰭片18之第-t 知的頂表面係及極區域66的頂表面。 之弟一末 及侧向鄰半導體鰭片18之第—末端的頂表面 導電類型之摻^ 源極區域62之部分,植入有第- 八从开> 成改質半導體區域72。改質半導體 27 201036161 區域72的厚度係介於! 10nm至l〇〇nm之間 — nm之間,或可能介於 間,然而在此也納入更“至約-⑽之 離子植入的劑蕃#… ❹ 〇
雜物不致改變第—盘第又使得第—導電類型之植入摻 第-導電類型之植:摻或,參雜類型。同理, 66頂端部分的穆雜二^相植入之没極區域 電類型之摻雜物=半導體區域72内的第_導 62及汲極區域66内的第辰低於第—與第二源極區域 度。舉例而言,改質半之摻雜物的摻雜物滚 咖015/咖l5.〇xl^體^或72的摻雜物濃度係介於 /cm3至5.〇χΐ〇2〇 /cm3 Cm之間,或可能介於 至約l.〇xl〇〜cm3《間’且一般介於約l.〇x1〇i8 W 72更低與更高的摻^此也納人改时導體區域 摻雜物注人改f半導體=於料的第-導電類型之 有較半導體鰭片18 °°或2,故改質半導體區域72且 片18内之本體區域20更高的摻雜物濃度: 在一種情況下 、 端的頂表面下方开;士為了直接在半導體鰭片18之第一夫 傾斜角度的情況^ t質半導f區域7 2 ’係可在不具任何 入,亦即,以垂/本II弟一導電類型之推雜物的離子植 改質半導體區域^2^體道籍片18的頂表面之方向進行植 .鳍片蓋體部分30#„ +導體鰭片18的頂表面上之介電質 末端部分_表面邊緣延伸,跨過半導體則18第一 同高度之第f 而至與改質半導體區域72的+ 導題内的水平線處。在此情-下 區域2。之-暴露 28 201036161 在植入期間,閘極導髀 藉片蓋體部分30 —_間隙壁55及介電質 第-導電類型之推雜物’以避免將 之摻雜物植入到第一斜向離子植入將第—導電類型 為使得第一導電 離子植入的傾斜角度設定 Ο 避免第—導電類型之摻透r—末端壁,而 =’改質半導體區域72自半導二-;末在此情況 將產生重ί中=:之第-:體實施例相同的方式 束端與第二=子植人到半導體,則Μ之第- Ο 導體鰭片β之第離子植入之前,半 域62的頂表面及側向鄰接第°_3第二源極區 末柒的頂表面係汲極區域66的頂表面。 弟 且側末端的頂表面 4丨2〇〇:=介Γnm至1 〇〇〇nm之間,或可能介於1 °腿 111之間,且一般介於約30nm至約 而在此也納人更小與更大的厚度。產生重組^㈣的】 29 201036161 子濃度係可與第—具體實施财相同。 導電^半ί體區域72係具有與本體區域2G相同的第一 更高的的原子濃度,或係具有較本體區域2〇 第一導泰、¥電類型之摻雜物的原子濃度。當任何額外的
庫用虚ί類型之摻雜物注人改f半導體區域72時,係可 應用與率—具體實施财相_方法。 T ❹ Ο 端的種情況下’為了直接在半導體則18之第一末 ::角方形ΐ改質半導體區域72,係可在不具任何 斜2的情況下實施產生重組中心元素之離子植入,; 導體區域72自半導體㈣^表面之方向進仃。改質半 Si的—邊緣延伸跨過半導體㈣18之二ϊΐΐ =一末端翻的水平線處。在 域72並不鄰接絕緣層1G =导體£ 之一暴露的實質垂直表面弟―仏壁包含本體區域20 續片期間,閘極導體5G、閘極間隙壁55及介電質 3":擋產生重組中心元素之離子二 將產生重組中心元素注入半導體則18。 避免 在另—情況下,係藉由钮^ 元素之離讀人到第料植人將產生重組中心 定為使得μ重針心賴斜角度設 壁,而避免產生重組中心元素之 内。在此情況下,改質半導體卩 —末端壁 等體&域72自半導體鰭片18的 30 201036161 =二電質Γί體部分3。的1緣延伸,跨過 千片18之第—末端部分的頂表面 壁至絕緣層1〇的頂表面。 跨過弟-末知 一呈至屬半導體合金部分係以與第 ΐίίΓ二,金屬半導體合金部分82直接形成 /、第一源極區域62、改質半導體區
G 知壁上之本體區域2〇(若存在)的任何朵恭― Ξ士今ΐί形成殘餘的介電質間隙壁’則:極 介i質接絕'縣1G的頂表面。若存在殘餘的 源極側金屬半導體合金部⑽^ 汲極側金屬半導體合金部分86直接形成在汲極卩妁 。具體而言,汲極侧金屬半== 壁之第=νΓ-=—Γ之第二末端、第二惻 此,t、..弟—末知壁及第二末端的頂表面上。因 及極财導體合金部分8 66及本體區域20的八;刀復盍/及極[域 _汲極區域二::二及;側金屬半導體合金部分 導體人全%八% 郇接本體區域20。汲極侧金屬半 直-致。若未形成殘餘的介電壁55的-邊緣垂 導體合金部分86係鄰接;緣電^隙壁’則沒極側金屬半 的介電質間隙壁,貝&‘4 + ^^°若\存在殘餘 殘餘的介電質間隙壁。_屬半導;合; 201036161 有整體且單一的架構。 源極嫩屬半導體合金部分μ無测金屬半導體 合金部分86包含丰道 牛¥體―片以之半導體材料與金屬層之 S金,如苐一具體實施例中所述。
曰照圖13A至圖13F,中線(M0L)介電層90如第一 /、體實施例中所述形成在半導義ϋ 18的上方。接觸介 形成在MOL介電層9G内,且填有金屬以形成各種金 屬接觸。舉_言,係形成源極接觸介層孔92垂直鄰接 源極側金屬半導體合金部分82,以及形姐極侧接觸介層 孔94垂直鄰接汲極側金屬半導體合金部分恥。由於汲極 側金屬半導體合金部分86直接形成在半導魏片18的頂 表面上,故汲極側接觸介層孔垂直鄰接汲極侧金屬半導體 合金部分86。 HSSOI MOSFET係定向為能利用可選自第一與第二 Q 側壁所有可鹿晶向之結晶晶向,如第一具體實施例中所 述。HSSOI MMOSFET的本體區域2〇透過改質半導體區 域72電性連接至源極側金屬半導體合金部分82。 參照圖14A至圖14F’在對應圖HA至圖11F的程序 步驟中,藉由將第二導電類型之摻雜物植入到第一末端壁 内,即可從第二示範半導體結構衍生出第二示範半導體結 構之一變化例。應用斜向離子植入將第二導電類型之摻雜 物植入到第一末端壁内,藉此連接第一與第二源極區域 62。形成整體與單一架構之整合源極區域62,,其自第一 閘極介電質的邊緣延伸跨過第一末端上之第一侧壁部分 32 201036161 至第—末端壁,跨過第一末端壁,跨過半導 =上之第二側壁至第二間極介電質的; 包含圖13A至圖13F所示之第一與第二源極 Ο 〇 —5圖15A-15F,根據本發明第三具體實施例之第三 體結構衍生自圖至圖1GF所示之第二示範半 V,構。應用斜向離子植入將第二導電類型 入透過半導體則18之第-與第二側 總才 如第二具體實施例中所述。然而,在’ 期間,植入到半繼片18之第離π =摻:物的能量與劑量調整為使得替個半導” ^1—末成為極域68。汲_心8#& 起即’不需要實體顯現的界面來連接: 沒,區域68與本體區域2〇之間的整個界面 垂直。及極區域68與本體區域2〇之間 筲上為 ?蓋體部分3。的底表面延伸至絕緣層〗。的頂表面電質鰭 城蓋本域2G ’且其垂直鄰接絕緣層 子植入的方向如圖15Α與圖 心0。 實施例中的第-與第二源極區域二=構。 體貫施例中的第-與第二源極區域62相同。〜、卓-具 MOS^區域68帛作本發明具體實施例中HSSOT 極。汲極區域68係具有—邊緣實質上: 33 201036161 極導體50的一邊緣垂直一 第-與第二難介電f 4()二:_再者,汲極區域68係鄰接 域⑼與第-及/或第二閘極$^的周邊部分。沒極區 極間隙壁55的厚度及/或斜向:::之_重疊’係由閘 整。介電質鑛片蓋體部分3〇 斜角度加以調 68與本體區域20。 的底表面垂直鄰接汲極區域 曹;\ Z穴不―你蚀區域62及汲極區域68經 〇 ❾ ::電ΓΐΓί第,區域62及汲極區域68内 协+例而5,弟—與第二源極區域62及汲極 =68的摻雜物濃度係介於1()><1()18_3至1()><1()22_3 曰或可旎介於1.0/1019/咖3至1〇xl〇21/cm3之秋 濃;第二源極區域62及汲極區域‘ 參照圖16A至圖16F,實施對應圖11A 序步驟,如第二具體實施例中所述。如第一4二且:J ,例〃中所述,HSSOI MOSFET係定向為能利用可選自第 -、弟一側壁所有可此日日向之結晶晶向。HSSOI MOSP^ET1 =體區域20透過改質半導體區域72電性連接至源極側 i屬半導體合金部分82。 參照圖17A至圖17F,在對應圖11A至圖11F的輕 步驟中’藉由將第二導電類型之摻雜物植入到第一末^辟 内,即可從第三示範半導體結構衍生出第三示範半導體ς 構之一變化例。應用斜向離子植入將第二導電類型之摻^ 物植入到第一末端壁内,藉此連接第一與第二源極^域 62。形成整體與單一架構之整合源極區域62,,其自第三 34 201036161 的邊緣延伸跨過第—末端上之第—側壁部分 第:末端壁,跨過第—末端壁’跨過半導體鰭片18之 末端上之第二側壁至第二閘極介電質的—邊緣。整合
源極區域62’包含圖l6A至圖16F所示之第一與第二源極 區域62。 #參照圖18A至®18F,根據本發日月第四具體實施例之 第四不範半導體結構,藉由省略對應圖5A至圖汗形成改 貝半導體區域72的程序步驟而衍生自第—示範半導體結 構。因此,源極侧金屬半導體合金部分82鄰接第一與第 二源極區域62及位於第-與第二源極區域62之間的部分 本體區域20。如前述具體實施例中所述,HSS〇I 係取向為能利用可選自第一與第二側壁所有可能晶向之 結晶晶向。HSSOI MOSFET的本體區域20直接電性遠接 源極侧金屬半導體合金部分82。 # 卜參照圖19A至圖19F ’根據本發明第五具體實施例之 第五示範半一體結構,错由省略對應圖11A至圖11 ρ形成 改質半導體區域72的程序步驟而衍生自第二示範半導體 結構。因此’源極側金屬半導體合金部分82鄰接第一與 第二源極區域62及位於第一與第二源極區域62之間的部 分本體區域2〇。如前述具體實施例中所述,HSSOI ^OSFET係定向為能利用可選自第一與第二側壁所有可 能晶向之結晶晶向。HSSOI MOSFET的本體區域2〇直接 電性連接源極側金屬半導體合金部分82。 ^ 參照圖20A至圖20F,根據本發明第六具體實施例之 第六示範半導體結構,藉由省略對應圖11A至圖iif形成 201036161 改負半導體區域72的程序步驟而衍生自第三示範半^與 、^構。因此,源極側金屬半導體合金部分82鄰换第〆^ 第二源極區域62及位於第一與第二源極區域62之間的 分本體區域20。如前述具體實施例中所述,HSS MOSFET係定向為能利用可選自第一與第二側璧所有 成晶向之結晶晶向。HSSOI MOSFET的本體區威真 電性連接源極側金屬半導體合金部分82。 本發明已藉由特定具體實施例加以說明,熟習此頊= Ο 術者由前述說明顯然可推導出其各種替代例、修飾例與氡 化例。因此,本發明意欲涵蓋落於本發明及所附申請專利 範圍之範疇與精神内的所有這些替代例、修飾例與變化 例。 【圖式簡單說明】 以下說明係應用於此處所有圖式。圖式中相同的元件 符號對應同一具體實施例中相同的製造階段。具有標註 ❹ 「A」之圖式代表上_下視圖,具有標註「B」之圖式代表 沿平面B-B,所取之水平截面圖,具有標註「c」、「d」、「e」 或「F」之圖式係分別沿平面C-C’、D-D,、E-E,或F-F,所 取、具相同元件符琥與標言主「A」❸對應圖式之垂直截面 圖。 圖1A至圖7 F為根據本發明第一具體實施例之第一 範混合表面絕緣體上半導體(H S S 〇 Ϊ)金氧半場效電晶、 (MOSFET)結構之系列視圖。 阳 圖8A至圖8F為根據本發明第一具體實施例之 一 範HSSOIMOSFET結構的一變化例之各種視圖。 不 36 201036161 圖9A至圖13F為根據本發明第二具體實施例之第二 示範混合表面絕緣體上半導體(HSSOI)金氧半場效電晶體 (MOSFET)結構之系列視圖。 > 日曰 圖14A至圖14F為根據本發明第二具體實施例之第二 示範HSSOI MOSFET結構的一變化例之各種視圖。 圖15A至圖16F為根據本發明第三具體實施例之第三 示範混合表面絕緣體上半導體(H S S ΟI)金氧半場效電晶體 (MOSFET)結構之系列視圖。 圖17A至圖17F為根據本發明第三具體實施例之第三 〇 示範HSSOI MOSFET結構的一變化例之各種視圖。 圖18A至圖18F為根據本發明第四具體實施例之第四 示範HSSOI MOSFET結構之各種視圖。 一圖19A至圖19F為根據本發明第五具體實施例之第五 示範HSSOI MOSFET結構之各種視圖。 圖20A至圖20F為根據本發明第六具體實施例之第六 示範HSSOI MOSFET結構之各種視圖。、 【主要元件符號說明】 ❹ 6基板 !〇 絕緣層 18半導體鰭片 20 本體區域 30介電質鰭片蓋體部分 40 閘極介電質 50 閘極導體 55閘極間隙壁 57光阻 201036161 62 第一與第二源極區域 62’整合源極區域 64 >及極區域 66 ί及極區域 67 光阻 68 >及極區域
72 改質半導體區域 82 源極側金屬半導體合金部分 84 汲極側金屬半導體合金部分 86 汲極側金屬半導體合金部分 90 MOL介電層 92 源極接觸介層孔 94 汲極侧接觸介層孔
38

Claims (1)

  1. 201036161 七、申請專利範圍: 1. 一種半導體結構,包含: 、,-半導贿片,具有-第-侧壁、―第二側壁及—實質水 平頂表面’且直接位於在-基板上的_絕緣層上,其中 一 與第二側壁實質上彼此平行且實質上為垂直;八"一 -本體區域,位於該半導體則内且具有—第—導 之摻雜,並且垂直鄰接該絕緣層; 一第一源極區域,位於該半導體鰭片之一第一 〇 接位於該第一侧壁上,並且具有一第二導電類型之-摻雜,ί 中έ玄第二導電類型與該第一導電類型相反; -第二源極區域,位於該半導體鰭片_第—末端内且直 接位於該第二側壁上,並且具有該第二導電類型之一推雜;以 及 金屬半‘體合金部分,鄰接該第一源極區域'該第二源 極區域:及具有該第—導電類型之—摻雜且位於該第一源極區 域與該第二源極區域之間該半導體鰭片一部分之一頂表面。 〇 2.如申請專利範圍第1項所述之半導體結構,更包含一没極 區域’位於該半導麟片之—第二末端内且具有該第二導 電類型之一摻雜,其中該汲極區域藉由該本體區域而與該 第一源極區域與該第二源極區域隔開,而且其中該第二末 端位於該半導體鰭片之該第一末端的一相反側。 3. 如申請專利範圍第2項所述之半導體結構,其中該汲極區 域直接位於該第一側壁上且直接位於該第二側壁上。 4. 如申請專利範圍第3項所述之半導體結構,其中該汲極區 201036161 域係連續且包含直接位於該半導體鰭片之一末端壁上的 一部分,其中該末端壁與該第一側壁及該第二側壁實質垂 直,並且直接與該第一侧壁及該第二側壁接合。 5. 如申請專利範圍第3項所述之半導體結構,更包含: 一第一閘極介電質,鄰接該第一側壁的一中間部分; 一第二閘極介電質,鄰接該第二側壁的一中間部分;以及 一閘極導體,鄰接該第一閘極介電質與該第二閘極介電 質c Ο } 6. 如申請專利範圍第5項所述之半導體結構,其中該第一閘 極介電質並未鄰接該第二閘極介電質。 7. ο 8. 如申請專利範圍第3項所述之半導體結構,其中該第一源 極區域之一邊緣與該第二源極區域之一邊緣實質上對齊 該閘極導體之一邊緣,而且其中該汲極區域之一邊緣實質 上對齊該閘極導體之另一邊緣。 如申請專利範圍第3項所述之半導體結構,更包含一介電 質鰭片蓋體部分,其垂直鄰接該本體區域與該汲極區域。 9. 如申請專利範圍第8項所述之半導體結構,其中該介電質 鰭片蓋體部分係覆蓋整個該汲極區域,而且其中該介電質 鰭片蓋體部分之一邊緣實質上對齊該閘極導體。 10. 如申請專利範圍第3項所述之半導體結構,更包含: 40 201036161 11. Ο 專利細第Η)項所述之半導 ^係連軌包含餘錄解導_/之_;/表 的一部分,並且自該半導體韓片1表面上 質轉片蓋體部分之-邊緣。 仏壁延伸至該介電 13. Ο 14. .部分之下方 如申請專利細第n項所述 f域與該汲極區域之間的-邊界自該半^ 實質二極導 域的一部分。 、 #雜的11亥部分係該本體區 15·如申請專利範圍第!項所述 鰭片的該部分係一第_ 蛤體、、、。構,其中該半導體 型摻雜區域具有4雜型換雜區域,該第一導電類 物濃度。 〃物,農度157於該本體區祕夕一祕私 體區域之一摻雜 201036161 16. 如申請專利範圍第15項所述 :域與該第二源極區域之-摻雜物^Γ 導電類型摻籠域之該摻雜物濃度。^亥弟 17. 第1項所述之半導體結構,其中整個該半 曰曰 〇 I8. 一種形成一半導體結構的方法,包含: 形成-半導體籍片,具有—第—側壁、—第二側壁、及一 實貝水平頂表面,且直接位於一絕緣層上並且具有一第 摻雜,其中該第—側壁與該第二侧壁實質上彼此平行 且實質上為垂直; 丁叮 直接在該半導體韓片之一第一末端内的該第一側壁上形 成-第-源極區域’該第—源極區域具有—第二導電類型之一 推雜’其中5玄苐—導電類型與該第一導電類型相反; J:接在该半導體鰭片之該第一末端内的該第二侧壁上形 成一第二源極區域,該第二源極區域具有該第二導電類型之— 摻雜;以及 直接在該第一源極區域、該第二源極區域、及該半導體鰭 片具有該第一導電類型之一摻雜且位於該第一源極區域與該 第二源極區域之間的一部分之一頂表面上,形成一金屬半導體 合金部分。 19.如申請專利範圍第18項所述之方法,更包含在該半導體 緒片之一第二末端内形成一汲極區域,該汲極區域具有該 42 201036161 第二導電類型之一掺雜,其中該汲極區域並未鄰接該第一 源極區域與該第二源極區域,而且其中該第二末端位於該 第一末端之一相反側。 2〇.如申請專利範圍第19項所述之方法,更包含: 提供一絕緣體上半導體(SOI)層,包含該絕緣層盥一項丰 體層; 净 在該頂半導體層上形成一介電質鰭片蓋體層;以及 〇 ^圖案化該介電質鰭片蓋體層與該頂半導體層,其中該介電 質鰭片蓋體層的-剩餘部分組成—介電f縛片蓋體部分,其中 该頂半導體層的一剩餘部分組成該半導體縛片,而且 、 其中該第一侧壁與該第二側壁實質上與該介電質鰭片罢 體部分的側壁垂直地一致。 、I 21.如申請專利範圍f 20項所述之方法,其中該第一源極區 域、該第二祕區域、及麵極區域藉由該第二導電類 0 之離子植入而形成。 &如申請專利範圍第20項所述之方法,其中該汲極區 連續且包含直接位於該半導體鰭片之—末端壁上的—部 分,其中該末端魏實質錄於該第—舰及該第二侧 壁,並且直接與該第一侧壁及該第二側壁接合。 23.如申請專利範圍第2〇項所述之方法,更包含: 質;直接在該第-側壁之-中間部分上形成—第一閘極介電 43 201036161 0 Ο 直接在該第二側壁 之一 質;以及 中間部分上形H閘極介電 質‘鰭片蓋體部分上形:二=導:第二閘極介電質、 及該介電 24. 20項所述之方法,該介電質鰭片 I體4分覆盍整個該汲極區域, 乃 體部分的—邊緣實質上對齊該閘極導體"電質韓片蓋 25·如申請專利範圍第2〇項所述之方法, $類型之摻雜通雜贿第—雜區 ,區域間之該半導體鰭片的該實質水平頂表面的^原 刀,以形成一第一導電類型摻雜區域。 26. 一種形成一半導體結構之方法,包含·· 眚所半導體轉片’具有—第—側壁、—第二側壁、 實貝水平職面,且直接位於—絕緣層上並具有—第 實ΪΙ=直其中該第-側壁與該第二側壁實質上蝴 導體ίί在該實^平頂表面之下方形成—含重組中心之半 型之二夂亚=卜非晶化半導體材料且具有該第一導電類 片内半導體區域及形成在該半導體縛 μ且具有H賴型之—摻雜的至少 成一金屬半導體合金部分,其中該第_ 5 ’夕 類型相反。 -Πν電類型與該第一 及一 導電 44
TW098139753A 2008-12-23 2009-11-23 本體接觸之混合表面的絕緣體上半導體元件 TWI512975B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/342,373 US8227867B2 (en) 2008-12-23 2008-12-23 Body contacted hybrid surface semiconductor-on-insulator devices

Publications (2)

Publication Number Publication Date
TW201036161A true TW201036161A (en) 2010-10-01
TWI512975B TWI512975B (zh) 2015-12-11

Family

ID=42264781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098139753A TWI512975B (zh) 2008-12-23 2009-11-23 本體接觸之混合表面的絕緣體上半導體元件

Country Status (5)

Country Link
US (3) US8227867B2 (zh)
JP (1) JP5528085B2 (zh)
KR (1) KR20100073979A (zh)
CN (1) CN101764158B (zh)
TW (1) TWI512975B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032759A1 (en) * 2008-08-11 2010-02-11 International Business Machines Corporation self-aligned soi schottky body tie employing sidewall silicidation
US8436404B2 (en) 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US8174055B2 (en) * 2010-02-17 2012-05-08 Globalfoundries Inc. Formation of FinFET gate spacer
CN101931008B (zh) * 2010-07-13 2015-04-08 中国科学院上海微系统与信息技术研究所 一种具有体接触结构的pd soi器件
US8698245B2 (en) * 2010-12-14 2014-04-15 International Business Machines Corporation Partially depleted (PD) semiconductor-on-insulator (SOI) field effect transistor (FET) structure with a gate-to-body tunnel current region for threshold voltage (VT) lowering and method of forming the structure
US9385050B2 (en) 2011-01-06 2016-07-05 Globalfoundries Inc. Structure and method to fabricate resistor on finFET processes
EP3923347B1 (en) 2011-09-30 2024-04-03 Sony Group Corporation Tungsten gates for non-planar transistors
KR101735976B1 (ko) 2011-09-30 2017-05-15 인텔 코포레이션 트랜지스터 게이트용 캡핑 유전체 구조를 형성하는 방법
US9637810B2 (en) 2011-09-30 2017-05-02 Intel Corporation Tungsten gates for non-planar transistors
WO2013048524A1 (en) 2011-10-01 2013-04-04 Intel Corporation Source/drain contacts for non-planar transistors
US9087915B2 (en) * 2011-12-06 2015-07-21 Intel Corporation Interlayer dielectric for non-planar transistors
US9219056B2 (en) 2012-03-27 2015-12-22 International Business Machines Corporation Passive devices for FinFET integrated circuit technologies
US9024355B2 (en) * 2012-05-30 2015-05-05 International Business Machines Corporation Embedded planar source/drain stressors for a finFET including a plurality of fins
KR20140040543A (ko) 2012-09-26 2014-04-03 삼성전자주식회사 핀 구조의 전계효과 트랜지스터, 이를 포함하는 메모리 장치 및 그 반도체 장치
US9425296B2 (en) * 2013-09-09 2016-08-23 Qualcomm Incorporated Vertical tunnel field effect transistor
US9564443B2 (en) * 2014-01-20 2017-02-07 International Business Machines Corporation Dynamic random access memory cell with self-aligned strap
US9214557B2 (en) * 2014-02-06 2015-12-15 Globalfoundries Singapore Pte. Ltd. Device with isolation buffer
US20150255555A1 (en) * 2014-03-05 2015-09-10 Globalfoundries Inc. Methods of forming a non-planar ultra-thin body device
US10366988B2 (en) 2015-08-14 2019-07-30 International Business Machines Corporation Selective contact etch for unmerged epitaxial source/drain regions
US10461164B2 (en) * 2017-05-22 2019-10-29 Qualcomm Incorporated Compound semiconductor field effect transistor with self-aligned gate
KR102449608B1 (ko) * 2017-12-21 2022-10-04 삼성전자주식회사 반도체 소자의 제조 방법
EP3732729A4 (en) * 2017-12-27 2021-07-28 INTEL Corporation FINFET-BASED CAPACITORS AND RESISTORS AND ASSOCIATED APPARATUS, SYSTEMS AND PROCESSES
JP7464554B2 (ja) * 2021-03-12 2024-04-09 株式会社東芝 高周波トランジスタ

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965213A (en) * 1988-02-01 1990-10-23 Texas Instruments Incorporated Silicon-on-insulator transistor with body node to source node connection
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US5821575A (en) * 1996-05-20 1998-10-13 Digital Equipment Corporation Compact self-aligned body contact silicon-on-insulator transistor
JP2001250945A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6300182B1 (en) * 2000-12-11 2001-10-09 Advanced Micro Devices, Inc. Field effect transistor having dual gates with asymmetrical doping for reduced threshold voltage
JP2002261292A (ja) * 2000-12-26 2002-09-13 Toshiba Corp 半導体装置及びその製造方法
US6534373B1 (en) * 2001-03-26 2003-03-18 Advanced Micro Devices, Inc. MOS transistor with reduced floating body effect
US6466489B1 (en) * 2001-05-18 2002-10-15 International Business Machines Corporation Use of source/drain asymmetry MOSFET devices in dynamic and analog circuits
US6774437B2 (en) * 2002-01-07 2004-08-10 International Business Machines Corporation Fin-based double poly dynamic threshold CMOS FET with spacer gate and method of fabrication
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7163851B2 (en) * 2002-08-26 2007-01-16 International Business Machines Corporation Concurrent Fin-FET and thick-body device fabrication
DE60223419T2 (de) 2002-11-25 2008-09-04 International Business Machines Corp. Verspannte cmos finfet bauelementestrukturen
US7388259B2 (en) * 2002-11-25 2008-06-17 International Business Machines Corporation Strained finFET CMOS device structures
US6768156B1 (en) * 2003-02-10 2004-07-27 Micron Technology, Inc. Non-volatile random access memory cells associated with thin film constructions
US7105894B2 (en) * 2003-02-27 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts to semiconductor fin devices
US6800885B1 (en) * 2003-03-12 2004-10-05 Advance Micro Devices, Inc. Asymmetrical double gate or all-around gate MOSFET devices and methods for making same
US6967143B2 (en) * 2003-04-30 2005-11-22 Freescale Semiconductor, Inc. Semiconductor fabrication process with asymmetrical conductive spacers
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
US7098502B2 (en) * 2003-11-10 2006-08-29 Freescale Semiconductor, Inc. Transistor having three electrically isolated electrodes and method of formation
US7141480B2 (en) * 2004-03-26 2006-11-28 Texas Instruments Incorporated Tri-gate low power device and method for manufacturing the same
JP2006013303A (ja) * 2004-06-29 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
US7098507B2 (en) * 2004-06-30 2006-08-29 Intel Corporation Floating-body dynamic random access memory and method of fabrication in tri-gate technology
JP5012023B2 (ja) * 2004-07-14 2012-08-29 日本電気株式会社 電界効果型トランジスタ及びその製造方法
US7244640B2 (en) * 2004-10-19 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a body contact in a Finfet structure and a device including the same
US7241649B2 (en) * 2004-10-29 2007-07-10 International Business Machines Corporation FinFET body contact structure
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7217978B2 (en) * 2005-01-19 2007-05-15 International Business Machines Corporation SRAM memories and microprocessors having logic portions implemented in high-performance silicon substrates and SRAM array portions having field effect transistors with linked bodies and method for making same
JP5105721B2 (ja) * 2005-08-02 2012-12-26 インターナショナル・ビジネス・マシーンズ・コーポレーション FinFETのシリコンフィンをエッチングするために用いられる最終ハードマスクを構築するための3つのマスクによる方法
US7655511B2 (en) * 2005-11-03 2010-02-02 International Business Machines Corporation Gate electrode stress control for finFET performance enhancement
JP2007311498A (ja) * 2006-05-17 2007-11-29 Denso Corp 半導体装置
US7517764B2 (en) * 2006-06-29 2009-04-14 International Business Machines Corporation Bulk FinFET device
US20080150026A1 (en) * 2006-12-26 2008-06-26 International Business Machines Corporation Metal-oxide-semiconductor field effect transistor with an asymmetric silicide
US7550773B2 (en) 2007-06-27 2009-06-23 International Business Machines Corporation FinFET with top body contact
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet

Also Published As

Publication number Publication date
TWI512975B (zh) 2015-12-11
US8962398B2 (en) 2015-02-24
US20130171780A1 (en) 2013-07-04
US9023694B2 (en) 2015-05-05
US8227867B2 (en) 2012-07-24
US20100155842A1 (en) 2010-06-24
CN101764158B (zh) 2012-05-23
JP2010153860A (ja) 2010-07-08
JP5528085B2 (ja) 2014-06-25
CN101764158A (zh) 2010-06-30
KR20100073979A (ko) 2010-07-01
US20120208328A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
TW201036161A (en) Body contacted hybrid surface semiconductor-on-insulator devices
TWI275137B (en) Semiconductor device fabrication method
US8853788B2 (en) Replacement gate electrode with planar work function material layers
JP7625013B2 (ja) 傾斜エピタキシ埋込みコンタクト
TWI324386B (en) Semiconductor device and method for manufacturing the same
US9275907B2 (en) 3D transistor channel mobility enhancement
TWI252539B (en) Semiconductor device and manufacturing method therefor
TW535260B (en) Method of manufacturing semiconductor device
US9281390B2 (en) Structure and method for forming programmable high-K/metal gate memory device
US8614486B2 (en) Low resistance source and drain extensions for ETSOI
TWI345308B (en) Semiconductor devices
TW200901464A (en) Method for applying a stress layer to a semiconductor device and device formed therefrom
TWI247347B (en) Method of forming a source/drain and a transistor employing the same
TW201005808A (en) Structure and method to control oxidation in high-k gate structures
TW201236153A (en) Structure and method for Vt tuning and short channel control with high k/metal gate MOSFETs
TW201036042A (en) Method of forming buried gate electrode
TW200822235A (en) Method for forming a strained channel in a semiconductor device
TW200837951A (en) Low noise transistor and method of making same
TW200950002A (en) CMOS integration scheme employing a silicide electrode and a silicide-germanide alloy electrode
TW201201371A (en) Monolayer dopant embedded stressor for advanced CMOS
US9472406B2 (en) Metal semiconductor alloy contact resistance improvement
US20250301695A1 (en) Transistor source/drain contacts and methods of forming the same
US9478468B1 (en) Dual metal contact scheme for CMOS devices
TWI281257B (en) Quasi-planar and FinFET-like transistors on bulk silicon
CN117878140A (zh) 一种存储器结构及其集成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees