.201021180 六、發明說明： 【發明所屬之技術領域] 本發明係關於半導體裝置及其製造方法。 【先前技術】 在日本特開2008-84919號公報中記載有被稱爲 CSP(chip size package)者，例如如第π圖所示，在上表面 具有複數個連接墊32之半導體基板31上設有絕緣膜33及 φ 保護膜34’在保護膜34上面設有連接於連接墊32之配線 35,在配線35之連接墊部上面設有柱狀電極36,在包含配 線35之保護膜34的上面設有封裝膜37，且使得封裝膜37 的上面與柱狀電極36的上面形成於同一平面上，在柱狀電 極36之上面設有焊球38。在此情況時，配線35係由連接 於連接墊32之連接部35a、前端之連接墊部35b、及其間 的迴繞導線部35c所構成。 然而，在日本特開2008-849 1 9號公報中，一般而言， ❹ 複數個柱狀電極36，也就是成爲其底座的複數條配線35 之連接墊部35b係配置爲矩陣狀，且在配置於半導體基板 31上之周邊部的相鄰之配線35的連接墊部35b之間，配置 有配線35的迴繞導線部35c，其中該配線35的迴繞導線部 35c具有成爲配置於半導體基板31上之中央部的柱狀電極 36之底座的連接墊部》 在此，針對上述構成之半導體裝置的尺寸之一例進行 說明。在配線35之迴繞導線部35c的線寬及配線35間之 201021180 間隔，爲最小尺寸而均爲20 g m(第13圖中，相當於2mm， 以下相同）時，當在設柱狀電極36之間距爲500 的情 況，將柱狀電極36之直徑設爲250 //m時，則成爲柱狀電 極36之底座的配線35之連接墊部35b的直徑（因在單側之 允許精度爲l〇em時，則在兩側成爲20ym)成爲270em， 相鄰之配線35的連接墊部35b間的間隔成爲230 # m，於 是，可配置於相鄰之配線35的連接墊部35b間的配線35 之迴繞導線部3 5c的條數成爲5條。 Φ 如上述，在日本特開2008-84919號公報中，在設柱狀 電極36之間距爲500以m的情況，當將柱狀電極36之直徑 設爲250//m時，則成爲柱狀電極36之底座的配線35之連 接墊部3 5b的直徑爲27 0 /zm，而變得較大，而相鄰之配線 35的連接墊部35b間的間隔爲230/zm，而變得較窄，於是， 可配置於相鄰之配線35的連接墊部35b間之配線35的迴 繞導線部35c之條數成爲5條，而變得較少，而有在配線 φ 35之迴繞上受到限制的問題。 因此，本發明之目的在於，提供一種半導體裝置及其 製造方法，其可將配線之連接墊部間之間隔擴大，進而在 配線之迴繞時，不容易受到限制。 【發明內容】 在第1保護膜上設置複數條配線。在包含配線之第1 保護膜上設置第2保護膜，該第2保護膜在與配線7之連 接墊部對應的部分具有開口部。並在透過第2保護膜之開 201021180 口部而外露的配線之連接墊部上面、及其周圍的第2保護 膜上設置柱狀電極。藉此，配線之連接墊部的平面尺寸變 得比柱狀電極之平面尺寸還小，可將配線之連接墊部間的 間隔擴大，進而，在配線之迴繞時，不容易受到限制。 根據本發明之第1形態，提供一種半導體裝置，其具 備：半導體基板，係一表面上形成有積體電路；複數個連 接墊部，係沿該半導體基板之至少對向的一側邊，分別連 I 接於該積體電路；第1絕緣膜，係設於該半導體基板的上 方；複數條第1配線，係設於該第1絕緣膜上，分別以連 接墊部形成外側環狀的方式予以排列；第2配線，係通過 該第1配線之連接墊部間且延伸而出，並以連接墊部在比 該外側環狀還靠內側處形成至少一個環狀的方式予以排 列；第2絕緣膜，係設於包含該第1及第2配線上面之該 第1絕緣膜上，且在與該第1及第2配線之連接墊部對應 的部分具有開口部；及柱狀電極，係設於透過該第2絕緣 ® 膜之開口部而外露的該第1及第2配線的連接墊部上面及 其周圍之該第2絕緣膜的上方，具有比該第1及第2配線 之連接墊部的平面尺寸大的平面尺寸。 根據本發明之第2形態，提供一種半導體裝置之製造 方法’其包含以下步驟：準備半導體基板之步驟，該半導 體基板係於一表面上形成有積體電路，且形成有沿至少對 向的一側邊分別連接於該積體電路之複數個連接墊部；第 1絕緣膜形成步驟’於該半導體基板的上方形成第丨絕緣 201021180 膜，該第1絕緣膜具有使該連接墊部之至少一部分外露的 開口部；配線形成步驟，在形成於該半導體基板上之該第 1絕緣膜上，形成分別具有連接墊部之複數條第1配線、 及分別具有連接墊部之複數條第2配線；第2絕緣膜形成 步驟，在包含該第1及第2配線上面之該第1絕緣膜上形 成第2絕緣膜，該第2絕緣膜在與該第1及第2配線之連 接墊部對應的部分具有開口部；及柱狀電極形成步驟，在 φ 透過該第2絕緣膜之開口部而外露的該第1及第2配線的 連接墊部上面及其周圍之該第2絕緣膜的上方形成柱狀電 極，該柱狀電極具有比該第1及第2配線之連接墊部大的 平面尺寸，該配線形成步驟包括：該第1配線之連接墊部 以形成外側環狀的方式排列，並使該第2配線通過該第1 配線之連接墊部間且延伸而出，而該第2配線之連接墊部 以在比該外側環狀還靠內側處形成至少一個環狀的方式排 列的步驟。 © 根據本發明，於第1絕緣膜上以能使其連接墊部形成 外側環狀的方式排列第1配線，並使第2配線通過第1配 線之連接墊部間且延伸而出，且此連接墊部以在比外側環 狀還靠內側處形成至少一個環狀的方式排列，在包含第1 及第2配線上面之第1絕緣膜上設置第2絕緣膜，第2絕 緣膜係在與第1及第2配線之連接墊部對應的部分具有開 口部，在透過第2絕緣膜之開口部而外露的第1及第2配 線的連接墊部上面及其周圍之第2絕緣膜上設置柱狀電 201021180 極，而柱狀電極之平面尺寸比第1及第2配線之連接墊部 的平面尺寸大，所以，被以形成外側環狀的方式排列之第 1配線的連接墊部的平面尺寸變得比柱狀電極之平面尺寸 還小，藉此，可將第1配線之連接墊部間之間隔擴大，進 而，能使在通過第1配線之連接墊部間所延伸出的第2配 線之迴繞時，不容易受到限制。 【實施方式】 ^ 第1圖爲本發明之一實施形態的半導體裝置之剖視 圖。此半導體裝置係一般被稱爲CSP者，其具備矽基板（半 導體基板）1。在矽基板1之上面形成有預定功能的積體電 路，尤其是電晶體、二極體、電阻、電容器等的元件（未圖 示），在上面周邊部設有由鋁系金屬等所構成且與該積體電 路連接之連接墊2。圖中雖只顯示了二個連接墊2,但實際 上在矽基板1的上面周邊部排列著複數個連接墊2。 在矽基板1上面之除了連接墊2之中央部以外的區 Q 域，設有由氧化矽等所構成之絕緣膜3，連接墊2之中央 部，係透過設於絕緣膜3之開口部4而外露。在絕緣膜3 上面設有由聚醯亞胺系樹脂等所構成的第1保護膜（第1絕 緣膜）5。在第1保護膜5之與絕緣膜3之開口部4對應的 部分設有開口部6。 在第1保護膜5上面設有配線7。配線7係構成爲2 層構造，該2層構造包括：設於第1保護膜5上面且由銅 等所構成的襯底金靥層8、及設於襯底金屬層8上面且由 201021180 銅所構成的上部金靥層9。配線7之一端部，透過絕緣膜3 及第1保護膜5之開口部4、6而與連接墊2連接。在此， 配線7係由連接於連接墊2之連接部7a、前端之平面圓形 的連接墊部7b、及其間的迴繞導線部7c所構成。 在包含配線7之第1保護膜5的上面，設有由聚醯亞 胺系樹脂等所構成的第2保護膜（第2絕緣膜）10。在第2 保護膜10之與配線7的連接墊部7b對應的部分設有開口 ^ 部11。在透過第2保護膜10之開口部11而外露的配線7 的連接墊部7b上面、及其周邊的第2保護膜10上面，設 有由銅等所構成之平面圓形的襯底金屬層12， 在襯底金屬層12上面設有由銅所構成的柱狀電極 13。此情況時，柱狀電極13係設於平面圓形之襯底金屬層 12的整個上面，且成爲平面圓形。柱狀電極13之直徑（平 面尺寸），成爲比配線7之連接墊部7b的直徑（平面尺寸） 還大。藉此，可使得配線7之迴繞導線部7c的一部分配置 Θ 於柱狀電極13之正下方。 在包含襯底金屬層12之柱狀電極13的周圍之第2保 護膜10上面，設有由環氧系樹脂等所構成之封裝膜14,且 將封裝膜14之上表面設置成與柱狀電極13之上表面成爲 同一平面。在柱狀電極13之上面設有焊球15。 在此，第1圖中，如上述，圖中雖只顯示了二個連接 墊2，且只顯示了 4個柱狀電極13，但實際上兩者均爲複 數個。作爲其中一例，第2圖爲省略第1圖所示半導體裝 201021180 置之焊球15的狀態下之實際透視俯視圖。 如第2圖所示，連接墊2係沿矽基板1之四邊或至少 爲對向的一側邊排列有複數個，柱狀電極13係於矽基板1 上呈矩陣狀排列複數個。因此，第1圖所示之設於柱狀電 極13的中心部正下方之配線7的連接墊部7b，係以形成複 數個環狀的方式予以排列。 其次，第3圖爲由第2圖之符號A所示部分的放大透 I 視俯視圖。在此，第1圖之左側相當於沿第3圖之I-Ι線的 部分之剖視圖。在第2圖中配置於最外周之柱狀電極13的 中心部正下方所設之配線7(以下，有時亦稱爲第1配線7) 的連接墊部7b，係以形成最外側之環狀的方式予以排列。 第1配線7以外之配線7的迴繞導線部7c，係通過第 1配線7之連接墊部7b間延伸而出，第2配線7之連接墊 部7b係以在比該最外側環狀還靠內側處形成1個或2個以 上之環狀的方式予以排列。又，以下，有時亦稱爲第2配 ❿ 線7。 其次’針對該構成之半導體裝置之製造方法的一例進 行說明。首先，如第4圖所示’進行如下準備：在晶圓狀 態之矽基板1上面設置由鋁系金屬等所構成之連接墊2、 由氧化砂等所構成之絕緣膜3、及由聚醯亞胺系樹脂等所 構成的第1保護膜5,連接墊2之中央部係透過形成於絕緣 膜3及第1保護膜5之開口部4、6而外露。 接著’如第5圖所示，在第1保護膜5的整個上面形 -10- 201021180 成襯底金屬層8,該第1保護膜5包括透過絕緣膜3及第1 保護膜5之開口部4、6而外露之連接墊2上面。在此情況 時，襯底金屬層8可僅爲藉由無電解電鍍所形成之銅層， 亦可僅爲藉由濺鍍所形成之銅層，再者，亦可爲在藉由濺 鍍所形成之鈦等的薄膜層上，藉由濺鍍形成銅層者。 接著，在襯底金屬層8之上面圖案加工形成防鍍阻劑 膜21。在此情況時，在對應於上部金靥層9形成區域之部 ^ 分的防鍍阻劑膜21形成開口部22。接著，藉由進行以襯底 〇 金屬層8作爲電鍍電流通路之銅的電解電鑛，在防鍍阻劑 膜21之開口部22內的襯底金屬層8的上面，形成上部金 屬層9。 接著，將防鍍阻劑膜21剝離，然後，當以上部金屬層 9作爲遮罩，對上部金屬層9下方以外之區域的襯底金屬 層8進行蝕刻而予以除去時，如第6圖所示，僅在上部金 屬層9下方殘留襯底金屬層8。在此狀態下，藉由上部金 Φ 屬層9及殘留於其下方之襯底金屬層8，形成具有連接墊 部7b之2層構造的配線7。 在此狀態下，第1配線7之連接墊部7b係以形成最外 側之環狀的方式排列。第2配線7之迴繞導線部7c，係通 過第1配線7之連接墊部7b間延伸而出，第2配線7之連 接墊部7b係以在比該最外側環狀還靠內側處形成1個或2 個以上之環狀的方式予以排列。 接著，如第7圖所示，在包含配線7之第1保護膜5 -11- .201021180 的上面，藉由網版印刷法、旋轉塗布法等，形成由聚醯亞 胺系樹脂等所構成的第2保護膜10。此情況時，在第2保 護膜10之與配線7的連接墊部7b對應的部分，藉由光微 影法形成有開口部11。 接著，如第8圖所示，在包含透過第2保護膜1〇之開 口部11而外露的配線7的連接墊部7b之襯底金屬層12上 面，圖案加工形成防鍍阻劑膜23。在此情況時，在對應於 ^ 柱狀電極13形成區域之部分的防鍍阻劑膜23上形成圓形 開口部24。另外，防鍍阻劑膜23之開口部24的直徑，比 第2保護膜10之開口部11的直徑還略大。 接著，藉由進行以襯底金屬層12作爲電鍍電流通路之 銅的電解電鍍，在防鍍阻劑膜23之開口部24內的襯底金 屬層12的上面，形成柱狀電極13。 接著，將防鍍阻劑膜23剝離，然後，當以柱狀電極13 作爲遮罩，對柱狀電極13下方以外之區域中的襯底金羼層 Ο 12進行蝕刻而予以除去時，如第9圖所示，僅在柱狀電極 13下方殘留襯底金屬層12。 接著，如第10圖所示，在包含襯底金屬層12及柱狀 電極13之第2保護膜10的上面，藉由網版印刷法、旋轉 塗布法等，形成由環氧系樹脂等所構成的封裝膜14，且將 該封裝膜14之厚度形成爲比柱狀電極13的高度還厚。因 此，在此狀態下，柱狀電極13之上面，係由封裝膜14所 •FCT=f 覆蓋。 -12- 201021180 然後，藉由適宜地硏削除去封裝膜14的上面側，如第 11圖所示，以使柱狀電極13之上面外露，並且，將含此外 露之柱狀電極13上面的封裝膜14上面加以平坦化。接著， 如第12圖所示，在柱狀電極13上面形成焊球15。然後， 經過切割步驟，即可獲得複數個第1圖所示之半導體裝置。 在依照上述步驟獲得之半導體裝置中，於第1絕緣膜 5上以能使其連接墊部7b形成外側環狀的方式排列第1配 _ 線7，並使第2配線7通過第1配線7之連接墊部7b間延 伸而出，此連接墊部7b以在比外側環狀還靠內側處形成1 個或2個以上之環狀的方式予以排列，在包含第1及第2 配線7上面之第1絕緣膜5上設置第2絕緣膜10，第2絕 緣膜10係在與第1及第2配線7之連接墊部7b對應的部 分具有開口部11，在透過第2絕緣膜10之開口部11而外 露的第1及第2配線7的連接墊部7b上面及其周圍之第2 絕緣膜10上，設置柱狀電極13，而柱狀電極13之平面尺 〇 寸比第1及第2配線7之連接墊部7b的平面尺寸大，所以， 以形成外側環狀的方式排列之第1配線7的連接墊部7b的 平面尺寸變得比柱狀電極13之平面尺寸還小，藉此，可將 第1配線7之連接墊部7b間之間隔擴大’進而，能使在通 過第1配線7之連接墊部7b間而延伸出的第2配線7之迴 繞時，不容易受到限制。 在此，針對此半導體裝置之尺寸的一例進行說明。即 使將柱狀電極13之間距定爲5 00 將柱狀電極13之直 -13- 201021180 徑定爲250#m，仍與此等尺寸無關，可將配線7之連接墊 部7b的直徑定爲10〜100//m，更佳則爲30〜50/zm。並考 慮到允許精度，第2保護膜10之開口部1 1的直徑，係比 配線7之連接墊部7b的直徑還小5〜50"m，而以減小1〇 〜2〇vm爲更佳。 在第1圖所示半導體裝置中，在配線7之迴繞導線部 7c的線寬及配線7之間的間隔爲最小尺寸而均爲20 # m 赢 時，當將柱狀電極13之間距定爲5 00 //m，將柱狀電極13 之直徑定爲250ym，將配線7之連接墊部7b的直徑定爲 1 00 μιη時，則可將配線7之連接墊部7b間的間隔擴大爲 4 00 /zm。其結果，可在相鄰之配線7的連接墊部7b間更多 地配置共爲9條之配線7的迴繞導線部7c。 然而，在此半導體裝置中，因爲由第2保護膜10來覆 蓋配線7，所以，可提高配線7之耐濕可靠度。作爲第2 保護膜10之材料，可採用聚醯亞胺、聚苯嚼哇、Cardo型 ❿ 聚二醯亞胺（polycardodiimide)、苯環丁烯 (benzocyclobutene)、聚硼氮炔（borazine)、環氧系、丙嫌酸 系等之具有感光性、且電性特性、物理特性優良之有機材 料。第2保護膜10之厚度係根據配線7之厚度而定’但可 定爲5〜30ym，又，以1〇〜15/zm爲更佳。 【圖式簡單說明】 第1圖爲本發明之一實施形態的半導體裝置之剖視 -14- 201021180 第2圖爲省略第1圖所示半導體裝置之焊球的狀態下 之實際透視俯視圖。 第3圖爲由第2圖之符號A所示部分的放大透視俯視
第4爲在第1圖所示半導體裝置之製造方法的一例中 最初所準備之物的剖視圖。 第5圖爲接續第4圖之步驟的剖視圖。
第6圖爲接續第5圖之步驟的剖視圖。 第7圖爲接續第6圖之步驟的剖視圖。 第8圖爲接續第7圖之步驟的剖視圖。 第9圖爲接續第8圖之步驟的剖視圖。 第10圖爲接續第9圖之步驟的剖視圖。 第圖爲接續第10圖之步驟的剖視圖。 第12圖爲接續第11圖之步驟的剖視圖。 第13圖爲習知之半導體裝置的一例之剖視圖。 【主要元件符號說明】 1 矽基板（半導體基板） 2 連接墊 3 絕緣膜 4,6 開口部 5 第1保護膜（第1絕緣膜） 7 配線 8 襯底金屬層 -15- 201021180
9 上 部 金 屬 層 7a 連 接 部 7b 連 接 墊 部 7c 迴 繞 導 線 部 10 第 2 保 護 膜 (第2 絕 緣 膜 11 開 口 部 12 襯 底 金 屬 層 13 柱 狀 電 極 14 封 裝 膜 15 焊 球 21 ' 23 防 鍍 阻 劑 膜 22、24 開 P 部 3 1 半 導 體 基 板 32 連 接 墊 33 絕 緣 膜 34 保 護 膜 35 配 線 35a 連 接 於 連 接 墊32 連 接 部 35b * *·-刖 端 之 連 接 墊部 35c 迴 繞 導 線 部 36 柱 狀 電 極 37 封 裝 膜 38 焊 球 -16 -