TWI445145B

TWI445145B - 半導體裝置及其製造方法

Info

Publication number: TWI445145B
Application number: TW099125724A
Authority: TW
Inventors: 兒谷昭一
Original assignee: 兆探晶股份有限公司
Priority date: 2009-08-06
Filing date: 2010-08-03
Publication date: 2014-07-11
Also published as: CN101996971A; KR20110014962A; TW201117334A; KR101159002B1; US8421187B2; JP5536388B2; US20110031584A1; JP2011035349A

Description

半導體裝置及其製造方法

本發明係關於半導體裝置及其製造方法。

於特開2008-244383號公報中已得知有所謂晶片尺寸封裝(CSP:chip size package)的技術。此半導體裝置具有半導體基板。半導體基板的上面設有第1絕緣膜。第1絕緣膜的上面設有複數個配線。配線的連接墊部上面設有柱狀電極。配線的表面、柱狀電極的外周面及第1絕緣膜的上面設有第2絕緣膜。設於柱狀電極之外周面之第2絕緣膜的周圍且在第2絕緣膜的上面設有密封膜。柱狀電極的上面設有焊球。

此情形下，第2絕緣膜係以吸水率較作為密封膜之材料的環氧系樹脂小的材料的聚醯亞胺系樹脂等所形成，且係用以使起因於配線相互間的電遷移所造成的短路不易發生者。即，不形成第2絕緣膜時，利用由環氧系樹脂所構成的密封膜來直接被覆配線，所以，因發生電遷移而使配線中的金屬(銅)離子化並且溶出，此溶出的離子擴散至密封膜中而會有在配線相互間發生短路的情形。

因此，一旦以吸水率較作為密封膜之材料的環氧系樹脂小的材料的聚醯亞胺系樹脂等構成的第2絕緣膜來被覆配線時，則變得不易發生電遷移，進而能使起因於配線相互間的電遷移所造成的短路不易發生。

然而，在上述習知半導體裝置之製造方法，由於係利用旋轉塗布法等，而在晶圓狀態的半導體基板(以下稱半導體晶圓)上之配線的表面、柱狀電極的外周面及第1絕緣膜的上面全體，形成由聚醯亞胺系樹脂等構成的第2絕緣膜，因此，伴隨著第2絕緣膜的硬化所造成的收縮，會有於半導體晶圓發生較大的翹曲，以致於導致其後的步驟中產生起因於半導體晶圓之翹曲所造成故障的問題。

因此，本發明的目的在於提供一種半導體裝置及其製造方法，即使是在第1絕緣膜上形成第2絕緣膜，也能使半導體晶圓不易翹曲。

依據本發明之一樣態，提供一種半導體裝置，包含：第1絕緣膜；複數個配線，係設置於前述第1絕緣膜上，且具有連接墊部及繞線部；及第2絕緣膜，係設置於包含前述配線之前述第1絕緣膜上的一部分；以前述第2絕緣膜被覆配置於至少相鄰接之前述連接墊部間之複數個前述繞線部間之間隔最密集的部分。

依據本發明之另一樣態，提供一種半導體裝置，包含：半導體基板；第1絕緣膜，係設置於前述半導體基板上；下層配線，係設置於前述第1絕緣膜上；第2絕緣膜，係設置於包含前述下層配線之全部的前述第1絕緣膜上的一部分；及複數個配線，係設置於前述第1絕緣膜上及第2絕緣膜上。

依據本發明之另一樣態，提供一種半導體裝置之製造方法，包含：在具有配置於第1絕緣膜上之連接墊部之複數個配線的繞線部相互平行的狀態，以通過配置於最外周之相鄰接的前述連接墊部間而延伸出的方式，形成前述繞線部；在配置於至少相鄰接之前述連接墊部間之複數個前述繞線部間之間隔最密集的部分，形成前述第2絕緣膜，以被覆前述繞線部。

依據本發明之另一樣態，提供一種半導體裝置之製造方法，包含：於第1絕緣膜上形成下層配線；於包含前述下層配線全部之前述第1絕緣上的一部分形成第2絕緣膜；於包含前述第2絕緣膜上之前述第1絕緣膜上形成配線。

依據本發明，於第1絕緣膜上的一部分形成有第2絕緣膜，因此，能儘可能地縮小第2絕緣膜的形成區域，如此一來，即使第2絕緣膜硬化而收縮，能使半導體晶圓不易翹曲

(第1實施形態)

第1圖顯示作為本發明之第1實施形態之半導體裝置之重要部分的平面圖，第2圖顯示沿著第1圖之II-II線之部分的剖面圖。此情形下，第1圖顯示省略了第2圖之密封膜12及焊球13之狀態的平面圖。此半導體裝置係一般稱為CSP的裝置，具有平面矩形形狀的矽基板(半導體基板)1。矽基板1的上面形成有構成既定機能之積體電路的元件，例如電晶體、二極體、電阻、電容器等元件(未圖示)，於其上面周邊部設有連接於上述積體電路之各元件且係由鋁系金屬等構成之複數個連接墊2。

於矽基板1之周邊部及連接墊2之中央部除外的矽基板1上面設有由氧化矽等構成的鈍化膜(passivation film)3，連接墊2的中央部透過設置在鈍化膜3的開口部4而露出。於鈍化膜3的上面設有由聚醯亞胺系樹脂等構成的第1保護膜(第1絕緣膜)5。於與鈍化膜3之開口部4對應之部分的第1絕緣膜5設有開口部6。

於第1絕緣膜5的上面設有複數個配線7。配線7成為基礎金屬層8及上部金屬層9的兩層構造，基礎金屬層8係設於第1絕緣膜5上面且由銅等構成，而上部金屬層9係設於基礎金屬層8上面且由銅等構成。配線7的一端部透過鈍化膜3及第1絕緣膜5的開口部4、6而連接於連接墊2。

在此，配線7由連接於連接墊2的端部7a、成為後述之柱狀電極11之台座且為平面圓形狀的連接墊部7b及其間的繞線部7c所構成。而，配線7的連接墊部7b於第1絕緣膜5的上面配置成矩陣狀。因此，具有配置於內側(在第1圖為上側)之連接墊部7b之配線7的繞線部7c，係通過配置於外側(在第1圖為下側)之相鄰接的兩條配線7的連接墊部7之b間並延伸出。

特別是，於從外側算起第一個(最外側)及第二個配置之相鄰接的兩個連接墊部7b之間具有儘可能多個，例如5條繞線部7c通過並延伸出的區域。又，此5條繞線部7c具有以相互平行的狀態配置的部分，且分別連接於從外側算起的第三個、第四個及第五個配置的連接墊部7b。

如此一來，於該5條繞線部7c相互平行的區域，繞線部7c的間隔最小。所以，於如此區域中的繞線部7c相互之間易發生起因於電遷移所造成的短路。因此，於此半導體裝置中，第2絕緣膜10從上面觀看係以帶狀且直線狀的方式設於包含該5條繞線部7c相互平行的部分及其兩側的相鄰接的兩個連接墊部7b之周邊部之第1絕緣膜5的上面。即，以前述第2絕緣膜(10)被覆配置於至少相鄰接之前述連接墊部(7b)間之複數個前述繞線部(7c)間之間隔最密集的部分。相對於延伸方向呈直行的間隔x係較間隔y小。此情形下，第2絕緣膜10係以吸水率較後述之作為密封膜12材料之環氧系樹脂小的材料的聚醯亞胺系樹脂等所構成。

藉此，該5條繞線部7c相互平行的部分也包含其中兩條繞線部7c平行的部分，而能使起因於電遷移所造成的短路不易發生。該5條繞線部7c相互平行的部分有兩處以上的情形下，第2絕緣膜10也配置於兩處以上。又，也可僅在該5條繞線部7c相互平行的部分及其近傍之第1絕緣膜5的上面設置帶狀且為直線狀的第2絕緣膜10。

於配線7的連接墊部7b上面設有由銅構成之平面圓形狀的柱狀電極11。於矽基板1的周邊部上面、包含配線7之第1絕緣膜5的上面及第2絕緣膜10的上面，於柱狀電極11的周圍設有由環氧系樹脂構成的密封膜12。在此，柱狀電極11設置成其上面與密封膜12的上面同高或低數μm。於柱狀電極11的上面設有焊球13。

其次，說明此半導體裝置之製造方法的一例。首先，如第3圖所示，準備在晶圓狀態的矽基板(以下稱半導體晶圓21)的上面形成由鋁系金屬等構成之複數個連接墊2、由氧化矽等構成的鈍化膜3及由聚醯亞胺系樹脂等構成的第1絕緣膜5，連接墊部2的中央部透過鈍化膜3及第1絕緣膜5的開口部4、6而露出的構造。

此情形下，半導體晶圓21的厚度較第2圖所示之矽基板1的厚度還厚。又，於第3圖中，以符號22顯示的區域為切割道(dicing street)。而，去除了在切割道22及與其兩側對應之部分的鈍化膜3及第1絕緣膜5。

接著，如第4圖所示，在包含透過鈍化膜3及第1絕緣膜5之開口部4、6而露出之連接墊2上面之第1絕緣膜5的上面、以及在切割道22及與其兩側對應的部分的半導體晶圓21的上面形成基礎金屬層8。此情形下，基礎金屬層8可僅為利用無電解電鍍所形成的銅層，又，也可僅為利用濺鍍所形成的銅層、甚至是在利用濺鍍所形成之鈦等的薄膜層上利用濺鍍所形成的銅層。

其次，將由正型的液狀阻劑構成的抗電鍍膜23於基礎金屬層8上面形成圖案。此情形下，在與上部金屬層9形成區域對應之部分的抗電鍍膜23形成開口部24。接著，一旦進行將基礎金屬層8作為電鍍電路的銅的電解電鍍時，則於抗電鍍膜23的開口部24內的基礎金屬層8上面形成上部金屬層9。接著，將抗電鍍膜23剝離。

其次，如第5圖所示，將由負型的乾膜阻劑構成的抗電鍍膜25於基礎金屬層8上面形成圖案。此情形下，在與上部金屬層9的連接墊部(柱狀電極11形成區域)對應之部分的抗電鍍膜25形成開口部26。接著，一旦進行將基礎金屬層8作為電鍍電路之銅的電解電鍍時，則於抗電鍍膜25之開口部26內的上部金屬層9的連接墊部上面形成柱狀電極11。

其次，將抗電鍍膜25剝離，接著將上部金屬層9作為遮罩(mask)並將位於該上部金屬層9下以外的區域的基礎金屬層8蝕刻而去除時，則如第6圖所示，僅在上部金屬層9下殘留基礎金屬層8。以此狀態下，藉由上部金屬層9與殘留於其下的基礎金屬層8形成有二層構造的配線7。

接著，如第7圖所示，利用網版印刷法或噴墨法等，於包含形成在既定相鄰接的兩條配線7之連接墊部7b間的5條繞線部7c及位於其兩側之相鄰接的兩個連接墊部7b之周邊部的第1絕緣膜5上面，形成由聚醯亞胺系樹脂等構成的第2絕緣膜10。

此情形下，當參照第1圖來說明時，於包含該5條繞線部7c之相互平行的部分及位於其兩側之連接墊部7b之周邊部的第1絕緣膜5上面，將第2絕緣膜10形成為帶狀且直線狀。即，該5條繞線部7c之相互平行的部分為易發生起因於電遷移而造成短路的區域，因此，若是以帶狀且直線狀的第2絕緣膜10被覆僅此區域，則能在該區域使起因於電遷移所造成的短路不易發生。

如此一來，由於僅在易發生起因於電遷移而造成短路的區域形成有第2絕緣膜10，因此，能儘可能地縮小第2絕緣膜10的形成區域。所以，即使由聚醯亞胺系樹脂等構成的第2絕緣膜10硬化而收縮，也能使半導體晶圓21不易翹曲，進而可不易導致在其後的步驟中產生起因於半導體晶圓21之翹曲所造成故障。

其次，如第8圖所示，利用旋轉塗布法等，在切割道22及與其兩側之位於半導體晶圓21的上面、包含配線7及柱狀電極11之第1絕緣膜5的上面、以及第2絕緣膜10的上面，形成由環氧系樹脂構成之密封膜12，使得其厚度較柱狀電極11的高度稍厚一些。如此一來，以此狀態下，柱狀電極11的上面為密封膜12所被覆。

其次，適切地研削密封膜12的上面側，如第9圖所示，使柱狀電極11的上面露出且將包含此已露出的柱狀電極11上面之密封膜12的上面平坦化。接著，如第10圖所示，於柱狀電極11的上面形成焊球13。接著，如第11圖所示，適切地研削半導體晶圓21的下面側以使半導體晶圓21的厚度變薄。接著，如第12圖所示，一旦沿著切割道22切斷密封膜12及半導體晶圓21，則能獲得複數個第2圖所示的半導體裝置。

(第2實施形態)

第13圖係作為本發明之第2實施形態之半導體裝置之重要部分的平面圖，第14圖係沿著第13圖之XIV-XIV線之部分的剖面圖。此情形下，第13圖也顯示省略了第14圖之密封膜12及焊球13之狀態的平面圖。此半導體裝置於第1絕緣膜5的上面設有由銅等構成之螺旋形狀的薄膜感應元件(下層配線)14。

薄膜感應元件14之全部及其近傍之第1絕緣膜5的上面設有第2絕緣膜10。於與薄膜感應元件14的外端部及內端部對應之部分的第2絕緣膜10設有開口部15、16。第1、第2絕緣膜5、10的上面設有複數個配線7。此情形下，雖然設於第2絕緣膜10上面之配線7的一部分與薄膜感應元件14交叉，但是由於其間存在有第2絕緣膜10，因此不會短路。

既定的一條配線7之一側端部7d透過第2絕緣膜10的開口部15而連接於薄膜感應元件14的外端部。此既定的一條配線7之另一側端部7a連接於既定的一個連接墊2。既定的另一條配線7之一側端部7e透過第2絕緣膜10的開口部16而連接於薄膜感應元件14的內端部。此既定的另一條配線7的另一側端部成為連接墊部7b。

配線7的連接墊部7b上面設有柱狀電極11。於矽基板1之周邊部上面及包含配線7之第1、第2絕緣膜5、10的上面，在柱狀電極11的周圍設有密封膜12。柱狀電極11的上面設有焊球13。

其次，說明此半導體裝置之製造方法的一例。首先，如第15圖所示，準備在晶圓狀態的矽基板(以下稱半導體晶圓21)的上面形成由鋁系金屬等構成之複數個連接墊2、由氧化矽等構成的鈍化膜3及由聚醯亞胺系樹脂等構成的第1絕緣膜5，連接墊2的中央部透過鈍化膜3及第1絕緣膜5的開口部4、6而露出的構造。

此情形下，半導體晶圓21的厚度也較第14圖所示之矽基板1的厚度還厚。又，於第15圖中，以符號22顯示的區域為切割道。進而去除在切割道22及與其兩側對應的部分的鈍化膜3及第1絕緣膜5。

接著，如第16圖所示，利用光刻法將已藉由濺鍍法等所形成且由銅等構成的金屬膜圖案化，藉此，在第1絕緣膜5的上面形成螺旋形狀的薄膜感應元件14。在此，以形成了薄膜感應元件14的狀態下，透過鈍化膜3及第1保護膜3之開口部4、5而露出連接墊部2，因此，利用與連接墊2的材料不同的材料來形成薄膜感應元件14，以使連接墊部2不會藉由形成薄膜感應元件14時的光刻法而被蝕刻。

其次，如第17圖所示，利用網版印刷法或噴墨法等，於薄膜感應元件14的上面及其近傍之第1絕緣膜5的上面形成由聚醯亞胺系樹脂等構成的第2絕緣膜10。以此狀態下，在與薄膜感應元件14的外端部及內端部對應之部分的第2絕緣膜10形成有開口部15、16。

此情形下，由於僅在薄膜感應元件14的上面及在其近傍之第1絕緣膜5的上面形成有第2絕緣膜10，因此，能儘可能地縮小第2絕緣膜10的形成區域。所以，即使由聚醯亞胺系樹脂等構成的第2絕緣膜10硬化而收縮，也能使半導體晶圓21不易翹曲，進而可不易導致其後的步驟中產生起因於半導體晶圓21之翹曲所造成故障。

以下與上述第1實施形態之製造方法之一例的情形同樣地，當經歷了形成配線7及柱狀電極11的步驟、形成密封膜12的步驟、形成焊球13的步驟、研削半導體晶圓21的步驟及切割步驟，則能獲得複數個第14圖所示的半導體裝置。

(第3實施形態)

第18圖顯示作為本發明之第3實施形態之半導體裝置之重要部分的平面圖。此半導體裝置中，於第1絕緣膜5的上面形成有大致Y字形狀的下層配線17。於下層配線17之全部及在其近傍之第1絕緣膜5的上面設有第2絕緣膜10。在與下層配線17之三個端部對應之部分的第2絕緣膜10設有開口部(未圖示)。

於第1、第2保護膜5、10的上面設有複數個配線7。此情形下，雖然設於第2絕緣膜10上面之配線7的一部分與下層配線交叉，但是由於其間存在有第2絕緣膜10，因此不會短路。

既定的兩條配線7之一側端部7d透過第2絕緣膜10的開口部而連接於下層配線17之一側兩個端部。此既定的兩條配線7之另一側端部7a連接於既定的兩個連接墊2。既定的另一條配線7之一側端部7e透過第2絕緣膜10的開口部而連接於下層配線17之另一側一個端部。此既定的另一條配線7之另一側端部成為連接墊部7b。

此半導體裝置之製造方法也利用網版印刷法或噴墨法等形成第2絕緣膜10。此情形下，由於只要在下層配線17的上面及在其近傍之第1絕緣膜5的上面形成第2絕緣膜10即可，因此能儘可能地縮小第2絕緣膜10的形成區域。所以，即使由聚醯亞胺系樹脂等構成的第2絕緣膜10硬化而收縮，也能使半導體晶圓21不易翹曲，進而可不易導致其後的步驟中產生起因於半導體晶圓21之翹曲所造成的故障。

又，以上說明中，說明了下層配線17大致為Y字形狀的情形，即，說明了下層配線17具有一個一側端部與一同連接於該一側端部之兩個另一側端部的情形，但是，並不限於此，下層配線17也可為具有一個一側端部與全部連接於該一側端部之三個以上之另一側端部的構造。

1．．．矽基板

2．．．連接墊

3．．．鈍化膜

4．．．開口部

5．．．第1絕緣膜

6．．．開口部

7．．．配線

7a．．．端部

7b．．．連接墊部

7c．．．繞線部

7d．．．端部

7e．．．端部

8．．．基礎金屬層

9．．．上部金屬層

10．．．第2絕緣膜

11．．．柱狀電極

12．．．密封膜

13．．．焊球

14．．．下層配線

15．．．開口部

16．．．開口部

17．．．下層配線

21．．．半導體晶圓

22．．．切割道

23．．．抗電鍍膜

24．．．開口部

25．．．抗電鍍膜

26．．．開口部

x．．．間隔

y．．．間隔

第1圖係作為本發明之第1實施形態之半導體裝置之重要部分的平面圖。

第2圖係沿著第1圖之II-II線之部分的剖面圖。

第3圖係於第1圖及第2圖所示之半導體裝置之製造方法的一例中，最初準備之裝置的剖面圖。

第4圖係接續第3圖之步驟的剖面圖。

第5圖係接續第4圖之步驟的剖面圖。

第6圖係接續第5圖之步驟的剖面圖。

第7圖係接續第6圖之步驟的剖面圖。

第8圖係接續第7圖之步驟的剖面圖。

第9圖係接續第8圖之步驟的剖面圖。

第10圖係接續第9圖之步驟的剖面圖。

第11圖係接續第10圖之步驟的剖面圖。

第12圖係接續第11圖之步驟的剖面圖。

第13圖係作為本發明之第2實施形態之半導體裝置之重要部分的平面圖。

第14圖係沿著第13圖之XIV-XIV線之部分的剖面圖。

第15圖係於第13圖及第14圖所示之半導體裝置之製造方法的一例中，最初準備之裝置的剖面圖。

第16圖係接續第15圖之步驟的剖面圖。

第17圖係接續第16圖之步驟的剖面圖。

第18圖係作為本發明之第3實施形態之半導體裝置之重要部分的平面圖。