201017819 六、發明說明： 【發明所屬之技術領域】 本發明關於半導體裝置之製造方法，特別是關於具有 比介電率約1之層間絕緣膜的半導體裝置之製造方法，及 使該製造方法於半導體製造裝置被執行的記憶媒體。 【先前技術】 0 爲達成半導體裝置之高集積化，圖案之微細化被進展 。但是’隨圖案之微細化之進展，配線間之間距變窄。配 線間之間距變窄會使配線間之容量C增大，信號延遲變爲 ‘顯著。信號延遲r可以以下之（1)式表示。 X - R χ C ....(1) 於（1)式，r爲信號延遲，R爲配線電阻，C爲配 @ 線間容量。 由（1 )式可知，欲減低信號延遲τ時，如何縮小配 線間容量C乃重要者。 不擴大配線間間距而欲縮小配線間容量C時，將配線 間之層間絕緣膜之比介電率縮小即可。層間絕緣膜之代表 例爲Si02，Si02之比介電率約爲4。因此。層間絕緣膜使 用比介電率小於4之絕緣膜、亦即所謂低介電率膜（本說 明書中以下稱爲Low-k膜）爲解決方法之一。 解決方法之另一爲，真空之比介電率爲1，因此由配 -5- 201017819 線間除去層間絕緣膜，而將配線間設爲氣隙（air gap )( 例如專利文獻1、2 )。 將配線間設爲氣隙’則配線間之絕緣層之比介電率可 以非常接近1。 專利文獻1 :特開2000-2086 22號公報 專利文獻2 :特開2007-74004號公報 【發明內容】 (發明所欲解決之課題） 但是，將配線間設爲氣隙，構成具有比介電率約1之 層間絕緣層的半導體裝置時，配線間不存在層間絕緣膜等 之固形物，配線形狀如何控制會成爲問題。 另外，氣隙形成後，配線剝落之故，剝落之配線之氧 化等、配線之變質如何抑制亦成爲課題。 本發明目的在於提供，在具備比介電率約1的層間絕 緣層之半導體裝置中，可實現以良好形狀形成配線，以及 在氣隙形成後亦能抑制配線之變質的其中至少一方的，半 導體裝置之製造方法，及使該製造方法於半導體製造裝置 被執行的記憶媒體。 (用以解決課題的手段） 爲解決上述問題，本發明第1態樣之半導體裝置之製 造方法’係具備比介電率約i的層間絕緣層之半導體裝置 之製造方法’其特徵爲具備以下工程之至少其中一方：在 -6- 201017819 對配線間施予絕緣用的層間絕緣膜形成氣隙之前，對上述 層間絕緣膜施予疏水改質處理的工程；及在對配線間施予 絕緣用的層間絕緣膜形成氣隙之後，對上述配線施予疏水 改質處理的工程。 本發明第2態樣之半導體裝置之製造方法，其具備： 在基板上形成層間絕緣膜的工程；在上述層間絕緣膜形成 用於塡埋配線的溝及/或孔的工程；對上述形成有溝及/或 0 孔的層間絕緣膜施予疏水改質處理的工程；在上述被施予 疏水改質處理後的上述層間絕緣膜的上述溝及/或孔，塡 埋配線的工程；及在上述被塡埋有配線的上述層間絕緣 膜，形成氣隙的工程。 本發明第3態樣之半導體裝置之製造方法，其具備： 在基板上形成塡埋有配線之層間絕緣膜的工程；在上述塡 埋有配線之層間絕緣膜，形成氣隙的工程；及對上述形成 有氣隙的層間絕緣膜、及/或上述配線施予疏水改質處理 φ 的工程。 本發明第4態樣之半導體裝置之製造方法，其具備： 在基板上形成層間絕緣膜的工程；在上述層間絕緣膜上形 成犧牲膜的工程；在上述犧牲膜形成用於塡埋配線的溝及 /或孔的工程；對上述形成有溝及/或孔的犧牲膜施予疏水 改質處理的工程；在上述犧牲膜的上述溝及/或孔塡埋配 線的工程；及將上述犧牲膜由上述層間絕緣膜上予以除 去的工程。 本發明第5態樣之半導體裝置之製造方法，其具備： 201017819 在層間絕緣膜上形成塡埋有配線的犧牲膜的工程；將上述 犧牲膜由上述層間絕緣膜上予以除去的工程；及對上述被 除去犧牲膜後的上述層間絕緣膜、及/或上述配線，施予 疏水改質處理的工程。 本發明第6態樣之記憶媒體，係記憶有：在電腦上動 作、控制半導體製造裝置之程式者；其特徵爲： 上述程式，執行時，係使上述第1〜第5態樣之半導 體裝置之製造方法被進行，而於電腦控制上述半導體製造 【實施方式】 以下參照圖面說明本發明之一實施形態。又，參照圖 面中同一部分附加同一參照符號。 本發明之實施形態之半導體裝置之製造方法，係具備 比介電率約1的層間絕緣層之半導體裝置、亦即具有氣隙 之半導體裝置之製造方法。該製造方法基本上具備以下工 程之至少其中一方：對配線間之絕緣用的層間絕緣膜，爲 形成氣隙而由配線間予以除去之前，對上述層間絕緣膜施 予疏水改質處理的工程；及對配線間之絕緣用的層間絕緣 膜，爲形成氣隙而由配線間予以除去之後，對該配線施予 疏水改質處理的工程。 對層間絕緣膜，爲形成氣隙而由配線間予以除去之前 ，對上述層間絕緣膜施予疏水改質處理，如此則可以良好 形狀形成配線。例如，於層間絕緣膜形成用於塡埋配線的 -8 - 201017819 溝及/或孔之後，對層間絕緣膜施予疏水改質處理。如此 則’形成溝及/或孔時被形成於層間絕緣膜的損傷層會回 復’溝及/或孔之形狀不容易破壞，可維持良好形狀。在 維持良好形狀的溝及/或孔塡埋配線時，塡埋之配線形狀 成爲良好。因此’即使除去層間絕緣膜，氣隙被形成後， 配線亦成爲良好形狀。 另外’作爲疏水改質處理之一例，例如損傷層爲包含 0 作爲末端基之羥基（以下稱OH基）者時，係進行該損傷 層之OH基之替換處理，使末端成爲甲基（CH3基=Me基 ，以下稱Me基）者。末端基爲Me基之層間絕緣膜具有 疏水性。該替換處理之一例，作爲疏水改質處理劑，係於 例如包含 TMSDMA( trimethyl silyl dimethyl amine，三 甲基矽烷基二甲胺）的環境中處理形成有溝之層間絕緣膜 。如此則，形成於層間絕緣膜的方式損傷層會回復，溝之 形狀難以被破壞。 φ 另外，相較於Si02，層間絕緣膜之比介電率較小， 例如比介電率爲小於4之Low-k膜時，因爲包含OH基之 損傷層之形成而上升的比介電率，藉由上述疏水改質處理 、亦即藉由替換OH基使末端成爲Me基，而可以獲得比 介電率下降之優點（介電率之回復）。 另外，Low-k膜爲具有多孔之多孔質Lowk膜時，藉 由上述疏水改質處理，可以獲得抑制構成配線或障層金屬 的金屬對於多孔質Low-k膜之滲透之優點（多孔質之封孔 )。作爲抑制滲透之方法，習知係形成新的膜而將孔予以 -9- 201017819 封閉。但是’藉由上述疏水改質處理，無須形成新的膜即 可抑制滲透。滲透被抑制之結果，配線成爲良好形狀。 疏水改質處理之具體條件之一例，層間絕緣膜使用膜 厚150nm之Low-k材料，疏水改質處理劑使用TMSDMA 時設定如下：
處理溫度（基板溫度）：250°C 處理壓力（腔室內壓力）：〇.67Pa(5mT) 處理時間：1 m i η 另外，疏水改質處理劑除上述TMSDMA以外，亦可 使用如TMSDMA般於分子內具有矽胺烷鍵結（Si-N)的 化合物。分子內具有矽胺烷鍵結（Si-N )的化合物之例可 爲例如： TMDS (1,1,3,3-Tetramethyldisilazane) HMDS (Hexamethy I d i s i I azane) DMS DMA (Di.methylsi lyldimethylamine) T Μ M A S (Tr ί methy i methy l,am i no^ i I ane) TM I CS (Trimethyl (isopyanatojsi lane) TMSA (Trijnethylsi lylacetylene) TMSC (Trimethylsi lylcyanide) TMSPy ro l e (1-Trimethylsilyljiyrole) BS T F A (N,b-Bis(triraethyl$ilyl)trifluoroacetamide) B DMA DMS (Bis(dimethylainino)dimethylsi lane)等 〇 另外，爲形成氣隙而使層間絕緣膜由配線間予以除去 後，藉由對該配線施予疏水改質處理，如此則，即使在氣 隙形成後亦可抑制配線之變質。例如藉由對剝離之配線實 施上述疏水改質處理，可獲得還原效果。亦即，突出之配 線之表面被形成的變質層、氧化層會被還原。 另外，於氣隙之底部殘留層間絕緣膜時，該層間絕緣 膜被實施疏水改質處理，因此，亦可以抑制氧化劑例如水 -10- 201017819 分之飛散至氣隙內。由此，氣隙形成後之配線之變質亦可 以被抑制。 另外，由配線間除去層間絕緣膜之後’對配線實施疏 水改質處理之處理條件之具體之一例’配線障層金屬使用 膜厚 5 nm之钽（Ta)材料，疏水改質處理劑使用 TMSDMA時設定如下： 處理溫度（基板溫度）：250°C 處理壓力（腔室內壓力）：〇.6 7Pa(5inT) 處理時間：1 m i η 另外，疏水改質處理劑除TMSDMA以外，亦可使用 上述具有矽胺烷鍵結（Si-N)的化合物。 如上述說明，依據本發明之實施形態之半導體裝置之 製造方法，將層間絕緣膜由配線間予以除去之前，藉由對 該層間絕緣膜實施疏水改質處理，因此，於具備比介電率 約1的層間絕緣層之半導體裝置，可以良好形狀形成配線 〇 另外，將配線間之絕緣用的層間絕緣膜，由配線間予 以除去之後，藉由對該配線實施疏水改質處理，因此，於 具備比介電率約1的層間絕緣層之半導體裝置，即使在氣 隙形成後，亦可以抑制配線之變質。 以下依據第1例、第2例、、、之順序說明更具體之 實施形態。 於配線間形成氣隙之手法可以大分爲2種方法。其一 爲，使用配線作爲遮罩進行層間絕緣膜之回蝕（etching 201017819 back，回蝕法）的手法，另一爲，於犧牲膜間形成配線， 配線形成後除去犧牲膜（犧牲膜法）的手法。 首先，說明使用回蝕法形成氣隙之具體例。 (第1例） 圖1A-1G、圖2A-2C爲本潑明實施形態之第1例之半 導體裝置之製造方法之斷面圖。 首先，如圖1A所示，於基板1上形成層間絕緣膜2 。本說明書中，基板1，係指半導體基板（半導體晶圓） 、或包含形成於半導體基板上的層間絕緣膜、抗反射膜、 配線等底層膜之雙方者。亦即，基板1係指半導體基板或 包含底層膜之底層構造體。 之後，如圖1B所示，於層間絕緣膜2上形成光阻圖 案3，其成爲配線之塡埋用之溝及/或孔之形成用遮罩。 之後，如圖1C所示，以光阻圖案3作爲遮罩，蝕刻 層間絕緣膜2，於層間絕緣膜2形成配線之塡埋用之溝及/ 或孔4。 之後，如圖1D所示，去灰處理光阻圖案3予以除去 。於層間絕緣膜2之露出面，因爲圖1C所示蝕刻及光阻 圖案3之去灰處理而形成損傷層5。 之後，如圖1 E所示，對形成有溝及/或孔4的層間絕 緣膜2施予疏水改質處理。如此則，形成於層間絕緣膜2 的損傷層5會被回復。 之後，如圖1F所示，於實施疏水改質處理後之層間 -12- 201017819 絕緣膜2之溝及/或孔4，塡埋配線6。於配線6之塡埋， 可使用習知之鑲嵌法。 之後’如圖1G所示，以塡埋有配線6之層間絕緣膜 2、本例中以配線6作爲遮罩使用而進行蝕刻，於層間絕 緣膜2形成氣隙7。形成氣隙時，係如圖2A所示，於配 線6之露出面形成變質層、例如氧化層8。另外，本例中 ’於氣隙7之底部殘留層間絕緣膜2。在層間絕緣膜2之 ❹ 中由氣隙7之底部露出的露出面，被形成新的損傷層9。 之後，如圖2B所示’對形成有氣隙7的層間絕緣膜 2及配線6施予疏水改質處理。如此則，形成於層間絕緣 膜2的損傷層9會回復。另外，形成於配線6的變質層、 本例中爲氧化層8被還原、除去。 之後’如圖2C所示’於配線6及氣隙7之上形成層 間絕緣膜10。層間絕緣膜10，係以氣隙7不被塡埋的方 式，於階梯覆蓋性變差條件下被形成。 φ 圖3A ' 3B及圖4A ' 4B表示由第1例之製造方法獲 得之優點之斷面圖。 依據上述第1例之製造方法，如圖1E所示，於層間 絕緣膜2形成溝及/或孔4之後，對層間絕緣膜2施予疏 水改質處理。因此，配線6之形狀，如圖3A所示，和不 施予疏水改質處理情況（圖3B)比較，成爲良好形狀。 此乃因爲，如上述說明’形成於層間絕緣膜2的損傷層5 被回復。配線6之形狀可以成爲良好形狀，結果，和例如 配線6之形狀隨機歪斜之情況（圖3B)比較，可以減輕 -13- 201017819 配線6之電阻値之變動。因此，可以獲得之優點爲，例如 可以較佳良品率形成電路特性之變動少的高品質半導體積 體電路裝置。 另外，依據上述第1例之製造方法，如圖2B所示， 於層間絕緣膜2形成氣隙7之後，對配線6及層間絕緣膜 2施予疏水改質處理。因此，配線6，如圖4A所示，和 不施予疏水改質處理情況（圖4B)比較，表面可設爲不 存在變質層、例如不存在氧化層8之狀態。結果，和例如 配線6存在變質層、例如存在氧化層8之情況比較，可以 將配線6之電阻値之上升抑制爲較低。因此，有助於獲得 之優點爲，例如可以較佳良品率形成電路特性之變動少的 高品質半導體積體電路裝置。 另外，於氣隙7之底部殘留層間絕緣膜2之情況下， 層間絕緣膜2，如圖4A所示，和不施予疏水改質處理情 況（圖4B)比較，表面可設爲不存在損傷層9、例如不存 在含OH基之損傷層9之狀態。層間絕緣膜2不存在損傷 層9之結果，氣隙7之形成後，可抑制使配線6變質之物 質、例如水分之飛散至該氣隙7內。因此’氣隙7之形成 後配線6之變質、例如在露出氣隙7之表面’隨時間之經 過而形成氧化層8可以被抑制。如此則’優點爲可以獲得 難以引起經時之劣化，長時間可維持穩定動作的半導體積 體電路裝置。 (第2例） -14- 201017819 圖5爲依據本發明實施形態之第2例之半導體裝置之 製造方法被形成之半導體裝置之斷面圖。 第1例之製造方法，氣隙7,係在由配線6間全部除 去之狀態下予以形成。但是，氣隙7，如圖5所示，亦可 於配線6之側壁殘留層間絕緣膜2之狀態下予以形成。此 情況下，於半導體積體電路裝置全體，於配線6之側壁殘 留層間絕緣膜2亦可，或於半導體積體電路裝置全體混合 0 存在：層間絕緣膜2殘留於配線6之側壁的部分，及由配 線6間除去層間絕緣膜2之全部的部分。 圖6 A-6E爲本發明實施形態之第2例之半導體裝置之 製造方法之斷面圖。 首先’如圖6A所示，於基板1上形成塡埋有配線6 的層間絕緣膜2。該層間絕緣膜2，亦可藉由參照圖1A- 1F說明之製造方法而形成，或藉由習知製造方法而形成 〇 φ 之後，如圖6B所示，於層間絕緣膜2形成光阻圖案 11，其成爲氣隙形成用之遮罩。 之後，如圖6C所示，以光阻圖案11作爲遮罩，蝕刻 層間絕緣膜2，於層間絕緣膜2形成氣隙7。 之後，如圖6D所示，對光阻圖案11進行去灰、除 去處理。於層間絕緣膜2之露出面，因爲圖6C所示蝕刻 及光阻圖案Π之去灰而形成損傷層9。另外，於配線6 之露出面’因爲光阻圖案11之去灰而形成變質層、亦即 氧化層8。 -15- 201017819 之後，如圖6E所示，對形成有氣隙7的層間絕緣膜 2及配線6進行疏水改質處理。依此而使形成於層間絕緣 膜2之損傷層9被回復。另外，形成於配線6之變質層、 亦即氧化層8，係被還原、除去。 之後’如圖5所示，於配線6及氣隙7之上形成層間 絕緣膜10。層間絕緣膜10，係以氣隙7不被塡埋的方式 ，於階梯覆蓋率變差條件下被形成。 圖7A、7B表示由第2例之製造方法獲得之優點之斷 面圖。 依據上述第2例之製造方法，可獲得和上述第1例之 製造方法同樣之優點。 另外’依據上述第2例之製造方法，氣隙7，係於配 線6之側壁殘留層間絕緣膜2之狀態下被形成，因此如圖 7A所示’配線6間之間隔p較寬時，氣隙7之寬度w可 以形成較間隔P爲窄。和氣隙7之寬度w與間隔p被形 成爲同一情況（圖7 B )比較，氣隙7之寬度w形成較間 隔p爲窄時，可以提升氣隙7之周圍之機械強度。機械強 度提升之結果，不論製造中途、或完成後均可提供難以破 壞之半導體積體電路裝置，此爲優點。 另外，第2例之製造方法，於配線6間殘留層間絕緣 膜2，因此，層間絕緣膜2較好是使用比介電率小的L〇w· k膜〇 (第3例） -16- 201017819 圖8爲依據本發明實施形態之第3例之半導體裝置之 製造方法被形成之半導體裝置之斷面圖。 於配線6之側壁殘留層間絕緣膜2的半導體裝置，並 非限定適用於配線6間之間隔p較寬之情況。 例如圖8所示，亦適用於配線6之上層配線12之接 觸之部分。 圖9A、9B表示由第3例之製造方法獲得之優點之斷 A 面圖。 如圖9A所示，在配線6之上層配線12之接觸部分 之側壁，殘留層間絕緣膜2。如此則，例如上層配線12 之形成位置偏移（誤對準）時，亦可使上層配線12接觸 配線6。 相對於此，如圖9B所示，於配線6之上層配線12之 接觸之部分，亦形成有氣隙7時，誤對準產生時，會有氣 隙7之底部更凹陷，介由構成上層配線12之導電體而使 H 配線6彼此間短路之不良情況。 此種不良情況，可藉由在配線6之上層配線12所接 觸之部分之側壁殘留層間絕緣膜2而予以消除。 依據第3例之半導體裝置之製造方法形成之半導體裝 置，於配線6之側壁，可以混和存在殘留層間絕緣膜2之 部分，及由配線6間除去層間絕緣膜2之部分。以下說明 此種半導體裝置之製造方法之一例。 圖10A-10C、圖11A-11C表示本發明實施形態之第3 例之半導體裝置之製造方法之斷面圖。 -17- 201017819 首先，如圖10A所示，於基板1上形成塡埋有配線6 的層間絕緣膜2。該層間絕緣膜2’亦可藉由參照圖1A-1F說明之製造方法而形成，或藉由習知製造方法而形成 〇 之後，如圖1 〇 B所示’於層間絕緣膜2上形成光阻圖 案11，其成爲氣隙形成用之遮罩。 之後，如圖1 0C所示，以光阻圖案11作爲遮罩蝕刻 層間絕緣膜2，於層間絕緣膜2形成氣隙7 ° 之後，如圖11A所示，對光阻圖案11進行去灰、除 去處理，於層間絕緣膜2之露出面，因爲圖10C所示蝕刻 ，及光阻圖案11之去灰被形成損傷層9。另外，於配線6 之露出面，因爲光阻圖案11之去灰被形成變質層、例如 氧化層8。 之後，如圖1 1 B所示，對形成有氣隙7的層間絕緣膜 2及配線6進行疏水改質處理。依此而使形成於層間絕緣 膜2之損傷層9被回復。另外，形成於配線6之變質層、 本例爲氧化層8，係被還原、除去。 之後，如圖11C所示’於配線6及氣隙7之上形成層 間絕緣膜1 〇。層間絕緣膜1 0，係以氣隙7不被塡埋的方 式，於階梯覆蓋率變差條件下被形成。 之後’如圖8所示’於層間絕緣膜1〇形成上層配線 U。於層間絕緣膜10之形成上層配線12，亦可藉由例如 參照圖1A-1F說明之製造方法而形成，或藉由習知製造方 法而形成。 -18- 201017819 依據該製造方法形成之半導體裝置，於配線6之側壁 ，可以混和存在殘留層間絕緣膜2之部分，及由配線6間 除去層間絕緣膜2之部分。 依據上述第3例之製造方法，可獲得和上述第1例之 製造方法同樣之優點。 如上述說明，依據上述第3例之製造方法，於配線6 之側壁被形成殘留層間絕緣膜2之部分。因此，在殘留層 I 間絕緣膜2之部分，即使產生上層配線之誤對準時，對氣 隙7之異常蝕刻之產生，或配線6彼此間之短路亦可被抑 制。 優點爲，可以良好良品率製造半導體裝置。 (第4例） 以下說明使用犧牲膜形成氣隙之具體例。 圖12A-12D、圖13A-13D爲本發明實施形態之第4 _ 例之半導體裝置之製造方法之斷面圖。 首先，如圖12 Α所示，於基板1上形成層間絕緣膜2 。之後，於層間絕緣膜2上形成犧牲膜13。犧牲膜13, 係由對層間絕緣膜2、及後述形成之配線6具有蝕刻選擇 比的材料構成。亦即犧牲膜13之材料，係選擇層間絕緣 膜2及配線6難以被蝕刻，犧牲膜13容易被蝕刻的材料_ 〇 具體言之爲，層間絕緣膜2設爲SiOC系列L〇w_k材 料，配線6爲使用Ta作爲障層金屬之銅（Cu)時，犧牲 -19- 201017819 膜13可選擇Si〇2。 之後，如圖12B所示，於犧牲膜13上形成光阻圖案 或硬質遮罩圖案14，其成爲配線之塡埋用之溝及/或孔之 形成用遮罩。本例爲硬質遮罩圖案14。 之後，如圖12C所示，以硬質遮罩圖案14作爲遮罩 蝕刻犧牲膜13，於犧牲膜13形成配線6之塡埋用之溝及/ 或孔1 5。 之後，如圖12D所示，除去硬質遮罩圖案14。 之後’如圖1 3 A所示，對形成於犧牲膜1 3之溝及/或 孔15塡埋配線6。配線6之塡埋，可使用例如習知之鑲 嵌法。 之後，如圖13B所示，以配線6作爲遮罩使用而除去 犧牲膜13’於配線6間形成氣隙7。此時，於配線6之露 出面被形成變質層、例如氧化層8。另外，在層間絕緣膜 2之露出面，被形成損傷層9。 之後，如圖13C所示，對配線6及由氣隙7之底部露 出的層間絕緣膜2施予疏水改質處理。如此則，形成於層 間絕緣膜2的損傷層9被回復。另外，形成於配線6的變 質層、本例中爲氧化層8被還原、除去。 之後，如圖13D所示’於配線6及氣隙7之上形成 層間絕緣膜1 〇。層間絕緣膜1 0，係以氣隙7不被塡埋的 方式，於階梯覆蓋性變差條件下被形成。 藉由使用此製造方法，氣隙7，可以不藉由層間絕緣 膜2之回蝕（etching back)，而藉由除去犧牲膜13予以 201017819 形成。 依據上述第4例之製造方法，可獲得和上述第1例之 製造方法同樣之優點。 (第5例） 於上述第4例之製造方法，犧牲膜13設爲單層構造 ，但犧牲膜13亦可設爲多層構造。以下說明犧牲膜13設 φ 爲多層構造之例、亦即第5例。 圖14A-14D、圖15A-15D爲本發明實施形態之第5 例之半導體裝置之製造方法之斷面圖。 首先，如圖14A所示’於基板1上形成層間絕緣膜2 。之後’於層間絕緣膜2上形成多層犧牲膜16。本例中 ，多層犧牲膜16係包含可除去的膜16a，及流體可通過 的膜16b之2層膜。可除去的膜16a，係由對層間絕緣膜 2、及後述形成之配線6、以及流體可通過的膜i6b具有 φ 蝕刻選擇比的材料構成。亦即可除去的膜16a之材料，係 選擇層間絕緣膜2、配線6及流體可通過的膜16b難以被 蝕刻，可除去的膜16a容易被飩刻的材料。 具體言之爲，層間絕緣膜2設爲SiOC系列Low-k材 料，配線6爲使用Ta作爲障層金屬之銅（Cu)時，可除 去的膜16a可選擇Si02。 流體可通過的膜16b，係被形成於可除去的膜16a之 上。流體可通過的膜Wb，係設爲例如對於下層之可除去 的膜16a可以通過蝕刻氣體或蝕刻液之膜。 -21 - 201017819 另外，流體可通過的膜16b，係設爲被曝曬於蝕刻氣 體或蝕刻液會昇華或溶融之，可使可除去的膜通過之膜。 另外，流體可通過的膜16b，係設爲疏水改質處理時 可通過疏水改質處理劑之膜。 此種流體可通過的膜之例，可爲熱分解性聚合物。熱 分解性聚合物，係藉由加熱而成爲例如多孔之狀態，可通 過流體。熱分解性聚合物之具體例爲聚苯乙烯。 之後，如圖14B所示，藉由和圖12B說明之製造方 法同樣之製造方法，於流體可通過的膜16b上形成硬質遮 罩圖案14。 之後，如圖14C所示，藉由和圖12B說明之製造方 法同樣之製造方法，以硬質遮罩圖案14作爲遮罩使用而 蝕刻多層犧牲膜16，於多層犧牲膜16形成配線6之塡埋 用之溝及/或孔15。 之後，如圖14D所示，除去硬質遮罩圖案14。 之後，如圖15A所示，藉由和圖13A說明之製造方 法同樣之製造方法，於溝及/或孔15塡埋配線6。 之後，如圖15 B所示，以配線6作爲遮罩使用，介由 流體可通過的膜16b除去可除去的膜16a，於配線6間、 而且於流體可通過的膜16b之下形成氣隙7。 之後，如圖1 5 C所示，對配線6及由氣隙7之底部露 出的層間絕緣膜2，介由流體可通過的膜16b施予疏水改 質處理。如此則，形成於層間絕緣膜2的損傷層9被回復 。另外，形成於配線6的變質層、本例中爲氧化層8被遺 201017819 原、除去。 之後’如圖15D所示’於配線6及流體可通過的膜 16b之上形成層間絕緣膜10。本例中，於配線6間存在流 體可通過的膜16b。因此’層間絕緣膜1〇之成膜條件， 無須如上述之例於階梯覆蓋性變差條件下被形成。 藉由使用此製造方法’氣隙7，可以不藉由層間絕緣 膜2之回蝕’而藉由除去犧牲膜13予以形成。 依據上述第5例之製造方法，可獲得和上述第1例之 製造方法同樣之優點。 (第6例） 以下說明實施形態之製造方法，適用於使用銅或含銅 導電體作爲配線的半導體裝置之具體例。又，本例係依據 上述第3例予以說明，但亦適用於第3例以外之例。 圖16A-16D、17A-17C、及18A-18B爲本發明實施形 Q 態之第6例之半導體裝置之製造方法之斷面圖。 首先’如圖16A所示，於基板1上形成塡埋有配線 (以下稱銅配線）6a的層間絕緣膜2，該銅配線6a爲使 用銅或含銅導電體者。於銅配線6a之側面及底部，形成 抑制銅對層間絕緣膜2之擴散的障層金屬17。於銅配線 6a之上面，同樣形成抑制銅之擴散的帽蓋金靥18。障層 金屬17之一例爲Ta，帽蓋金屬18之一例爲CoWP (鈷鎢 磷）。形成有該銅配線6a的層間絕緣膜2，可藉由參照 圖1A-1F說明之製造方法而形成，或藉由習知製造方法而 -23- 201017819 形成。之後，於層間絕緣膜2及帽蓋金屬18上形成SiC (碳化矽）膜1 9。 之後，如圖1 6B所示’於層間絕緣膜2上’本例爲形 成於層間絕緣膜2上之SiC膜19上，形成光阻圖案1 1 ’ 其成爲氣隙形成用之遮罩。 之後，如圖16C所示，以光阻圖案1 1作爲遮罩，蝕 刻SiC膜19及層間絕緣膜2，於層間絕緣膜2形成氣隙7 〇 之後，如圖16D所示'對光阻圖案11進行去灰、除 去處理。於層間絕緣膜2之露出面，因爲圖16C所示蝕刻 及光阻圖案11之去灰而形成損傷層9。另外，於銅配線 6a、障層金屬17及帽蓋金屬18，亦因爲光阻圖案11之 去灰而形成變質層、亦即氧化層8。 之後，如圖17A所示，對形成有氣隙7的層間絕緣 膜2及銅配線6a進行疏水改質處理。依此而使形成於層 間絕緣膜2之損傷層9被回復。另外，形成於銅配線6a 或障層金屬17及帽蓋金屬18之變質層、本例爲氧化層8 被還原、除去。 之後，如圖17B所示，於銅配線6a及氣隙7之上形 成層間絕緣膜1 0。層間絕緣膜1 0，係以氣隙7不被塡埋 的方式，於階梯覆蓋率變差條件下被形成。 之後，如圖17C所示，於層間絕緣膜10形成上層配 線之塡埋用之溝及/或孔20。溝及/或孔20之形成，可藉 由例如圖1B-1C說明之製造方法予以形成。於層間絕緣膜 201017819 10之露出面，因爲層間絕緣膜10之蝕刻及溝及/或孔20 之形成使用的光阻圖案（未圖示）之去灰而形成損傷層 21 ° 另外，在由溝及/或孔20之底露出之銅配線6a，本例 中爲帽蓋金屬18及銅配線6a，亦因爲上述蝕刻及去灰而 形成變質層、例如氧化層22。 之後，如圖1 8A所示，對形成有溝及/或孔20的層間 絕緣膜1 〇進行疏水改質處理。依此而使形成於層間絕緣 膜10之損傷層21被回復。另外，形成於銅配線6a或帽 蓋金屬18之例如氧化層22被還原、除去。 之後，如圖18B所示，於層間絕緣膜1〇形成障層金 屬23，於障層金屬23上形成銅或含銅導電體，對該銅或 含銅導電體進行例如機械化學硏磨。依此而使銅或含銅導 電體被塡埋於溝及/或孔20，依此而形成上層銅配線i2a 〇 如上述說明，實施形態之製造方法，亦適用於以銅或 含銅導電體作爲配線之半導體裝置之製造。 依據上述第6例之製造方法，亦可獲得和上述第1例 之製造方法同樣之優點。 (第7例） 以下說明可以實施實施形態之製造方法的半導體製造 裝置。 圖19爲本發明實施形態之半導體裝置之製造方法使 -25- 201017819 用之半導體裝置製造系統之槪略構成說明圖。 如圖19所示，該半導體裝置製造系統，係具有： SOD ( Spin On Dielectric)裝置101，阻劑塗敷/顯像裝置 102，曝光裝置103，濺鍍裝置106，電解鍍層裝置107, 及作爲硏磨裝置的CMP裝置109，另外，具備：進行乾 蝕刻、乾去灰、及回復處理的蝕刻/去灰/回復處理裝置 108;具有洗淨處理裝置104的處理部100;及主控制部 110。 處理部100之各裝置，係被連接於具備CPU之製程 控制器111而被控制之構成。於製程控制器111被連接： 鍵盤，其使工程管理者管理處理部100之各裝置，而進行 指令之輸入操作；顯示器等構成之使用者介面112,使處 理部100之各裝置之稼動狀態可視化予以表示；及儲存有 程序（recipe )的記憶部113，於該程序被記錄著：使處 理部1〇〇執行之各種處理能於製程控制器111之控制下予 以實現的控制程式或處理條件資料等。 必要時，接受使用者介面112之只是等，由記憶部 1 1 3叫出任意之程序於製程控制器1 1 1執行，於製程控制 器111之控制下，於處理部處理部100進行所要之各種處 理。另外，上述程序，可爲被儲存於例如CD-ROM、硬碟 、軟碟、非揮發性記憶體等之可讀出之記憶媒體之狀態者 ，或於處理部1〇〇之各裝置間、或由外部裝置介由例如專 用線路即時被傳送而可以線上利用者。於上述程序，被儲 存在處理部1〇〇執行上述實施形態之製造方法的程式。 -26- 201017819 又’可藉由主控制部110進行全部控制，亦可以主控 制部110僅進行全體之控制，依據各裝置、或於特定裝置 群之每一個設置下位控制部而進行控制。 洗淨處理裝置104，係由洗淨處理單元與加熱機構及 搬送系列構成者，對半導體基板（以下稱晶圓）W進行洗 淨處理。 蝕刻/去灰/回復處理裝置108，如下述說明，係進行 於層間絕緣膜（Low-k膜）形成特定圖案之溝或孔4、20 的乾蝕刻，進行除去光阻圖案3或11用的乾去灰，及進 行層間絕緣膜2或10之損傷回復的回復處理者，彼等係 藉由真空中之乾製程連續進行者。 圖20爲圖19之半導體裝置製造系統使用之蝕刻/去 灰/回復處理裝置之槪略構成平面圖。 如圖20所示，蝕刻/去灰/回復處理裝置108，係具備 :蝕刻單元151、152，用於進行乾蝕刻（電漿蝕刻）； φ 去灰單元153，用於進行乾去灰（電漿去灰）；及矽烷基 化（silylation)處理單元154，用於進行回復處理（疏水 改質處理）；彼等各單元151〜154,係分別對應於形成爲 六角形之晶圓搬送室155之4個邊被設置。另外，於晶圓 搬送室155之其餘2個邊分別被設置真空隔絕室（Load Lock Chamber) 156、157。在彼等真空隔絕室 156、157 之於晶圓搬送室155之相反側，被設置晶圓搬出入室158 。在晶圓搬出入室158之於真空隔絕室156、157之相反 側，被設置出入口 159、160、161，於彼等安裝有可收容 -27- 201017819 晶圓W之3個載具C。 如圖所示，蝕刻單元151、152、去灰單元153、矽烷 基化處理單元154及真空隔絕室156、157，係於晶圓搬 送室155之各邊介由閘閥G被連接，彼等係介由對應之 閘閥G之開放而連通於晶圓搬送室155，藉由關閉對應之 閘閥G而由晶圓搬送室155被切斷。另外，在真空隔絕 室156、157之連接於晶圓搬出入室158之部分，亦設置 閘閥G，真空隔絕室156、157，係介由對應之閘閥G之 開放而連通於晶圓搬出入室158，藉由關閉對應之閘閥G 而由晶圓搬出入室158被切斷。 於晶圓搬送室155內設置晶圓搬送裝置162,用於對 蝕刻單元151、152、去灰單元153、矽烷基化處理單元 154及真空隔絕室156、157，進行晶圓之搬出入。晶圓搬 送裝置162，係配設於晶圓搬送室155之大略中央，在可 旋轉及伸縮的旋轉/伸縮部163之前端，具有2個葉片 164a、164b用於保持晶圓W，彼等2個葉片164a、164b 以互朝相反方向的方式被安裝於旋轉/伸縮部163。晶圓搬 送室155內被保持特定之真空度。 於晶圓搬出入室158之天井部設置HEPA過濾器（未 圖示），通過該HEPA過濾器之清淨空氣以下流狀態被供 給至晶圓搬出入室158內，於大氣壓之清淨空氣環境下進 行晶圓W之搬出入。在晶圓搬出入室158之載具C之安 裝用3個出入口 159、160、161被設置閘門（未圖示）， 在彼等出入口 159、160、161直接安裝收容有晶圓W或 -28- 201017819 空的載具C，安裝時閘門被拆除以防止外氣之入侵之同時 ，成爲連通於晶圓搬出入室158。另外，於晶圓搬出入室 158之側面設置對準腔室165,於此進行晶圓W之對準。 於晶圓搬出入室158內設置晶圓搬送裝置166，用於 對載具C進行晶圓W之搬出入，及對真空隔絕室156、 157進行晶圓W之搬出入。晶圓搬送裝置166，係具有多 關節臂部構造，可沿載具C之配列方向行走於軌條168上 I ，於其前端之握把167上載置晶圓W進行搬送。晶圓搬 送裝置162、166之動作等、系統全體之控制係藉由控制 部169進行。 以下說明各單元。 首先，說明去灰單元153。又，蝕刻單元151、152, 僅處理氣體不同，槪略構造係和去灰單元同樣，因而省略 說明。 圖21爲蝕刻/去灰/回復處理裝置搭載之去灰單元之 鲁 槪略斷面圖。 如圖21所示，去灰單元153係進行電漿去灰者，具 備形成爲大略圓筒狀之處理腔室211，於其底部藉由絕緣 板213被配置承受器支撐台214，於其上被配置承受器 215,承受器215係兼作爲下部電極，於其上面藉由靜電 吸盤220載置晶圓W。符號216爲高通濾波器（HPF)。 於承受器支撐台214內部設置溫度調節媒體室217, 可使溫度調節媒體循環，藉此使承受器215被調節成爲所 要溫度。於溫度調節媒體室217被連接導入管218及排出 -29- 201017819 管=219 。 靜電吸盤220，係於絕緣構件221之間配置電 之構造，由直流電源223對電極222施加直流電壓 W被靜電吸附於靜電吸盤220上。於晶圓W之背 氣體通路2 24被供給由He氣體構成之導熱氣體， 導熱氣體使晶圓W被調節成爲特定溫度。於承受 之上端周緣部，以包圍靜電吸盤220上載置之晶圓 周圍的方式，配置環狀之聚磁環225。 於承受器215之上方，和承受器215呈對向， 緣構件232被支撐於電漿處理腔室211內部之狀態 上部電極231。上部電極231，係由具有多數噴出 的電極板234，及支撐該電極板234的電極支撐體 成，形成噴淋狀。 於電極支撐體235之中央設有氣體導入口 236 連接氣體供給管237。氣體供給管23 7，係介由閥 流量控制器239，連接於供給去灰氣體的處理氣體 240。由處理氣體供給源240，將去灰氣體例如〇2 NH3氣體、C02氣體等供給至處理腔室211內。 於處理腔室211之底部連接排氣管24丨，於該 241連接排氣裝置245。排氣裝置245，係具備渦 泵等之真空泵，可將處理腔室211內設爲特定減壓 於處理腔室211之側壁部分，設置閘閥242。 於上部電極231 ’介由第1匹配器251被連接; 頻電源250，用於供給電漿產生用之高頻電力。另 極222 使晶圓 面藉由 藉由該 器215 W之 介由絕 下設置 P 233 23 5構 ，於此 23 8及 供給源 氣體、 排氣管 輪分子 環境。 第1尚 外，於 201017819 上部電極231被連接低通濾波器（LPF) 252。於下部電 極之承受器215,介由第2匹配器261被連接第2高頻電 源26 0，用於吸入電漿中之離子而進行去灰。 於上述構成之去灰單元153，由處理氣體供給源240 使特定之去灰氣體被導入處理腔室211內，藉由第1高頻 電源250之高頻電力被電漿化，藉由該電漿使晶圓W之 阻劑膜灰化被除去。 I 以下說明矽烷基化處理單元154。矽烷基化處理單元 154係進行上述實施形態之製造方法說明之疏水改質處理 的單元。 圖22爲蝕刻/去灰/回復處理裝置搭載之矽烷基化單 元之槪略斷面圖。 如圖22所示，矽烷基化處理單元154，係具備收容 晶圓W之腔室301，於腔室301之下部設置晶圓載置台 3 02。於晶圓載置台3 02埋設加熱器303，可將其上載置 φ 之晶圓W加熱至所要溫度。於晶圓載置台3 02設置可突 出/沒入之晶圓升降銷304，晶圓W之搬出入時可使晶圓 位於自晶圓載置台302起往上方隔離之特定位置。 於腔室301內，以劃分包含晶圓W之狹窄處理空間S 的方式設置內部容器3 05,於該處理空間S被供給矽烷基 化劑（疏水改質處理氣體）。於內部容器305之中央，形 成垂直延伸之氣體導入路3 06。 於氣體導入路306之上部被連接於氣體供給配管307 ，該氣體供給配管307被連接：由供給TMSDMA ( N- -31 - 201017819
Trimethylsilyldimethylamine )等之矽烷基化劑的矽烷基 化劑供給源3 08延伸之配管309，及供給Ar或N2氣體等 構成之載氣的載氣供給源310延伸之配管311。於配管 3 09，由矽烷基化劑供給源3 0 8側依序設置使矽烷基化劑 氣化的氣化器312、流量控制器313及開關閥314。另外 ，於配管3 1 1，由載氣供給源3 1 0側依序設置流量控制器 3 1 5及開關閥3 1 6。經由氣化器3 1 2被氣化之矽烷基化劑 ，係被載置於載氣而通過氣體供給配管3 07及氣體導入路 3 06，被導入內部容器305所包圍之處理空間S內。處理 時，藉由加熱器303將晶圓W加熱至特定溫度。此情況 下，晶圓溫度可控制於例如室溫〜3 (TC範圍。 由腔室301外之大氣環境延伸至腔室301內之內部容 器305內設置大氣導入配管317。於該大氣導入配管317 設置閥318，藉由閥318之開放，使大氣被導入腔室301 內之內部容器3 05所圍繞之處理空間S。如此則，可對晶 圓W供給特定之水分。 於腔室3 0 1之側壁設置閘閥3 1 9，藉由閘閥3 1 9之開 放使晶圓W被搬出入。於腔室301之底部之周緣部設置 排氣管320，藉由真空泵（未圖示），介由排氣管3 20進 行腔室301內之排氣，可控制成爲例如lOTorr ( 266Pa) 以下。於排氣管320設置冷槽321。在和晶圓載置台302 上部之腔室壁之間的部分設置緩衝板3 22。 蝕刻/去灰/回復處理裝置108，係連續於真空環境內 進行蝕刻/去灰/回復處理，該狀態下於晶圓W之存在空間 -32- 201017819 幾乎不存在水分，因此於矽烷基化處理單元154難以產生 上述之矽烷基化反應，有可能難以獲得充分之回復效果。 因此，藉由控制部169，在矽烷基化劑之導入之前， 設定大氣導入配管317之閥318成爲開放，導入大氣使晶 圓W吸附水分，之後，藉由加熱器3 03加熱晶圓載置台 3 02上之晶圓W進行水分調整，導入矽烷基化劑而加以控 制亦可。此時之加熱溫度較好是50~200°C。另外，就促 A 進矽烷基化劑觀點而言，開始導入矽烷基化劑之後亦加熱 〇 晶圓W而加以控制亦可。 另外，作爲去灰單元153，亦可使如圖21所示裝置 具備，進行蝕刻處理、去灰處理、回復處理之其中2種或 全部的裝置之功能。亦即，作爲處理氣體供給源240，若 使用可供給鈾刻處理用之氣體及去灰處理用之氣體者，則 最初藉由蝕刻處理用之氣體進行蝕刻，之後，可切換爲去 灰處理用之氣體而進行去灰處理。另外，作爲處理氣體供 φ 給源240，若使用可供給蝕刻處理用之氣體、去灰處理用 之氣體、及矽烷基化劑者，則最初藉由蝕刻處理用之氣體 進行蝕刻，之後，切換爲去灰處理用之氣體而進行去灰處 理之後，可切換爲矽烷基化劑而進行矽烷基化處理。但是 ，進行矽烷基化處理時，需要設置對晶圓W供給水分之 手段。
又，於蝕刻/去灰/回復處理裝置108，係在進行矽烷 基化處理之前’將大氣導入矽烷基化處理單元154，但亦 可將大氣導入其他單元例如晶圓搬送室155而對晶圓W -33- 201017819 供給水分。另外，作爲供給水分之手段，除大氣以外，亦 可構成爲供給例如精製之水蒸汽。， 藉由使用此種半導體裝置製造系統，可實施本發明實 施形態之製造方法。 以上係依據幾個實施形態說明本發明，但本發明並不 限定於上述實施形態，在不脫離其要旨情況下可做各種變 更實施。 例如，疏水改質處理係說明矽烷基化處理，但亦可爲 基於其他疏水改質氣體之疏水改質處理。 _ 另外，層間絕緣膜，特別是L〇W-k膜較好。作爲 Low-k膜，可適用以SOD裝置形成之無機絕緣膜之一之 SiOC系膜等。但是，Low-k膜並不限定於此。 【圖式簡單說明】 圖1爲本發明實施形態之第1例之半導體裝置之製造 方法之斷面圖。 _ 圖2爲本發明實施形態之第1例之半導體裝置之製造 方法之斷面圖。 圖3爲由第1例之製造方法獲得之優點之斷面圖。 圖4爲由第1例之製造方法獲得之優點之斷面圖。 圖5爲依據本發明實施形態之第2例之半導體裝置之 製造方法被形成之半導體裝置之斷面圖。 圖6爲本發明實施形態之第2例之半導體裝置之製造 方法之斷面圖。 -34- 201017819 圖7爲由第2例之製造方法獲得之優點之斷面圖。 圖8爲依據本發明實施形態之第3例之半導體裝置之 製造方法被形成之半導體裝置之斷面圖。 圖9爲由第3例之製造方法獲得之優點之斷面圖。 圖10爲本發明實施形態之第3例之半導體裝置之製 造方法之斷面圖。 圖11爲本發明實施形態之第3例之半導體裝置之製 ^ 造方法之斷面圖。 圖12爲本發明實施形態之第4例之半導體裝置之製 造方法之斷面圖。 圖13爲本發明實施形態之第4例之半導體裝置之製 造方法之斷面圖。 圖14爲本發明實施形態之第5例之半導體裝置之製 造方法之斷面圖。 圖15爲本發明實施形態之第5例之半導體裝置之製 ©造方法之斷面圖。 圖16爲本發明實施形態之第6例之半導體裝置之製 造方法之斷面圖。 圖17爲本發明實施形態之第6例之半導體裝置之製 造方法之斷面圖° 圖18爲本發明實施形態之第6例之半導體裝置之製 造方法之斷面圖° 圖19爲本發明實施形態之半導體裝置之製造方法使 用之半導體裝置製造系統之槪略構成說明圖。 -35- 201017819 圖20爲圖19之半導體裝置製造系統使用之蝕刻/去 灰/回復處理裝置之槪略構成平面圖。 圖21爲蝕刻/去灰/回復處理裝置搭載之去灰單元之 槪略斷面圖。 圖22爲蝕刻/去灰/回復處理裝置搭載之矽烷基化單 元之槪略斷面圖。 【主要元件符號說明】
1 :基板 2 :層間絕緣膜 3 :光阻圖案 4 :溝及/或孔 5 :損傷層 6 :配線 7 :氣隙
8 :氧化層 9 :損傷層 1 〇 :層間絕緣膜 1 1 :光阻圖案 1 2 :上層配線 13 :犧牲膜 14 :硬質遮罩圖案 15 :溝及/或孔 16 :多層犧牲膜 -36- 201017819 16a :可除去的膜 16b :流體可通過的膜 1〇〇 :處理部 101: S Ο D 裝置 102 :阻劑塗敷/顯像裝置 103 :曝光裝置 104 :洗淨處理裝置 ^ 106 :濺鍍裝置 1 07 :電解鍍層裝置 108:蝕刻/去灰/回復處理裝置 1 09 : CMP 裝置 1 1 〇 :主控制部 1 11 :製程控制器 1 12 :使用者介面 1 1 3 :記憶部 φ 154:矽烷基化處理單元 1 6 9 :控制部 216 :高通濾波器（HPF ) 240 :處理氣體供給源 245 :排氣裝置 251 、 261 :匹配器 252 :低通濾波器（LPF ) 3 0 8 :矽烷基化劑（液體） 309 :配管 -37- 201017819 3 1 0 :載氣供給源 3 1 2 :氣化器 3 13、315 :流量控制器（MFC ) 321 :冷槽
-38-