[go: up one dir, main page]

TW202111870A - 用於混成特徵金屬化之方法與設備 - Google Patents

用於混成特徵金屬化之方法與設備 Download PDF

Info

Publication number
TW202111870A
TW202111870A TW109126457A TW109126457A TW202111870A TW 202111870 A TW202111870 A TW 202111870A TW 109126457 A TW109126457 A TW 109126457A TW 109126457 A TW109126457 A TW 109126457A TW 202111870 A TW202111870 A TW 202111870A
Authority
TW
Taiwan
Prior art keywords
metal
trench
feature
layer
dielectric
Prior art date
Application number
TW109126457A
Other languages
English (en)
Other versions
TWI853995B (zh
Inventor
羅伊 夏維
伊斯梅爾 艾密許
熹坤 王
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202111870A publication Critical patent/TW202111870A/zh
Application granted granted Critical
Publication of TWI853995B publication Critical patent/TWI853995B/zh

Links

Images

Classifications

    • H10P50/267
    • H10P70/273
    • H10W20/033
    • H10W20/035
    • H10W20/036
    • H10W20/037
    • H10W20/054
    • H10W20/056
    • H10W20/062
    • H10W20/438
    • H10W20/4437
    • H10P70/234
    • H10P70/27
    • H10W20/425
    • H10W20/4403

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

形成互連的方法與設備,包括:在通孔的頂表面與溝槽的頂表面之上沉積第一阻障層;以第一金屬填充通孔,其中第一金屬完全地填充通孔且在溝槽內形成金屬層;蝕刻溝槽內的金屬層以暴露溝槽的介電側壁、通孔的頂表面、及溝槽的介電底部;在介電側壁、通孔的頂表面、及溝槽的介電底部之上沉積第二阻障層;及以與第一金屬不同的第二金屬填充溝槽。

Description

用於混成特徵金屬化之方法與設備
本發明的實施例大體上關於形成互連的改良方法。
可靠地生產100 nm以下與更小的特徵是半導體裝置的次世代超大型積體電路(VLSI)與極大型積體電路(ULSI)中的關鍵技術挑戰之一。然而,隨著迫近電路技術的極限,VLSI與ULSI技術的縮減尺寸已經在處理能力上給出額外要求。對於VLSI與ULSI的成功,及對於增加電路密度與個別基板和晶片的品質,在基板上閘極結構的可靠形成是重要的。
隨著次世代裝置的電路密度增加,諸如通孔、溝槽、觸點、閘極結構、與其他特徵的互連及互連之間的介電材料之寬度減少至20 nm或更小。發明人已經觀察到由於使用在製程整合中的材料,諸如通孔形成之習知特徵形成會造成高電阻。例如,以相同材料填充連接的通孔與溝槽兩者會造成高互連電阻,其會不期望地造成半導體晶片中的電阻-電容延遲(RC delay)與電壓下降(IR drop)。再者,在低於20 nm的尺寸,發明人已經觀察到以導電金屬達成高深寬比特徵的無孔隙填充的困難性。然而,由於在電應力下任何孔隙傾向於遷移與聯合而致使可靠性失效,所以無孔隙填充是極度重要的。發明人已經發現由於沉積或黏附於特徵之側壁的受限能力所造成的有問題的孔隙形成,選擇性沉積方法會是不足的,故以導電金屬在期望低於20 nm或更小下的狹窄特徵的無孔隙填充是特別困難的。再者,阻障與襯墊層的定位會造成高電阻,例如,當沉積在通孔底部時造成高通孔電阻。再者,金屬互連的小特徵本身傾向於增加互連金屬的電阻。
發明人也已經觀察到對於諸如安置在基板內之兩個或多個溝槽之特徵的變動特徵寬度會造成不同的金屬沉積覆蓋與有問題的電阻變動。
因此,發明人已經提供形成互連的改良方法以減少積體電路的製造花費、電阻、與功率消耗,同時增加一致性與可靠性。
在此提供形成互連的方法與設備。在某些實施例中,形成互連的方法包括:在通孔的頂表面與溝槽的頂表面之上沉積第一阻障層;以第一金屬填充通孔,其中第一金屬完全地填充通孔且在溝槽內形成金屬層;蝕刻溝槽內的金屬層以暴露溝槽的介電側壁、通孔的頂表面、及溝槽的介電底部;在介電側壁、通孔的頂表面、及溝槽的介電底部之上沉積第二阻障層;及以與第一金屬不同的第二金屬填充溝槽。
在某些實施例中,整合系統包括複數個反應腔室,設置以:在通孔的頂表面與溝槽的頂表面之上沉積第一阻障層;以第一金屬填充通孔,其中第一金屬完全地填充通孔且在溝槽內形成金屬層;蝕刻溝槽內的金屬層以暴露溝槽的介電側壁、通孔的頂表面、及溝槽的介電底部;在介電側壁、通孔的頂表面、及溝槽的介電底部之上沉積第二阻障層;及以與第一金屬不同的第二金屬填充溝槽。
在某些實施例中,具有儲存在其上的指令之電腦可讀取媒體,當執行指令時,致使整合系統以執行形成互連的方法,包括:在通孔的頂表面與溝槽的頂表面之上沉積第一阻障層;以第一金屬填充通孔,其中第一金屬完全地填充通孔且在溝槽內形成金屬層;蝕刻溝槽內的金屬層以暴露溝槽的介電側壁、通孔的頂表面、及溝槽的介電底部;在介電側壁、通孔的頂表面、及溝槽的介電底部之上沉積第二阻障層;及以與第一金屬不同的第二金屬填充溝槽。
在某些實施例中,本發明關於形成互連的方法,包括:將第一阻障層沉積進入至少一第一特徵與至少一第二特徵,其中至少一第一特徵具有小於或等於約17 nm寬的寬度且至少一第二特徵比至少一第一特徵寬;以第一金屬填充至少一第一特徵與至少一第二特徵,其中第一金屬完全地填充至少一第一特徵且在至少一第二特徵內及至少一第一特徵與至少一第二特徵之間的表面之上形成保形金屬層;蝕刻來自至少一第二特徵內的保形金屬層以暴露至少一第二特徵的介電側壁、至少一第二特徵的介電底部、至少一第二特徵的頂表面、及至少一第一特徵與至少一第二特徵之間的介電表面;在至少一第二特徵的介電側壁、至少一第二特徵的介電底部、及介電場的頂表面之上沉積第二阻障層;及以與第一金屬不同的第二金屬填充至少一第二特徵。
在某些實施例中,本發明關於具有儲存在其上的指令之電腦可讀取媒體,當執行指令時,致使整合系統以執行形成互連的方法,包括:將第一阻障層沉積進入至少一第一特徵與至少一第二特徵,其中至少一第一特徵具有小於或等於約17 nm寬的寬度且至少一第二特徵比至少一第一特徵寬;以第一金屬填充至少一第一特徵與至少一第二特徵,其中第一金屬完全地填充至少一第一特徵且在至少一第二特徵內及至少一第一特徵與至少一第二特徵之間的表面之上形成保形金屬層;蝕刻來自至少一第二特徵內的保形金屬層以暴露至少一第二特徵的介電側壁、至少一第二特徵的介電底部、至少一第二特徵的頂表面、及至少一第一特徵與至少一第二特徵之間的介電表面;在至少一第二特徵的介電側壁、至少一第二特徵的介電底部、及介電場的頂表面之上沉積第二阻障層;及以與第一金屬不同的第二金屬填充至少一第二特徵。
在之後說明本發明的其他與進一步實施例。
在此提供處理基板的方法。本發明的實施例有利地維持用於積體電路(IC)互連結構的低k完整性、導電性與可靠性。在實施例中,使用非選擇性方法執行沉積第一金屬以填充諸如通孔的特徵,以降低或消除金屬填充結構內的孔隙形成。在某些實施例中,改變使用在通孔與連接至通孔的溝槽中的材料有利地降低或消除半導體晶片中的RC延遲與IR下降。此外,在通孔與連接至通孔的溝槽之間的阻障層和襯墊層的放置降低通孔電阻。本發明的方法可使用在積體電路中的金屬互連的形成中,或在金屬閘極的形成中或金屬觸點間隙填充處理中,及在期望減少製造花費與電阻,同時增加積體電路的一致性、可靠性與功率消耗的其他合適應用中。
第1圖描繪根據本發明的某些實施例之處理基板的方法100的流程圖。在下方參照第2A-2G圖中描繪的處理基板的階段而說明方法100,第2A-2G圖繪示在第1圖的方法100之前與在不同階段之基板的剖面視圖,及例如可在諸如之後參照第3圖所說明的合適反應器中執行方法100。可用於執行本文所揭示的方法的示例處理系統可包括但不限於任何的ENDURA®、CENTURA®、或PRODUCER®處理系統線,其可商業上由加州聖克拉拉的應用材料公司取得。包括來自其他製造者的其他處理腔室也可適用於聯接本文所提供的教示。
第2A圖繪示在方法100的開始之前的互連200的剖面視圖。大體上,互連200包括可用於形成諸如雙重鑲嵌結構的互連結構之多個膜層。膜堆疊201形成在基板202上。膜堆疊201包括第二介電層204。如第2A圖所示,第二介電層204安置在基板202上且具有形成在第二介電層204中且以第二介電層204為界的導電層206。在一實例中,第二介電層204可由諸如氧化矽的一或多種絕緣材料所形成。在一實例中,導電層206可由諸如銅或鈷或鎢的導電層所形成。
在實施例中,介電阻障層208可任選地安置在基板202上,如第2A圖所繪示。例如,如圖示,介電阻障層208可任選地沉積在第二介電層204與導電層206兩者上方。因此,介電阻障層208可在第二介電層204與導電層206上方形成均勻、不間斷層。介電阻障層可由低k材料所形成。例如,介電阻障層208可由含碳矽層(SiC)、氮摻雜含碳矽層(SiCN)、氮化矽層、金屬氮化物或金屬氧化物(例如,AlN、AlOx、AlON)、或類似物所形成。在實施例中,可排除顯示成虛體的介電阻障層208,而介電層210可直接地在第二介電層204與導電層206頂上。
在實施例中,介電層210沉積在基板202上,如第2A圖所示。例如,如圖示,介電層210沉積在介電阻障層208上方。介電層210可實質上類似於第二介電層204。在一實施例中,介電層210可由與第二介電層204相同的材料所形成。在其他實施例中,介電層210可由與第二介電層204不同的材料所形成,然而維持相同的低k性質。在另一實例中,介電層210可由低k材料(例如,具有小於氧化矽的介電常數或小於約3.9的介電常數的材料)、或類似物所形成。在實施例中,介電層210是緻密材料,諸如可從應用材料公司取得的Black Diamond®牌低k材料。
在實施例中,互連200是包括諸如通孔212的一或多個通孔與諸如溝槽215的一或多個溝槽的工件,通孔或溝槽會按照本發明的被金屬所填充。例如,互連200可包括的諸如通孔212的一或多個通孔,通孔212包括在膜堆疊201中的通孔的頂表面291與溝槽215的頂表面291’。在實施例中,通孔212的頂表面291與溝槽215的頂表面291’連結且通孔212的頂表面291是溝槽215的頂表面291’的延伸,但通孔212的頂表面291定位在通孔212內。
在某些實施例中,藉由蝕刻穿過介電層210與諸如介電阻障層208的任選介電阻障層以暴露下方導電層206,可形成諸如通孔212的一或多個通孔。大體上,通孔212具有寬度W1。在某些實施例中,各通孔212的寬度從通孔212的頂部至通孔212的底部是一致的。在其他實施例中,各通孔212的寬度從通孔212的頂部至通孔212的底部可逐漸地改變。在實施例中,通孔212具有高深寬比。例如,通孔212可具有4:1至15:1、或更大的深寬比。
在實施例中,諸如溝槽215的一或多個溝槽形成在互連200中,如第2A圖所示。諸如溝槽215的一或多個溝槽可被形成進入介電層210。在實施例中,諸如溝槽215的一或多個溝槽被設置以放寬通孔212的至少一部分。在某些實施例中,諸如溝槽215的一或多個溝槽可在通孔212之前形成。在其他實施例中,諸如溝槽215的一或多個溝槽可在通孔212或一或多個通孔的形成之後而形成。
現在參照第1圖與第2B圖,藉由在膜堆疊201中的通孔212的頂表面291與溝槽215的頂表面291’之上沉積第一阻障層220,用於形成互連的方法100可在處理次序102開始。在實施例中,第一阻障層220直接地在介電層210頂上、通孔212的頂表面291頂上、溝槽215的頂表面291’頂上、及導電層206上方,可形成均勻、不間斷層。
在某些實施例中,互連200可包括安置在介電層210頂上、通孔212的頂表面291頂上、溝槽215的頂表面291’頂上、及導電層206上方的第一阻障層220。例如,溝槽的側壁251、包括通孔212的暴露金屬表面253的溝槽的底表面252可被第一阻障層220所覆蓋。在實施例中,第一阻障層220可藉由在處理腔室中執行的CVD或PVD處理所形成,以在溝槽215內的介電層210的表面與諸如通孔212的一或多個通孔的介電表面上方提供具有預定厚度的第一阻障層220。在實施例中,第一阻障層220是金屬氮化物,諸如氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、或類似物,經由物理氣相沉積(PVD)處理沉積在溝槽的側壁與底表面頂上。在實施例中,第一阻障層220沉積至厚度為20至40埃,諸如30埃。在實施例中,第一阻障層220襯墊層是氮化鈦(TiN)、氮化鉭(TaN),其被沉積至厚度為20至40埃,諸如30埃。在某些實施例中,諸如氮化鈦(TiN)層或氮化鉭(TaN)層的第一阻障層220被保形地沉積,以覆蓋在介電層210頂上、通孔212的頂表面291頂上、溝槽215的頂表面291’頂上、及導電層206上方。
在某些實施例中,第一阻障層220可包含或由安置在介電層210頂上、通孔212的頂表面291頂上、溝槽215的頂表面291’頂上、及導電層206上方的黏附層或成核層所組成。例如,在某些實施例中,諸如鎢或釕的將被第一阻障層220所含有的金屬可不需要包含TiN層或TaN層的阻障層,然而,例如鎢或釕的黏附層或成核層會以足以在特徵內含有此金屬的量而被沉積,此特徵諸如包含介電表面內部的特徵。在某些實施例中,將被沉積在介電特徵內的像是鈷與銅的金屬包括包含TiN層或TaN層的第一阻障層220,TiN層或TaN層的量足以將鈷或銅保持在特徵內。在某些實施例中,將被沉積在介電特徵內的像是鎢或釕的金屬包括包含成核層或黏附層的第一阻障層220,成核層或黏附層的厚度足以將鎢或釕保持在特徵內。
現在參照第1圖的區塊104與第2C圖,在某些實施例中,第一襯墊層221可任選地沉積在第一阻障層220之上。例如,溝槽的側壁251’、包括上方通孔212的暴露金屬表面253’的溝槽的底表面252’可被第一襯墊層221所覆蓋。在實施例中,第一襯墊層221沉積在第一阻障層220頂上。在某些實施例中,第一襯墊層221可作為防止後續沉積的金屬擴散進入諸如介電層210的下方層。在實施例中,第一襯墊層221可包括適用作為阻障的任何材料。例如,在某些實施例中,第一襯墊層221可包括金屬,例如,鈦(Ti)、鉭(Ta)、鈷 (Co),諸如CVD沉積的鈷、錳(Mn)、鎢(W)、鉿(Hf)、前述物的合金、或類似物,或在某些實施例中,包括金屬氮化物,諸如氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、或類似物。第一襯墊層221可具有適用於防止後續沉積的金屬層材料擴散進入下方層的任何厚度。例如,在某些實施例中,第一襯墊層221可具有厚度為約10至約20埃,或10至15埃。可藉由適以提供具有適合厚度的第一襯墊層221的任何處理來形成第一襯墊層221。例如,在某些實施例中,第一襯墊層221可經由沉積處理形成,諸如化學氣相沉積、物理氣相沉積、或循環沉積處理,例如,諸如原子層沉積、或類似處理。在實施例中,第一襯墊層221包含藉由原子層沉積(ALD)處理沉積的一或多個TaN層。在實施例中,ALD處理可沉積TaN以形成第一襯墊層221、或第一襯墊層221的一或多層至足以作為襯墊層的厚度。在實施例中,第一襯墊層221包含保形地沉積在內部溝槽與通孔表面頂上的材料層。
在某些實施例中,可單獨地或結合地提供第一阻障層220與第一襯墊層 221以形成第一阻障層220。在實施例中,第一阻障層220包含適以形成第一襯墊層的材料。在某些實施例中,第一阻障層220包含金屬氮化物,諸如氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、或類似物。第一阻障層220可具有適以防止後續沉積的金屬層材料擴散進入下方層的任何厚度。例如,在某些實施例中,第一阻障層220可具有厚度為約10至約20埃,或10至15埃。
現在參照第1圖的區塊106與第2D圖,方法100包括以第一金屬213填充諸如通孔212的一或多個通孔,其中第一金屬213完全地填充通孔212且在溝槽212內形成金屬層214。在實施例中,第一金屬213非選擇性地填充通孔212,如第2D所示。例如,第一金屬213材料沉積在通孔212中高至點222,通孔212在點222與溝槽215相遇。使用的第一金屬213可為任何合適金屬材料,諸如釕(Ru)、鎢(W)、鈷(Co)、鋁(Al)、銅(Cu)、或類似物。在某些實施例中,第一金屬213是與沉積在溝槽215中的後續金屬不同的材料。在實施例中,在通孔212中非選擇性沉積第一金屬213有助於降低或消除第一金屬213內的孔隙形成,與滿足可靠性與線電阻要求。在某些實施例中,在諸如通孔212的第一通孔中的第一金屬與使用在諸如通孔212’的第二通孔中的第一金屬是相同的。例如,在實施例中,通孔212中的第一金屬是鈷,且通孔212’中的第一金屬是鈷。
在實施例中,可使用化學氣相沉積(CVD)處理沉積第一金屬213。在實施例中,在本文中使用的合適CVD處理可包括在高溫(例如,350-500°C)之氫(H2 )預浸泡。在某些實施例中,可在約150-500°C的溫度,使用廣大H2 周圍環境中的含金屬前驅物(例如,WF6 )的低流率(例如,2-100 sccm)來執行CVD處理。在實施例中,預選含金屬前驅以在通孔中形成釕(Ru)、鎢(W)、鈷(Co)、鋁(Al)、銅(Cu)、鎳(Ni)中的至少一者。流率、壓力與溫度的組合有助於降低第一金屬213沉積時的形態。在某些實施例中,在沉積第一金屬213材料之前,可施加用於成核的起始1-3 nm的習知成核層。藉由處理時間、壓力、與前驅物流動來控制整體成長量,以均勻地填充通孔212或通孔212’,如第2D圖所示。
現在參照第1圖的區塊108與第2E圖,方法100包括蝕刻溝槽215內的金屬層214以暴露溝槽的介電側壁217、通孔212的頂表面218、與溝槽215的介電底部219。在某些實施例中,蝕刻金屬層214以移除金屬層214的一部分。在某些實施例中,蝕刻溝槽215內的金屬層214以暴露溝槽215的介電側壁217包含移除第一阻障層 220,及溝槽內的第一襯墊層221(若存在)。
在某些實施例中,蝕刻包含原子層蝕刻。在實施例中,藉由原子層蝕刻(ALE)腔室中的循環原子層蝕刻處理可移除金屬層214的多個部分。在實施例中,蝕刻是單方向的,諸如箭頭280的方向,以聚焦移除金屬層214的多個部分、上述的第一阻障層或第一襯墊層。在實施例中,原子層蝕刻可包括指向電漿應用(氧、氫、氯、或其他鹵化物)以改質直視的或垂直於箭頭280的金屬。ALE處理可包括處理表面、蝕刻表面、退火表面、及重覆此次序直到移除一數量的金屬材料,以暴露溝槽的介電側壁217、通孔212的頂表面218、及溝槽215的介電底部219。在實施例中,蝕刻終止是在通孔212與其中的金屬上及可為低k介電層的溝槽215的介電底部219上。在某些實施例中,蝕刻包含從溝槽移除諸如鈷或鎳的第一金屬,及移除溝槽的側壁,其中鈷或鎳停留在一或多個通孔內。
第3圖顯示諸如處理腔室300的示例蝕刻腔室系統的非限制性實例。在金屬層蝕刻期間,處理氣體可通過氣體入口組件305流進第一電漿區315。遠端電漿系統(RPS)301可任選地被包括在系統中且可處理之後行經通過氣體入口組件305的第一氣體。氣體入口組件305可包括兩個或更多個區別的氣體供給通道,其中若包括第二通道(未示出),第二通道可繞過RPS 301。
冷卻板303、面板317、離子抑制件323、噴淋頭325、與具有安置在其上之基板355的台座365被顯示在第3圖中,且各自可根據實施例而被包括。台座365可具有熱交換通道,熱交換流體通過熱交換通道流動以控制基板的溫度,在處理操作期間可操作熱交換通道以加熱及/或冷卻基板或晶圓。台座365的晶圓支撐盤(其可包含鋁、陶瓷、或前述物的組合)也可使用內嵌電阻加熱器元件被電阻地加熱,以達到相對高溫,諸如從高至或約100°C至以上或約600°C。
面板317可為角椎形、圓椎形、或具有狹窄頂部延伸至寬闊底部的其他類似結構。面板317可額外地如圖示並平坦的且包括用以分配處理氣體的複數個貫穿通道。取決於RPS 301的使用,電漿產生氣體及/或電漿激發物理可通過複數個孔洞(未示出)。
非限制性示例組態可包括使得氣體入口組件305開放進入氣體供應區358,氣體供應區358藉由面板317而與第一電漿區315分隔開,所以氣體/物種流動通過面板317中的孔洞進入第一電漿區315。可選定結構特徵與操作特徵以防止自第一電漿區315的電漿的顯著逆流返回氣體供應區358、氣體入口組件305、與流體供應系統310。面板317,或腔室的導電頂部,及噴淋頭325被顯示為具有位在這些特徵之間的絕緣環320,其容許相對於噴淋頭325及/或離子抑制件323施加AC電位至面板317。絕緣環320可定位在面板317與噴淋頭325及/或離子抑制件323之間,以使得能在第一電漿區中形成電容耦合電漿(CCP)。擋板(未示出)可額外地位在第一電漿區315中,或者與氣體入口組件305耦接,以影響通過氣體入口組件305進入此區的流體的流動。
離子抑制件323可包含板或其他幾何形狀以界定貫穿結構的複數個孔洞,此結構設置以抑制離子帶電物種的遷移離開第一電漿區315,同時容許未帶電中性或自由基物種通過離子抑制件323進入抑制件與噴淋頭之間的活化氣體傳遞區。在實施例中,離子抑制件323可包含具有各種孔洞組態的多孔板。未帶電物種可包括適用於與較低反應性載氣傳送通過孔洞的高反應性物種。如上所述,通過孔洞的離子物種的遷移可被減少,及在某些實例中被完全地抑制。控制通過離子抑制件323的離子物種的量會有利地提供使得氣體混合物與下方晶圓基板的增加控制,其從而可增加氣體混合物的沉積及/或蝕刻特性的控制。例如,氣體混合物的離子濃度中的調整可顯著地改變氣體混合物的蝕刻選擇性。
離子抑制件323中的複數個孔洞可設置以控制穿過離子抑制件323的活性氣體(即,離子、自由基及/或中性物種)的通過。例如,可控制孔洞的深寬比、或孔洞直徑對於長度、及/或孔洞的幾何形狀,使得通過離子抑制件323的活化氣體中的離子帶電物種的流動被減少。離子抑制件323中的孔洞可包括面向電漿激發區(諸如第一電漿區315)的錐形部分與面向噴淋頭325的圓柱部分。可界定圓柱部分的形狀與尺寸,以控制通過至噴淋頭325的離子物種的流動。也可施加可調整電偏壓至離子抑制件323,作為控制通過抑制件的離子物種的流動的額外方式。
離子抑制件323可作用以減少或消除從電漿產生區行經至基板的離子帶電物種的量。未帶電中性與自由基物種仍可通過離子抑制件中的開口以與基板反應。在實施例中,可不執行在圍繞基板的反應區中的離子帶電物種的完全消除。在某些實例中,離子物種有意地到達基板以執行蝕刻處理。在實施例中,離子抑制件可助以將反應區中的離子物種濃度控制在適用於輔助處理的程度。
噴淋頭325結合離子抑制件323可容許電漿存在於第一電漿區315中,以避免在基板處理區333中直接激發氣體,同時仍容許激發物種自諸如第一電漿區315的腔室電漿區行進進入基板處理區333。因此,可設置腔室以防止電漿接觸將被蝕刻的基板355,其可有利地保護圖案化在基板上的各種複雜結構與膜,此等結構與膜若與產生的電漿直接接觸會被損傷、錯位、或者扭曲。此外,當容許電漿接觸基板或接近基板水平時,可增加氧化物種蝕刻的速率。因此,若材料的暴露區是氧化物,藉由將電漿維持在基板的遠端可進一步保護氧化物材料。
處理系統可進一步包括與處理腔室電氣耦接的電源340,以提供電功率至面板317、離子抑制件323、噴淋頭325、及/或台座365,以在第一電漿區315或基板處理區333中產生電漿。可設置電源以取決於所執行的處理而傳遞可調整量的功率至腔室。此組態可容許在將執行的處理中使用可調整電漿。不同於遠端電漿單元(其通常呈現開啟或關閉功能),可調整電漿可被設置以傳遞特定量的功率至第一電漿區315。提供可調整電漿從而可有利地容許將以特定方式解離的前驅物的特定電漿特性的發展,以增強藉由前驅物產生的蝕刻輪廓。
可在諸如噴淋頭325之上的第一電漿區315或噴淋頭325之下的基板處理區333的腔室電漿區中點燃電漿。電漿可存在於諸如第一電漿區315的腔室電漿區中以從例如含氯前驅物或其他前驅物的流入物產生自由基前驅物。可在台座365與噴淋頭325及/或離子抑制件323之間施加通常在射頻(RF)範圍中的AC電壓,以在沉積期間在諸如第一電漿區315的腔室電漿區中點燃電漿。RF電源可產生13.56 MHz的高RF頻率,但也可產生單獨或與13.56 MHz頻率結合的其他頻率。在實施例中,施加RF能量至台座365。
在某些實施例中,在108處的蝕刻處理之後,可清洗基板以從諸如通孔212與溝槽215內的基板表面移除副產物。
在某些實施例中,在108處的蝕刻處理之後,方法100包括第1圖的區塊110與第2F圖所示之在介電側壁217、通孔212的頂表面218、與溝槽215的介電底部219之上沉積第二阻障層270。在實施例中,溝槽215可被諸如第二阻障層270的一或多個第二阻障層所覆蓋。例如,諸如介電側壁217之溝槽的側壁、諸如包括通孔212的暴露金屬表面253的溝槽215的介電底部219的底表面可被第二阻障層270覆蓋。第二阻障層270可作為防止後續沉積的金屬的擴散進入諸如介電層210的下方層。第二阻障層270可包括適用於作為阻障的任何材料。例如,在某些實施例中,第二阻障層270可包括金屬,例如,鈦(Ti)、鉭(Ta)、鈷(Co),諸如CVD沉積的鈷、錳(Mn)、鎢(W)、鉿(Hf)、前述物的合金、或類似物,或在某些實施例中,包括金屬氮化物,諸如氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、或類似物。第二阻障層270可具有適以防止後續沉積的金屬層材料的擴散進入下方層的任何厚度。例如,在某些實施例中,第二阻障層270層可具有厚度為約5至約20埃、或5至15埃。可藉由適以提供具有合適厚度的第二阻障層270的任何處理而形成第二阻障層270。例如,在某些實施例中,第二阻障層270可經由沉積處理形成,諸如化學氣相沉積、物理氣相沉積、或循環沉積處理,例如,諸如原子層沉積、或類似處理。在實施例中,第二阻障層270包含藉由原子層沉積(ALD)處理沉積的一或多層TaN。在實施例中,ALD處理可沉積TaN以形成第二阻障層270、或一或多層的第二阻障層270至足以作為阻障層的厚度。在實施例中,第二阻障層270包含在內部溝槽表面頂上保形地沉積之材料層。
參照第1圖的區塊112與第2F圖,第二阻障層270可任選地以諸如如第2F圖中以虛體顯示的第二襯墊層271的一或多個額外襯墊層所覆蓋。在某些實施例中,互連200可包括安置在第二阻障層270頂上之包括鈷或釕的第二襯墊層271。在實施例中,可藉由在處理腔室中處理的CVD或PVD處理形成第二襯墊層271,以在溝槽215內的第二阻障層270的表面上方提供具有預定厚度的襯墊層。在實施例中,第二襯墊層271是經由物理氣相沉積(PVD)處理沉積在溝槽的側壁與底表面頂上的鈷或釕層。在實施例中,沉積第二襯墊層271至厚度為20至40埃,諸如30埃。在實施例中,第二襯墊層271是沉積至厚度為20至40埃,諸如30埃的鈷或釕。在某些實施例中,諸如鈷層或釕層的第二襯墊層271被保形地沉積以覆蓋第二阻障層270。
回頭參照第1圖的區塊114與第2G圖,第二金屬224沉積在各溝槽215中。例如,第二金屬224沉積在第二阻障層270頂上至溝槽215的頂部。所使用的第二金屬224可為任何合適金屬,諸如釕(Ru)、鎢(W)、鈷(Co)、鋁(Al)、銅(Cu)、與類似物。在某些實施例中,第二金屬224是與沉積在通孔212中的第一金屬213材料不同的材料。在某些實施例中,第二金屬224是與沉積在通孔212中的第一金屬213材料相同的材料。在某些實施例中,可使用PVD/ECD(電化學沉積)處理序列沉積第二金屬224。例如,第二金屬可為使用PVD/ECD(電化學沉積)處理序列沉積的銅。在實施例中,將單一金屬材料的習知金屬填充分叉進入多步驟處理有助於減少穿過通孔212的電阻,多步驟處理涉及沉積在通孔212中的第一金屬213、沉積在溝槽215中的第二金屬224與安置在第一金屬213和第二金屬224之間的第二阻障層270及/或第二襯墊層271。在某些實施例中,在沉積之後平坦化第二金屬224。在某些實施例中,在沉積及/或平坦化之後,可在第二金屬224頂上沉積覆蓋層293。在實施例中,覆蓋層293包含鈷、釕、或其他合適覆蓋材料。在某些實施例中,第二金屬是銅。
本文所述的方法可在以單獨組態提供或作為例如之後參照第4圖所述的整合工具400(即,群集工具)的一或多個群集工具的部分之個別處理腔室中執行。整合工具400的實例包括ENDURA®、CENTURA®、PRODUCER®或®處理系統線,其可從加州聖克拉拉的應用材料公司取得。然而,可使用具有耦接至群集工具的合適處理腔室的其他群集工具或在其他合適處理腔室中實行本文所述的方法。在實施例中,可設置單一腔室以執行本發明的處理序列。在實施例中,合適整合系統包括:複數個反應腔室,設置以:在通孔的頂表面與溝槽的頂表面之上沉積第一阻障層;以第一金屬填充通孔,其中第一金屬完全地填充通孔且在溝槽內形成金屬層;蝕刻溝槽內的金屬層以暴露溝槽的介電側壁、通孔的頂表面、及溝槽的介電底部;在介電側壁、通孔的頂表面、及溝槽的介電底部之上沉積第二阻障層;及以第二金屬填充溝槽。在實施例中,第二金屬與第一金屬不同。在某些實施例中,整合系統進一步包括真空基板移送腔室,原子層蝕刻腔室,其中原子層蝕刻腔室耦接至真空基板移送腔室;及其中原子層蝕刻腔室設置用於暴露溝槽的介電側壁、通孔的頂表面、與溝槽的介電底部;及用於基板處理的至少一額外腔室,其中基板處理系統設置以在真空下將基板從原子層蝕刻腔室移動至至少一額外腔室。
現在參照第4圖,整合工具400可包括兩個負載鎖定腔室406A、406B,用於移送基板進出整合工具400。通常,由於整合工具400處在真空下,當基板導入整合工具400時,負載鎖定腔室406A、406B可泵回負載鎖定腔室內的壓力。第一機器人410可在負載鎖定腔室406A、406B與耦接至第一移送腔室450的第一組之一或多個基板處理腔室412、414、416、418(圖示為四個)之間移送基板。各基板處理腔室412、414、416、418可被裝配以執行若干基板處理操作。在某些實施例中,第一組之一或多個基板處理腔室412、414、416、418可包括PVD、ALD、CVD、ALE、蝕刻、除氣、或預清洗腔室的任何組合。例如,在某些實施例中,處理腔室412、414、416、418包括兩個預清洗腔室與設置以按照本發明沉積第二金屬的沉積腔室,諸如設置以在基板處理腔室412沉積銅的PVD腔室,及設置以在基板處理腔室414沉積諸如TiN的第二襯墊層的沉積腔室。
第一機器人410也可移送基板至兩個中間移送腔室422、424或從兩個中間移送腔室422、424移送基板。中間移送腔室422、424可用以維持極高真空狀況,同時泂許基板在整合工具400內移送。第二機器人430可在中間移送腔室422、424及耦接至第二移送腔室455的第二組之一或多個基板處理腔室432、434、435、436、438之間移送基板。基板處理腔室432、434、435、436、438可被裝配以執行各種基板處理操作,包括上述方法以及物理氣相沉積處理(PVD)、化學氣相沉積(CVD)、蝕刻、定向及其他基板處理。在某些實施例中,第二組之一或多個基板處理腔室432、434、435、436、438可包括以下的任何組合:設置以蝕刻本發明的金屬層的原子層蝕刻腔室(ALE),諸如基板處理腔室435、設置以如上述沉積金屬的沉積腔室,諸如設置以沉積PVD鈷的基板處理腔室432、設置以沉積CVD鈷的基板處理腔室434、設置以藉由PVD沉積來沉積阻障層材料的基板處理腔室436、及設置以藉由ALD處理沉積阻障層的基板處理腔室438。
在某些實施例中,整合工具可被裝備具有包括儲存在其上的記憶體的處理器。在實施例中,具有儲存在其上的指令之電腦可讀取媒體,當執行指令時,致使整合系統執行形成互連的方法,包括:在通孔的頂表面與溝槽的頂表面之上沉積第一阻障層;以第一金屬填充通孔,其中第一金屬完全地填充通孔且在溝槽內形成金屬層;蝕刻溝槽內的金屬層以暴露溝槽的介電側壁、通孔的頂表面、與溝槽的介電底部;在介電側壁、通孔的頂表面、與溝槽的介電底部之上沉積第二阻障層;及以與第一金屬不同的第二金屬填充溝槽。在某些實施例中,通孔與溝槽在膜堆疊中連結。
在某些實施例中,電腦可讀取媒體致使整合系統進一步執行在第一阻障層上沉積第一襯墊層。在某些實施例中,電腦可讀取媒體致使整合系統進一步執行在第二阻障層上沉積第二襯墊層。在某些實施例中,電腦可讀取媒體致使整合系統進一步執行蝕刻以形成介電材料側壁。
在某些實施例中,形成互連的方法包括:在通孔的頂表面與溝槽的頂表面之上沉積第一阻障層、以第一金屬填充通孔,其中第一金屬完全地填充通孔且在溝槽內形成金屬層;蝕刻溝槽內的金屬層以暴露溝槽的介電側壁、通孔的頂表面、與溝槽的介電底部;在介電側壁、通孔的頂表面、與溝槽的介電底部之上沉積第二阻障層;及以與第一金屬不同的第二金屬填充溝槽。在某些實施例中,此方法進一步包括在第一阻障層上沉積第一襯墊層。在某些實施例中,此方法進一步包括在第二阻障層上沉積第二襯墊層。在某些實施例中,蝕刻溝槽內的金屬層以暴露溝槽的介電側壁包含移除溝槽內的第一阻障層。在某些實施例中,在蝕刻之後執行清洗溝槽。在某些實施例中,蝕刻包含原子層蝕刻。在某些實施例中,第一阻障層是氮化鈦(TiN)、氮化鉭(TaN)、或前述物的組合。在某些實施例中,第一金屬是鈷、鎳、釕、鎢、鋁、銠、銥、鉬、或前述物的組合。在某些實施例中,第二金屬是銅。在某些實施例中,第二阻障層是適於防止銅的擴散離開溝槽的材料。在某些實施例中,平坦化第二金屬的頂部形成第二金屬的平坦表面。在某些實施例中,在第二金屬頂上安置覆蓋層。
在某些實施例中,形成互連的方法包括:在通孔的頂表面與溝槽的頂表面之上沉積第一阻障層、以第一金屬填充通孔,其中第一金屬完全地填充通孔且在溝槽內形成金屬層;蝕刻溝槽內的金屬層以暴露溝槽的介電側壁、通孔的頂表面、與溝槽的介電底部;在介電側壁、通孔的頂表面、與溝槽的介電底部之上沉積第二阻障層;及以第二金屬填充溝槽。在某些實施例中,複數個通孔可包含複數個第一金屬。在某些實施例中,以第二金屬或一或多個第二金屬填充溝槽。在某些實施例中,通孔與溝槽在膜堆疊中連結。
在本發明的某些實施例中,基於溝槽的寬度可以不同金屬填充諸如溝槽的複數個特徵。在某些實施例中,本發明關於形成互連的方法,其中兩個或更多個溝槽具有各種寬度,諸如低於17 nm寬的狹窄寬度,及大於17 nm寬的寬度,諸如20至50 nm之間。在某些實施例中,X指稱諸如溝槽寬度大於零且小於或等於約17 nm的特徵。在某些實施例中,X指稱諸如溝槽寬度大於零且小於或等於約15 nm的特徵寬度。在某些實施例中,諸如溝槽的2X特徵會具有寬度為諸如溝槽的1X特徵的兩倍寬度,以此類推。在某些實施例中,放置一限制,使得比1X特徵寬的下一個較大特徵尺寸為至少2X或更大。在某些實施例中,比1X特徵寬的較大特徵尺寸限制為2X至5X。在某些實施例中,比1X特徵寬的較大特徵尺寸限制為3X至5X。
在某些實施例中,諸如1X溝槽的狹窄溝槽被阻障層與諸如鈷、鎳、釕、鎢、鋁、銠、銥、鉬或前述物的組合的金屬填充,與諸如電力線的寬溝槽被與第一金屬不同的諸如銅、銅錳、或鋁銅合金及類似物的第二金屬填充且可具在在第二金屬與介電層之間的阻障層。
第5圖繪示根據本發明的一實施例的形成互連的方法500。在之後參照如第6A-6G圖中所描繪的處理基板的階段說明方法500,第6A-6G圖繪示在第5圖的方法500之前與在第5圖的方法500之不同階段的基板之剖面視圖,且方法500可在例如合適反應器(諸如上方參照第4圖所述)中執行。可用以執行本文所揭示方法的示例處理系統可包括但不限於任何的ENDURA®、CENTURA®、或PRODUCER®處理系統線,可商業上從加州聖克拉拉的應用材料公司取得。也可合適地連結本文所提供的教示而使用包括來自其他製造者的其他處理腔室。
第6A圖繪示在方法500開始之前的互連600的剖面視圖。大體上,互連600包括可用於形成諸如雙重鑲嵌結構的互連結構之多個膜層。在實施例中,上述的膜堆疊被提供具有根據本發明之金屬填充通孔與安置在通孔上的溝槽。在實施例中,第2G圖實施例,包括小於19 nm的一或多個狹窄溝槽特徵與諸如2X至5X特徵之一或多個寬廣溝槽特徵,被提供且適用於按照本發明填充。在實施例中,在處理次序502,與第6B圖,第一阻障層520沉積進入至少一第一特徵與至少一第二特徵,至少一第一特徵諸如具有寬度小於或等於約17 nm寬的溝槽512,而至少一第二特徵諸如第二溝槽512’,其中諸如溝槽512’的第二特徵比諸如溝槽512的第一特徵寬。在實施例中,第一阻障層520包括如上述第二阻障層270相同的材料。在某些實施例中,第一阻障層520可沉積在介電側壁517、場515、與溝槽512與溝槽512’的介電底部519之上。在實施例中,溝槽512可被諸如第一阻障層520的一或多個阻障層覆蓋。例如,諸如介電側壁517的溝槽的側壁、諸如溝槽512與溝槽512’的介電底部519的底表面可被第一阻障層520覆蓋。第一阻障層520可作為防止後續沉積的金屬的擴散進入諸如介電層510的下方層。第一阻障層520可包括適用作為阻障的任何材料。例如,在某些實施例中,第一阻障層520可包括金屬氮化物,諸如氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、或類似物。第一阻障層520可具有適以防止後續沉積的金屬層材料的擴散進入下方層的任何厚度。例如,在某些實施例中,第一阻障層520層可具有厚度為約5至約20埃、或5至15埃。可藉由適以提供具有適合厚度的第一阻障層520的任何處理來形成第一阻障層520。例如,在某些實施例中,第一阻障層520可經由沉積處理形成,諸如化學氣相沉積、物理氣相沉積、或循環沉積處理,例如,諸如原子層沉積、或類似處理。在實施例中,第一阻障層520包含藉由原子層沉積(ALD)處理沉積的一或多層TaN。在實施例中,ALD處理可沉積TaN以形成第一阻障層520、或一或多層的第一阻障層520至足以作為阻障層的厚度。在實施例中,第一阻障層520包含在內部溝槽表面頂上保形地沉積之材料層。在實施例中,第一阻障層可包含或由足以維持沉積在其中的金屬之厚度的黏附層或成核層所組成。在某些實施例中,溝槽中的第一阻障層可與第2G圖的實施例中所述的第二阻障層為相同的。
現在參照第6C圖,任選襯墊層540可保形地沉積在第一阻障層520頂上。在某些實施例中,襯墊層540可任選地沉積在第一阻障層520之上。例如,介電側壁517、場515、及溝槽512與溝槽512’的介電底部519可被襯墊層540覆蓋。在實施例中,第一襯墊層540直接沉積在第一阻障層520頂上。在某些實施例中,襯墊層540可作為防止後續沉積的金屬的擴散進入諸如介電層510的下方層。在實施例中,襯墊層540可包括適於作為阻障的任何材料。例如,在某些實施例中,襯墊層540可包括金屬,例如,鈦(Ti)、鉭(Ta)、鈷(Co),諸如CVD沉積的鈷、錳(Mn)、鎢(W)、鉿(Hf)、前述物的合金、或類似物,或在某些實施例中,包括金屬氮化物,諸如,氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、或類似物。襯墊層540可具有適以防止後續沉積的金屬層材料的擴散進入下方層的任何厚度。例如,在某些實施例中,襯墊層540層可具有厚度為約10至約20埃、或10至15埃。可藉由適以提供具有合適厚度的襯墊層540的任何處理形成襯墊層540。例如,在某些實施例中,襯墊層540可經由沉積處理形成,諸如化學氣相沉積、物理氣相沉積、或循環沉積處理,例如,諸如原子層沉積、或類似處理。在實施例中,襯墊層540包含藉由原子層沉積(ALD)處理沉積的一或多層TaN。在實施例中,ALD處理可沉積TaN以形成襯墊層540、或一或多層的襯墊層540至足以作為襯墊層的厚度。在實施例中,襯墊層540包含保形地沉積在內部溝槽512頂上而不完全地填充溝槽512及在內部溝槽512’頂上而完全地填充溝槽512’的材料層。
現在參照第5圖的區塊504與第6D圖,方法500包括,以第一金屬513填充諸如溝槽512的至少一第一特徵與諸如溝槽512’的至少一第二特徵,其中第一金屬513完全地填充諸如溝槽512的至少一第一特徵且在諸如溝槽512’的至少一第二特徵之內及諸如溝槽512的至少一第一特徵與諸如溝槽512’的至少一第二特徵之間的諸如場570的表面之上形成保形金屬層560。在實施例中,第一金屬513非選擇性地填充溝槽512,如第6D圖所示。例如,第一金屬513材料安置在溝槽512中高達至場570之上的一點。所使用的第一金屬513可為任何合適金屬材料,諸如鈷(Co)、鎳(Ni)、釕(Ru)、鎢(W)、鋁(Al)、銠(Rh)、銥(Ir)、鉬(Mo)、或類似物。在某些實施例中,第一金屬513是與沉積在溝槽512’中諸如銅的後續金屬不同的材料。在某些實施例中,在諸如溝槽512的第一溝槽中的第一金屬與使用在諸如溝槽512’的第二溝槽中的第一金屬是相同的。例如,在實施例中,溝槽512中的第一金屬是鈷,且溝槽512’中的第一金屬是鈷。在某些實施例中,在諸如溝槽512的第一溝槽中的第一金屬與使用在諸如溝槽512’的第二溝槽中的第一金屬是不同的。例如,在實施例中,溝槽512中的第一金屬是鈷(Co)、鎳(Ni)、釕(Ru)、鎢(W)、鋁(Al)、銠(Rh)、銥(Ir)、鉬(Mo)、或類似物、或前述物的組合,而溝槽512’中的第一金屬是銅、銅錳、或鋁銅合金、或前述物的組合。
在某些實施例中,諸如溝槽512的至少一第一特徵比諸如溝槽512’的至少一第二特徵狹窄。例如,溝槽512’可比溝槽512寬諸如2至5倍寬。在某些實施例中,沉積足夠量的第一金屬513,使得第一金屬513填充或完全地填充諸如溝槽512的至少一第一特徵且在諸如溝槽512’的至少一第二特徵內形成保形金屬層560。
現在參照第5圖的區塊506與第6E圖,方法500包括從諸如溝槽512’的至少一第二特徵內蝕刻保形金屬層560,以暴露諸如溝槽512’的至少一第二特徵的介電側壁517、諸如溝槽512’的至少一第二特徵的介電底部519、至少一第二特徵的頂表面、及在諸如溝槽512的至少一第一特徵與諸如溝槽512’的至少一第二特徵之間的介電表面或場570。在某些實施例中,若襯墊層540存在於溝槽內,蝕刻溝槽512’內的保形金屬層560以暴露溝槽512’的介電側壁517包含移除第一阻障層520。在某些實施例中,蝕刻包含原子層蝕刻。在實施例中,藉由原子層蝕刻(ALE)腔室中的循環原子層蝕刻處理可移除保形金屬層560的多個部分。在實施例中,蝕刻是單方向的,諸如在箭頭580的方向上,以聚焦移除上述的保形金屬層560、第一阻障層或第一襯墊層的多個部分。在實施例中,原子層蝕刻可包括指向電漿應用(氧、氫、氯、或其他鹵化物)以改質直視的或垂直於箭頭580的金屬。ALE處理可包括處理表面、蝕刻表面、退火表面、及重覆此次序直到從保形金屬層560移除一數量的金屬材料,以暴露溝槽的介電側壁517、場570的頂表面、及溝槽512’的介電底部519。在實施例中,蝕刻終止是在可為低k介電層的溝槽512’的介電底部519之上。在某些實施例中,蝕刻包含從溝槽512’移除諸如鈷(Co)、鎳(Ni)、釕(Ru)、鎢(W)、鋁(Al)、銠(Rh)、銥(Ir)、鉬(Mo)、或類似物的第一金屬,及移除溝槽的側壁,其中諸如鈷(Co)、鎳(Ni)、釕(Ru)、鎢(W)、鋁(Al)、銠(Rh)、銥(Ir)、鉬(Mo)、或類似物的第一金屬513停留在一或多個溝槽512內。在實施例中,ALE處理在諸如第3圖所示的腔室中或第4圖所示的整合系統中執行。
現在參照第5圖的區塊508與第6F圖,方法500包括在諸如溝槽512’的至少一第二特徵的介電側壁517、諸如溝槽512’的至少一第二特徵的介電底部519、及諸如場570的介電場的頂表面之上沉積第二阻障層521。在實施例中,第二阻障層521與第一阻障層520是相同材料。在實施例中,第二阻障層521以與第一阻障層520相同的方式與數量沉積。在實施例中,第二襯墊(未在第6F圖示出)材料可任選地沉積在第一阻障層520頂上。
現在參照第5圖的區塊511與第6G圖,方法500包括以與諸如溝槽512中的第一金屬的第一金屬不同的第二金屬填充諸如溝槽512’的至少一第二特徵。在某些實施例中,諸如溝槽512的第一溝槽中的第一金屬與在諸如溝槽512’的第二溝槽中使用的第一金屬不同。例如,在實施例中,溝槽512中的第一金屬是鈷、鎳、釕、鎢、鋁、銠、銥、鉬或前述物的組合,而溝槽512’中的第一金屬是銅、銅錳、或鋁銅合金、或前述物的組合。在實施例中,與特徵為1X溝槽的溝槽512比較,溝槽512’的特徵為2X至5X溝槽。
在某些實施例中,本發明關於形成互連的方法,包括:將第一阻障層沉積進入具有小於或等於約17 nm寬的寬度的至少一第一特徵及至少一第二特徵,其中第二特徵比第一特徵寬;以第一金屬填充至少一第一特徵與至少一第二特徵,其中第一金屬完全地填充至少一第一特徵且在至少一第二特徵之內及至少一第一特徵與至少一第二特徵之間的表面之上形成保形金屬層;從至少一第二特徵內蝕刻保形金屬層以暴露至少一第二特徵的介電側壁、至少一第二特徵的介電底部、至少一第二特徵的頂表面、及至少一第一特徵與至少一第二特徵之間的介電表面;在至少一第二特徵的介電側壁、至少一第二特徵的介電底部、及介電場的頂表面之上沉積第二阻障層;及以與第一金屬不同的第二金屬填充至少一第二特徵。
在某些實施例中,整合系統包括複數個反應腔室,設置以:將第一阻障層沉積進入具有小於或等於約17 nm寬的寬度的至少一第一特徵及至少一第二特徵,其中第二特徵比第一特徵寬;以第一金屬填充至少一第一特徵與至少一第二特徵,其中第一金屬完全地填充至少一第一特徵且在至少一第二特徵之內及至少一第一特徵與至少一第二特徵之間的表面之上形成保形金屬層;從至少一第二特徵內蝕刻保形金屬層以暴露至少一第二特徵的介電側壁、至少一第二特徵的介電底部、至少一第二特徵的頂表面、及至少一第一特徵與至少一第二特徵之間的介電表面;在至少一第二特徵的介電側壁、至少一第二特徵的介電底部、及介電場的頂表面之上沉積第二阻障層;及以與第一金屬不同的第二金屬填充至少一第二特徵。
在某些實施例中,整合工具可裝備具有包括儲存在其上的記憶體的處理器。在實施例中,具有儲存在其上的指令之電腦可讀取媒體,當執行指令時,致使整合系統執行形成互連的方法,包括:將第一阻障層沉積進入具有小於或等於約17 nm寬的寬度的至少一第一特徵及至少一第二特徵,其中第二特徵比第一特徵寬;以第一金屬填充至少一第一特徵與至少一第二特徵,其中第一金屬完全地填充至少一第一特徵且在至少一第二特徵之內及至少一第一特徵與至少一第二特徵之間的表面之上形成保形金屬層;從至少一第二特徵內蝕刻保形金屬層以暴露至少一第二特徵的介電側壁、至少一第二特徵的介電底部、至少一第二特徵的頂表面、及至少一第一特徵與至少一第二特徵之間的介電表面;在至少一第二特徵的介電側壁、至少一第二特徵的介電底部、及介電場的頂表面之上沉積第二阻障層;及以與第一金屬不同的第二金屬填充至少一第二特徵。在某些實施例中,本發明關於形成互連的方法,包括:將第一阻障層沉積進入具有小於或等於約17 nm寬的寬度的至少一第一特徵及至少一第二特徵,其中第二特徵比第一特徵寬;以第一金屬填充至少一第一特徵與至少一第二特徵,其中第一金屬填充或完全地填充至少一第一特徵且在至少一第二特徵之內及至少一第一特徵與至少一第二特徵之間的表面之上形成保形金屬層;從至少一第二特徵內蝕刻保形金屬層以暴露至少一第二特徵的介電側壁、至少一第二特徵的介電底部、至少一第二特徵的頂表面、及至少一第一特徵與至少一第二特徵之間的介電表面;在至少一第二特徵的介電側壁、至少一第二特徵的介電底部、及介電場的頂表面之上沉積第二阻障層;及以與第一金屬不同的第二金屬填充至少一第二特徵。在某些實施例中,至少一第一特徵或至少一第二特徵是溝槽。在某些實施例中,第一金屬包括以下的一或多者:銅(Cu)、鈷(Co)、鎳(Ni)、釕(Ru)、鎢(W)、鋁(Al)、銠(Rh)、銥(Ir)、鉬(Mo)、或前述物的組合。在某些實施例中,第二金屬包括以下的一或多者:銅(Cu)、鈷(Co)、鎳(Ni)、釕(Ru)、鎢(W)、鋁(Al)、銠(Rh)、銥(Ir)、鉬(Mo)、或前述物的組合。在某些實施例中,蝕刻包括原子層蝕刻。
雖然前述內容關於本發明的實施例,但在不背離本發明的基本範疇可構想出本發明的其他與進一步實施例。
100:方法 102:次序 104,106,108,110,112,114:區塊 200:互連 201:膜堆疊 202:基板 204:第二介電層 206:導電層 208:介電阻障層 210:介電層 212,212’:通孔 213:第一金屬 214:金屬層 215:溝槽 217:介電側壁 218:頂表面 219:介電底部 220:第一阻障層 221:第一襯墊層 222:點 224:第二金屬 251,251’:側壁 252,252’:底表面 253,253’:金屬表面 270:第二阻障層 271:第二襯墊層 280:箭頭 291,291’:頂表面 293:覆蓋層 300:處理腔室 301:遠端電漿系統(RPS) 303:冷卻板 305:氣體入口組件 310:流體供應系統 315:第一電漿區 317:面板 320:絕緣環 323:離子抑制件 325:噴淋頭 333:基板處理區 340:電源 355:基板 358:氣體供應區 365:台座 400:整合工具 406A,406B:負載鎖定腔室 410:第一機器人 412,414,416,418:基板處理腔室 422,424:中間移送腔室 430:第二機器人 432,434,435,436,438:基板處理腔室 450:第一移送腔室 455:第二移送腔室 500:方法 502:處理次序 504,506,508,511:區塊 510:介電層 512,512’:溝槽 513:第一金屬 515:場 517:介電側壁 519:介電底部 520:第一阻障層 521:第二阻障層 540:襯墊層 560:保形金屬層 570:場 580:箭頭 600:互連
藉由參照描繪在隨附圖式中的本發明之示例實施例,可理解簡短總結於上且在之後更詳細討論之本發明的實施例。然而,隨附圖式僅繪示本發明的典型實施例且因而不應被認為限制本發明的範疇,由於本發明可容許其他等效實施例。
第1圖繪示根據本發明的一實施例之形成互連的方法;
第2A-2G圖繪示根據本發明的一實施例之在第1圖的方法的不同階段處形成在基板上的互連的側剖面視圖;
第3圖描繪根據本發明的某些實施例之適用於執行蝕刻的蝕刻腔室;
第4圖描繪根據本發明的一實施例之適用於製造互連結構的群集工具;
第5圖繪示根據本發明的一實施例之形成互連的方法;
第6A-6G圖繪示根據本發明的一實施例之在不同階段處形成在基板上的特徵的側剖面視圖。
為了易於理解,儘可能已使用相同元件符號指代圖式中共通的相同元件。圖式未按比例繪製且可被簡化以明瞭。一實施例的元件與特徵可有利地併入其他實施例而不需進一步闡明。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
102:次序
104,106,108,110,112,114:區塊

Claims (20)

  1. 一種形成一互連的方法,包含以下步驟: 在一通孔的一頂表面與一溝槽的一頂表面之上沉積一第一阻障層; 以一第一金屬填充該通孔,其中該第一金屬完全地填充該通孔且在該溝槽內形成一金屬層; 蝕刻該溝槽內的該金屬層以暴露該溝槽的多個介電側壁、該通孔的一頂表面、及該溝槽的一介電底部; 在該等介電側壁、該通孔的該頂表面、及該溝槽的該介電底部之上沉積一第二阻障層;及 以與該第一金屬不同的一第二金屬填充該溝槽。
  2. 如請求項1所述之方法,其中該通孔與該溝槽在一膜堆疊中連結。
  3. 如請求項1或2所述之方法,進一步包含在該第一阻障層上沉積一第一襯墊層。
  4. 如請求項1或2所述之方法,進一步包含在該第二阻障層上沉積一第二襯墊層。
  5. 如請求項1或2所述之方法,其中蝕刻該溝槽內的該金屬層以暴露該溝槽的多個介電側壁包含移除該溝槽內的該第一阻障層。
  6. 如請求項1或2所述之方法,進一步包含在蝕刻後清洗該溝槽。
  7. 如請求項1或2所述之方法,其中蝕刻包含原子層蝕刻。
  8. 如請求項1或2所述之方法,其中該第一阻障層是氮化鈦(TiN)、氮化鉭(TaN)、或前述物的組合。
  9. 如請求項1或2所述之方法,其中該第一金屬是鈷(Co)、鎳(Ni)、釕(Ru)、鎢(W)、鋁(Al)、銠(Rh)、銥(Ir)、鉬(Mo)、或前述物的組合。
  10. 如請求項1或2所述之方法,其中該第二金屬是銅。
  11. 如請求項1或2所述之方法,其中該第二阻障層是適用於防止銅的一擴散離開該溝槽的一材料。
  12. 如請求項1或2所述之方法,進一步包含平坦化該第二金屬的一頂部。
  13. 如請求項1或2所述之方法,其中一覆蓋層安置在該第二金屬頂上。
  14. 一種形成一互連的方法,包含以下步驟: 將一第一阻障層沉積進入至少一第一特徵與至少一第二特徵,其中該第一特徵具有小於或等於約17 nm寬的一寬度,且該第二特徵比該第一特徵寬; 以一第一金屬填充該至少一第一特徵與至少一第二特徵,其中該第一金屬完全地填充該至少一第一特徵且在該至少一第二特徵之內及該至少一第一特徵與至少一第二特徵之間的一表面之上形成一保形金屬層; 蝕刻來自該至少一第二特徵內的該保形金屬層以暴露該至少一第二特徵的多個介電側壁、至少一第二特徵的一介電底部、該至少一第二特徵的一頂表面、及該至少一第一特徵與至少一第二特徵之間的一介電表面; 在該至少一第二特徵的該等介電側壁、至少一第二特徵的該介電底部、及一介電場的頂表面之上沉積一第二阻障層;及 以與該第一金屬不同的一第二金屬填充該至少一第二特徵。
  15. 如請求項14所述之方法,其中該至少一第一特徵或至少一第二特徵是一溝槽。
  16. 如請求項14或15所述之方法,其中該第一金屬包含銅(Cu)、鈷(Co)、鎳(Ni)、釕(Ru)、鎢(W)、鋁(Al)、銠(Rh)、銥(Ir)、鉬(Mo)、或前述物的組合中的一或多者。
  17. 如請求項14或15所述之方法,其中該第二金屬包含銅(Cu)、鈷(Co)、鎳(Ni)、釕(Ru)、鎢(W)、鋁(Al)、銠(Rh)、銥(Ir)、鉬(Mo)、或前述物的組合中的一或多者。
  18. 如請求項14或15所述之方法,其中蝕刻包含原子層蝕刻。
  19. 一種整合系統,包含: 複數個反應腔室,該等反應腔室被設置以: 在一通孔的一頂表面與一溝槽的一頂表面之上沉積一第一阻障層; 以一第一金屬填充該通孔,其中該第一金屬完全地填充該通孔且在該溝槽內形成一金屬層; 蝕刻該溝槽內的該金屬層以暴露該溝槽的多個介電側壁、一通孔的一頂表面、及該溝槽的一介電底部; 在該等介電側壁、該通孔的頂表面、及該溝槽的該介電底部之上沉積一第二阻障層;及 以與該第一金屬不同的一第二金屬填充該溝槽。
  20. 如請求項19所述之整合系統,進一步包含: 一真空基板移送腔室, 一原子層蝕刻腔室,其中該原子層蝕刻腔室耦接至該真空基板移送腔室;及其中該原子層蝕刻腔室被設置以暴露該溝槽的多個介電側壁、一通孔的一頂表面、及該溝槽的一介電底部;及 用於基板處理的至少一額外腔室,其中該整合系統被設置以將一基板在真空下從該原子層蝕刻腔室移動至該至少一額外腔室。
TW109126457A 2019-08-09 2020-08-05 用於混成特徵金屬化之方法與設備 TWI853995B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962884776P 2019-08-09 2019-08-09
US62/884,776 2019-08-09
US16/598,878 US11024537B2 (en) 2019-08-09 2019-10-10 Methods and apparatus for hybrid feature metallization
US16/598,878 2019-10-10

Publications (2)

Publication Number Publication Date
TW202111870A true TW202111870A (zh) 2021-03-16
TWI853995B TWI853995B (zh) 2024-09-01

Family

ID=74501904

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126457A TWI853995B (zh) 2019-08-09 2020-08-05 用於混成特徵金屬化之方法與設備

Country Status (3)

Country Link
US (1) US11024537B2 (zh)
TW (1) TWI853995B (zh)
WO (1) WO2021030074A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961735B2 (en) * 2021-06-04 2024-04-16 Tokyo Electron Limited Cyclic plasma processing
US12349432B2 (en) * 2021-08-27 2025-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Enlarged backside contact
US12308250B2 (en) * 2022-05-12 2025-05-20 Tokyo Electron Limited Pre-etch treatment for metal etch

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667536B2 (en) * 2001-06-28 2003-12-23 Agere Systems Inc. Thin film multi-layer high Q transformer formed in a semiconductor substrate
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US20060228934A1 (en) * 2005-04-12 2006-10-12 Basol Bulent M Conductive materials for low resistance interconnects and methods of forming the same
US9405065B2 (en) 2013-10-03 2016-08-02 Stmicroelectronics, Inc. Hybrid photonic and electronic integrated circuits
US9793212B2 (en) 2015-04-16 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9530737B1 (en) 2015-09-28 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9805976B2 (en) 2016-01-08 2017-10-31 Applied Materials, Inc. Co or Ni and Cu integration for small and large features in integrated circuits
JP2018207110A (ja) * 2017-06-06 2018-12-27 東京エレクトロン株式会社 二重金属電力レールを有する集積回路の製造方法
US10879115B2 (en) * 2017-11-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
US10559530B2 (en) 2017-12-27 2020-02-11 International Business Machines Corporation Forming dual metallization interconnect structures in single metallization level
US11164780B2 (en) * 2019-06-07 2021-11-02 Applied Materials, Inc. Process integration approach for selective metal via fill

Also Published As

Publication number Publication date
US11024537B2 (en) 2021-06-01
TWI853995B (zh) 2024-09-01
US20210043506A1 (en) 2021-02-11
WO2021030074A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
KR102291990B1 (ko) 텅스텐 육플루오르화물(wf6) 에치백을 이용하여 텅스텐 막을 증착하기 위한 방법
TWI326903B (en) Method of manufacturing semiconductor device
TWI436428B (zh) 釕金屬覆蓋層之形成方法
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
TWI827553B (zh) 用於內連線的釕金屬特徵部填補
TWI821416B (zh) 半導體裝置的形成方法
JP2008532271A (ja) 原子層堆積のための表面のプラズマ前処理
TW201017819A (en) Semiconductor device manufacturing method and storage medium
TWI853995B (zh) 用於混成特徵金屬化之方法與設備
JP7634930B2 (ja) 銅配線のためのシード層
TW202201786A (zh) 半導體裝置
US10950500B2 (en) Methods and apparatus for filling a feature disposed in a substrate
US10373867B2 (en) Cobalt contact and interconnect structures
US20200251340A1 (en) Methods and apparatus for filling a feature disposed in a substrate
US7732304B2 (en) Method of manufacturing semiconductor device
TWI594370B (zh) 作爲先進互連之介電覆蓋障壁的含金屬膜
TWI609095B (zh) 用於氮化錳整合之方法
JP2004153274A (ja) 金属カルボニルを使用して堆積したバリアメタル層を使用したダマシン相互接続の形成方法
JP3639142B2 (ja) 半導体装置の製造方法
CN118448349A (zh) 金属互连结构的制备方法
KR20070031237A (ko) 반도체 장치를 제조하는 방법
JP2006147895A (ja) 半導体装置の製造方法
JP2006054326A (ja) 半導体装置の製造方法及び半導体装置