[go: up one dir, main page]

TWI631631B - Semiconductor device manufacturing method, substrate processing device, and program - Google Patents

Semiconductor device manufacturing method, substrate processing device, and program Download PDF

Info

Publication number
TWI631631B
TWI631631B TW106102982A TW106102982A TWI631631B TW I631631 B TWI631631 B TW I631631B TW 106102982 A TW106102982 A TW 106102982A TW 106102982 A TW106102982 A TW 106102982A TW I631631 B TWI631631 B TW I631631B
Authority
TW
Taiwan
Prior art keywords
film
ruthenium
copper
component
gas
Prior art date
Application number
TW106102982A
Other languages
English (en)
Other versions
TW201802957A (zh
Inventor
竹田剛
芦原洋司
大橋直史
菊池俊之
Original Assignee
日立國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立國際電氣股份有限公司 filed Critical 日立國際電氣股份有限公司
Publication of TW201802957A publication Critical patent/TW201802957A/zh
Application granted granted Critical
Publication of TWI631631B publication Critical patent/TWI631631B/zh

Links

Classifications

    • H10W70/05—
    • H10W20/01—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H10P14/6316—
    • H10P14/6336—
    • H10P50/00—
    • H10P90/1906—
    • H10W10/021—
    • H10W10/061—
    • H10W10/181—
    • H10W10/20—
    • H10W20/038—
    • H10W20/072—
    • H10W20/074—
    • H10W20/075—
    • H10W20/077—
    • H10W20/092—
    • H10W20/40—
    • H10W20/46—
    • H10W20/47—
    • H10W20/48—
    • H10W20/495—
    • H10W20/425—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在形成氣隙的半導體裝置方面，提供可實現良好的特性的技術。
為了解決上述課題，提供一種技術，包含：將具有第一配線層與第一防擴散膜的基板搬入至處理室的程序，該第一配線層係具有第一層間絕緣膜、形成於前述第一層間絕緣膜上並被用作為配線的複數個含銅膜、將前述含銅膜間進行絕緣的配線間絕緣膜、設於前述複數個含銅膜之間的空隙，該第一防擴散膜係被構成為被形成於前述含銅膜上表面的一部分的面上，並抑制前述含銅膜的成分的擴散；和對前述處理室供應含矽氣體，而在前述含銅膜之中未形成前述第一防擴散膜的其他部分的面上、在構成前述空隙的壁，形成含矽膜的程序。

Description

半導體裝置之製造方法、基板處理裝置及程式
本發明，係有關半導體裝置之製造方法、基板處理裝置及程式。
近年來，半導體裝置係有高積體化的傾向，隨之配線間被微細化。為此，於配線間電容量變大，存在引起信號的傳播速度的降低等的問題。所以，被要求將配線間盡可能低電容率化。
實現低電容率化的方法的一者方面，正檢討在配線間設置空隙的氣隙構造。形成氣隙構造的空隙的方法方面，係例如具有將配線間進行蝕刻的方法。例如於專利文獻1記載氣隙的形成方法。
然而，有時由於加工精度的問題，使得在進行圖案化時發生錯位。由此，存在電路特性變差如此的問題。
於是本發明，係目的為在形成氣隙的半導體裝置方面，提供可實現良好的特性的技術。
[專利文獻1]
日本專利特開2006-334703
為了解決上述課題，提供一種技術，具有：將具有第一配線層與第一防擴散膜的基板搬入至處理室的程序，該第一配線層係具有第一層間絕緣膜、形成於前述第一層間絕緣膜上並被用作為配線的複數個含銅膜、將前述含銅膜間進行絕緣的配線間絕緣膜、設於前述複數個含銅膜之間的空隙，該第一防擴散膜係被構成為被形成於前述含銅膜上表面的一部分的面上，並抑制前述含銅膜的成分的擴散；和對前述處理室供應含矽氣體，而在前述含銅膜之中未形成前述第一防擴散膜的其他部分的面上、在構成前述空隙的壁，形成含矽膜的程序。
依本發明相關的技術時，可在形成氣隙的半導體裝置方面，提供可實現良好的特性的技術。
200‧‧‧晶圓(基板)
201‧‧‧處理空間
202‧‧‧腔室
212‧‧‧基板載置台
[圖1]針對一實施形態相關的半導體裝置的製造流程進行說明的說明圖。
[圖2]一實施形態相關的晶圓的說明圖。
[圖3]針對一實施形態相關的晶圓的處理狀態進行說明的說明圖。
[圖4]針對一實施形態相關的晶圓的處理狀態進行說明的說明圖。
[圖5]針對一實施形態相關的晶圓的處理狀態進行說明的說明圖。
[圖6]針對一實施形態相關的晶圓的處理狀態進行說明的說明圖。
[圖7]針對一實施形態相關的晶圓的處理狀態進行說明的說明圖。
[圖8]針對一實施形態相關的基板處理裝置進行說明的說明圖。
[圖9]針對一實施形態相關的基板處理裝置進行說明的說明圖。
[圖10]針對形成一實施形態相關的第二防擴散膜的程序進行說明的說明圖。
[圖11]針對一實施形態相關的成膜程序進行說明的說明圖。
[圖12]針對一實施形態相關的基板處理裝置進行說明的說明圖。
[圖13]針對一實施形態相關的成膜程序進行說明的 說明圖。
(第一實施形態)
在以下說明有關本發明的第一實施形態。
利用圖1而說明半導體裝置的製程的一程序。
(配線層形成程序S101)
說明有關配線層形成程序S101。
針對配線層形成程序S101，利用圖2進行說明。圖2，係針對形成於半導體晶圓200的配線層2006進行說明的圖。配線層2006，係形成於絕緣膜2001上。在比絕緣膜2001下方，係存在未圖示的電極層，在電極層係設置閘極電極、陽極等的構成。絕緣膜2001，係被用作為與電極層絕緣的層間絕緣膜。
絕緣膜2001係例如多孔狀的含碳矽膜(SiOC膜)。在絕緣膜2001上，係形成配線間絕緣膜2002。配線間絕緣膜2002，係例如以SiOC膜而形成。
在配線間絕緣膜2002係設置複數個溝2003，在溝2003的表面係形成屏障膜2004。屏障膜2004，係例如氮化鉭膜(TaN膜)。在屏障膜2004上，係形成之後被用作為配線的含銅膜2005。含銅膜2005，係例如以銅 而構成。
形成含銅膜2005後，以CMP(Chemical Mechanical Polishing)將多餘的含銅膜2005除去而作成圖2的狀態，使形成於各溝2003內的含銅膜2005間絕緣。
於本實施形態，係將設置層間絕緣膜2002、溝2003、屏障膜2004、含銅膜2005之層稱為配線層2006。於本實施形態，係說明的方便起見，將下層的配線層稱為第一配線層，將設於第一配線層之上方的配線層稱為第二配線層。
(第一防擴散膜形成程序S102)
接著，針對第一防擴散膜形成程序S102，利用圖3進行說明。
此處係對於圖2的形成配線層2006的狀態下的晶圓200，形成第一防擴散膜2007。防擴散膜2007，係例如SiON膜。防擴散膜2007係具有絕緣性的性質及抑制擴散的性質。具體而言，形成第一防擴散膜2007，使得可抑制含銅膜2005的成分往上層的擴散。此外，配線間明顯窄的情況下，係雖具有配線(含銅膜2005)經由形成於配線層2006上的上層而導通之虞，惟可抑制之。
(圖案化程序S103)
接著說明有關圖案化程序S103。此處，係對記載於 圖3的形成防擴散膜2007的狀態下的晶圓200進行處理。首先，在防擴散膜2007上，形成圖案化用的阻擋層2008。之後進行曝光處理，如記載於圖4(A)般，將阻擋層2008形成為期望的圖案。
將阻擋層2008形成為期望的圖案後，進行蝕刻處理，如記載於圖4(B)般，對配線間絕緣膜2002的一部分進行蝕刻，在含銅膜2005間形成空隙2009。例如，在含銅膜2005a與含銅膜2005b之間形成空隙2009。空隙2009，係之後被構成為氣隙。空隙2009，係被以絕緣膜2001的具有表面2001a的部分作為底壁，以配線間絕緣膜之具有側面2002a的部分作為側壁而構成。
形成空隙2009後，將抗蝕層2008除去。
此處說明有關氣隙。
隨著近年來的微細化、高密度化，配線間的距離漸窄。如此一來存在電容器電容量在配線間增加而發生信號延遲如此的問題。此情況下，歷來同樣雖已考量在配線間填充低電容率的絕緣物，惟其具有物理上的極限。為了迴避之，在配線間設置被稱為氣隙的空隙，降低電容率。
(第二防擴散膜形成程序S104)
另外，由於近年來的微細化、高密度化，使得裝置上的配線間的距離漸窄，惟曝光精度亦隨之接近極限，容易受到錯位的影響。引起錯位時，如記載於圖4(B)般，不僅含銅膜2005間，含銅膜2005上的防擴散膜2007的 一部分恐被蝕刻，使被蝕刻部2007a上曝露。
抗蝕層2008除去後，含銅膜2005a的一部分被曝露的狀態下，在含銅膜2005上形成後述的層間絕緣膜2012時，在比含銅膜2005a的曝露面上方的層間絕緣膜發生漏電流，其會與鄰接的含銅膜2005導通。例如，含銅膜2005a與含銅膜2005b之間會導通。或金屬(銅)的成分會擴散至上層的層間絕緣膜。如此的問題恐降低裝置的特性。
於是在本實施形態，係將抗蝕層2008除去後，如記載於圖5(B)般，至少在被蝕刻部(含銅膜2005的曝露面)，形成將含矽膜2010改質的第二防擴散膜2011。有關防擴散膜2011的形成方法係後述。
如此般而形成第一防擴散膜與第二防擴散膜。針對此等防擴散膜的性質重新整理時，表示如下。亦即，第一防擴散膜，係形成於含銅膜上表面的一部分的面上，具有如抑制前述含銅膜的成分經由一部分的面從含銅膜擴散至被形成於前述第一配線層之上方的第二配線層的性質。第二防擴散膜，係在含銅膜上之中未形成第一防擴散膜的曝露面上，抑制含銅膜的成分經由曝露面從含銅膜擴散至第二配線層的性質。
(第二層間絕緣膜形成程序S105)
接著，說明有關在防擴散膜2011上形成層間絕緣膜2012的第二層間絕緣膜形成程序S105。此處係至少在銅 含有層2005的曝露面、配線間絕緣膜2002之側面2002a、絕緣膜2001的表面2001a上形成第二防擴散膜。
(第二層間絕緣膜形成程序)
形成防擴散膜2011後，如記載於圖6，在防擴散膜2011上，形成第二層間絕緣膜2012。層間絕緣膜2012，係例如含碳氧化矽膜(SiOC膜)。形成時，係可例如考慮將含矽氣體與含氧氣體供應至晶圓200上而予以氣相反應，之後摻雜碳等的方法。
接著，在以下說明以此程序在確保空隙2009的狀態下形成層間絕緣膜2012的理由。
如前述般配線間非常窄的情況下，隨著層間絕緣膜2012的堆積進行，在防擴散膜2007之上部附近，係被堆積物遮蔽使得氣體不易繞至下方。為此，空隙2009的下方的堆積速度，係變比在防擴散膜2007之上方的堆積速度小。在如此的狀態下繼續成膜處理，從而確保空隙2009。所確保的空隙2009係被用作為氣隙。
(研磨程序S106)
在第二層間絕緣膜形成程序S105所形成的層間絕緣膜2012上係形成新的配線層。然而，在層間絕緣膜2012上係存在凹凸，故為了使晶圓200的面內均勻性提升，如記載於圖7，需要將形成新的配線層的層間絕緣膜2012表面平坦化。於是在本程序，係將第二層間絕緣膜2012 以研磨裝置進行研磨。
接著，說明在第二防擴散膜形成程序S104使用的基板處理裝置、第二防擴散膜形成方法。第二防擴散膜的形成方法，係半導體製造方法的一部分，亦為基板處理方法的一部分。
(基板處理裝置)
首先利用圖8說明基板處理裝置100。於本實施形態，基板處理裝置100係形成防擴散膜2011。
構成基板處理裝置100的腔室202，係橫截面為圓形並被構成為扁平的密閉容器。此外，腔室202，係由例如鋁(Al)、不銹鋼(SUS)等之金屬材料而構成。在腔室202內，係形成對作為基板的矽晶圓等之晶圓200進行處理的處理室201、在將晶圓200搬送至處理空間201時晶圓200會通過的搬送空間203。腔室202，係以上部容器202a與下部容器202b而構成。於上部容器202a與下部容器202b之間係設有分隔板204。
於下部容器202b之側面，係設有鄰接於閘閥205的基板搬入搬出口206，晶圓200係經由基板搬入搬出口206而在未圖示的搬送室之間移動。於下部容器202b之底部，係設有複數個升降銷207。
在處理空間201內，係設置對晶圓200進行支撐的基板支撐部210。基板支撐部210，係主要具有載置晶圓200的載置面211、在表面具有載置面211的載置 台212、內包於基板載置台212的作為加熱源之加熱器213。於基板載置台212，係升降銷207貫通的貫通孔214分別被設於與升降銷207對應之位置。對於加熱器213，係連接控制通電狀態的加熱器控制部220。
基板載置台212係由軸217進行支撐。軸217的支撐部係貫通被設於腔室202的底壁的孔215，進一步經由支撐板216在腔室202的外部連接於升降機構218。使升降機構218作動而使軸217及支撐台212升降，使得可使載置於基板載置面211上的晶圓200升降。另外，軸217下端部的周圍係被伸縮管219覆蓋。腔室202內係被保持成氣密。
基板載置台212，於晶圓200之搬送時，係基板載置面211下降至與基板搬入搬出口206對向的位置(晶圓搬送位置、晶圓搬送位置)，於晶圓200之處理時，係如在圖8所示，晶圓200上升直到成為處理空間201內的處理位置(晶圓處理位置、晶圓處理位置)。
具體而言，於使基板載置台212下降至晶圓搬送位置時，係呈升降銷207之上端部從基板載置面211之上表面而突出，升降銷207就晶圓200從下方進行支撐。此外，使基板載置台212上升至晶圓處理位置時，係呈升降銷207從基板載置面211之上表面而埋藏，基板載置面211就晶圓200從下方進行支撐。另外，升降銷207，係與晶圓200直接接觸，故以例如石英、礬土等之材質而形成為理想。
在處理空間201之上部(上游側)，係設置作為氣體分散機構之噴灑頭230。於噴灑頭230之蓋231係設置第一分散機構241被插入的貫通孔231a。第一分散機構241，係具有插入噴灑頭內之前端部241a、固定於蓋231的凸緣241b。
前端部241a係柱狀，例如被構成為圓柱狀。在圓柱之側面係設置分散孔。從後述之腔室的氣體供應部(供應系統)所供應的氣體，係被經由前端部241a而供應至緩衝空間232。
噴灑頭230，係具備作為供於使氣體分散用之第二分散機構的分散板234。此分散板234之上游側為緩衝空間232，下游側為處理空間201。於分散板234，係設置複數個貫通孔234a。分散板234，係被配置成與基板載置面211對向。
分散板234係例如被構成為圓盤狀。貫通孔234a係被遍及分散板234之整面而設。鄰接的貫通孔234a係例如被以等距離而配置，被配置於最外周之貫通孔234a係被配置於比被載置於基板載置台212上的晶圓之外周靠外側。
上部容器202a係具有凸緣，於凸緣上載置、固定支撐塊233。支撐塊233係具有凸緣233a，於凸緣233a上係載置、固定分散板234。再者，蓋231係被固定於支撐塊233之上表面。採取如此之構造，使得可從上方依蓋231、分散板234、支撐塊233之順序進行卸除。
(供應系統)
於設在噴灑頭230之蓋231的貫通孔231a，係連接第一分散機構241。於第一分散機構241，係連接共通氣體供應管242。於第一分散機構241係設置凸緣，藉螺絲等而固定於蓋231、共通氣體供應管242之凸緣等。
第一分散機構241與共通氣體供應管242，係在管之內部連通，從共通氣體供應管242所供應的氣體，係經由第一分散機構241、氣導入孔231a而供應至噴灑頭230內。
於共通氣體供應管242，係連接第一氣體供應管243a、第二氣體供應管244a、第三氣體供應管245a、第四氣體供應管249a。
從包含第一氣體供應管243a的第一氣體供應系統243係主要供應第一氣體，從包含第二氣體供應管244a之第二氣體供應系統244係主要供應第二氣體。從包含第三氣體供應管245a的第三氣體供應系統245係主要供應第三氣體，從包含第四氣體供應管249a的第四氣體供應系統249係主要供應第四氣體。
(第一氣體供應系統)
於第一氣體供應管243a，係從上游方向依序設有第一氣體供應源243b、作為流量控制器(流量控制部)的質流控制器(MFC)243c、及作為開閉閥的閥243d。
從第一氣體供應管243a，第一氣體被經由質流控制器243c、閥243d、共通氣體供應管242而供應至噴灑頭230。
第一氣體，係例如氫(H2)氣體，為還原氣體，亦即處理氣體中之一者。於此，第一氣體係具有還原性的性質的氫(H)，亦稱為含氫氣體。
在比第一氣體供應管243a之閥243d靠下游側，係連接第一惰氣供應管246a之下游端。於第一惰氣供應管246a，係從上游方向依序設置惰氣供應源246b、作為流量控制器(流量控制部)的質流控制器(MFC)246c、及作為開閉閥的閥246d。惰性氣體，在還原程序(S304)係作用為載流氣體或稀釋氣體。
於此，惰性氣體，係例如氮(N2)氣體。另外，作為惰性氣體，係除了N2氣體以外，可使用例如氦(He)氣、氖(Ne)氣、氬(Ar)氣等之稀有氣體。
主要由第一氣體供應管243a、質流控制器243c、閥243d而構成第一氣體供應系統243。
此外，主要由第一惰氣供應管246a、質流控制器246c及閥246d而構成第一惰氣供應系統。另外，亦可考量使第一惰氣供應系統包含惰氣供應源234b、第一氣體供應管243a。
再者，亦可考量使第一氣體供應系統243包含第一氣體供應源243b、第一惰氣供應系統。
(第二氣體供應系統)
於第二氣體供應管244a，係從上游方向依序設置第二氣體供應源244b、作為流量控制器(流量控制部)的質流控制器(MFC)244c、及作為開閉閥的閥244d。
從第二氣體供應管244a，係第二氣體被經由質流控制器244c、閥244d、共通氣體供應管242而供應至噴灑頭230內。
第二氣體，係處理氣體中之一者。第二氣體係矽系的氣體，例如為包含鹵素(Cl)的二氯矽烷(SiH2Cl2，簡稱DCS)氣體。
主要由第二氣體供應管244a、質流控制器244c、閥244d而構成第二氣體供應系統244。
此外，在比第二氣體供應管244a之閥244d靠下游側，係連接第二惰氣供應管247a之下游端。於第二惰氣供應管247a，係從上游方向依序設有惰氣供應源247b、作為流量控制器(流量控制部)的質流控制器(MFC)247c、及作為開閉閥的閥247d。
從第二惰氣供應管247a，係惰性氣體被經由質流控制器247c、閥247d、第二氣體供應管244a而供應至噴灑頭230內。惰性氣體，在成膜程序(S306)係作用為載流氣體或稀釋氣體。
主要由第二惰氣供應管247a、質流控制器247c及閥247d而構成第二惰氣供應系統。另外，亦可考慮使第二惰氣供應系統包含惰氣供應源247b、第二氣體 供應管243a。
再者，亦可考量使第二氣體供應系統244包含第二氣體供應源244b、第二惰氣供應系統。
(第三氣體供應系統)
於第三氣體供應管245a，係從上游方向依序設有第三氣體供應源245b、作為流量控制器(流量控制部)的質流控制器(MFC)245c、及作為開閉閥的閥245d。
從第三氣體供應管245a，係第三氣體被經由質流控制器245c、閥245d、共通氣體供應管242而供應至噴灑頭230。
第三氣體，係處理氣體中之一者。第三氣體係矽系的氣體，為例如二矽烷(Si2H6，簡稱DS)等的氣體。
在比第三氣體供應管245a之閥245d靠下游側，係連接惰性氣體供應管248a的下游端。在惰性氣體供應管248a，係從上游方向依序設置惰氣供應源248b、作為流量控制器(流量控制部)的質流控制器(MFC)248c、及作為開閉閥的閥248d。
主要由第三氣體供應管245a、質流控制器245c、閥245d、遠程電漿單元245e而構成第三氣體供應系統245。
此外，主要由惰性氣體供應管248a、質流控制器248c及閥248d而構成惰氣供應系統。另外，亦可考 量使惰氣供應系統包含惰氣供應源248b、第三氣體供應管245a。
再者，亦可考量使第三氣體供應系統245包含第三氣體供應源245b、惰氣供應系統。
(第四氣體供應系統)
在第四氣體供應管249a，係從上游方向依序設置第四氣體供應源249b、作為流量控制器(流量控制部)的質流控制器(MFC)249c、及作為開閉閥的閥249d、遠程電漿單元249e。
從第四氣體供應管249a，係在改質程序S410使用的含氮氣體，被經由質流控制器249c、閥249d、遠程電漿單元249e、共通氣體供應管242而供應至噴灑頭230。
於此，含氮氣體，係例如氨(NH3)氣。另外，作為含氮氣體，NH3氣體以外，可使用例如氮氣(N2)等。
在比第四氣體供應管249a之閥249d靠下游側，係連接惰性氣體供應管250a的下游端。在惰性氣體供應管250a，係從上游方向依序設置惰氣供應源250b、作為流量控制器(流量控制部)的質流控制器(MFC)250c、及作為開閉閥的閥250d。
主要由第四氣體供應管249a、質流控制器249c、閥249d、遠程電漿單元249e而構成第四氣體供應 系統249。
此外，主要由惰性氣體供應管250a、質流控制器250c及閥250d而構成惰氣供應系統。另外，亦可考量使惰氣供應系統包含惰氣供應源250b、第四氣體供應管249a。
再者，亦可考量使第四氣體供應系統249包含第四氣體供應源249b、惰氣供應系統。
(排氣系統)
對腔室202的環境進行排氣的排氣系統，係具有連接於腔室202的複數個排氣管。具體而言，具有連接於處理空間201的排氣管262、連接於搬送空間203的排氣管261。此外，在各排氣管261、262的下游側，係連接排氣管264。
排氣管261，係設於搬送空間203之側面或底面。於排氣管261，係設置渦輪分子泵浦265。於排氣管261在渦輪分子泵浦265之上游側係設置作為搬送空間用第一排氣閥的閥266。
排氣管262，係被設置於處理空間201之側方。於排氣管262，係設置作為將處理空間201內控制為既定的壓力的壓力控制器的APC(Auto Pressure Controller)276。APC276係具有可調整開度之閥體(未圖示)，依來自後述的控制器280的指示而調整排氣管262的導度。此外，於排氣管262在APC276之上游側係 設置閥275。將排氣管262與閥275、APC276統稱為處理室排氣部。
於排氣管264，係設置DP(Dry Pump，乾式泵浦)267。如圖示，於排氣管264，係從其上游側連接排氣管262、排氣管261，進一步於該等之下游設置DP267。DP267，係分別經由排氣管262、排氣管261而分別就處理空間201及搬送空間203的環境進行排氣。此外，DP267，係在TMP265動作時，亦作用為其輔助泵浦。亦即，屬高真空(或超高真空)泵浦的TMP265，係難以單獨進行到達大氣壓之排氣，故作為進行到達大氣壓之排氣的輔助泵浦而使用DP267。於上述之排氣系統的各閥，係採用例如氣閥。
(控制器)
基板處理裝置100，係具有針對基板處理裝置100之各部分之動作進行控制的控制器280。控制器280，係如記載於圖9，至少具有演算部(CPU)280a、暫時記憶部(RAM)280b、記憶部280c、收發部280d。控制器280，係經由收發部280d而連接於基板處理裝置100的各構成，依上位控制器、使用者等之指示而從記憶部280c叫出程式、配方等，依其內容而控制各構成之動作。另外，控制器280，係可作為專用之電腦而構成，亦可作為通用之電腦而構成。例如，可準備儲存上述的程式的外部記憶裝置(例如，磁帶、撓性碟、硬碟等的磁碟，CD、 DVD等的光碟，MO等的磁光碟，USB記憶體(USB Flash Drive)、記憶卡等的半導體記憶體)282，利用外部記憶裝置282將程式安裝於通用之電腦，從而構成本實施形態相關之控制器280。此外，供於將程式供應至電腦用的手段，係不限於經由外部記憶裝置282而供應的情況。例如，可使用網際網路、專用線路等的通訊手段，從上位裝置270經由接收部283接收資訊，亦可作成不經由外部記憶裝置282供應程式。此外，亦可使用鍵盤、觸控面板等的輸出入裝置281而對控制器280進行指示。
另外，記憶部280c、外部記憶裝置282等，係被構成為電腦可讀取之記錄媒體。以下，亦將此等簡單統稱為記錄媒體。另外，於本說明書中使用記錄媒體如此之語言的情況下，係存在包含僅記憶部280c單體的情況、包含僅外部記憶裝置282單體的情況、或者包含該雙方的情況。
(第二防擴散膜形成程序S104的細節)
接著，針對被搬入至基板處理裝置的晶圓200的第二防擴散膜形成程序S104的細節，利用圖10進行說明。另外，此處處理的晶圓200為於圖4(B)中除去阻擋層2008的狀態，為含銅膜2005曝露的狀態。
以下，針對下例進行說明：作為第一處理氣體使用H2氣體，作為第二處理氣體使用DCS氣體，作為第三處理氣體使用DS氣體，作為第四處理氣體使用NH3 氣體，從而形成防擴散膜2011。
(基板搬入/載置程序S302)
在基板處理裝置100係使基板載置台212下降至晶圓200的搬送位置(搬送位置)，從而使升降銷207貫通於基板載置台212之貫通孔214。其結果，成為升降銷207從基板載置台212表面突出既定之高度份的狀態。接著，打開閘閥205使搬送空間203與移載室(未圖示)連通。並且，從此移載室利用晶圓移載機(未圖示)將晶圓200搬入至搬送空間203，將晶圓200移載至升降銷207上。藉此，晶圓200，係在從基板載置台212之表面突出的升降銷207上被以水平姿勢而支撐。
將晶圓200搬入至腔室202內後，使晶圓移載機往腔室202之外退避，將閘閥205關閉而將腔室202內密閉。之後，使基板載置台212上升，從而使晶圓200載置於設在基板載置台212的基板載置台211上，進一步使基板載置台212上升，從而使晶圓200上升至前述的處理空間201內的處理位置(基板處理位置)。
晶圓200被搬入至搬送空間203後，上升至處理空間201內之處理位置時，將閥266設成關閉。藉此，搬送空間203與TMP265之間被遮斷，透過TMP265下的搬送空間203之排氣結束。另一方面，將閥275打開，使處理空間201與APC276之間連通。APC276，係調整排氣管263之氣導度，從而控制透過DP267下的處理 空間201的排氣流量，將處理空間201維持為既定的壓力(例如10-5~10-1Pa的高真空)。
此外，將晶圓200載置於基板載置台212上時，係控制為：對於埋藏於基板載置台212之內部的加熱器213供應電力，晶圓200之表面成為既定之溫度。晶圓200之溫度，係例如室溫以上、800℃以下，優選上係室溫以上、700℃以下。此情況下，加熱器213之溫度，係基於透過溫度感測器而檢測的溫度資訊使控制器280抽出控制值，透過溫度控制部220對於往加熱器213的通電狀態進行控制從而調整。
(還原程序S304)
接著進行還原程序S304。
在還原程序S304係從第一氣體供應系統對處理空間201供應H2氣體。在此，係將於搬送途中形成於晶圓200的表面的自然氧化膜等除去。尤其，將在被蝕刻部2007a的含銅膜2005的曝露面清淨化(清潔)。進行清淨化，使得可將含銅膜2005的曝露面與防擴散膜2011(本程序的情況下，含矽膜2010)之間的反應抑制物除去，故可偏及含銅膜2005的曝露面整面提高防擴散膜2011之間的反應性。因此，可均勻形成在曝露面上的防擴散膜2011。
在還原程序S304，係使處理空間201的壓力為100Pa~1000Pa，使晶圓200的溫度為150℃~400℃， 同時使含氫氣體的流量為1000sccm~3000sccm。
既定時間經過後，停止含氫氣體的供應，同時將處理室201內的氫氣進行排氣。
(成膜程序S306)
另外，在本程序，係如圖5(A)，至少在含銅膜2005的曝露面、配線間絕緣膜2002之側面2002a、絕緣膜2001的表面2001a上形成含矽膜2010，之後如圖5(B)般將含矽膜改質而形成第二層間絕緣膜2011。
相對於此，作為比較例，考量例如不形成於配線間絕緣膜2002之側面2002a、絕緣膜2001的表面2001a等上，而僅在含銅膜2005的曝露面上形成第二防擴散膜。此情況下，存在以下的膜應力的問題。
例如，為在研磨程序S106的膜應力的問題。如前所述，形成第二防擴散膜後，進行研磨程序S106。在研磨程序S106係透過研磨裝置對晶圓200進行研磨。在研磨裝置，係將晶圓表面壓在貼有研磨布的平板上並流放漿料，進一步使各者相對旋轉。形成於晶圓200的膜，係受到因相對的旋轉而發生的摩擦力的影響，涉及膜應力。
此外，將晶圓200加熱處理時，雖在各膜發生熱脹，惟應從各膜的熱膨脹率的差異會產生膜應力。
如前述般僅在含銅膜2005上形成第二防擴散膜的情況下，在空隙2009與配線間絕緣膜之側面2002a 之間不存在緩和膜應力的構造，故配線間絕緣膜之側面2002a尤其容易受到膜應力的影響。由於膜應力，使得恐引起例如與空隙2009鄰接的配線間絕緣膜或屏障膜2004的倒塌、偏位等，難以保持穩定的品質。
於是在本實施形態，係至少在銅含有層2005的曝露面、配線間絕緣膜2002之側面2002a、絕緣膜2001的表面2001a上形成第二防擴散膜，從而抑制含銅膜2005的成分的擴散，同時使構成空隙2009的構造的物理強度上升。
以下說明有關在本實施形態的形成第二防擴散膜的具體的方法。關於成膜程序S306，係以記載於圖11的流程進行說明。記載於圖11的流程係說明成膜程序S306的細節的圖。
(第二處理氣體供應程序S402)
還原程序S304結束後調整處理室201內的壓力。調整既定的壓力，同時晶圓200的溫度到達既定的溫度後，從共通氣體供應管242將處理氣體如DCS氣體供應至處理室。
此時，DCS氣體係因熱而分解為矽成分與氯成分。晶圓200上之中，供應至配線間絕緣膜2002之側面2002a、絕緣膜2001之中被作為空隙的底壁而構成的表面2001a上。氯成分係於構成側面2002a的配線間絕緣膜2002、構成表面2001a的絕緣膜，切斷矽與氧、或矽 與碳的結合，因此而產生的各成分的懸鍵係與矽結合。如此般形成含矽層。另一方面，在銅表面係由於外殼反應使得矽與銅結合。作成如此，而在至少銅含有層2005的曝露面、配線間絕緣膜2002之側面2002a、絕緣膜2001的表面2001a形成含矽層。既定時間經過後，停止DCS氣體之供應。
在本程序，係使DCS氣體的供應量為例如10~1000sccm，優選上為10~500sccm的範圍內的流量。將DCS氣體對晶圓200供應的時間，係例如1~600秒，優選上為1~30秒的範圍內的時間。此外，晶圓200之溫度，係採例如200~500℃程度，優選上採300~400℃程度。
(淨化程序：S404)
使DCS氣體的供應停止後，係經由惰性氣體供應管250a、第四氣體供應管249a而供應N2氣體，進行處理空間201的淨化。此時，閥275及閥277係被設為開狀態而透過APC276控制為處理空間201的壓力成為既定壓力。另一方面，閥275及閥277以外的排氣系統的閥，係全部被設為閉狀態。藉此，在第二處理氣體供應程序S402未結合於晶圓的DSC氣體，係被透過DP282經由排氣管262從處理空間201除去。
淨化結束時，使閥277及閥275為開狀態的狀態下再開始透過APC276的壓力控制。其他排氣系統的 閥係保持閉狀態。此時，從第四氣體供應管249a的N2氣體的供應亦被繼續，繼續噴灑頭230及處理空間201之淨化。
(第三處理氣體供應程序：S406)
另外，在第一處理氣體供應程序S402，係為了使矽成分結合，而供應包含氯成分的DCS氣體。於此，氯成分係不僅切斷各絕緣膜的結合，有時與懸鍵結合。所以，在本程序，係為了將氯成分從含矽層除去，供應屬包含氫成分與矽成分的氣體的DS氣體。
噴灑頭緩衝室232及處理空間201的淨化結束後，進行第二處理氣體供應程序S206。在第二處理氣體供應程序S206，係打開閥244d，經由噴灑頭230，往處理空間201內作為第二處理氣體開始DS氣體的供應。
DS氣體，係被經由噴灑頭230而供應至處理空間201內。所供應的DS氣體，係被因熱而分解，與晶圓200上的含矽層反應。具體而言，氫成分係與絕緣膜表面的氯成分結合而變化為HCl，同時於懸鍵係附著矽成分。如此般改質為氯成分被除去的含矽層。亦即，被改質為雜質少的緻密的含矽層。經過既定時間後，停止DS氣體的供應。
在本程序，DC氣體的供應量係例如10~1000sccm，優選上為10~500sccm的範圍內的流量。將DCS氣體對晶圓200供應的時間，係例如1~600秒，優 選上為1~60秒的範圍內的時間。此外，晶圓200之溫度，係採例如200~500℃程度，優選上採300~400℃程度。
(淨化程序：S408)
停止DS氣體的供應後，係經由惰性氣體供應管250a、第四氣體供應管249a而供應N2氣體，進行處理空間201的淨化。此時，閥275及閥277係被設為開狀態而透過APC276控制為處理空間201的壓力成為既定壓力。另一方面，閥275及閥277以外的排氣系統的閥，係全部被設為閉狀態。藉此，在第三處理氣體供應程序S406所產生的HCl氣體等，係透過DP282，經由排氣管262被從處理空間201除去。
淨化結束時，使閥277及閥275為開狀態的狀態下再開始透過APC276的壓力控制。其他排氣系統的閥係保持閉狀態。此時，從第四氣體供應管249a的N2氣體的供應亦被繼續，繼續噴灑頭230及處理空間201之淨化。
(判定程序：S410)
將以上的第二處理氣體供應程序S402、淨化程序S404、第三處理氣體供應程序S406、淨化程序S408作為1循環，控制器280係判定此循環是否實施既定次數(n循環)。既定次數實施循環時，於晶圓200上係形成期望 膜厚的含矽層。膜厚，係例如5nm程度。
實施既定次數後，使成膜程序S306結束。
如此般處理，使得可在至少銅含有層2005的曝露面、配線間絕緣膜2002之側面2002a、絕緣膜2001的表面2001a上形成含矽膜2010。此外，積層緻密的含矽層，故可形成物理強度高的膜。
(改質程序S308)
接著返回圖10，說明改質程序S308。
另外，一般而言，已知如下情形：例如400℃程度的高溫狀態的情況下，矽成分係容易擴散至銅。對照於本實施形態時，被形成於以銅而構成的含銅膜2005的曝露部分的含矽膜2010中所含的矽成分，恐擴散至含銅膜2005。
矽成分擴散的含銅膜係電阻值會上升，故使作為配線的性能劣化。所以，為了抑制矽成分的擴散，優選上於本程序將含矽膜2010改質。
說明在改質程序S308的含矽膜2010的改質方法。使第一氣體供應系統243、第二氣體供應系統244、第三氣體供應系統245的閥為閉，停止從各氣體供應系統所供應的氣體的供應而使成膜程序S306結束後，使閥249d為開而開始NH3氣體的供應。此時，遠程電漿單元249e係已被啟動。
在晶圓200上係被供應電漿狀態的NH3氣 體，含矽膜2010與氨電漿反應使得含矽膜被氮化，形成第二防擴散膜2011。透過此氮化處理而形成的矽成分與氮成分的結合力，係比矽與銅的結合力、矽元素彼此的結合力等強，故可抑制矽成分的擴散。既定之時間經過後，停止氨氣的供應。
透過空隙2009達成進一步的低電容率化的情況下，電容率的低度與空隙2009的寬成比例，故要求盡可能增加空隙2009的寬。如本實施形態，將被薄膜化的含矽膜2010改質，使得如記載於圖5(B)般，可確保空隙2009的寬L，故可在增加空隙的物理強度的狀態下確保低的電容率。
另外，將形成於配線間絕緣膜2002之側面2002a、絕緣膜2001的表面2001a上的含矽膜2010改質後的膜，係亦稱為補強膜。
於此，說明利用含氮氣體的電漿進行氮化的理由。如前所述，已知在高溫狀態係矽成分容易擴散至含銅膜。另一方面，氮化的情況下，已知需要高能量。為此，假設透過高熱而填補反應能的情況下，需要將晶圓200加熱至更高溫。使晶圓200為高溫時，如前述般存在矽擴散而含銅膜2005的電阻值上升如此的問題。含銅膜2005係之後被用作為配線者，要效率佳地流放電流，係優選上電阻值盡可能低。
因此，需要以抑制矽成分往含銅膜的擴散的程度的溫度，例如以380℃程度進行氮化處理。以如此的 溫度進行氮化處理的方法方面，存在使含氮氣體為電漿狀態而處理的方法。以電漿填補反應所需的能量，使得能以低溫對含矽膜進行氮化處理。
在本程序，NH3氣體的供應量係例如10~1000sccm，優選上為10~500sccm的範圍內的流量。將NH3氣體對晶圓200供應的時間，係例如1~600秒，優選上為1~120秒的範圍內的時間。此外，晶圓200之溫度，係採例如200~400℃程度，優選上採300~380℃程度。
(基板搬出程序S310)
改質程序S308結束後，實施基板搬出程序S310。在基板搬出程序S310，係使基板載置台212下降，在從基板載置台212之表面而突出的升降銷207上將晶圓200予以支撐。藉此，晶圓200係從處理位置成為搬送位置。
接著，晶圓200移動至搬送位置時，將閥275設成關閉，將搬送空間203與排氣管264之間遮斷。另一方面，使閥266為開，透過TMP265(及DP267)將搬送空間203的環境進行排氣，從而將腔室202維持為高真空(超高真空)狀態(例如10-5Pa以下)，減低與同樣被維持為高真空(超高真空)狀態(例如10-6Pa以下)的移載室之壓力差。到達既定的壓力後，透過未圖示的臂件而將晶圓200搬出。
(效果)
將伴隨本實施形態的主要效果記載於下。(a)形成第二防擴散膜，使得即使在蝕刻程序中含銅膜曝露，仍可抑制往上層的金屬成分的擴散。(b)形成第二防擴散膜，使得即使在蝕刻程序中含銅膜曝露，仍可抑制與鄰接的含銅膜的導通。(c)在至少銅含有層2005的曝露面、配線間絕緣膜2002之側面2002a、絕緣膜2001的表面2001a上形成第二防擴散膜，從而使構成空隙2009的構造的物理強度上升。
(第二實施形態)
接著說明有關第二實施形態。第二實施形態，係主要基板處理裝置的氣體供應系統、及成膜程序S306與第一實施形態不同。
於以下，利用圖12、圖13，而以與第一實施形態的差異為中心，說明具體例。另外，關於與第一實施形態同樣的內容係省略說明。
圖12係相當於圖8的圖，為針對本實施形態下的基板處理裝置100’進行說明的圖。圖13係相當於圖11的圖，為針對本實施形態下的成膜程序S306進行說明的圖。
(基板處理裝置)
針對本實施形態的基板處理裝置100’，以與第一實施 形態的差異為中心，利用圖12進行說明。另外，圖12，係相對於圖8的裝置在無第二氣體供應系統244方面不同。
(供應系統)
於共通氣體供應管242，係連接第一氣體供應管243a、第三氣體供應管245a、第四氣體供應管249a。
從包含第一氣體供應管243a的第一氣體供應系統243係主要供應第一氣體(例如H2氣體)，從包含第三氣體供應管245a的第三氣體供應系統245係主要供應第二氣體(DS氣體)，從包含第四氣體供應管244a的第四氣體供應系統249係主要供應第四氣體(NH3氣體)。
(成膜程序S306)
接著利用圖13說明成膜程序S306。還原程序S304結束後，從第三氣體供應系統245將DS氣體供應至處理空間201。被供應的DS氣體係在被熱解的狀態下，被供應至晶圓200上。
因熱而分解的DS氣體係分解為含矽成分的氣體。所分解的矽成分，在至少銅含有層2005的曝露面係由於外殼反應使得矽被與銅結合並形成含矽膜2010。此外，於配線間絕緣膜2002之側面2002a、絕緣膜2001的表面2001a上係由於CVD反應在表面2001a與側面2002a 上形成含矽膜2010。
如此，在含銅膜2005的曝露面形成含矽膜2010，使得可抑制往上層的銅成分的擴散。再者，由於CVD反應，在表面2001a與側面2002a上形成膜厚的膜，故可形成比第一實施形態物理強度高的含矽膜2010。再者能以比起第一實施形態短時間形成期望的厚度的膜，故可使產量提升。
此處說明有關供應氣體的時間。在表面2001a與側面2002a係透過CVD反應而形成膜，故供應的時間為長時溝2009恐被含矽膜填充。於是在本實施形態，係優選上例如使氣體供應時間為數秒，而採可確保空隙2009的寬L的程度的供應時間。
既定時間經過後停止DS氣體的供應，使成膜程序S306結束。
在成膜程序S306，係使處理空間201的壓力為1Pa~10Pa，使晶圓200的溫度為150℃~400℃，同時使含氫氣體的流量為1000sccm~3000sccm，使含矽氣體的流量為10sccm~30sccm。對晶圓200供應氣體的時間係例如1至5秒程度。
如以上般形成時，例如可比第一實施形態減少處理程序，故能以高產量在銅含有層2005的曝露面、配線間絕緣膜2002之側面2002a、絕緣膜2001的表面2001a上形成含矽膜，故可提高生產性。
成膜程序S306結束後，返回圖10而實施改 質程序S308。
(主要效果)
將伴隨本實施形態的主要效果記載於以下。
(a)形成第二防擴散膜，使得即使在蝕刻程序中含銅膜曝露，仍可抑制往上層的金屬成分的擴散。
(b)形成第二防擴散膜，使得即使在蝕刻程序中含銅膜曝露，仍可抑制與鄰接的含銅膜的導通。
(c)可形成高強度的膜，故可對膜應力提高抗性。
(d)能以高的處理量形成含矽膜，故可提高生產性。

Claims (20)

  1. 一種半導體裝置之製造方法，具有以下程序：將具有第一配線層及第一防擴散膜的基板搬入至處理室，該第一配線層係具有第一層間絕緣膜、形成於前述第一層間絕緣膜上並被用作為配線的複數個含銅膜、將前述含銅膜間進行絕緣的配線間絕緣膜、設於前述複數個含銅膜之間的空隙，該第一防擴散膜係被構成為被形成於前述含銅膜上表面的一部分的面上，並抑制前述含銅膜的成分的擴散；對前述處理室供應包含氯成分與矽成分的第一含矽氣體，而在前述含銅膜之中未形成前述第一防擴散膜的其他部分的面上、在構成前述空隙的壁，形成包含前述氯成分與前述矽成分的第一含矽膜；和形成前述第一含矽膜的程序後，進行改質而形成第二含矽膜，該改質係對前述處理室供應包含氫成分與矽成分的與前述第一含矽氣體不同的第二含矽氣體，使前述第一含矽膜的前述氯成分與前述氫成分結合而將前述氯成分從前述第一含矽膜除去，並代替被除去的前述氯成分將前述矽成分予以結合。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在形成前述第二含矽膜後，對前述處理室供應改質氣體而將前述第二含矽層改質，形成被構成為從前述其他部分抑制前述含銅膜的成分的擴散的第二防擴散膜。
  3. 如申請專利範圍第2項之半導體裝置之製造方 法，其中，將前述第二含矽膜改質時，係使前述基板的溫度，為抑制屬前述第二含矽膜的主成分的矽擴散至前述含銅膜的溫度。
  4. 如申請專利範圍第3項的半導體裝置之製造方法，其中，在前述第二含矽膜的改質，係將前述第二含矽膜氮化。
  5. 如申請專利範圍第4項之半導體裝置之製造方法，其中，在前述第二含矽膜的改質，係對前述處理室供應電漿狀態的含氮氣體，而將前述第二含矽膜氮化。
  6. 如申請專利範圍第3項之半導體裝置之製造方法，其中，在前述第二含矽膜的改質，係對前述處理室供應電漿狀態的含氮氣體，而將前述第二含矽膜氮化。
  7. 如申請專利範圍第3項之半導體裝置之製造方法，其係進一步具有以下程序：在前述第一配線層上形成第二層間絕緣膜；和對前述第二層間絕緣膜進行研磨。
  8. 如申請專利範圍第2項的半導體裝置之製造方法，其中，在前述第二含矽膜的改質，係將前述第二含矽膜氮化。
  9. 如申請專利範圍第8項之半導體裝置之製造方法，其中，在前述第二含矽膜的改質，係對前述處理室供應電漿狀態的含氮氣體，而將前述第二含矽膜氮化。
  10. 如申請專利範圍第8項之半導體裝置之製造方法，其係進一步具有以下程序： 在前述第一配線層上形成第二層間絕緣膜；和對前述第二層間絕緣膜進行研磨。
  11. 如申請專利範圍第2項之半導體裝置之製造方法，其中，在前述第二含矽膜的改質，係對前述處理室供應電漿狀態的含氮氣體，而將前述第二含矽膜氮化。
  12. 如申請專利範圍第11項之半導體裝置之製造方法，其中，反復進行形成前述第一含矽膜的程序、及形成前述第二含矽膜的程序。
  13. 如申請專利範圍第11項之半導體裝置之製造方法，其係進一步具有以下程序：在前述第一配線層上形成第二層間絕緣膜；和對前述第二層間絕緣膜進行研磨。
  14. 如申請專利範圍第2項之半導體裝置之製造方法，其中，反復進行形成前述第一含矽膜的程序、及形成前述第二含矽膜的程序。
  15. 如申請專利範圍第2項之半導體裝置之製造方法，其係進一步具有以下程序：在前述第一配線層上形成第二層間絕緣膜；和對前述第二層間絕緣膜進行研磨。
  16. 如申請專利範圍第1項之半導體裝置之製造方法，其中，反復進行形成前述第一含矽膜的程序、及形成前述第二含矽膜的程序。
  17. 如申請專利範圍第16項之半導體裝置之製造方法，其係進一步具有以下程序： 在前述第一配線層上形成第二層間絕緣膜；和對前述第二層間絕緣膜進行研磨。
  18. 如申請專利範圍第1項之半導體裝置之製造方法，其係進一步具有以下程序：在前述第一配線層上形成第二層間絕緣膜；和對前述第二層間絕緣膜進行研磨。
  19. 一種基板處理裝置，具有：載置部，載置具有第一配線層與第一防擴散膜的基板，該第一配線層係具有第一層間絕緣膜、形成於前述第一層間絕緣膜上並被用作為配線的複數個含銅膜、將前述含銅膜間進行絕緣的配線間絕緣膜、設於前述複數個含銅膜之間的空隙，該第一防擴散膜係被構成為被形成於前述含銅膜上表面的一部分的面上，並抑制前述含銅膜的成分的擴散；處理室，內包前述載置部；和氣體供應部，對前述處理室供應第一含矽氣體或第二含矽氣體而形成第一含矽膜與第二含矽膜，其中供應包含氯成分與矽成分的第一含矽氣體，而在前述含銅膜之中在未形成前述第一防擴散膜的其他部分的面上、在構成前述空隙的壁形成包含前述氯成分與前述矽成分的前述第一含矽膜，形成前述第一含矽膜的程序後，進行改質而形成第二含矽膜，該改質係對前述處理室供應包含氫成分與矽成分的與前述第一含矽氣體不同的第二含矽氣體，使前述第一含矽膜的前述氯成分與前述氫成分結合而將前述氯成分 從前述第一含矽膜除去，並代替被除去的前述氯成分將前述矽成分予以結合。
  20. 一種程式，透過電腦使基板處理裝置執行以下程序：將具有第一配線層與第一防擴散膜的基板搬入至處理室，該第一配線層係具有第一層間絕緣膜、形成於前述第一層間絕緣膜上並被用作為配線的複數個含銅膜、將前述含銅膜間進行絕緣的配線間絕緣膜、設於前述複數個含銅膜之間的空隙，該第一防擴散膜係被構成為被形成於前述含銅膜上表面的一部分的面上，並抑制前述含銅膜的成分的擴散；和對前述處理室供應包含氯成分與矽成分的第一含矽氣體，而在前述含銅膜之中未形成前述第一防擴散膜的其他部分的面上、在構成前述空隙的壁，形成包含前述氯成分與前述矽成分的第一含矽膜；和形成前述第一含矽膜的程序後，進行改質而形成第二含矽膜，該改質係對前述處理室供應包含氫成分與矽成分的與前述第一含矽氣體不同的第二含矽氣體，使前述第一含矽膜的前述氯成分與前述氫成分結合而將前述氯成分從前述第一含矽膜除去，並代替被除去的前述氯成分將前述矽成分予以結合。
TW106102982A 2016-03-30 2017-01-25 Semiconductor device manufacturing method, substrate processing device, and program TWI631631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016068140A JP6318188B2 (ja) 2016-03-30 2016-03-30 半導体装置の製造方法、基板処理装置およびプログラム
JP2016-068140 2016-03-30

Publications (2)

Publication Number Publication Date
TW201802957A TW201802957A (zh) 2018-01-16
TWI631631B true TWI631631B (zh) 2018-08-01

Family

ID=59961846

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106102982A TWI631631B (zh) 2016-03-30 2017-01-25 Semiconductor device manufacturing method, substrate processing device, and program

Country Status (5)

Country Link
US (1) US10128128B2 (zh)
JP (1) JP6318188B2 (zh)
KR (1) KR101874308B1 (zh)
CN (1) CN107275280B (zh)
TW (1) TWI631631B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN112640065B (zh) * 2018-10-30 2024-10-01 应用材料公司 用于蚀刻用于半导体应用的结构的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017819A (en) * 2008-06-09 2010-05-01 Tokyo Electron Ltd Semiconductor device manufacturing method and storage medium
JP2012049290A (ja) * 2010-08-26 2012-03-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置
TW201409614A (zh) * 2012-05-29 2014-03-01 諾發系統有限公司 在氣隙形成期間金屬內連線之選擇性加蓋
TW201533843A (zh) * 2014-01-27 2015-09-01 應用材料股份有限公司 銅線間的氣隙

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184138B1 (en) * 1999-09-07 2001-02-06 Chartered Semiconductor Manufacturing Ltd. Method to create a controllable and reproducible dual copper damascene structure
KR20010106905A (ko) * 2000-05-24 2001-12-07 황 철 주 저유전율 ＳｉＯＣ 박막의 형성방법
JP4516447B2 (ja) 2005-02-24 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4956919B2 (ja) 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法
JP4701017B2 (ja) * 2005-06-21 2011-06-15 パナソニック株式会社 半導体装置の製造方法及び半導体装置
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP2008147516A (ja) 2006-12-12 2008-06-26 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法
EP2088220B1 (en) * 2007-03-09 2010-12-22 Panasonic Corporation Deposition apparatus and method for manufacturing film by using deposition apparatus
JP2008294335A (ja) 2007-05-28 2008-12-04 Panasonic Corp 半導体装置の製造方法
JP5334434B2 (ja) 2007-06-04 2013-11-06 パナソニック株式会社 半導体装置の製造方法
JP5097501B2 (ja) 2007-10-18 2012-12-12 株式会社日立製作所 半導体集積回路装置の製造方法
US8430884B2 (en) * 2008-02-21 2013-04-30 Covidien Lp Femoral guide for ACL repair having selectively deployable femoral surface engagement member
JP5396065B2 (ja) 2008-10-28 2014-01-22 株式会社日立製作所 半導体装置の製造方法
US7939446B1 (en) * 2009-11-11 2011-05-10 International Business Machines Corporation Process for reversing tone of patterns on integerated circuit and structural process for nanoscale fabrication
JPWO2013054655A1 (ja) * 2011-10-14 2015-03-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
JP6022276B2 (ja) * 2012-09-20 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5864637B2 (ja) * 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP5788448B2 (ja) * 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP2015159212A (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 カーボンを含むシリコン膜の形成方法、及び、形成装置
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
JP6078604B2 (ja) * 2015-09-24 2017-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
JP6329199B2 (ja) * 2016-03-30 2018-05-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017819A (en) * 2008-06-09 2010-05-01 Tokyo Electron Ltd Semiconductor device manufacturing method and storage medium
JP2012049290A (ja) * 2010-08-26 2012-03-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置
TW201409614A (zh) * 2012-05-29 2014-03-01 諾發系統有限公司 在氣隙形成期間金屬內連線之選擇性加蓋
TW201533843A (zh) * 2014-01-27 2015-09-01 應用材料股份有限公司 銅線間的氣隙

Also Published As

Publication number Publication date
TW201802957A (zh) 2018-01-16
JP2017183490A (ja) 2017-10-05
JP6318188B2 (ja) 2018-04-25
CN107275280A (zh) 2017-10-20
US20170287731A1 (en) 2017-10-05
KR101874308B1 (ko) 2018-07-04
CN107275280B (zh) 2020-09-22
US10128128B2 (en) 2018-11-13
KR20170113074A (ko) 2017-10-12

Similar Documents

Publication Publication Date Title
KR101611202B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
TW202015130A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
CN112117182A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
US9698050B1 (en) Method of manufacturing semiconductor device
TWI631631B (zh) Semiconductor device manufacturing method, substrate processing device, and program
US9685455B1 (en) Method of manufacturing semiconductor device having 3D structure
JP7315744B1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JPWO2019012797A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6559046B2 (ja) パターン形成方法
CN108257862B (zh) 半导体器件的制造方法、衬底处理装置及存储介质
TWI858363B (zh) 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置
TWI764068B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP2025150372A (ja) 半導体装置の製造方法、半導体装置、基板処理装置及びプログラム
TW202410194A (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
WO2025203358A1 (ja) 半導体装置の製造方法、半導体装置、基板処理装置及びプログラム
CN119673767A (zh) 衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置