TW201008129A - Time measure circuit and method, time to digital converter using the same, and test device - Google Patents

Description

201008129 JZUO/pii.d〇C 六、發明說明： 【發明所屬之技術销域】 本發明是關於〜種時間測量技術。 【先前技術】 …已知有：種將第1訊號（以下稱作開始訊號）和第2 Λ號（彳7止訊號）的遷移時序的時間差轉換為數位值的時 間數位轉換益（Time Digital c〇nverter，以下稱作 為/、有而時間解析度的TDC ’提出有一種利用 遊標延遲電路的方式。 圖1所不為利用遊標延遲電路200之TDC300的構成 圖。TDC·包括遊標延遲電路·和優先編碼器議。遊 標延遲電路200接收開始訊號Sstart和停止訊號Sst叩，並 生成位元在與時間差相稱的位置進行變化之溫度計碼 (thermometer code)TC。遊標延遲電路200包括第i延遲電 路210、第2延遲電路220和溫度計閂鎖電路丁l〇〜tln。 第1延遲電路210包括多級連接的N個第1延遲元件 D1，並在閧始訊號Sstart對每一級賦予第1延遲量u的延 遲，且輸出賦予了不同的延遲之（N+1)個延遲開始訊號 SA0〜SAN。同樣，第2延遲電路220包括多級連接的= 個第2延遲元件D2，並在停止訊號Sstop對每一級賦予第 2延遲量的延遲，且輸出賦予了不同的延遲之（n+i )個 延遲停止訊號SB〇〜SBN。 第1延遲量tl的延遲設定得較第2延遲量t2長。每 通過1級第1延遲電路210、第2延遲電路220内的延^ 201008129, 元件，開始訊號Sstart和停止訊號Sstop的相對時間差只 減小△ t = ( t 1 — t 2 )。如開始訊號Sstart和停止訊號 Sstop的初始時間差為r，則在經由了（ r /△ t )級的延 遲元件的階段，2個訊號的邊緣的時序將反轉。 第j級(j為滿足OS j SN的關係的整數）的溫度計閂 鎖(latch)電路TLj，將從第j級輸出的延遲停止訊號SBj， 在第j級輪出的延遲開始訊號SAj進行閂鎖。在本說明書 中，為了方便而將第1級之前的前一級稱作第〇級。亦即， ® 第〇級的溫度計閂鎖電路TL 0接收延遲之前的開始訊號和 延遲之前的停止訊號。 結果’在停止訊號Sstop追上開始訊號Sstart之前， 溫度s十閃鎖電路TL的輸出成為〇，從追上的時刻開始首先 為1。這樣一來，由(N+1)個溫度計閂鎖電路TL0〜TLN所 閂鎖的數據，作為溫度計碼TC〔0 : N〕而輸出。溫度計 碼的名稱’是因為值以某一位元為邊界而從1轉換為〇(或 從0轉換為1)之事項與溫度計相似。 • 另外，在停止訊號Sstop未追上開始訊號Sstart的情 況下，溫度計碼TC是全位元為〇，在停止訊號較開始訊號 先輸入的情況下，全位元為1。 [專利文獻1]美國專利第4494021號說明書 [專利文獻2]國際專利之國際公開第〇3/36796號手冊 在圖1的TDC中，遊標延遲電路2〇〇中的第1規定量 tl和第2規定量t2的差分△ t = ( t丄—t 2 )施加至解 析度。如要求1 〇f>s作為解析度，則需要以高精度來設計各 201008129 jzuo/pu.doc 延遲=件D]、D2的延遲量。如因過程差異威者溫度或電 源電壓的差異，而在第1延遲元件D1、第2延遲元件D2 的延遲量產生差異或變動，則產生無法得到所需的解析度 之問題。 而且’如利用圖1的TDC300在lns的範圍内進行時 間測量’則需要lns/1〇ps=1〇〇級的級數，使電路面積增 大。 或者’在圖1的TDC300中，難以實現l〇Ps以下的解 析，，為了斟應下一代的高位元速率傳送，希望提供一種 可貝現更鬲解析度的TDC。 【發明内容] ”本發明的目的是提供一種鑒於上述課題而形成的，能 夠解決上述問續中的至少一個問題的時間測量技術。 〇本發明的形態之一是關於一種測量第1訊號和第2訊 號的邊緣的時間差之時間測量電路。該時間測量電路包 括.取，電路，其在第2訊號的邊緣的時序，取入第1訊 號的邏輯位準；以及遷移時間測量電路，其對取樣電路的 亞％疋狀態下的輸出訊號之遷移時間進行測量。 ^取樣電路利用正反器或閂鎖電路來構成，在利用這些 1路元件而在第2訊號的邊緣取入第丨訊號的邏輯位準之 情況下，被認為是閾(threshold)時序。亦即，當在第2訊號 的邊緣，取入從低位準遷移到高位準之第丨訊號的邏輯位 準％，如第2 號的時序較閾時序早，則取入的邏輯位準 形成低位準，如較閾時序晚，則取入的邏輯位準形成高位 201008129 DJ.UU /pu.doc 準。同樣輯鱗㈣位準魏龍 閾時序。當^訊號和第 =慢地進行遷移。在該職下，藉 差第;，和第2訊號的時間差(相位 ❹ ❷ 看，可接古❹π士而的解析度下降k另外的觀點來 的解析Ϊ 間測量電路的時間解析度，並提高全體 ，移時_量電路也可包含多個關電路 緣訊號。多可使第2訊號延遲並生成基準邊 為契機而開始號以第2訊號的邊緣的時序作 其淮Ια“遷私。因此’藉由以第2訊號為基準而生成 土， 、’、f號’可恰當地測量從遷移開始的經過時間。 k私叫·間測量電路也可還包含多個延遲元件，i :多，鎖電路的每—個上，並對第㈣號賦予延遲。： 攻7G件也可將延翻第2訊號作為 給到對 >顧_電_時祕端。 1、 级Μ Bxr間測里電路也可還包含串級(cascade)連接的多 证、芦迭兀件，亚在每—級對第2訊號賦予延遲，且將從各 供給到對;&的3 5遲了的第2訊號作為基準邊緣訊號而 m應的⑽電路的時脈終端。 201008129 ozuo/pn.doc 取樣電路也可採用使亞穩定狀態的輸出訊號的遷 間可調整之構成。 ^ 取樣電路也可包含設置在將該輸出訊號進行反饋之路 徑上的緩衝器，並使該緩衝器的大小可變地構成。 取樣電路也可包含設置在將該輸出訊號達行反饋之路 徑上的緩衝器，並使該緩衝器的偏壓(bias)狀態可變地構 成。 ^發明的另一形態提供一種將開始訊號和停止訊號的 遷私8守序的日守間差轉換為數位值之時間數位轉換器。該時 間數位轉換H包含：延遲電路，其包㈣級連接的多級延 遲π件，並在每一級對開始訊號和停止訊號賦予不同的延 ，.’且作為每一級的延遲開始訊號及延遲停止訊號而輸 七丄U及上述的某個時間測量電路，其設置在延遲電路的 母級上’並將對應的級的延遲開始訊號作 訊號作為第2訊號而接收，且對第1訊號㈣ 2訊說的邊緣的時間差進行計測。 =㈣職，射_親電軌日㈣収電路的 Ϊ 2二以粗精度來測量開始訊號和停止訊號的時間 差+亚_在亞敎狀態下進行動作㈣間測 以孩、精度來測量它們的時間差。 另—形態的時間數位轉換器包括：延磾 且作為每一級的延遲開始訊號而輪 時間測量電路’其設置在延遲電路的每—級上，^ 201008129 j)-：uu / pif.doc 朌，應的級的延遲開始訊號作為 第1訊號，將停止訊號作 為第2訊號而接收，且對第1訊號和第2訊號的邊緣的時 間差進行計測。 本發明的另一形態的時間數位轉換器包括：延遲電 路。’其包含串級連接的多級延遲元件，並在每一級對停止 汛唬賦予延遲’且作為每一級的延遲停止訊號而輸出；以 及上述的某個時間測量電路，其設置在延遲電賴每一級 e Φ 將開始訊號作為第1訊號，將對應的級的延遲停止 mlY為刖述第2訊號而接收，且對第1訊號和第2訊號 的邊緣^時間差進行計測。 述4:::C供-種測試裝置。該裝置包括上 邊缘另—形態提供—種對第1訊號和第2訊號的 進行測量之時間測量方法。該方法包括：將 指示取樣時序數據訊號’將第2訊號作為 亞穩定狀能下沾&樣號輸入到取樣電路之步驟；測量 進行===路的輸出訊號的遷移時間之步驟。 多個基準邊緣訊$可包含彻具有規^的時間間隔的 號進行卩-η貞之步^將亞較狀態下的取樣魏的輪出訊 本發明的又一形能裎 遷移時序的時種對開始訊號和停止訊號的 行子步驟的步之方法。該方账反復進 少-個賦予延遲，訊號和停止訊號的至 便個訊唬的邊緣的相對間隔發生變 201008129

j*iuu/pii.d〇C 化，將每一子步驟所生 數據訊號，並將每一子井開訊號作為形成取樣對象的 樣時序的取樣訊號而輪;成的停止訊號作為指示取 穩定狀態下的取樣電路_ 電路之步驟；以及測量亞 另外，將以上號的遷移時間之步驟。 成要素或表現，在方法意的組合或將本發明的構 態，作為本發明的形態也之間進行相互的置換之形 ❿ 【實=广，則可解;上述的至少-個价 行說明。對各圖二㈣’參照圖示來對本發明進 而且，實施形態並不對發明進行重複的說。 ❹ 形態所記述之所有的特徵或其組合，也去、疋/列不，且貫施 圖2所示為關於實施形態發明的本質。 的方塊圖。時間測量電路10接收第電路10之構成 〒，並具有測量2個訊號的邊緣的時二號和第2訊號 ς】4時間測里電路1G包括取樣電路12和_目== 取樣電路】2是在第？ 為多值數位職的帛3 5 ;U $邊緣的時序，取入作 將其進行保持之電二::，的邏輯位，⑺鎖），並 或刪路之各種各:形 =可採用正反器 定。，使說明簡潔化，而使第7訊 10 201008129

/ μιί .d〇C 準或低位準巾的某―個之2值數位訊號。 r定I: 號的暫時記憶的問鎖電路或可使輸出 討。以正反器或問鎖電路為代表的邏輯電路動 固有的设置(对UP)時間Ts、保持時間几 用 ❿ 脈訊號等的取樣時序之時序訊號而取人 取入^的訊號（數據訊號）的情況下，需 =緣所規：的取樣時序ST向前大於等於設置時間乃 的時序OT必須為較時序二★進订遷移 P f㈣τ ^ 邊緣的時序ST向前大於等 於5又置日^'間丁s的時間。亦即，需要滿足式⑴.

Tck-Tdata>Ts ...⑴ 虽滿足式（1)的條件時’正反器或 地取入取樣時序中的數據訊號的值。賴T確貫 j而，在未滿足上述式⑴的情況下，正反 =成亞穩定(metastab】e)狀態’輪稃 體地說，當產生亞穩定狀態時，電路 的閾值的中間電壓緩慢地遷移， = 稱的位準。亦即，在亞穩定狀態下，正：相 輸出達到與數據訊號相稱的值為止二;二鎖電:的 加），較正常動作時的該時間顯著增長之㈣（建立時間 圖3所示為閂鎖電路或正反 訊號心及輪出訊號S3的關係:序 時間圖的_及_為了容易理解，而轉 201008129^

jz.uu / uii.QOC 大、縮小，而且，圖示的各波形也為了容易理解，而進行 了簡略化或修正。 若數據訊號S1的邊緣在時卿產生，並較時序訊號 S2的正邊緣（亦即取樣時序ST)向前大於等於設置時間 Ts的時間’則輸出訊號S3在規定的建立時間丁㈤進行 遷移。隨著數據訊號S1的遷移邊緣的時序DT㈣為時刻 、t2 ’則设置邊界(set, margin)變得無法確保， 輸出訊 ❿ 號S3的遷移速度變缓，建立時間增大為丁邮、了一。 亦即，亞敎狀態下崎立_ Tsem取與數據訊號 的遷移時序DT和取樣時序灯的時間差τ (=st — dt) ，稱的值’且TSet和τ為1對〗對應，另外，建立時間 如具有㈣間差ι大的數量級(order)。 錄般?電路糾巾，技求加錄*明免產生這 二疋狀而實施形態的時間測量電路1〇是積極利用 ，盗或_電路的亞敎_的建立咖^，以測量 弟1訊號S1和第2訊號S2的時間差。 ΐ移1梅料電路14測量在賴上緩慢地進行遷移 里電路1G的輸出訊號％遷移到規定位準為止之 t曰以下也將该時間稱作建立時間丁奶）。 說从以”測量電路10的構成。日寺間測量電路10的 刹田可藉由糾、圖3的時間圖而理解。亦即，取樣電路12 1 M f%疋狀態，將第1訊號S1和第2訊號S2的時間差 敗μ矣為建立知間Tset ’在時間上延長。遷移時間測量電 藉由測里该建立時間Tset，而判定第1訊號S1和第 201008129 ozuo/pif.doc 2訊號S2的時間差r。 如利用圖2的時間測量電路10，則可沿時間軸方向， 以數倍〜百倍左右，將與設置時間同程度或者較其短的時 間比例(scale)的微小時間差進行延伸，並測量所延伸的時

間’所以具有可降低遷移時間測量電路14所必需的時間解 析度之優點。 S 划罟刊用圖]所示的 --'·、 …π月平祈度測f

2 個訊號 SStart ( =S1)和 Sstop ( d 的時 要將△ t ( = t 1 — t 2 )設定為10ps，亦即，需要以令 精度來設計、調節延遲元件D1、D2的 二 上的難度高之問題。 谇在攻# 第】對’如綱實施形態的時間測量電路W _ 第1訊唬S1、弟2訊號S2的時間差之 、 十PS〜數百ps的時間解析度，來測量以解又〜要以案 而延長的建立時間Tset就足夠 數ns左右 電路Η的構成簡單化。遷移時 月f使細時間測量 特別限定，其是現, ，、里黾路14的構成並不 的類比電路、數位電路，可m可利用的用於時間測量 解析度之電路。而且^ ^數十〜數百Ps的時間 結果，可形成類]用遷㈣間測量電路14 比电氣訊號而輸出，也可开…所測里的 也了形成數位值而輸 圖4所示為關於訾At ，成例子的電路圖。圖間測量電路1〇之具體 阿鎖電路Μ及基準邊電路Η包括多個 虎產生電路]6。 13 201008129 j»zuo /pu.doc 在作為D正反器而表示的多個閃鎖電路[ 據終端(輸人終端），輸入取樣電路12的輪出訊號MU 邊緣訊號產生電路16產生in > + 基準 邊緣訊號SE]、SE2，並供L間隔△ r的基準 脈終端。 I到多個閃鎖電路U、L2的時 基準邊緣訊號產生電路16包括在多 =的每一個中設置的多個延遲元件lb電路^元 件Ds卜DS2對第2訊號S2供給了延遲量τ工、^遲凡 2訊號作為基準邊緣訊號，且供給到對應二 ，路：％脈終端。也可利用除了第2訊號S2以:1 號’作為基準邊緣訊號產生電路16的輸人訊號。⑼ 基準邊緣訊號SE]、SE2的邊緣的間隔， 14 2 間TSetu的寺間解析度來測量取樣電路12的建立時 間=的隋况下’只要將延遲量τ1^2的 才 τ 2 )設定為i〇0ps即可。 、r丄〜

Q l卜i外但便說明，例示有2個閃鎖電路 時間測量範圍(最大^據遷移時間Γ量電路14所要求的 、 ^’、j里時間）而设疋。例如，當將延遲量 要抓置Ty/T、ί寫為TX，將最大測量時間寫為A時，口 要5又置Ty/Τχ個閃鎖電路即可。 了、 動作間測量電路，。接著，對其 之時序圖。當m示為圖4 測量電路1G的動作 弟1汛戏S1的正邊緣和第2訊號S2的正邊 14 201008129 」厶 wu / j_ui.doc 二路12的設置條件時，取樣電路 的長時叫§數量級― SE]、由st準邊緣訊號產生電路】6所生成的基準邊緣訊號 2。建_以=:，正邊緣只延遲小1 時序，勺開始日守刻為第2訊號S2的正邊緣的 S2而开由對基準邊緣訊號產生電路16輸人第2訊號 參 旦兮^ 土準邊緣訊號阳、SE2的基準，則可正確地測 1该建立時間Tset。 p門鎖％路U、L2在基準時序訊號SE卜SE2的時序， —取木K電路12的輸出訊號S3。結果，閂鎖電路li 訊遗Qi形成低位準，⑽電路U的輸出訊號吸 形成南位準，域立時間Tset被量子化為數位值φ、Q2。 戎建立時間Tset與第1訊號S1和第2訊號S2的時間差r 對1對應，所以數位值Φ、Q2形成與時間 的數位值。 如利用圖4的時間測量電路10,則閂鎖電路L1、L2 只要可測量讀百ps〜ns數量㈣延長時間的建立時間 Tset即可，所以不要求高的時間解析度。例如，r丄、r 2只要以l〇〇ps左右的數量級來設計就足夠， 二 計變得容易。 …路，又 另外，也可不利用延遲元件Dsl、Ds2來生成基邊 緣訊號SE卜SE2，而代之以利用具有時間間隔 衝列或多選通訊號。 * & 201008129 -3/uo/pii.doc 圖6 (a)〜圖6 (c)所示為圖4的時間測量電路的 變形例之電路圖。圖6 (a)的時間測量電路]〇3之基準邊 緣訊號產生電路的構成與圖4的時間測量電路〗〇不同。亦 即，基準邊緣訊號產生電路16a包括串級連接的多個延遲 元件Dc]、Dc2、…（統稱Dc)。從延遲元件Dc的輸入終 端或輸出終端上所設置的抽頭（tap)，輸出多個基準邊緣 訊號SE1、SE2、…。當將第.i級延遲元件Dei的延遲量寫 作r c i時，供給到第i級閂鎖電路Li的基準邊緣SEi成 為對時序訊號S2賦予τ Ϊ·=Σγ c j = r c 1 + τ eg +…r c i的延遲之訊號。 圖6 (b)的時間測量電路i〇b除了圖6 (a)的時間 測量電路10a以外’還包括多個延遲元件Ddl、Dd2、... (統稱Dd)。多個延遲元件Dd被串級連接，且使輸出訊 號S3輸入至初級的延遲元件Ddl。從延遲元件的輪入 終端或輸出終端上所設置的抽頭，輸出延遲了的輸出訊號 S3_l、S3_2、…。當將第i級延遲元件Ddi的延遲量寫作 τ d i時，供給到第i級閃鎖電路L i的延遲了的輸出訊號 S3」成為對輸出訊號S3賦予Στό==7ά1 +『ά2 Η-----Η r d i的延遲之訊號。 如利用圖6 (b)的時間測量電路i〇b，則輸入到第i 級閂鎖電路Li的延遲了的輪出訊號S3J相對於基準邊緣 訊號SEi的時間差△ r i，由 Δ r i = r i — r d i 來设定。圖6(b)的i形成相當於圖4的r 土的延遲 量。 201008129

圖6 (C)的時間測量電路]0C可不設置圖6 (b)的多 個延遲元件Dd，而代之以設置多個延遲元件d e 1、D 2、…（統稱De)。當將第i級延遲元件Dei的延遲量货 作r e i時， re 1=2Td==Tdl + rd2+…+rdi 成立。 在圖6(b)、圖6 (c)的時間測量電路丨此或]〇c中，可 利用圖6⑻的基準時序訊號產生電路16a。 以下，將圖4的時間測量電路10及圖6(a)〜圖ό (c) 的時間測量電路l〇a〜1〇c統稱為時間測量電路1〇。 接著，對用於提高時間測量電路1〇的時間測量的锖 度之技術進行說明。時間測量電路1〇利用閃鎖電路或正^ 器的亞穩定狀態下的建立時間Tset，來進行時間測量。因 此’調節該建立時間Tset對進行高精度的時間測量是重 因素。 因此，在某形態的時間測量電路1〇中設置用於調節 該建立時間Tset的機能。建立時間Tset的調整可藉由^ 整、變更正反器或閂鎖電路中所設置之緩衝器的尺寸、值 壓狀態而實現。 ％

圖7所示為在時間測耋電路】〇中所使用的取樣電 ^之構成的一部分的電路圖。取樣電路]2包括開關SWl、 1文认乐1哥I號 冬％>的第2訊f虎S2 m論為什麼樣的構 )的反饋用缓衡器 201008129 jzuo/pxi.doc BUF2。

對建立時間Tset最具影響的是輸出訊號的反饋量，從 另外的觀點來看，反饋量是指反饋速度或者反饋的頻帶。 因此’藉由使緩衝器BUF1的大小可變地構成，可恰當地 凋整δ玄建立％間Tset。該大小的變更可藉由預先設置多個 並列連接的電路元件（電晶體），並藉由切換有源的電路元 件’亦即有助於電路動作之電路元件的個數而實現。電路 7L件的個數的切換可利用開關，也可利用時間測量電路 的製造階段的機械修整(trimming)處理而實現。 或者採用使緩衝器BUF1的偏壓狀態，例如使電 壓或偏，電流可變的構成。也可取代反饋 BUN，或者除了反饋_緩_刪 入緩衝器删的大小、偏壓絲可㈣構成。使輪 而且，也可使開關SW1、SW2的至少— 變。在這種情灯’切依據設定的而對= 立時間Tset進行調整。 印對該建 另外，為了在取樣電路1

行調整，也可設置其它的電略元件：口間Μ進 電容，並對它們的電阻值或電容值進㈣Γ〜阻或可變 另外，圖7的取樣電路^ 器的構成簡略化、模式化而表示、字利用閂鎖电路或正反 術人員應理解，在利用閂鎖電下，—個例子，本行業的技 在各種各樣的構成例子、佈^路或正反器的取樣電路中存 對採用上述構成的時間項 里電路10的應用的例子進 18 201008129 J-iV/U /pix.doc 行說明。時間測量電路]〇可在TDC中恰當地使用。TDC 才合載方;、自動測試裝置（ATE : Automatic Test Equipment)、 時間間隔分析器、抖動測量器等的測試裝置中。 圖8所示為利用時間測量電路〗〇之TDc4〇〇a的構成 的方塊圖。TDC400a具有遊標延遲電路410、多個時間測 量電路10及編碼器420。 遊標延遲電路410接收開始訊號Sstart和停止訊號 Sstop，並對2個訊號賦予多級延遲。 參 遊標延遲電路4〗0包括第1延遲電路412和第2延遲 電路414。第〗延遲電路412包括多級連接的N個第1延 遲元件D1 ’並對開始訊號Sstart在每一級賦予第1規定量 tl的延遲，且輸出被賦予了不同的延遲之(N+1)個延遲開始 訊號SA〇〜SAN。同樣，第2延遲電路414包括多級連接 的N個第2延遲元件D2 ’並對停止訊號Sstop在每一級碑 予第2規定量t2的延遲，且輸出被賦予了不同的延遲之 (N+1)個延遲停止訊號SB〇〜SBn。 〇 第1規定量tl的延遲設定得較第2規定量t2長。每 次通過1級第1延遲電路210、第2延遲電路220内的延 遲元件，開始訊號Sstart和停止訊號Sstop的時間差只減 小At: (tl — t2)。若開始訊號Sstart和停止訊紫 Sstop的初始時間差為τ，則在經由了（ r / △ t )級的延遲 元件之階段，2個訊號的邊緣的時序將反轉。 另外，在停止訊號Sstop較開始訊號Sstart領先的情 況下，第1延遲量tl的延遲設定得較第2規定量t2只短 19 201008129 όζυο/pu.doc 多個時間測量電路10依據由遊標延遲電路4] 〇所生 成的延遲開始訊號SA、延遲停止訊號SB的個數，而設置 有(N+〗）個。在從圖8及後述的圖9至圖η中，時間測量 電路]0也可利用圖4及圖6(a)〜圖6⑷的某個形式。 第j級（〇 ^ j 的時間測量電路]0J將從第j級 所輸出的延遲開始訊號SA〗作為上述第1訊號S1，將從第 j級所輸出的延遲停止訊號SB』作為上述第2訊號S2而予 以接收。在本說明書，為了說明便利而將第1級的前面1 ❹ 級稱作第0級。亦即，第〇級的時間測量電路1〇—〇接收延 遲之前的開始訊號SA〇和延遲之前的停止訊號SB0。 各級的時間測量電路10利用亞穩定狀態來延伸所輸 ^的延遲開始訊號SA和延遲停止訊號SB的延遲量，並測 伸了的建立時間Tset，從而生成與延遲量相稱的數據 1' Q2、···。由各級的時間測量電路10所生成的數據Q1、 2被輸入至編碼器以編碼為與以二進制值為代表的 後級的處理中相稱的格式。 、〜以上為實施形態的TDC400a的構成。接著對其動作 ❽ ^订。兒明。現在’使開始訊號Sstart和停止訊號Sstop具 ^某初始時間差r並輪入至TDC400a。每通過1級遊標延 j電路41〇内部的延遲元件，該開始訊號Sstart和停止訊 = Sst〇p的時間差只減小△ t = ( t工一 t 2)。因此，在 由了（ r/△ t )級的延遲元件的階段，2個訊號的邊 緣的時序將反轉。 20 201008129 / pif.doc 在時序進行反轉的附近，該延遲開始訊號SA和延遲 停止訊號SB的時間差減小。因此，接收這些訊號的時間 測1電路10的取樣電路12形成亞穩定狀態，可將該延遲 開始訊號SA和延遲停止訊號SB的時間差延長而進行測 量° 在延遲開始訊號和延遲停止訊號的時間差較設置時 間長的階段中，時間測量電路10不是亞穩定狀態，利用通 常動作而取入訊號。 參 亦即，在圖8的丁DC400a中，當在某一階段中該延 遲開始訊號SA、延遲停止訊號SB的時間差減小時，該階 段的時間測量電路1 〇在亞穩定狀態下動作，從而可以高精 度地進行時間測量。結果，作為TDC400a全體，遊標延遲 電路410及通常狀態（不是亞穩定狀態）的時間測量電路 1〇是作為粗精度（course)的時間測量電路而動作，遊標 延遲電路410及在亞穩定狀態下動作的時間測量電路1〇， 是作為高精度（fine)的時間測量電路而動作。亦即，藉 ❹ 由設置遊標延遲電路410及時間測量電路10，可以2階段 末測里该開始訊號Sstart和停止訊號Sstop的時間差。 圖8的TDC400a的效果、優點可利用與圖1的TDC3〇〇 的對比而更明確。對在時間解析度Δχ、時間測量範圍△), 下測量開始訊號Sstart和停止訊號Sstop之狀況進行考察。 在圖1所示的習知的TDC300中，第1延遲元件D1 和第2延遲元件D2的延遲量的差△ t ( = t 1 — t 2) 成為時間解析度Ax。因此，為了實現時間測量範圍Δ),， 201008129 OZUD /pn.doc 而要△ y/厶x的級數。具體地說，如厶x：=1〇ps、

Gl。1亦ngpS，二需要100級的延遲元件和溫度計閃鎖電 電路規模增大。 、衅斫度成反比， 與此相對，在圖8的TDC4〇〇a中，遊 的時間解析度△ t ( = t丄— 巧：路410 TDC400a的田处+ 不大。这疋因為， 、取、乂日守間解析度是由在亞穩定狀能 後級的時間測量電路K)來決定。具體=在下圖動乍^ 1:二例如遊標延遲電路410的時間解析度 路^足t因此，設置1G級的延遲元件和時間測量電 另外，在時間測量電路10中，為了實現10ps的時間 解析度Δχ，使延遲元件Dsl、Ds2的延遲量的差（r 1 — r 2 )為」〇〇ps的數量級就足夠。這是因為該時間測量電 路10將第1訊號SA和第2訊號SB的時間差延長十倍〜 數百倍而進行測量。因此，時間測量電路10的電路規模也 可較小。 、 這樣，在實施形態的TDC400a中，可以較習知技術 ^的電路規模’並以高時間解析度來實現寬範®的時間測 里。彳之另外的觀點來看，如為與習知技術同等的電路規模， 則可較習知技術進一步提高時間解析度，或者可摊 測量範圍。 ^ 而且’在習知的構成中，如將遊標延遲電路2〇〇的時 間解析度Δΐ設定為i〇pS，則需要抑制延遲元件di、 201008129 / pii.doc 的延遲量的差異，所以在電路設計上形成大的限制。與此 相對，在實施形態的TDC400中，遊標延遲電路410的時 間解析度可以較低’所以可減輕設計及製造的負擔。 圖9所示為TDC的第1變形例400b的電路圖。在圖 9的電路圖中，只例示有初級的時間測量電路10_0，其它 省略。圖8的時間測量電路10利用延遲元件Dsl、Ds2， 而使相當於第2訊號的延遲停止訊號SB延遲，以生成基 準邊緣訊號SE1、SE2。與此相對，圖9的時間測量電路 參 10利用遊標延遲電路410的第2延遲元件D2作為延遲元 件 Dsl、Ds2。 亦即，第j級的時間測量電路10J除了第j級的延遲 開始訊號SAj、延遲停止訊號SBj以外，還將其後級的延 遲停止讀號SBk'SB!作為基準時序訊號SE1、SE2而使用。 在這裏，k、1是分別為滿足k > j、1 > j的整數，在圖 9的例子中’為坆=：)+1、1=^+2。在所要求的基 準邊緣訊號SE1、SE2的時間差與延遲元件Dl、D2的時 φ 間差△ t成比例的情況下，可利用該變形例。 如利用圖9的變形例’則在每一時間測量電路1〇也 可不設置延遲元件Dsl、Ds2，與圖8相比可使電路規模更 加縮小。 圖10所示為TDC的第2變形例400c的電路圖。圖 10的TDC400c可在停止訊號Sstop為脈衝列的情況下使 用。在脈衝列的邊緣的間隔與所要求的基準邊緣訊號 SE1、SE2的時間差相等的情況下，閂鎖電路li、乙2分別 23 201008129 jzuo /pu.doc 將最初的脈衝的邊緣、第2個脈衝的邊緣，作為基準邊緣 訊號SE1、SE2來使用。即使利用該變形例，也可在每一 時間測量電路10不設置延遲元件Dsl、Ds2，所以可使電 路規模較圖8更加縮小。 作為圖8〜圖10的TDC400a〜400c的變形例，可採 用以下的構成。遊標延遲電路410採用對開始訊號Sstart 及停止訊號Sstop兩者都賦予延遲的構成。作為其變形例， 也可採用只對開始s虎Sstart及停止訊號Sstop的某一個 賦予延遲之構成。圖11所示為第4變形例的TDC400d的 ❿ 構成之電路圖。TDC400d也可不設置遊標延遲電路41〇而 代之以單側延遲電路416。單側延遲電路4]6是與將遊標 延遲電路41G的第1延遲元件叫的延遲設定為At 將第2延遲元件D2的延遲量t2設定為〇之電路等價。] 這種情況下，因為不需要$ 2延遲電路414，所以可更^ f咸電，面積。在像習知技術那樣需要_左右的延遲』 t的情況下’需要湘該遊標延遲電路，但在實施形_

下=i〇〇pS左右的延遲差就足夠，所以可利用只使一; 延遲的延遲電路。沬日, 的延遲量_，η 定第]延遲元件c 延遲電路416。延遲7^件D2的延遲量= M之㈤ 本發明，任^以貫施例揭露如上’然其並相以限定 本發明之精二=領域令具有通常知識者，在不脫離 發二本 24 i.doc 201008129 【產業上的可利用性】 本發明可利用於電氣訊號的評價。 【圖式簡單說明】 圖1所示為利用遊標延遲電路之TDC的構成圖。 圖2所示為關於實施形態的時間測量電路之構成的方 塊圖。 圖3所示為閂鎖電路或正反器中的數據訊號和時序訊 號以及輸出訊號之關係的時間圖。 ® 圖4所示為關於實施形態的時間測量電路之具體構成 例的電路圖。 圖5所示為圖4的時間測量電路之動作的時間圖。 圖6(a)〜圖6 (c)所示為圖4的時間測量電路之變形例 的電路圖。 圖7所示為時間測量電路中所使用的取樣電路之構成 的一部分的電路圖。 圖8所示為利用時間測量電路的TDC之構成的方塊 參 圖。 圖9所示為TDC的第1變形例之電路圖。 圖10所示為TDC的第2變形例之電路圖。 圖11所示為TDC的第3變形例之電路圖。 【主要元件符號說明】 10 :時間測量電路 12 :取樣電路 14 :遷移時間測量電路 ' 25 201008129 ^)-：UD /pu.doc 16 :基準邊緣訊號產生電路 100 .優先編碼器 200:遊標延遲電路 210 :第1延遲電路 220 :第2延遲電路

300 ·· TDC

400 ： TDC 410 :遊標延遲電路 412 :第〗延遲電路 414 :第2延遲電路 416 :單側延遲電路 420 :編碼器 BUF1、BUF2 :緩衝器 D1 :第1延遲元件 D2 :第2延遲元件

Dsl、Ds2 :延遲元件 U、L2 :閂鎖電路 51 :第1訊號 52 :第2訊號 53 :輸出訊號 SE1、SE2 :基準邊緣訊號 SW1 ' SW2 :開關 TC :溫度計碼 TL0〜TLN :溫度計閂鎖電路 丄doc 201008129

Claims (1)

1. 201008129 J2Ut)/piX.d〇C 七、申請專利範圍： 1. 一種時間測量電路，复 訊號的邊緣的時間差之時間測量+ ,量第1訊號和第2 取樣電路，在前述第2 1电略’其特徵在於’包括： 第1訊號的邏輯位準；以及 <緣的時序，取入前述 遷移時間測量電路，辦前迷取¥ 的輸出訊號之遷移時間進行消彳量後電路的亞穩定狀態下 2. 如申請專利範圍第1項°、,、

   中，前述遷移時間測量電路包八☆述<時間測量電路，其 終端接收前述取樣電路的輪出二二個鬥鎖電路，其在數據 分別輸入具有規定的時間間隔^ ^對前述多個閂鎖電路 3. 如申請專利範圍第準邊緣訊號。 中，前述遷移_量電路使前述電^其 述基準邊緣訊號。 2訊號延遲亚生成前 4.如甲晴判關第2項所述 中，前述遷移時間測量電路 I"間测里電路’ 還包含多個延遲元件，复#

   每-個上，並對前述第2醉讀多個 遲了的前述第2訊號作為前二延遲兀件# 應的閃鎖電路的時脈終端。、、緣訊號，並供給至 中二二利範圍第2項所述之時間測量電路， 中，則述遷矛夕日^•間測量電路 运包含串級連接的多級延遲元件，並在每一 第2訊號賦予延遲，謂從各延遲元件所輸出的延们 28 201008129 t pxi .doc 月ί)述第2訊號作為前述基準 鎖電路的時脈終端。 、’豕成號，以供給到對應的閂 6,如申請專利範圍第2項至 ^ 間測量電路，其中，前述遷移 射任-項所述之時 還包含多個㈣元件，，電路 個上，並對前述取樣電路前1f個閃鎖電路的 飜 =件將延遲了的前述輸出訊二=予延遲;各延 數據终端。 L供給到對應的閂鎖電路的 間:量如電申二範圍4 2二第5項中任-項所述之時 取様還C::::量電 的;：=訊_延遲，且將從=== 端。、月輪出减供給到對應的問鎖電路的數據終 間蜊二:蜻=,圍第1項至第5項中任-項所述之時 出訊⑼、 前述轉電路制使雜定狀態的輪 ^的遷移時間可膽之構成。 、 中，紧如、申請專利範圍第8項所述之時間測量電路，其 裎上的^ί電路包含設置在賴輸出訊號進行反饋之路 、’'衡益’並使該缓衝器的大小可變地構成。 中，=·、如申請專利範圍第8項所述之時間測量電路，其 徑上取樣電路包含設置在將該輸出訊號進行反饋之路 、緩衝器，並使該緩衝器的偏壓狀態可變地構成。 U，一種時間數位轉換器，為一種將開始訊號和停止— 201008129 j^uo/pii.doc 號的遷移時序的時間差轉換為數 其特徵在於，包括： B守間數位轉換器， 延遲電路，包括串級連接的多 級對前述開始訊號和前述停止气號 4兀件，並在每一 為每一級的延遲開始訊號及延遲;;止遲，以作 如申請專利範圍第i項至第5項中二出'，以及 測量電路，設置在前述延遲電路的— 、所述的日守間 m 級的前述延遲開始訊號作為前述了―級上，並將對應的 止訊號作為前述第2訊號而予以接收訊號/ f前述延遲停 和前述第2訊被的邊緣的時間差進行叶、、貝| H·1过弟1訊號 請專利範圍第U項所:二 述=間測量電路;以及 之訊號作為前述基準邊緣 其中，3 補第11項所述之時間數位轉換器， Q 包括t申請專利範圍第2項所述的時間測量電路； 别述停止§fl5虎作為脈衝列而生成； 緣 前述時間測量電路將前述停止訊號的脈衝列的幾個邊 作為前述基準邊緣訊號來使用。 14.種^間數位轉換器，為一種將開始訊號和停止訊 號的遷移時序的時間差轉換為數位值之時隨。， 其特徵在於，包括： … 30 ii.doc 201008129 延遲電路 〜 連接的多級延遲元件，並在每一 級對刖述開始訊號賦予延遲， 號而輸出；以及 遲从作為每一級的延遲開始訊

   ^申請專繼圍第丨項_5項中任—項 測量電路，其設置在前述延遲化的每—級上，並 的級的刖錢遲開始訊號作為前述第〗訊號，將前述停止 訊號作為前述第2訊號而予以接收，且對前述第丨訊號和 前述第2訊號的邊緣的時間差進行計測。 °… 15.—種時間數位轉換器，為一種將開始訊號和停止訊 號的遷移時序的時間差轉換為數位值之時間數位轉換器， 其特徵在於，包括： 延遲電路，包括串級連接的多級延遲元件，並在每一 級對前述停止訊號賦予延遲，以作為每一級的延遲停止訊 號而輸出；以及 如申請專利範圍第1項至第5項中任一項所述的時間 測量電路，設置在前述延遲電路的每一級上，並將前述開 ❹ 始訊號作為前述第1訊號，將對應的級的前述延遲停止訊 號作為前述第2訊號而予以接收，且對前述第1訊號和前 述第2訊號的邊緣的時間差進行計測。 16. —種測試裝置，其特徵在於’具有如申請專利範圍 第11項所述的時間數位轉換器。 17. —種時間測量方法，為一種對第1訊號和第2訊號 的邊緣的時間差進行測量之時間測量方法，其特徵在於， 包括： 201008129 32067pit.doc 將前述第1訊號作為形成取樣對象的數據赌 2訊號作為指示取樣時料取樣訊號而輪出到取‘ς 步驟；以及 X A 測量亞穩定狀態下的前述取樣電路的輪出訊 時間之步驟。 ~ 18.如申請專利範圍第17項所述之時間測量方法苴 中，前述測量步驟包含：利用具有規定的時間間隔的多個 基準邊緣訊號，將刖述亞穩定狀態下的前述取樣電路 出訊號進行閂鎖之步驟。 'w 19.-種測量方法，為-種對開始訊號和停止訊號 移時序的時間差進行測量之方法’其特徵在於，包括： 反復進行子步驟的步驟，該子步驟是對前述開始訊號 和前述停止訊號的至少-個勢延遲，並冑2個訊號 緣的相對間隔發生變化； 將每-前述子步驟所生成的前述開始訊號作為形成取 樣對象的數據訊號，並將每一前述子步驟所生成的前述停 止訊號作為指示取樣日^*序的取樣訊號，以輸入到取樣電路 之步驟；以及 測量亞穩定狀態下的前迷取樣電路的輸出訊號的遷移 時間之步驟。