[go: up one dir, main page]

CN107809226B - 用于时间数字转换器的装置以及时间数字转换的方法 - Google Patents

用于时间数字转换器的装置以及时间数字转换的方法 Download PDF

Info

Publication number
CN107809226B
CN107809226B CN201710802849.4A CN201710802849A CN107809226B CN 107809226 B CN107809226 B CN 107809226B CN 201710802849 A CN201710802849 A CN 201710802849A CN 107809226 B CN107809226 B CN 107809226B
Authority
CN
China
Prior art keywords
voltage
zero
converter
coarse
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710802849.4A
Other languages
English (en)
Other versions
CN107809226A (zh
Inventor
姚智伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107809226A publication Critical patent/CN107809226A/zh
Application granted granted Critical
Publication of CN107809226B publication Critical patent/CN107809226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供了用于时间数字转换器的装置、时间数字转换的方法、制造时间数字转换器的方法和构建集成电路的方法。装置包括：延迟处理器；粗转换器和节点选择器，连接到延迟处理器，并被配置为选择延迟处理器的相邻级的相反极性的第一电压V1和第二电压V2；精细转换器，连接到粗转换器和节点选择器，并且被配置为确定与第一电压V1和第二电压V2相关的过零时刻；编码器，连接到粗转换器和节点选择器以及精细转换器，并且被配置为接收第一电压V1、第二电压V2和过零时刻，并对第一电压V1、第二电压V2和过零时刻进行编码，其中，V1是过零时刻之前的第一负电压，V2是过零时刻之后的第一正电压。

Description

用于时间数字转换器的装置以及时间数字转换的方法
本申请要求于2016年9月9日在美国专利商标局提交并分配了序号为第62/385,313号的美国临时专利申请以及于2017年2月14日在美国专利商标局提交并分配了序号为第15/432,578号的美国临时专利申请的优先权，该美国临时专利申请的全部内容通过引用包含于此。
技术领域
本公开总体上涉及电子电路，更具体地，涉及使用模数转换器(ADC)用于时间数字转换器(TDC)精细转换的系统和方法。
背景技术
TDC是提供事件发生的持续时间的数字表示的装置。TDC确定两个信号脉冲(例如，起始脉冲和停止脉冲)之间的时间间隔。
传统的TDC的分辨率受用在确定事件发生的持续时间的数字表示的TDC中的元件(例如，缓冲器和逆变器)的传播延迟时间的限制。然而，对于某些无线通信应用来说，基于元件的传播延迟时间的分辨率会是不足的。
发明内容
根据一个实施例，装置包括：延迟处理器；粗转换器和节点选择器，连接到延迟处理器，并被配置为选择延迟处理器的相邻级的相反极性的第一电压V1和第二电压V2；精细转换器，连接到粗转换器和节点选择器，并且被配置为确定与第一电压V1和第二电压V2相关的过零时刻；编码器，连接到粗转换器和节点选择器以及精细转换器，并且被配置为接收第一电压V1、第二电压V2和过零时刻，并对第一电压V1、第二电压V2和过零时刻进行编码，其中，V1是过零时刻之前的第一负电压，V2是过零时刻之后的第一正电压。
根据一个实施例，方法包括：通过延迟处理器生成延迟信号；通过粗转换器和节点选择器来选择延迟处理器的相邻级的相反极性的第一电压V1和第二电压V2；通过与粗转换器和节点选择器连接的精细转换器来确定与第一电压V1和第二电压V2相关的过零时刻；通过与粗转换器和节点选择器以及精细转换器连接的编码器对第一电压V1、第二电压V2和过零时刻进行编码，其中，V1是过零时刻之前的第一负电压，V2是过零时刻之后的第一正电压。
根据一个实施例，制造TDC的方法包括：在具有至少一个其它TDC的晶圆或封装件上形成TDC，其中，TDC包括：延迟处理器；粗转换器和节点选择器，连接到延迟处理器，并被配置为选择延迟处理器的相邻级的相反极性的第一电压V1和第二电压V2；精细转换器，连接到粗转换器和节点选择器，并且被配置为确定与第一电压V1和第二电压V2相关的过零时刻；以及编码器，连接到粗转换器和节点选择器以及精细转换器，并且被配置为接收第一电压V1、第二电压V2和过零时刻，并对第一电压V1、第二电压V2和过零时刻进行编码，其中，V1是过零时刻之前的第一负电压，V2是过零时刻之后的第一正电压；对TDC进行测试，其中，测试TDC的步骤包括使用一个或更多个电-光转换器、将一个光信号分成两个或更多个光信号的一个或更多个分光器以及一个或更多个光-电转换器来测试TDC。
根据一个实施例，构建集成电路的方法包括：产生用于集成电路的层的特征集的掩模布局，其中，掩模布局包括：标准单元库宏，用于包括具有延迟处理器的TDC的一个或更多个电路特征；粗转换器和节点选择器，连接到延迟处理器，并且被配置为选择延迟处理器的相邻级的相反极性的第一电压V1和第二电压V2；精细转换器，连接到粗转换器和节点选择器，并且被配置为确定与第一电压V1和第二电压V2相关的过零时刻；以及编码器，连接到粗转换器和节点选择器以及精细转换器，并且被配置为接收第一电压V1、第二电压V2和过零时刻，并对第一电压V1、第二电压V2和过零时刻进行编码，其中，V1是过零时刻之前的第一负电压，V2是过零时刻之后的第一正电压；在产生掩模布局期间，为了符合布局设计规则，忽略宏的相对位置；在产生掩模布局之后，检查宏的相对位置，以符合布局设计规则；一旦检测到任意宏不符合布局设计规则，通过修改不符合的宏中的每个宏以符合布局设计规则来修改掩模布局；根据具有用于集成电路的层的特征集的修改的掩模布局来产生掩模；根据掩模制造集成电路层。
附图说明
通过下面结合附图的详细描述，本公开的具体实施例的以上和其它方面、特征和优点将更加明显，在附图中：
图1示出了根据一个实施例的延迟线TDC的示意性框图；
图2示出了根据一个实施例的模数转换器(ADC)辅助TDC的示意性框图；
图3示出了根据一个实施例的TDC中的缓冲器的电压波形的示例性图；
图4示出了根据一个实施例的TDC中的缓冲器的重叠的电压波形的示例性图；
图5示出了根据一个实施例的来自识别精细分辨率时间的TDC的电压波形的示例性图；
图6示出了根据一个实施例的来自为生成精细转换代码而进行采样的TDC的一对电压波形的示例性图；
图7示出了根据一个实施例的给出的TDC的示例性框图；
图8示出了根据一个实施例的粗转换器和节点选择器的示例性框图；
图9示出了根据一个实施例的精细转换器的示例性框图；
图10示出了根据一个实施例的给出的TDC精细转换的示例性流程图；
图11示出了根据一个实施例的制造给出的TDC的示例性流程图；
图12示出了根据一个实施例的构建集成电路的示例性流程图；
图13示出了根据一个实施例的延迟元件的示例性示意图；
图14示出了根据一个实施例的在两个电压之间的过零的示例性图。
具体实施方式
在下文中，参照附图详细地描述本公开的实施例。应当注意的是，尽管相同的元件示出在不同的附图中，但是相同的元件将通过相同的附图标记来指示。在下面的描述中，仅提供了诸如详细配置和组件的具体细节来帮助对本公开的实施例的全面理解。因此，对于本领域技术人员应该明显的是，在不脱离本公开的范围的情况下，可以对这里描述的实施例进行各种改变和修改。另外，为了清楚和简明，省略了众知的功能和结构的描述。下面描述的术语是考虑到本公开中的功能而定义的术语，并且可以根据用户、用户的意图或习惯而不同。因此，术语的定义应该基于该整个说明书的内容来确定。
本公开可以具有各种修改和各种实施例，下面参照附图详细地描述其中的实施例。然而，应当理解的是，本公开不限于所述实施例，而是包括在本公开范围内的所有修改、等同物和替代物。
尽管包括诸如第一、第二等的序数的术语可以用于描述各种元件，但是结构元件不受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本公开的范围的情况下，第一结构元件可以被称作为第二结构元件。类似地，第二结构元件也可以被称作为第一结构元件。如这里使用的，术语“和/或”包括一个或多个相关项目的任意组合和所有组合。
这里使用的术语仅用于描述本公开的各种实施例，但不意图限制本公开。除非上下文另有明确指出，否则单数形式意图包括复数形式。在本公开中，应当理解的是，术语“包括”或“具有”表示存在特征、数目、步骤、操作、结构元件、部分或其组合，并且不排除存在一个或更多个其它特征、数目、步骤、操作、结构元件、部分或其组合或附加一个或更多个其它特征、数字、步骤、操作、结构元件、部分或其组合的可能性。
除非另有定义，否则这里使用的所有术语具有与本公开所属的领域的技术人员所理解的含义相同的含义。除非在本公开中明确定义，否则这些在通用的字典中定义的术语将被解释为具有与相关技术领域中的语境含义相同的含义，并且不将被解释为具有理想或过于形式化的含义。
图1示出了根据一个实施例的延迟线TDC的示意性框图。TDC 100包括多个延迟元件101、103和105(例如，缓冲器、逆变器)、多个触发器107、109和111以及求和功能块113。应理解的是，在不脱离本公开的范围的情况下，TDC 100可以包括任意数目的延迟元件和对应的触发器。
参照图1，多个延迟元件101、103和105串行连接以形成延迟线，其中，第一延迟元件101接收输入信号(例如，起始信号)。多个延迟元件101、103和105的每个输出与多个触发器107、109和111中的一个对应的触发器的对应的D输入连接。第二信号(例如，停止信号)连接到多个触发器107、109和111的每个C时钟输入。多个触发器107、109和111的Q输出经由总线连接到求和功能块113。
在图1中示出的延迟线TDC 100中，在操作(例如，启动)TDC并测量多个触发器107、109和111的输出之前，多个触发器107、109和111中的所有触发器被重置为逻辑0。多个触发器107、109和111的测量在起始信号(START信号)的上升沿处开始，并在停止信号(STOP信号)的上升沿处结束。TDC 100报告与START信号的上升沿和STOP信号的上升沿之间的时间差成比例的数字值。START信号沿通过多个缓冲器101、103和105形成的延迟线传播，以分别在多个延迟元件(例如，缓冲器)的输出中的每个输出处生成起始信号的延迟版本(延迟信号)(例如，V1、V2和V3)。在STOP信号的上升沿处，多个触发器107、109和111存储并输出多个延迟元件(例如，多个缓冲器)101、103和105的对应的输出值(例如，V1、V2和V3)。多个触发器107、109和111的输出提供到求和功能块113。求和功能块113的输出是多个触发器107、109和111的输出的总和。
START信号的上升沿与STOP信号的上升沿之间的时间差越大，通过多个触发器107、109和111存储并输出的逻辑1越多，在N个延迟元件和N个对应的触发器的情况下，延迟线TDC可以报告0到N之间的数字输出值。N个延迟元件中的每个的传播延迟为τ。因此，延迟线TDC可以测量0和Nτ之间的时间。
在65纳米(nm)互补金属氧化物半导体(CMOS)工艺中，逆变器具有大约20皮秒(ps)的传播延迟，这将延迟线TDC的分辨率限制到大约40ps，因为两个逆变器通常用来形成包括缓冲器的一个延迟元件。可选择地，TDC可以使用一个逆变器作为延迟元件，这将分辨率提高到大约20ps。然而，对于某些无线通信应用来说，20ps分辨率可能仍然不够。
本公开通过两步转换代码处理来提高TDC的分辨率，其中，第一步是粗转换代码步骤，第二步是精细转换代码步骤。在两步转换代码处理中，第一级TDC生成粗转换代码，并设置包含未被粗转换代码捕获的详细时间信息的剩余的模拟电压。至少两个剩余的模拟电压是基于粗转换代码来选择的。并联使用的至少两个ADC或串行方式使用的一个ADC将所选的剩余的模拟电压转换为数字值。基于来自至少一个ADC的输出来计算精细转换代码，对粗转换代码和精细转换代码进行编码以产生TDC的改善的分辨率输出。
图2示出根据一个实施例的模数转换器(ADC)辅助TDC的示例性框图。因为延迟线的输出具有有限的上升时刻和下降时刻，所以延迟线的输出被采样并转换为数字值，以提高TDC分辨率。TDC 200包括多个延迟元件201、203和205(例如，缓冲器、逆变器)、多个触发器207、209和211、求和功能块213、多个开关215、217和219、多个电容器221、223和225、ADC阵列227和编码器229。应理解的是，在不脱离本公开的范围的情况下，TDC 200可以包括任意数目的延迟元件和对应的触发器和电容器。
参照图2，多个延迟元件201、203和205串行连接以形成延迟线。第一延迟元件201接收输入信号(例如，START信号)。多个延迟元件201、203和205中的每个输出与多个触发器207、209和211中的一个触发器的对应的D输入连接。第二信号(例如，STOP信号)连接到多个触发器207、209和211中的每个C时钟输入。多个触发器207、209和211的Q输出经由总线连接到求和功能块213。多个开关215、217和219中的每个连接在各个延迟元件201、203和205的对应的输出与多个电容器221、223和225中的各个电容器的第一端子之间。多个电容器221、223和225中的每个的第二端子连接到地电位。多个电容器221、223和225中的每个的第一端子连接到ADC阵列227。ADC阵列227的输出和求和功能块213的输出连接到编码器229，其中，编码器的输出是ADC辅助TDC 200的输出。
图3示出了根据一个实施例的TDC中的缓冲器的电压波形的示例性图。
参照图3，示出了延迟线的三个输出电压V1、V2和V3的模拟波形，其中，每个延迟元件包括两个逆变器。如果在时刻t1对延迟线输出节点进行采样，则V1提供了可用于改善TDC分辨率的电压信息。然而，V2和V3在时刻t1接近0V，因此，未提供对用于改善TDC分辨率的有用的电压信息。如果在时刻t2对延迟线进行采样，则V1接近电源电压，V2和V3接近于0V。因此，电压V1、V2和V3中没有一个在时刻t2提供可用于改善TDC分辨率的电压信息。因此，双逆变器延迟元件可能不适于实现ADC辅助TDC。
图4示出了根据一个实施例的TDC中的缓冲器的重叠的电压波形的示例性图。
参照图4，延迟线的输出的波形被示出为在相邻延迟线输出的波形的上升和下降转换之间提供充分的重叠。因此，图4中示出的波形提供了适于ADC辅助TDC的电压信息。在任意采样时间，采样的输出电压中的至少一个将具有非饱和电压值，该非饱和电压值提供了用于改善TDC分辨率的时间信息。此外，在与TDC分辨率相比具有相对慢的上升时间和下降时间的情况下，能够在每个波形中找到线性斜坡段。电压波形V1在时刻0和时刻T之间具有线性段，并且在线性段的末端具有Vx的电压。电压波形V2在时刻T和时刻2T之间具有线性段，并且在线性段的末端具有Vx的电压。电压波形V3在时刻2T和时刻3T之间具有线性段，并且在线性段的末端具有Vx的电压。STOP信号在时刻2T和时刻3T之间从0伏(0V)转换到电源电压。波形V3的线性段的起始点与STOP信号从0V转换到电源电压的时刻之间的电压差为ΔV3。因此，从时刻0到STOP信号从0V转换到电源电压时的时间等于2T加上ΔV3除以波形V3的线性段的斜率的结果。
图5示出了根据一个实施例的来自识别精细分辨率时间的TDC的电压波形的示意图。为了将采样电压转换为时间，从采样电压中去除偏移电压，并且所得结果按1/Slope进行缩放，如图5中所示，其中，Slope是V1的线性段的斜率。如果采样电压为V1，偏移电压为Vref，则精细转换时间如以下等式(1)中表示：
Tfine＝(V1-Vref)/Slope……(1)
上面的等式(1)需要知道Slope，其通常使用诸如校准的方法来确定。为了避免执行校准的复杂性，本公开使用两个采样电压。
图6示出了根据一个实施例的来自为生成精细转换代码而进行采样的TDC的一对电压波形的示例性图。
参照图6，示出了一对波形Vn和Vn+1。波形Vn+1是波形Vn的延迟版本。这些波形可以由延迟线或环形振荡器产生。从延迟线或环形振荡器的输出可以获得多个波形，采用粗转换代码从延迟线或环形振荡器的输出中选择两个波形，以用于确定精细转换代码。对于准确的精细转换代码，Vn和Vn+1波形转换时间必须大于波形Vn和Vn+1之间的相对传播延迟。在时刻t1，对波形Vn和Vn+1进行采样。斜率可以计算为(V1-V2)/τres_coarse，其中τres_coarse是TDC的粗分辨率。因此，TDC的精细转换时间可以如以下等式(2)中表示：
Tfine＝((V1-Vref)/(V1-V2))×τres_coarse……(2)
相对于粗转换分辨率τres_coarse来表示精细转换时间。τres_coarse可以基于背景校准技术来求值。因此，本公开改善了TDC分辨率，而不需要对精细转换器进行校准。
如果对于延迟线或环形振荡器的不同的采样(V1-V2)为几乎恒定，则可以假设偏移时间τ为常数值。因此，以上等式(2)可以如以下等式(3)中表示：
Tfine＝(V1/(V1-V2))×τres_coarse-τ……(3)
图7示出了根据一个实施例的代表性TDC的示例性框图。
参照图7，TDC 700包括延迟处理器701、粗转换器和节点选择器703、精细转换器705和编码器707。粗转换器和节点选择器703与精细转换器705减小了TDC量化噪声，并因此提高了TDC分辨率。
延迟处理器701接收输入信号(例如，START信号)，并且生成输入信号的多个延迟版本。延迟处理器701可以是延迟线或环形振荡器。然而，本公开不限于使用延迟线或环形振荡器作为延迟处理器701。
粗转换器和节点选择器703连接到延迟处理器701并接收延迟处理器701的输出。粗转换器和节点选择器703采用多级延迟元件(例如，延迟线、环形振荡器)。在开始测量之前，延迟元件的输出被重置为预定电压。电阻梯可以用于重置延迟元件。然而，本公开不限于此。可以采用插置的环形振荡器来确保振荡波形适于精细转换。可以采用使能(EN)信号来启动延迟元件的操作(例如，当EN变高时)。可以通过数字计数器来对由延迟元件产生的脉冲进行计数。当EN变低时，延迟元件可以与电源和地电位断开连接，以存储延迟元件的输出电压。粗转换器和节点选择器703产生用于延迟元件的输出的多个差分电压。可以一起采用多个缓冲器与电阻器环来产生差分电压。粗转换器和节点选择器703包括多个比较器，以将延迟元件的输出电压的状态确定为在延迟元件的传播延迟的1/n以内，其中，n是延迟元件中的元件数目。如果延迟元件是环形振荡器，则多个比较器将环形振荡器的相位确定在环形振荡器周期的1/n以内。环形振荡器的输出电压中的每个输出电压类似于周期函数。粗转换器和节点选择器703选择延迟处理器701的多个(例如，2)输出电压。然而，本公开不限于选择2个输出电压。另外，所选择的输出电压可以被选择为包括过零点。然而，本公开不限于包括过零点。
精细转换器705连接到粗转换器和节点选择器703，以接收从延迟处理器701选择的输出电压以及对应的差分电压。精细转换器705使用至少一个ADC(例如，用于并行处理的多个ADC或用于串行处理的单个ADC)来将所选择的输出电压转换为数字电压。ADC可以实现为逐次逼近寄存器ADC(SARADC)。精细转换器705通过插置时刻(例如，过零时刻)来确定精细转换代码。至少一个ADC(例如，至少一个SARADC)的输出为V1和V2，时刻(例如，过零时刻)可以计算为((V1-Vref)/(V1-V2))×τres_coarse。
编码器707连接到粗转换器和节点选择器703的输出和精细转换器705的输出。编码器707从粗转换器和节点选择器703接收TDC 700的粗转换代码，并且从精细转换器705接收TDC 700的精细转换时间。编码器707对粗转换代码和精细转换时间进行编码，以改善TDC700的分辨率。例如，对于具有120ps的振荡周期的13级环形振荡器和一对7位ADC，TDC 700的分辨率改善到大约0.2ps。
图8示出了根据一个实施例的粗转换器和节点选择器的示意性框图。
参照图8，粗转换器和节点选择器703包括差分电压和极性发生器801以及区域编码器(zone encoder)和节点选择器803。
差分电压和极性发生器801包括用于接收延迟处理器701的输出电压的输入、第一输出和第二输出。差分电压和极性发生器801产生延迟处理器701的输出电压的差分电压，在第一输出处提供该差分电压。可以使用电阻平均串(resistive averaging string)来产生差分电压。差分电压和极性发生器801包括用于将延迟处理器701的输出电压与所产生的差分电压进行比较的多个比较器，其中，在第二输出处提供所产生的差分电压的极性。
区域编码器和节点选择器803在粗转换器和节点选择器703的输出处提供从差分电压和极性发生器801接收所产生的差分电压的极性、确定用于TDC 700的粗转换代码并且选择延迟处理器701的多个(例如，2)输出，以用于确定TDC 700的精细转换时间。所选择的两个输出可以是延迟处理器701的包括对应的输出电压的过零的相邻的输出。然而，本公开不限于选择延迟处理器701的两个输出或者选择延迟处理器701的包括对应的输出电压的过零的输出。
图9示出了根据一个实施例的精细转换器的示例性框图。
参照图9，精细转换器705包括复用器阵列901、ADC阵列903和时间处理器905。
复用器阵列901包括用于接收延迟处理器701的输出电压、从延迟处理器701的输出电压产生的差分电压以及从延迟处理器701选择的输出的输入以及输出。
ADC阵列903连接到复用器阵列901的输出，以接收所选择的输出及其对应的差分电压。ADC阵列903可以包括用于每个处理的输出电压的ADC(例如，SARADC)，或者可以包括用于串行处理输出电压的一个ADC。ADC阵列903产生两个电压V1和V2。
时间处理器905从ADC阵列903接收V1和V2，并且计算时间(例如，在两个选择的输出之间发生过零的时间)。该时间可以计算为((V1-Vref)/(V1-V2))×τres_coarse。在精细转换器705的输出处提供计算出的时间。
图10示出了根据一个实施例的给出的TDC精细转换的示例性流程图。
参照图10，在1001，通过延迟处理器生成延迟信号(延迟电压)。根据一个实施例，可以通过延迟线或环形振荡器生成延迟信号。
在1003，通过粗转换器和节点选择器，来选择延迟处理器的相邻级的相反极性的第一电压V1和第二电压V2(选择信号)。
在1005，与粗转换器和节点选择器连接的精细转换器确定与第一电压V1和第二电压V2相关的过零时刻。
在1007，与粗转换器和节点选择器以及精细转换器连接的编码器对第一电压V1、第二电压V2和过零时刻进行编码。
图11示出根据一个实施例的制造给出的TDC的示例性流程图。
参照图11，在1101，在具有至少一个其它TDC的晶圆或封装件上形成TDC，其中，TDC包括：延迟处理器；粗转换器和节点选择器，连接到延迟处理器，并被配置为选择延迟处理器的相邻级的相反极性的第一电压V1和第二电压V2；精细转换器，连接到粗转换器和节点选择器，并且被配置为确定与第一电压V1和第二电压V2相关的过零时刻；编码器，连接到粗转换器和节点选择器以及精细转换器，并且被配置为接收第一电压V1、第二电压V2和过零时刻，并对第一电压V1、第二电压V2和过零时刻进行编码。
在1103，对TDC进行测试。测试TDC的步骤可以包括使用一个或更多个电-光转换器、将光信号分成两个或更多个光信号的一个或更多个分光器以及一个或更多个光-电转换器来测试TDC。
图12示出了根据一个实施例的构建集成电路的示例性流程图。
参照图12，在1201，构建初始布局数据。例如，产生用于集成电路的层的特征集的掩模布局，其中，掩模布局包括：标准单元库宏(standard cell library macros)，用于包括具有延迟处理器的TDC的一个或更多个电路特征；粗转换器和节点选择器，连接到延迟处理器，并且被配置为选择延迟处理器的相邻级的相反极性的第一电压V1和第二电压V2；精细转换器，连接到粗转换器和节点选择器，并且被配置为确定与第一电压V1和第二电压V2相关的过零时刻；编码器，连接到粗转换器和节点选择器以及精细转换器，并且被配置为接收第一电压V1、第二电压V2和过零时刻，并对第一电压V1、第二电压V2和过零时刻进行编码，并且在产生掩模布局期间，为了符合布局设计规则而忽略宏的相对位置。
在1203，执行设计规则检查。例如，在产生掩模布局之后该方法可以检查宏的相对位置，以符合布局设计规则。
在1205，调整布局。例如，一旦检测到任意宏不符合布局设计规则，该方法可以通过修改不符合的宏中的每个宏以符合布局设计规则来修改掩模布局。
在1207，生成新的布局数据。例如，该方法可以根据具有用于集成电路的层的特征集的修改的掩模布局来产生掩模。然后，可以制造根据掩模的集成电路层。
图13是示出根据一个实施例的延迟元件的示意图。
参照图13，延迟元件1300包括第一电流源1301、第一开关1303、n沟道金属氧化物半导体场效应晶体管(NMOSFET)1305、p沟道金属氧化物半导体场效应晶体管(PMOSFET)1307、第二开关1309、第三开关1311、第二电流源1313和第四开关1315。
第一电流源1301包括第二端子和连接到电源电压的第一端子。第一开关1303包括与第一电流源1301的第二端子连接的第一端子、第二端子以及用于接收使能信号的使能输入。
NMOSFET 1305包括连接到电源电压的漏极、与第一开关1303的第二端子连接的栅极以及与延迟元件1300的输出连接的源极。PMOSFET 1307包括连接到地电位的漏极、用于接收向延迟元件的输入的栅极以及与第一开关1303的第二端子连接的源极。
第二开关1309包括与PMOSFET 1307的源极连接的第一端子、连接到地电位的第二端子以及用于接收重置(RST)信号的重置输入。第三开关1311包括与NMOSFET 1305的源极连接的第一端子、第二端子以及用于接收使能信号的使能输入。
第二电流源1313包括与第三开关1311的第二端子连接的第一端子以及连接到地电位的第二端子。第四开关1315包括与NMOSFET 1305的源极连接的第一端子、连接到地电位的第二端子以及用于接收重置信号的重置输入。
图14示出了根据一个实施例的在两个电压之间的过零的示例性图。
参照图14，示例性图示出了13个电压，其中，前7个电压为负的，后6个电压为正的。因此，过零点于第七个电压和第八个电压之间，其中，一个实施例中的电压可以表示为(V1/(V1-V2))-0.5，其中，V1是过零时刻之前的第一负电压，V2是过零时刻之后的第一正电压。
尽管在本公开的详细描述中已经描述了本公开的具体实施例，但是在不脱离本公开的范围的情况下，可以以各种形式来对本公开进行修改。因此，本公开的范围不应仅基于所描述的实施例来确定，而是基于所附权利要求及其等同物来确定。

Claims (20)

1.一种用于时间数字转换器的装置，所述装置包括：
延迟处理器；
粗转换器和节点选择器，连接到延迟处理器，并被配置为选择延迟处理器的相邻级的相反极性的第一电压和第二电压；
精细转换器，连接到粗转换器和节点选择器，并且被配置为确定与第一电压和第二电压相关的过零时刻，其中，过零时刻是在第一电压与第二电压之间发生过零的时刻；
编码器，连接到粗转换器和节点选择器以及精细转换器，并且被配置为接收第一电压、第二电压和过零时刻，并对第一电压、第二电压和过零时刻进行编码，其中，第一电压是过零时刻之前的第一负电压，第二电压是过零时刻之后的第一正电压。
2.根据权利要求1所述的装置，其中，延迟处理器是延迟线和环形振荡器中的一个。
3.根据权利要求2所述的装置，其中，延迟线中的延迟元件包括：
第一电流源，包括第二端子和连接到电源电压的第一端子；
第一开关，包括与第一电流源的第二端子连接的第一端子、第二端子以及用于接收使能信号的使能输入；
n沟道金属氧化物半导体场效应晶体管，包括连接到电源电压的漏极、与第一开关的第二端子连接的栅极以及与延迟元件的输出连接的源极；
p沟道金属氧化物半导体场效应晶体管，包括连接到地电位的漏极、用于接收向延迟元件的输入的栅极以及与第一开关的第二端子连接的源极；
第二开关，包括与p沟道金属氧化物半导体场效应晶体管的源极连接的第一端子、连接到地电位的第二端子以及用于接收重置信号的重置输入；
第三开关，包括与n沟道金属氧化物半导体场效应晶体管的源极连接的第一端子、第二端子以及用于接收使能信号的使能输入；
第二电流源，包括与第三开关的第二端子连接的第一端子以及连接到地电位的第二端子；
第四开关，包括与n沟道金属氧化物半导体场效应晶体管的源极连接的第一端子、连接到地电位的第二端子以及用于接收重置信号的重置输入。
4.根据权利要求1所述的装置，其中，粗转换器和节点选择器包括：
差分电压和极性发生器；
区域编码器和节点选择器，连接到差分电压和极性发生器。
5.根据权利要求1所述的装置，其中，精细转换器包括：
复用器阵列；
模数转换器阵列，连接到复用器阵列；
时间处理器，连接到模数转换器阵列。
6.根据权利要求4所述的装置，其中，差分电压和极性发生器包括电阻平均串。
7.根据权利要求5所述的装置，其中，模数转换器阵列包括第一逐次逼近寄存器模数转换器和第二逐次逼近寄存器模数转换器。
8.根据权利要求5所述的装置，其中，时间处理器计算延迟处理器的第一电压和第二电压的过零的时刻为((V1-Vref)/(V1-V2))×τres_coarse，其中，V1是第一电压，V2是第二电压，Vref是偏移电压，τres_coarse是粗转换分辨率。
9.根据权利要求5所述的装置，其中，时间处理器计算延迟处理器的第一电压和第二电压的过零的时刻为(V1/(V1-V2))×τres_coarse-τ，其中，V1是第一电压，V2是第二电压，Vref是偏移电压，τres_coarse是粗转换分辨率，τ是偏移时间。
10.一种时间数字转换的方法，所述方法包括：
通过延迟处理器生成延迟信号；
通过粗转换器和节点选择器来选择延迟处理器的相邻级的相反极性的第一电压和第二电压；
通过与粗转换器和节点选择器连接的精细转换器来确定与第一电压和第二电压相关的过零时刻，其中，过零时刻是在第一电压与第二电压之间发生过零的时刻；
通过与粗转换器和节点选择器以及精细转换器连接的编码器对第一电压、第二电压和过零时刻进行编码，其中，第一电压是过零时刻之前的第一负电压，第二电压是过零时刻之后的第一正电压。
11.根据权利要求10所述的方法，其中，通过延迟线和环形振荡器中的一个来生成延迟信号。
12.根据权利要求11所述的方法，其中，通过延迟线来生成延迟信号，其中，延迟线包括至少一个延迟元件，所述至少一个延迟元件包括：
第一电流源，包括第二端子和连接到电源电压的第一端子；
第一开关，包括与第一电流源的第二端子连接的第一端子、第二端子以及用于接收使能信号的使能输入；
n沟道金属氧化物半导体场效应晶体管，包括连接到电源电压的漏极、与第一开关的第二端子连接的栅极以及与延迟元件的输出连接的源极；
p沟道金属氧化物半导体场效应晶体管，包括连接到地电位的漏极、用于接收向延迟元件的输入的栅极以及与第一开关的第二端子连接的源极；
第二开关，包括与p沟道金属氧化物半导体场效应晶体管的源极连接的第一端子、连接到地电位的第二端子以及用于接收重置信号的重置输入；
第三开关，包括与n沟道金属氧化物半导体场效应晶体管的源极连接的第一端子、第二端子以及用于接收使能信号的使能输入；
第二电流源，包括与第三开关的第二端子连接的第一端子以及连接到地电位的第二端子；
第四开关，包括与n沟道金属氧化物半导体场效应晶体管的源极连接的第一端子、连接到地电位的第二端子以及用于接收重置信号的重置输入。
13.根据权利要求10所述的方法，其中，粗转换器和节点选择器包括：
差分电压和极性发生器；
区域编码器和节点选择器，连接到差分电压和极性发生器。
14.根据权利要求10所述的方法，其中，精细转换器包括：
复用器阵列；
模数转换器阵列，连接到复用器阵列；
时间处理器，连接到模数转换器阵列。
15.根据权利要求13所述的方法，其中，差分电压和极性发生器包括电阻平均串。
16.根据权利要求14所述的方法，其中，模数转换器阵列包括第一逐次逼近寄存器模数转换器和第二逐次逼近寄存器模数转换器。
17.根据权利要求14所述的方法，其中，时间处理器计算延迟处理器的第一电压和第二电压的过零的时刻为((V1-Vref)/(V1-V2))×τres_coarse，其中，V1是第一电压，V2是第二电压，Vref是偏移电压，τres_coarse是粗转换分辨率。
18.根据权利要求14所述的方法，其中，时间处理器计算延迟处理器的第一电压和第二电压的过零的时刻为(V1/(V1-V2))×τres_coarse-τ，其中，V1是第一电压，V2是第二电压，Vref是偏移电压，τres_coarse是粗转换分辨率，τ是偏移时间。
19.一种制造时间数字转换器的方法，所述方法包括：
在具有至少一个其它时间数字转换器的晶圆或封装件上形成时间数字转换器，其中，时间数字转换器包括：延迟处理器；粗转换器和节点选择器，连接到延迟处理器，并被配置为选择延迟处理器的相邻级的相反极性的第一电压和第二电压；精细转换器，连接到粗转换器和节点选择器，并且被配置为确定与第一电压和第二电压相关的过零时刻，其中，过零时刻是在第一电压与第二电压之间发生过零的时刻；编码器，连接到粗转换器和节点选择器以及精细转换器，并且被配置为接收第一电压、第二电压和过零时刻，并对第一电压、第二电压和过零时刻进行编码，其中，第一电压是过零时刻之前的第一负电压，第二电压是过零时刻之后的第一正电压；
对时间数字转换器进行测试，其中，测试时间数字转换器的步骤包括使用一个或更多个电-光转换器、将光信号分成两个或更多个光信号的一个或更多个分光器以及一个或更多个光-电转换器来测试时间数字转换器。
20.一种构建集成电路的方法，所述方法包括：
产生用于集成电路的层的特征集的掩模布局，其中，掩模布局包括用于包括时间数字转换器的一个或更多个电路特征的标准单元库宏，时间数字转换器包括：延迟处理器；粗转换器和节点选择器，连接到延迟处理器，并且被配置为选择延迟处理器的相邻级的相反极性的第一电压和第二电压；精细转换器，连接到粗转换器和节点选择器，并且被配置为确定与第一电压和第二电压相关的过零时刻，其中，过零时刻是在第一电压与第二电压之间发生过零的时刻；编码器，连接到粗转换器和节点选择器以及精细转换器，并且被配置为接收第一电压、第二电压和过零时刻，并对第一电压、第二电压和过零时刻进行编码，其中，第一电压是过零时刻之前的第一负电压，第二电压是过零时刻之后的第一正电压；
在产生掩模布局期间，为了符合布局设计规则，忽略宏的相对位置；
在产生掩模布局之后，检查宏的相对位置，以符合布局设计规则；
一旦检测到任意宏不符合布局设计规则，通过修改不符合的宏中的每个宏以符合布局设计规则来修改掩模布局；
根据具有用于集成电路的层的特征集的修改的掩模布局来产生掩模；
根据掩模制造集成电路层。
CN201710802849.4A 2016-09-09 2017-09-08 用于时间数字转换器的装置以及时间数字转换的方法 Active CN107809226B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662385313P 2016-09-09 2016-09-09
US62/385,313 2016-09-09
US15/432,578 2017-02-14
US15/432,578 US9746832B1 (en) 2016-09-09 2017-02-14 System and method for time-to-digital converter fine-conversion using analog-to-digital converter (ADC)

Publications (2)

Publication Number Publication Date
CN107809226A CN107809226A (zh) 2018-03-16
CN107809226B true CN107809226B (zh) 2023-08-22

Family

ID=59655102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710802849.4A Active CN107809226B (zh) 2016-09-09 2017-09-08 用于时间数字转换器的装置以及时间数字转换的方法

Country Status (3)

Country Link
US (1) US9746832B1 (zh)
KR (1) KR102241576B1 (zh)
CN (1) CN107809226B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10070447B1 (en) * 2017-03-02 2018-09-04 Samsung Electronics Co., Ltd Method and apparatus for enhanced reference (RSTD) measurement for long term evolution (LTE) positioning
CN108282163B (zh) * 2018-02-12 2021-03-05 上海贝岭股份有限公司 采样时刻失配校准装置、方法及时间交织模数转换器
CN109444856B (zh) * 2018-08-31 2020-07-31 西安电子科技大学 一种应用于高分辨率时间数字转换器的整数周期测量电路
CN110045592B (zh) * 2019-05-17 2021-02-19 湖北京邦科技有限公司 时间校正方法、装置、系统及计算机存储介质
CN111025884B (zh) * 2019-12-08 2021-10-26 复旦大学 两步式高速动态时间数字转换器
US10784874B1 (en) * 2020-02-05 2020-09-22 Intel Corporation All-digital voltage monitor (ADVM) with single-cycle latency
US11885915B2 (en) 2020-03-30 2024-01-30 Stmicroelectronics (Research & Development) Limited Time to digital converter
CN113267989B (zh) * 2020-04-30 2022-01-14 北京一径科技有限公司 时间数字转换电路、方法和时间测量装置
CN111565042B (zh) * 2020-05-25 2022-03-29 电子科技大学 一种适用于两步式adc的校正方法
US11522555B1 (en) * 2021-06-14 2022-12-06 Tetramem Inc. Multistage analog-to-digital converters for crossbar-based circuits
CN116137530B (zh) * 2021-11-18 2025-08-29 瑞昱半导体股份有限公司 时间交错式模拟数字转换器
CN116318146B (zh) * 2021-12-20 2025-08-26 瑞昱半导体股份有限公司 具有剩余时间量测机制的模拟至数字转换电路及方法
CN115021725B (zh) * 2022-06-20 2025-06-27 东芯半导体股份有限公司 时序转换装置、方法、写入均衡系统及计算机可读取介质
US12204287B2 (en) * 2022-08-02 2025-01-21 Apple Inc. Multi-chain measurement circuit
US12418298B2 (en) * 2023-02-10 2025-09-16 Apple Inc. Localized IQ mismatch measurement and compensation systems and methods
WO2025135878A1 (ko) * 2023-12-20 2025-06-26 네메시스 주식회사 자동 보정 기능을 갖는 데이터 보간 디지털 아날로그 변환기

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102638264A (zh) * 2012-04-26 2012-08-15 中国科学院微电子研究所 一种实现数据加权平均算法的系统
CN102882527A (zh) * 2011-07-11 2013-01-16 山东欧龙电子科技有限公司 时间数字转换器及时间数字转换方法
CN103036564A (zh) * 2011-10-07 2013-04-10 Nxp股份有限公司 用于具有电荷再分配数模转换器的逐次逼近模数转换器的输入不相关自校准方法和装置
CN103297054A (zh) * 2013-04-27 2013-09-11 江西三川水表股份有限公司 环形时间数字转换器及其方法
CN103516367A (zh) * 2012-06-20 2014-01-15 中国科学院电子学研究所 一种时间数字转换器
CN104052482A (zh) * 2013-03-15 2014-09-17 亚德诺半导体技术公司 连续时间过采样流水线模拟数字转换器
CN104434161A (zh) * 2013-09-24 2015-03-25 株式会社东芝 信号处理设备与信号处理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893861B2 (en) * 2009-06-30 2011-02-22 International Business Machines Corporation Time-to-digital based analog-to-digital converter architecture
JP5256535B2 (ja) 2009-07-13 2013-08-07 ルネサスエレクトロニクス株式会社 位相同期ループ回路
US7932847B1 (en) * 2009-12-04 2011-04-26 Realtek Semiconductor Corp. Hybrid coarse-fine time-to-digital converter
KR101629970B1 (ko) * 2010-04-23 2016-06-13 삼성전자주식회사 타임 투 디지털 컨버터 및 그의 동작 방법
KR101300828B1 (ko) * 2010-12-23 2013-08-29 건국대학교 산학협력단 Ｓａｒ 기법을 이용한 타임-투-디지털 컨버터 및 그 방법
US8564471B1 (en) 2011-01-06 2013-10-22 Marvell International Ltd. High resolution sampling-based time to digital converter
KR101202742B1 (ko) 2011-04-05 2012-11-19 연세대학교 산학협력단 시간-디지털 변환기 및 변환방법
JP5673808B2 (ja) 2011-05-06 2015-02-18 富士通株式会社 クロック生成回路
KR101749583B1 (ko) * 2011-05-30 2017-06-21 삼성전자주식회사 시간차 가산기, 시간차 누산기, 시그마-델타 타임 디지털 변환기, 디지털 위상 고정 루프 및 온도 센서
US9240914B2 (en) 2013-01-15 2016-01-19 Samsung Electronics Co., Ltd. Communication system with frequency synthesis mechanism and method of operation thereof
KR101624509B1 (ko) * 2014-03-27 2016-06-07 한국과학기술원 타임-디지털 컨버터 및 타임-디지털 변환 방법
EP3059857B1 (en) 2015-02-17 2021-11-03 Nxp B.V. Time to digital converter and phase locked loop
US9379879B1 (en) 2015-08-03 2016-06-28 Silicon Laboratories Inc. Noise-shaping time-to-digital converter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102882527A (zh) * 2011-07-11 2013-01-16 山东欧龙电子科技有限公司 时间数字转换器及时间数字转换方法
CN103036564A (zh) * 2011-10-07 2013-04-10 Nxp股份有限公司 用于具有电荷再分配数模转换器的逐次逼近模数转换器的输入不相关自校准方法和装置
CN102638264A (zh) * 2012-04-26 2012-08-15 中国科学院微电子研究所 一种实现数据加权平均算法的系统
CN103516367A (zh) * 2012-06-20 2014-01-15 中国科学院电子学研究所 一种时间数字转换器
CN104052482A (zh) * 2013-03-15 2014-09-17 亚德诺半导体技术公司 连续时间过采样流水线模拟数字转换器
CN103297054A (zh) * 2013-04-27 2013-09-11 江西三川水表股份有限公司 环形时间数字转换器及其方法
CN104434161A (zh) * 2013-09-24 2015-03-25 株式会社东芝 信号处理设备与信号处理方法

Also Published As

Publication number Publication date
CN107809226A (zh) 2018-03-16
US9746832B1 (en) 2017-08-29
KR20180028894A (ko) 2018-03-19
KR102241576B1 (ko) 2021-04-21

Similar Documents

Publication Publication Date Title
CN107809226B (zh) 用于时间数字转换器的装置以及时间数字转换的方法
Henzler Time-to-digital converter basics
US9258009B2 (en) AD converter
US7893861B2 (en) Time-to-digital based analog-to-digital converter architecture
US10312892B2 (en) On-chip waveform measurement
US9529336B2 (en) Analog to digital converter compatible with image sensor readout
Enomoto et al. A 16-bit 2.0-ps Resolution Two-Step TDC in 0.18-$\mu $ m CMOS Utilizing Pulse-Shrinking Fine Stage With Built-In Coarse Gain Calibration
US7705763B2 (en) A-D convert apparatus
KR100972370B1 (ko) 시간 아날로그-대-디지털 컨버터들을 위한 레일-대-레일지연 라인
JP2019097121A (ja) ラッチドコンパレータ
US9912344B1 (en) Sort-and delay methods for time-to-digital conversion
EP3146633A1 (en) Fully-digital fully-synthesizable delay-line analog to digital converter
Avilala et al. High resolution time-to-digital converter design with anti-PVT-variation mechanism
Macpherson et al. A 2.5 GS/s 3-bit time-based ADC in 90nm CMOS
TWI477082B (zh) 透過比較器輸出來直接切換電容陣列之逐漸逼近類比至數位轉換器及其方法
Kanoun et al. A 10-bit, 3 ps rms precision time-to-digital converter for diffuse optical tomography measurements
TWI580195B (zh) 高速類比至數位轉換器及其方法
TWI789160B (zh) 具有剩餘時間量測機制的類比至數位轉換電路及方法
JP4525706B2 (ja) Ａ／ｄ変換回路の試験方法
CN121000227A (zh) 基于Double-tailed预防大的微差电压时间-数字转换器
JP2006303979A (ja) Ａ／ｄ変換回路の試験方法、及びａ／ｄ変換回路
CN118226734A (zh) 一种高精度时间数字转换器芯片
HK1119845A (zh) 時間模數轉換器用軌對軌延遲線
Matallana Espinar Full custom design of a TDC core for laser rangefinder application
JP2017123613A (ja) Ａ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換回路並びにＡ／Ｄ変換方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant