TW201007915A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TW201007915A TW201007915A TW098107526A TW98107526A TW201007915A TW 201007915 A TW201007915 A TW 201007915A TW 098107526 A TW098107526 A TW 098107526A TW 98107526 A TW98107526 A TW 98107526A TW 201007915 A TW201007915 A TW 201007915A
- Authority
- TW
- Taiwan
- Prior art keywords
- contact
- semiconductor device
- under
- bump metallization
- straight
- Prior art date
Links
Classifications
-
- H10W20/20—
-
- H10P72/74—
-
- H10P72/7402—
-
- H10W20/0245—
-
- H10W20/212—
-
- H10P72/7416—
-
- H10P72/7436—
-
- H10W72/012—
-
- H10W72/019—
-
- H10W72/20—
-
- H10W72/244—
-
- H10W72/29—
-
- H10W72/90—
-
- H10W72/942—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
201007915 • 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種製造半導體裝置之系統與方法, 且特別關於一種製造直通矽晶穿孔之系統與方法。 • 【先前技術】 ' 一般而言,如第1圖所示,經由凸塊101可將一半 導體晶粒100連接至其他晶粒或裝置。通常藉由導電材 φ 料層,共同所熟知如,延伸穿過一介電層111之凸塊下 金屬化層103,將這些凸塊101連接至半導體晶粒100。 凸塊下金屬化層103提供介於凸塊101與接觸墊105間 的連接以電性連接凸塊101至形成於半導體晶粒1〇〇中 之金屬層107與内連線109。 然而,儘管接觸墊105金屬層107與内連線109在 尺寸上相對為小時,凸塊101與其相對之凸塊下金屬化 層103卻是非常大。因此於晶粒100之表面上凸塊103 • 之覆蓋率遠大於連接至下方之金屬層107與内連線109 之所需。當裝置進一步縮小,多個凸塊下金屬化層103 與其他結構,例如半導體晶粒100表面上之引線競爭表 面積(valuable real estate)時,此於半導體晶粒100表面上 之大覆蓋率會變成不利條件。 因此,所需為佔去較少半導體晶粒表面之表面積之 凸塊下金屬化層與直通矽晶穿孔的結合,且其也減少或 排除了於半導體晶粒表面上之凸塊下金屬化層與引線間 的競爭。 0503-A33829TWF/daphne 3 201007915 【發明内容】 藉由本發明較佳實施例所提供位於凸塊下金屬化層 下^直通矽晶穿孔的結構與形成方法,通常可解決或避 免适些或其他問題,且通常可達到技術優點。 本發明一較佳實施例提供一種半導體裝置,包括一 基底,其具有複數個直通矽晶穿孔穿過該基底形成。一 凸塊下金屬化層形成於該複數個直通矽晶穿孔之上且與 籲該複數個直穿孔的至少之—電性連接。此外,該 複數個直通;5夕晶穿孔的至少之—與該凸塊下金屬化層 性公雜。 本發明另一較佳實施例提供一種半導體裝置,包括 -基底’其具有一或多個接口直通矽晶穿孔與一或多個 連接直财晶穿孔,其各具有—接觸墊。此外,一或多 條引線位於基底中錢接至至少—個接觸墊,此接觸塾 連接至連接直通⑪晶穿孔之_。—凸塊下金屬化層位於 至^個連接直通石夕晶穿孔之上且與至少一個接口直通 石夕晶穿孔電性賴,而與至少—個連接直财孔 性分離。 本發明又另—較佳實施例提供—種半導體I置,包 括一基底,其具有複數個直通矽晶穿孔延伸穿過該基 底。一凸塊下金屬化層位於該複數個直通矽晶穿孔之上 且電性連接至該複數個直通矽晶穿孔的至少之一,而與 该硬數個直通梦晶穿孔的至少之電性分離。—烊料凸塊 (solder bUmp)位於該凸塊下金屬化層之上。 . 〇503-A33829TWF/daphne 4 201007915 ,發明較佳實施例的優點為利用凸塊下金屬化層之 下的區域,因此釋放出於裝置表面上之有用空間。m 為了讓本發明之上述和其他目的、特徵、和 更明顯易懂,下文特舉較佳實施例,並配合 月b 作詳細說明如下: 圃不’ 【實施方式】 本發明於特定内容中以較佳實施例來敘述, ^目關之直通梦晶穿孔之凸塊下金屬化層1而,^ 提供本發明至其他形式之電子連接。 茶見第2圖,其顯示晶粒2〇〇之一部分,苴一 基底201與一第一介雷恳,μ 士人w — /、匕估一 开人Ϊ 基底2Q1上,且引線205 Φ成於弟-)丨電層2〇3 t。基底2(n較佳包括—於其上 動裝置(未顯示)之半導體材料與—系列可替換 ,及預定來自主動裝置之内連線與電路的介電声。
弟一介電層203較佳沿著於主動襄置上之基底2曰〇1 挪形成於基底2〇1上。第一介電層2〇3較 或夕個適合之介電材料所製成,例如,氧化石夕、 二it電常數材料(例如,碳摻雜氧化物)、上 ,之組a或其類似物。第一介電層2〇3較佳藉由 :如化學氣相沈積來形成,然而也可利用: 引線205較佳形成於介 # m ^ ^ ^ ^ 1电層203中。引線205較佳 ,用末女排,性連接’例如介於主動裝置間或甚至介於 不同晶粒間之輸入/輸出訊號 / 、 死^窀源讯遽。引線205之設 0503-A33 829TWF/daphne 201007915 - 計與佈局當然依據晶粒200的需要,且此種佈局完全包 含於本實施例範圍中。 引線205較佳由鋁所製成,然而也可使用任何適合 之導電材料,例如銘合金、紹銅、銅、上述之纟且合或其 類似物。較佳藉由使用化學氣相沈積製程與一用以圖案 化引線之蝕刻來形成引線205。然而也可使用其他適合所 用特定材料的方法(例如鑲嵌製程適用於銅)。 第3圖顯示形成一第二介電層301於引線205上與 ❹形成内連線303至引線205。第二介電層301可由與對應 於第2圖之上述第一介電層203的相似材料及藉由與其 相似方法來形成。内連線303較佳為銅,且較佳藉由鑲 嵌製程來形成,然而任何適合之材料與方法也可用來形 成内連線303至引線。 第3圖也顯示一或多個接口直通矽晶穿孔開口 305 與連接直通矽晶穿孔開口 307的形成。較佳將接口直通 矽晶穿孔開口 305與連接直通矽晶穿孔開口 307彼此同 m — 時製成,然而其也可經由分開之製程來形成。較佳藉由 提供或發展一適合光阻(未顯示)且之後蝕刻第二介電 層301、第一介電層203與部分基底201來形成接口直通 矽晶穿孔開口 305與連接直通矽晶穿孔開口 307。或者, 當自基底201向上建構晶粒200時,隨著個別層(例如 介電或金屬層)之形成,直通矽晶穿孔開口 305與連接 直通矽晶穿孔開口 307可同時形成。 較佳為,形成接口直通矽晶穿孔開口 305與連接直 通矽晶穿孔開口 307以便至少較形成於基底201中與其 0503-A33829TWF/daphne 6 201007915 上之電子裝置更深入地延伸進入基底,且較佳至少至一 深度其大於完成之晶粒200的最終所需高度。因此,當 深度依照晶粒200之所有設計時,深度較佳為低於基底 201上之主動裝置下方約1-700 μιη,較佳深度為低於基 底201上之主動裝置下方約20-250 μιη。 較佳為形成接口直通矽晶穿孔開口 305與連接直通 矽晶穿孔開口 307使其直徑為約1-100 μιη,較佳直徑為 約6 μιη。此外,當接口直通矽晶穿孔開口 305與連接直 • 通矽晶穿孔開口 307關於彼此之距離為依據晶粒200之 設計時,距離較佳為等於或大於約6 μιη。 一旦形成接口直通矽晶穿孔開口 305與連接直通矽 晶穿孔開口 307,較佳以導電材料309將接口直通矽晶穿 孔開口 305與連接直通矽晶穿孔開口 307填滿。導電材 料309較佳包括一阻障層(例如氮化欽或氮1化纽)與銅, 然而也可使用其他適合之材料,例如銘、合金、掺雜多 晶矽、上述之組合或其類似物。較佳藉由沈積阻障層與 ® —晶種層(seed layer)且之後電鍍銅於晶種層上、填滿與滿 出接口直通矽晶穿孔開口 305與連接直通矽晶穿孔開口 307來形成導電材料309。一旦填滿了接口直通矽晶穿孔 開口 305與連接直通矽晶穿孔開口 307,較佳藉由磨削製 程(grinding process),例如,化學機械研磨來移除在接口 直通矽晶穿孔開口 305與連接直通矽晶穿孔開口 307外 超出之導電材料309,然而也可使用任何適合之移除製 程。 第4圖顯示一或多個接口直通矽晶穿孔接觸墊403 0503-A33829TWF/daphne 7 201007915 與連接直通矽晶穿孔接觸 穿孔接觸墊403連接接口 405的形成。接口直通矽晶 之接口直通矽晶穿孔開口直通矽晶穿孔603(形成自填滿 引線205且至將被形成之$如下述對應至第6圖)至 對應至第5圖)。連接^凸塊下金屬化層(如下所述, 接直通矽晶穿孔6〇5(形成通矽晶穿孔接觸墊405連接連 口 307,如下述對應至第6 ·真滿之連接直通石夕晶穿孔開 口直通矽晶穿孔接觸墊4〇3圖/至其各自之引線205。接 • 405較佳由相同材料,鋁,敁連接直通矽晶穿孔接觸墊 同之材料所形成,且也可,%成’然而其也可由彼此不 鋁銅、銅、上述之組合與其材料’例如麵合金、 接口直通矽晶穿孔接觸墊4 接觸墊405依據其所使用 與連接直通矽晶穿孔 例如,若使隸的話,較^^可由多種方法來形成。 層如上,且之後使用;1 成一銘層於第二介電 (photolithography)與化學蝕刻^ °技術,例如微彰 _ 4以> 將叙圖案化隹 通石夕晶穿孔接觸藝403與連接直初晶穿孔接觸塾直
來形成接口直通石夕晶穿孔接觸I 403 #連接直通石夕S 孔接觸塾405。或者,若使用鋼的話,較佳藉由一開= 成-第三介電層401、形成開口進入第三介電層4〇ι、^ 積一阻障層與一晶種層(未顯示)、以銅填至滿出開口 與之後使用-磨削製程,例如化學機械研磨以㈣㈣ 開口外超出之銅來形成接口直通石夕晶穿孔接觸塾4〇3與 連接直通石夕晶穿孔接觸蟄405。可使用任何適合形成接= 直通砍晶穿孔接觸墊403與連接直㈣晶穿孔接觸 0503-A33829TWF/daphne 8 201007915 - 之製程,且所有這些製程完全包括於本發明範圍中。 第5圖顯示一第四介電層501形成於接口直通矽晶 穿孔接觸墊403與連接直通矽晶穿孔接觸墊405之上。 第四介電層501較佳由相似於第一介電材料203之介電 材料(如上所述,對應至第2圖)所形成,且較佳藉由 與其相似之製程來形成。一旦形成第四介電層501,製造 一或多個開口 503穿過第四介電層501以便至少部分露 出各接口直通矽晶穿孔接觸墊403的部分。開口 503較 • 佳藉由一適合之微影罩幕與蝕刻製程來形成,然而也可 使用任何適合露出接口直通矽晶穿孔接觸墊403之製程。 第5圖也顯示凸塊下金屬化層505(也熟知為凸塊下 金屬化接點)的形成,凸塊下金屬化層505穿過第四介 電層501而接觸接口直通矽晶穿孔接觸墊403。一旦開口 503露出接口直通矽晶穿孔接觸墊403,較佳形成凸塊下 金屬化層505於第四介電層501之部分上且穿過開口 503 以便製造與接口直通矽晶穿孔接觸墊403之物理與電性 ® 接觸。凸塊下金屬化層505較佳由至少三層導電層來形 成,例如一層鉻、一層鉻銅合金與一層銅,與視需要一 層金於銅層頂部上。然而,熟悉此技藝人士會認可有許 多適合之材料與層別之排列,例如鈦/鈦/鎢/銅之排列或 銅/鎳/金之排列適合凸塊下金屬化層505的形成。可使用 於凸塊下金屬化層505之任何適合的材料或材料層別完 全包含於本申請之範圍中。 較佳藉由形成各層於第四介電層上且進入開口 503 來形成凸塊下金屬化層505。較佳藉由執行使用一化學氣 0503-A33829TWF/daphne 9 201007915 - 相沈積製程’例如電漿辅助化學氣相沈積 (plasma-enhanced chemical vapor deposition, PECVD)來 形成各層’然而依據所需之材料也可使用其他形成製 程,例如藏鐘、蒸鑛或電鍍製程。於凸塊下金屬化層5〇5 中之各層較佳具有約10-100 μιη之厚度,較佳厚度為約 45 μιη。一旦形成所需層別,之後較佳藉由適合之微影罩 幕與钱刻製程來移除層別之部分以移除不需要之材料而 留下圖案化之凸塊下金屬化層505。 ❿ 較佳形成凸塊下金屬化層505使其不只位於接σ 口 305上,也位於一或多個連接開口 307之上。較佳也 將凸塊下金屬化層505形成於至少一條引線205之上。 在此方式中,可將連接開口 307 (且之後被形成連接直通 矽晶穿孔605 )與引線303整合成三維結構,而取代〜赴 兩維結構’因此對於於晶粒2 0 0表面上之所有組成而言, 減少了全部之二維覆蓋率。 第6圖顯示自接口直通矽晶穿孔開口 305形成接Q 直通石夕晶穿孔603與自連接直通;5夕晶穿孔開口 3〇7形成 連接直通矽晶穿孔605。較佳為’ 一載體6()1貼附至晶麵 200於凸塊下金屬化層505上。載體6〇1可包括,例如破 璃、氧化碎、氧化銘與其類似物。在一實施例中,可使 用一第二黏著劑(未顯示)以將载體6〇1黏著至晶粒2〇〇 之頂部表面。第二黏著劑可為任何適合之黏著劑,例如 紫外光黏著劑,而當暴露於紫外光時,其會喪失其點著 性。載體之較佳厚度為大於約12密爾(mi丨)。 或者,載體601可較佳包括載帶(carriertape)。若便 0503-A33829TWF/daphne 10 201007915 - 用載帶,載帶較佳為一般熟知之藍膜片(blue tape)。使用 位於載帶上之第二黏著劑(未顯示)將載帶貼附至晶粒 200較佳。 一旦貼附至載體601,接著移除晶粒200之一第二侧 602的部分以露出位於接口直通矽晶穿孔開口 305中之導 電材料3 0 9以完成接口直通發晶穿孔6 0 3 ’且也露出位於 連接直通矽晶穿孔開口 307中之導電材料309以完成連 接直通矽晶穿孔605。較佳以磨削製程,例如化學機械研 β 磨來執行移除,然而也可使用其他適合之製程。移除製 程較佳移除晶粒200之第二侧的約1-50 μπι,且較佳為移 除約20 μιη之晶粒200的第二侧。 如熟悉此技藝人士所知,上述包括形成通孔、沈積 導體與接著薄化基底201之第二侧602之接口直通矽晶 穿孔603與連接直通矽晶穿孔605的形成製程,只是形 成直通石夕晶穿孔的方法之一。在另一方法中,可藉由姓 刻通孔部分穿過基底201與沈積一介電層於通孔中來形 ® 成接口直通矽晶穿孔603與連接直通矽晶穿孔605。在此 實施例中,在薄化基底201之背面後,移除位於通孔中 之介電層,且再沈積導電材料於通孔中。或者可使用此 方法與任何其他適合形成接口直通矽晶穿孔603與連接 直通矽晶穿孔605的方法,且這些方法完全包含於本發 明範圍中。更進一步而言,接口直通石夕晶穿孔603與連 接直通矽晶穿孔605較佳可具有一襯墊,其由介電材料, 例如氧化物、氮化物或其類似物所形成。 第7Α圖顯示一接觸凸塊701形成於凸塊下金屬化層 0503-A33829TWF/daphne 11 201007915 505上。接觸凸塊701較佳包括一材料,例如錫,或其他 適合之材料,例如銀或鋼。在一實施例中,其中接觸凸 塊701為一錫焊料凸塊,可藉由最初使用一般方法,例 如蒸鍍、電鍍、印刷、焊料轉移(s〇lder transfer)、錫球置 放(ball placement)等來形成—錫層,以形成接觸凸塊7〇1 至-較佳厚度約1GG μιη。-旦錫層形成於此結構上,執 行一,流(reflow)以將材料塑造成所需之凸塊形狀。 第7B圖顯不一替代實施例,其中一接觸墊7⑽取代 接觸凸塊7G1形成於於凸塊下金屬化層%上。在此實 施例中,接職703較佳包括銅,然而也可使用任何適 合導電材料,例如銘或鎢。在—實施例中,其中接觸塾 為銅,接觸墊703較佳藉由—適合之電鍍製 :,然而也可使用用於其他材 : =沈積。接觸塾703較佳形成為矩形,二: 吊要使用任何適合之雜,例如^彡m 第8A-8B圖顯示凸塊下金屬化層%與 穿孔603與連接直㈣晶穿孔6。;、= 視圖。第8A圖顯示較佳將凸壞下金屬化層505圖^俯 圓形,然而也可使用日枚圖木化成 合形狀,例如六::拉二全部設計所需之任何適 層奶較佳具有約30·二t正方形。凸塊下金屬化 υϋ 400 μηι的直徑,直徑較佳 多個接口直通硬晶穿孔咖與連接 矽曰曰牙孔605較佳位於凸塊下金 接直通 接直通矽晶穿孔6〇5的安 ^ 下,且連 下延伸向外。更進—::也自凸塊下金屬化層5。5之 V ^警第2_7B圖中顯示兩個 〇503-A33829TWF/daphne 201007915 •接口直通矽晶穿孔603,位於凸塊下金屬化層505之下的 多數直通矽晶穿孔可被連接至凸塊下金屬化層505為一 接口直通矽晶穿孔603。可使用任何接口直通矽晶穿孔 603與連接直通矽晶穿孔605之組合來連接晶粒200之組 成,且任何組合完全在本申請之範圍中。 第8B圖顯示一些替代實施例,其中將凸塊下金屬化 層505形成為八角形,其直徑為約160-300 μπι。如圖所 示,依據凸塊下金屬化層505的尺寸,將在凸塊下金屬 ® 化層505下之接口直通矽晶穿孔603與連接直通矽晶穿 孔605進行不同佈局是可能的。例如,若凸塊下金屬化 層505的直徑為約160 μιη,可利用一接口直通石夕晶穿孔 603與連接直通矽晶穿孔605之實質正方形的佈局,若凸 塊下金屬化層505的直徑為約180 μηα,可利用一十字形 圖案,且若凸塊下金屬化層505的尺寸允許,也可使用 利用更多直通矽晶穿孔之更複雜的圖案。如前所述,可 在圖案中使用任何接口直通矽晶穿孔603與連接直通矽 晶穿孔605的組合。 第9圖顯示於晶粒200上之多個凸塊下金屬化層505 的潛在分佈,其中所緣示之凸塊下金屬化層5 0 5之一顯 示位於下方之接口直通矽晶穿孔603與連接直通矽晶穿 孔605。凸塊下金屬化層505的此分佈較佳具有一約 60-600 μπι的距離,較佳距離為約150 μιη。 藉由將連接直通矽晶穿孔605與接口直通矽晶穿孔 603置於凸塊下金屬化層505之下,則引線只需佔去較少 晶粒2 0 0表面之空間。如此’可將這些晶粒間隔付更加 0503-A33829TWF/daphne 13 201007915 緊密地在一起,且當連接時具有較少之所有覆蓋率。此 減少一般電路組成之尺寸,產生全面較小之裝置。 雖然本發明已以較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之 精神和範圍内,當可作些許之更動與潤飾,因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。 ❿ 0503-A33829TWF/daphne 14 201007915 【圖式簡單說明】 第1圖顯示先前技術裝置具有一單一接口連接至一 凸塊下金屬化層。 第2-6圖顯示本發明一實施例之凸塊下金屬化層的 形成,其覆蓋多個直通矽晶穿孔。 第7A與7B圖顯示本發明一實施例之一接點於凸塊 下金屬化層之上的形成。 第8A與8B圖顯示本發明實施例之直通矽晶穿孔之 ❹不同佈局的上視圖。 第9圖顯示本發明一實施例之於半導體裝置上之凸 塊下金屬化層之佈局的上視圖。 【主要元件符號說明】 100〜 半導體晶粒; 101〜 凸塊; 103〜 凸塊下金屬化層; 105〜 接觸墊; 107〜 金屬層; 109〜 連結; 111〜 介電層; 200〜 晶粒, 201〜 基底; 203〜 第一介電層; 205〜 引線; 207〜 基底201的一第一 0503-A33829TWF/daphne 15 201007915
301、 ^第二介電層 9 303- v内連線; 305、 -接口直通矽 晶 穿孔開口; 307- -連接直通矽 晶 穿孔開口; 309、 -導電材料; 401- -第三介電層 403- -接口直通矽 晶 穿孔接觸墊 405- -連接直通矽 晶 穿孔接觸墊 501- -第四介電層 503- -開口; 505- -凸塊下金屬 化 層; 601〜載體; 602- -晶粒200之 第 二侧; 603, -接口直通矽 晶 穿孔; 605- -連接直通矽 晶 穿孔; 701- -接觸凸塊; 703- ^接觸墊; 0503 - A3 3829T WF/daphne 16
Claims (1)
- 201007915 七、申請專利範圍: 1. 一種半導體裝置,包括: 以及 基底,其具有一第一側與一第二側; 複數個直通矽晶穿孔自該第一側延伸至該第 側 凸塊下金屬化接點位於該複數個直通矽曰 =塊下金屬化接點電性連接至該複:個直通 •Π:;: 一且舆該複數個直通"晶穿孔的至 % U利補第1項所狀半導體裝置 括至少-接觸墊位於該凸塊下金屬化接點之下,但不盘 :接點接觸,該至少-接觸墊電性連接至 乂…纟下里屬化接點電性分離之該直神晶穿孔的至 少之一。 3 >申請專利項所述之半導 • =7引線位於該至少一接觸墊之下,該至少-引線 舁該至>—接觸墊電性連接。 诗几t如申5月專利範圍第1項所述之半導體裝置,其中 該凸塊下孟屬化接點電性連接至多於—個該直通石夕晶穿 孔。 1申明專利範圍第1項所述之半導體裝置,其中 ^ 至屬化接點包括三層導電材料。 J t申請專利範圍第1項所述之半導體裝置,其中 该凸塊下金屬化接點的直徑為約⑽侧 7. —種半導體裝置,包括: 0503-A33829TWF/daphne 17 201007915 一基底,其具有一第一表面與一第二表面,該第二 表面位於該第一表面之對面; .複數個直ϋ石夕晶穿孔自該第一表面延伸至該第二表 面,以及一第一凸塊下金屬化接點位於該複數個直通矽晶穿 孔之上,且與該複數個直财晶穿孔的至少之-電性連 接’其中該複數個直通矽晶穿孔的至少之一 塊下金屬化接點電性分離。 7項所述之半導體裝置,更包 凸塊下金屬化接點與該複數 之間且與該第一凸塊下金屬 8.如申請專利範圍第 括至少一接觸墊位於該第一 個直通梦晶穿孔的至少之一 化接點電性連接。 括引線位於===項所述之半導體裝置,更包 該直通石夕晶穿孔的至H屬化接點之下且電性連接至 10.如申請專利範圍第7項 括一接觸墊位於哕篦A 、心千等體裝置,更包 η ^第—凸塊下金屬化接點之上。 如申明專利範圍第7項所述之半導體f置,更包 括複數條引線位於該基底中,η +㈣裝置更包 電性連接至該第-凸塊下全/增數剌線的至少之一 的至少之—與屬化接點’且該複數條引線 由、。凸塊下金屬化接點電性分離。 該第-凸:利範圍第7項所述之半導體裝置,其中 晶穿孔電性連接。 /、夕於—個之該複數個直通矽 13·如申請專利範圍第7項所述之半導體裝置,其中 〇503-A33829TWF/daphne 18 201007915 該複數個直^夕晶穿孔具有—約6〇_的距離。 括範圍第7項所述之半導體裝置,更包 ,-弟一凸塊下金屬化接點具有一與該第 化接點相關之距離,該距離為約400 μιη。 ,蜀 15. —種半導體裝置,包括: -基底,其具有一第一側與一相對之第二側; --或多個接π直㈣晶穿孔自該第—側延伸至該第 一侧,該一或多個接口直通少曰空 日穿孔連接至各別之位於 該弟侧之上的—或多個接口接觸墊; -或多個連接直财晶穿孔自該第_侧延伸至該第 -側’該-或多個連接直_晶穿孔連接至各別之位於 該第一側之上的一或多個連接接觸墊;以及 -第-凸塊下金屬化層位於該第—側之上且該連接 直通矽晶穿孔的至少之-之上’該第-凸塊下金屬化層 與連接直通石夕晶穿孔的至少之—電性分離,且與該接口 直通矽晶穿孔的至少之一電性連接。 16. 如申請專利範圍第15項所述之半導體裝置,其 中第-凸塊下金屬化層電性連接至複數個該—或多個接 口直通矽晶穿孔。 17,如申請專利範圍第15項所述之半導體裝置,更 包括-或多條引線位於該第一凸塊下金屬化層之下且電 性連接至一或多個接口接觸墊之一。 18.如申請專利範圍第15項所述之半導體裝置,更 包括一第二凸塊下金屬化層’其中該第一凸塊下金屬化 層與該第二凸塊下金屬化層的距離約4〇〇 μιη。 0503-A33829TWF/daphne 19 201007915 19. 如申請專利範圍第15項所述之半導體裝置,更 包括一或多個連接直通砍晶穿孔,其不被該第一凸塊下 金屬化層所覆蓋。 20. 如申請專利範圍第15項所述之半導體裝置,其 中該一或多個接口直通矽晶穿孔與該一或多個連接直通 碎晶穿孔之彼此間的距離為約6 0 jim。0503-A33829TWF/daphne 20
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/186,105 US8288872B2 (en) | 2008-08-05 | 2008-08-05 | Through silicon via layout |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201007915A true TW201007915A (en) | 2010-02-16 |
| TWI397165B TWI397165B (zh) | 2013-05-21 |
Family
ID=41652157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098107526A TWI397165B (zh) | 2008-08-05 | 2009-03-09 | 半導體裝置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8288872B2 (zh) |
| CN (1) | CN101645432B (zh) |
| TW (1) | TWI397165B (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7928534B2 (en) | 2008-10-09 | 2011-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
| US8736050B2 (en) * | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| US20100159699A1 (en) * | 2008-12-19 | 2010-06-24 | Yoshimi Takahashi | Sandblast etching for through semiconductor vias |
| US8759949B2 (en) * | 2009-04-30 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside structures having copper pillars |
| US8518815B2 (en) | 2010-07-07 | 2013-08-27 | Lam Research Corporation | Methods, devices, and materials for metallization |
| US9437561B2 (en) | 2010-09-09 | 2016-09-06 | Advanced Micro Devices, Inc. | Semiconductor chip with redundant thru-silicon-vias |
| US8890324B2 (en) | 2010-09-28 | 2014-11-18 | Freescale Semiconductor, Inc. | Semiconductor structure having a through substrate via (TSV) and method for forming |
| JP2012247910A (ja) | 2011-05-26 | 2012-12-13 | Sony Corp | 3次元インタラクティブディスプレイ |
| JP5754507B2 (ja) * | 2011-06-21 | 2015-07-29 | 株式会社村田製作所 | 回路モジュール |
| US8618640B2 (en) * | 2011-07-29 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of shielding through silicon vias in a passive interposer |
| JP5780165B2 (ja) * | 2012-01-25 | 2015-09-16 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US8963336B2 (en) * | 2012-08-03 | 2015-02-24 | Samsung Electronics Co., Ltd. | Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same |
| CN103311199B (zh) * | 2013-05-03 | 2016-03-16 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv露头结构 |
| US9435846B2 (en) * | 2013-05-21 | 2016-09-06 | Esilicon Corporation | Testing of thru-silicon vias |
| EP2908337B1 (en) | 2014-02-12 | 2025-11-12 | ams AG | Semiconductor device with a thermally stable bump contact on a TSV and method of producing such a semiconductor device |
| WO2016161434A1 (en) | 2015-04-02 | 2016-10-06 | Nanopac Technologies, Inc. | Method for creating through-connected vias and conductors on a substrate |
| US10593562B2 (en) | 2015-04-02 | 2020-03-17 | Samtec, Inc. | Method for creating through-connected vias and conductors on a substrate |
| US10090251B2 (en) | 2015-07-24 | 2018-10-02 | Infineon Technologies Ag | Semiconductor chip having a dense arrangement of contact terminals |
| US10147682B2 (en) * | 2015-11-30 | 2018-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for stacked logic performance improvement |
| WO2019191621A1 (en) | 2018-03-30 | 2019-10-03 | Samtec, Inc. | Electrically conductive vias and methods for producing same |
| TW202450042A (zh) | 2019-09-30 | 2024-12-16 | 美商山姆科技公司 | 導電通孔和其製造方法 |
| EP3944290A1 (en) * | 2020-07-21 | 2022-01-26 | Infineon Technologies Austria AG | Chip-substrate composite semiconductor device |
| US11862588B2 (en) * | 2021-01-14 | 2024-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method |
| KR102856349B1 (ko) * | 2021-04-16 | 2025-09-04 | 삼성전자주식회사 | 반도체 칩 및 이를 포함하는 반도체 패키지 |
| US12107058B2 (en) * | 2021-08-18 | 2024-10-01 | STATS ChipPAC Pte. Ltd. | Split RDL connection between die and UBM |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69026118T2 (de) * | 1990-06-22 | 1996-10-02 | Ibm | Verfahren zur Herstellung einer Thermokompressionsverbindung |
| JPH05211239A (ja) | 1991-09-12 | 1993-08-20 | Texas Instr Inc <Ti> | 集積回路相互接続構造とそれを形成する方法 |
| DE4314907C1 (de) | 1993-05-05 | 1994-08-25 | Siemens Ag | Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen |
| US5391917A (en) | 1993-05-10 | 1995-02-21 | International Business Machines Corporation | Multiprocessor module packaging |
| US6882030B2 (en) | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
| EP0948808A4 (en) | 1996-10-29 | 2000-05-10 | Trusi Technologies Llc | INTEGRATED CIRCUITS AND METHOD FOR THE PRODUCTION |
| US6037822A (en) | 1997-09-30 | 2000-03-14 | Intel Corporation | Method and apparatus for distributing a clock on the silicon backside of an integrated circuit |
| US6118180A (en) * | 1997-11-03 | 2000-09-12 | Lsi Logic Corporation | Semiconductor die metal layout for flip chip packaging |
| US5998292A (en) | 1997-11-12 | 1999-12-07 | International Business Machines Corporation | Method for making three dimensional circuit integration |
| US6239485B1 (en) * | 1998-11-13 | 2001-05-29 | Fujitsu Limited | Reduced cross-talk noise high density signal interposer with power and ground wrap |
| JP3532788B2 (ja) | 1999-04-13 | 2004-05-31 | 唯知 須賀 | 半導体装置及びその製造方法 |
| US6322903B1 (en) | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
| US6444576B1 (en) | 2000-06-16 | 2002-09-03 | Chartered Semiconductor Manufacturing, Ltd. | Three dimensional IC package module |
| US7271491B1 (en) * | 2000-08-31 | 2007-09-18 | Micron Technology, Inc. | Carrier for wafer-scale package and wafer-scale package including the carrier |
| JP4801296B2 (ja) * | 2001-09-07 | 2011-10-26 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US6599778B2 (en) | 2001-12-19 | 2003-07-29 | International Business Machines Corporation | Chip and wafer integration process using vertical connections |
| WO2003063242A1 (en) | 2002-01-16 | 2003-07-31 | Alfred E. Mann Foundation For Scientific Research | Space-saving packaging of electronic circuits |
| US6762076B2 (en) | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
| US6800930B2 (en) | 2002-07-31 | 2004-10-05 | Micron Technology, Inc. | Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies |
| JP2004095849A (ja) * | 2002-08-30 | 2004-03-25 | Fujikura Ltd | 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法 |
| US7030481B2 (en) | 2002-12-09 | 2006-04-18 | Internation Business Machines Corporation | High density chip carrier with integrated passive devices |
| US6841883B1 (en) | 2003-03-31 | 2005-01-11 | Micron Technology, Inc. | Multi-dice chip scale semiconductor components and wafer level methods of fabrication |
| US6924551B2 (en) | 2003-05-28 | 2005-08-02 | Intel Corporation | Through silicon via, folded flex microelectronic package |
| US7111149B2 (en) | 2003-07-07 | 2006-09-19 | Intel Corporation | Method and apparatus for generating a device ID for stacked devices |
| TWI251313B (en) | 2003-09-26 | 2006-03-11 | Seiko Epson Corp | Intermediate chip module, semiconductor device, circuit board, and electronic device |
| US7335972B2 (en) | 2003-11-13 | 2008-02-26 | Sandia Corporation | Heterogeneously integrated microsystem-on-a-chip |
| US7049170B2 (en) | 2003-12-17 | 2006-05-23 | Tru-Si Technologies, Inc. | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities |
| US7060601B2 (en) | 2003-12-17 | 2006-06-13 | Tru-Si Technologies, Inc. | Packaging substrates for integrated circuits and soldering methods |
| JP4467318B2 (ja) * | 2004-01-28 | 2010-05-26 | Necエレクトロニクス株式会社 | 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法 |
| US7262495B2 (en) | 2004-10-07 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | 3D interconnect with protruding contacts |
| US7297574B2 (en) | 2005-06-17 | 2007-11-20 | Infineon Technologies Ag | Multi-chip device and method for producing a multi-chip device |
| US8319343B2 (en) * | 2005-09-21 | 2012-11-27 | Agere Systems Llc | Routing under bond pad for the replacement of an interconnect layer |
| CN1956635A (zh) * | 2005-10-27 | 2007-05-02 | 全懋精密科技股份有限公司 | 增层电路板细线路的结构及其制作方法 |
| US20100071944A1 (en) * | 2006-12-19 | 2010-03-25 | Tessera Interconnect Materials, Inc. | Chip capacitor embedded pwb |
| US7863189B2 (en) * | 2007-01-05 | 2011-01-04 | International Business Machines Corporation | Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density |
| JP5193503B2 (ja) * | 2007-06-04 | 2013-05-08 | 新光電気工業株式会社 | 貫通電極付き基板及びその製造方法 |
| JP6118015B2 (ja) * | 2011-05-12 | 2017-04-19 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | シリコンボードにおけるシリコン貫通配線(tsv)の形成 |
-
2008
- 2008-08-05 US US12/186,105 patent/US8288872B2/en active Active
-
2009
- 2009-03-09 TW TW098107526A patent/TWI397165B/zh active
- 2009-04-08 CN CN2009101340546A patent/CN101645432B/zh active Active
-
2012
- 2012-10-16 US US13/653,176 patent/US8716131B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8288872B2 (en) | 2012-10-16 |
| TWI397165B (zh) | 2013-05-21 |
| US20100032843A1 (en) | 2010-02-11 |
| CN101645432B (zh) | 2012-01-18 |
| US20130040453A1 (en) | 2013-02-14 |
| CN101645432A (zh) | 2010-02-10 |
| US8716131B2 (en) | 2014-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201007915A (en) | Semiconductor device | |
| TWI413224B (zh) | 半導體裝置及其製造方法 | |
| TWI464848B (zh) | 積體電路結構與形成積體電路結構的方法 | |
| TWI397985B (zh) | 積體電路結構 | |
| TWI585930B (zh) | 封裝體結構及其製備方法 | |
| TWI320198B (en) | Methods of forming through-wafer interconnects and structures resulting therefrom | |
| JP5989104B2 (ja) | 基板貫通相互接続を有する半導体構成と、基板貫通相互接続を形成する方法 | |
| TW201005907A (en) | Semiconductor with through-substrate interconnect | |
| TW201034157A (en) | Semiconductor devices and fabrication methods thereof | |
| TW201121022A (en) | Integrated circuit structure | |
| TWI543323B (zh) | 中介板及其製法 | |
| US11515276B2 (en) | Integrated circuit, package structure, and manufacturing method of package structure | |
| TW202114121A (zh) | 半導體封裝及其製造方法 | |
| TWI699861B (zh) | 用於預防焊錫橋接之互連結構及相關系統及方法 | |
| US20230360986A1 (en) | Semiconductor structure having an anti-arcing pattern disposed on a passivation layer | |
| CN101877336B (zh) | 集成电路结构与形成集成电路结构的方法 | |
| KR101095055B1 (ko) | 반도체 소자의 제조 방법 | |
| US7871857B1 (en) | Methods of forming multi-chip semiconductor substrates | |
| TWI548094B (zh) | 半導體構造及形成半導體構造之方法 | |
| EP4425542B1 (en) | A method for producing solder bumps on a superconducting qubit substrate |