TWI397985B - 積體電路結構 - Google Patents

Description

積體電路結構

本發明係關於積體電路結構，特別關於穿透矽通孔，且更特別關於連接到穿透矽通孔的焊墊其形成方法。

自從積體電路發明以來，由於各種電子元件如電晶體、二極體、電阻器、電容器等之密度持續改善，半導體工業已經歷連續快速的發展。在大部份的情況中，上述改善來自於持續縮小最小特徵尺寸，以允許更多的元件集中到特定的晶片區域。

由於積體元件佔據的體積位於半導體晶片的表面上，這些改善基本上是二維(2D)的。雖然平版印刷術的巨大改善已大幅改善二維積體電路，但二維積體電路仍受到密度的物理限制。其中一種限制是製造這些元件所需的最小尺寸。此外，當更多元件被置入晶片時，則需更複雜的設計。

其他的限制則來自於隨元件數量的顯著增加，導致元件之間內連線的數量和長度的增加。當內連線數量和長度增加時，將增加電阻電容(RC)延遲和功率消耗。

在解決上述限制的嘗試中，通常使用三維積體電路(3DIC)和堆疊晶粒。使用於三維積體電路和堆疊晶粒中的穿透矽通孔(TSV)可用來連接晶粒。這種情況下，TSV通常用於將晶粒上的積體電路連接到晶粒背面。此外，TSV也用來提供穿過晶粒背面將積體電路接地的短接地路徑，其上可以塗有接地金屬膜。

第1圖顯示習知技藝中形成於晶片104中的TSV 102，TSV 102位於矽基板106中。穿過金屬化層中的內連線線路(金屬線和通孔，未圖示)，TSV 102電連接到焊墊108上，其中焊墊108位於晶片104的前表面上。TSV 102以銅柱的形式穿過基板106的後表面暴露出來。當晶片104接線到其他晶片上時，TSV 102接線到其他晶片的焊墊上，它們之間具有或者沒有焊料。這種方式存在缺陷。由於TSV接線需要TSV之間具有相對較大的間距，因此限制了TSV的位置，並且TSV之間的距離需要足夠大以允許容納例如焊球。綜上所述，需要新的背面結構以克服習知技藝的問題。

本發明提供一種積體電路結構，包括半導體基板，包括前面和背面；穿透矽通孔穿過半導體基板，且穿透矽通孔之後端延伸到半導體基板背面；再分佈線，位於半導體基板背面上方並連接到穿透矽通孔後端；保護層，位於再分佈線上方並具有開口，其中開口露出再分佈線的部分上表面與側壁；以及金屬拋光層，接觸再分佈線露出的部分上表面和側壁。

本發明亦提供一種積體電路結構，包括半導體基板，包括前面和背面；穿透矽通孔穿過半導體基板，且穿透矽通孔之後端延伸出半導體基板背面；再分佈線，位於半導體基板背面上方並連接到穿透矽通孔後端，再分佈線包括再分佈線帶，接觸穿透矽通孔；以及再分佈線墊，其寬度大於再分佈線帶的寬度，且再分佈線墊連接再分佈線帶；保護層位於再分佈線上；開口位於保護層中，其中開口實質上露出再分佈線墊的所有側壁；以及鎳層，位於開口中並接觸再分佈線墊側壁，其中鎳層實質上接觸再分佈線墊的所有側壁，且鎳層的上表面高於保護層的上表面。

本發明更提供一種積體電路結構，包括半導體基板，包括前面和背面；穿透矽通孔穿過半導體基板，且穿透矽通孔之後端延伸出半導體基板背面；再分佈線，位於半導體基板背面上方並連接到穿透矽通孔後端，且再分佈線具有上窄下寬的錐形輪廓；保護層，位於再分佈線上方；開口位於保護層中，其中開口露出部份再分佈線；以及金屬拋光層位於開口中並接觸部份再分佈線。

下述將揭露本發明的較佳實施例的實行及應用。然而，應瞭解本發明提供許多可應用的發明概念，這些發明概念可以實施於各種特定環境下。文中討論的特定實施例僅闡述了本發明的實現及使用的特定方式，並不用來限制本發明的保護範圍。

本發明實施例提供了一種連接到穿透矽通孔(TSV)的新式背面連接結構及其形成方法。附圖顯示了本發明較佳實施例的製程，並對較佳實施例的變化進行描述。在本發明不同附圖和圖示實施例中，相同標號將用以標示類似元件。

如第2圖所示，提供晶片2，其包含基板10和位於基板10內部的積體電路(未圖示)。基板10較佳為半導體基板，例如基體矽基板，但亦可包括其他半導體材料，如III族、IV族以及/或者V族元素。半導體元件，例如電晶體(未圖示)可形成在基板10的前表面(第2圖中朝下的表面)上。包括形成在其中的金屬線和通孔(未圖示)的內連線結構12形成在基板10的下方，並連接到半導體元件上。這些金屬線和通孔可由銅或銅合金形成，並且可以利用公知的鑲嵌製程形成。內連線結構12可包括公知的層間介電層(ILD)和金屬間介電層(IMD)。焊墊14形成在晶片2前表面(第2圖中朝下的表面)上，並突出於前表面。

TSV 20形成在基板10中，並從後表面(第2圖中朝上的表面)延伸至前表面(該表面上形成有主動電路)。如第2圖所示的第一實施例中，利用先通孔方式形成TSV 20，其形成順序早於內連線結構12之形成順序。因此，TSV 20僅延伸到用來覆蓋主動元件的ILD上，並沒有延伸到內連線結構12的IMD層中。在另一實施例中，TSV 20利用後通孔方式形成，其形成順序晚於內連線結構12之形成順序。因此，TSV 20穿過基板10和內連線結構12。絕緣層22形成在TSV20的側壁，並電性絕緣TSV20與基板10。絕緣層22可由一般使用的介電材料如氮化矽、氧化矽(例如四乙基原矽酸鹽TEOS氧化物)等形成。

TSV 20穿過基板10的後表面，露出並向外突出。較佳形成背面絕緣層24以覆蓋基板10的背面。在一實施例中，背面絕緣層24的形成包括：蝕刻基板10的後表面，覆蓋形成背面絕緣層24，以及執行輕微化學機械拋光以去除直接位於TSV 20上方的部分背面絕緣層24。因此，穿過背面絕緣層24中的開口暴露出TSV 20。在另一實施例中，形成穿過背面絕緣層24並露出TVS 20之開口的方法可為蝕刻製程。

如第3圖所示，薄晶種層26，也稱作凸塊下金屬層(UBM)被毯覆性地形成在背面絕緣層24和TSV 20上。UBM 26可使用的材料包括銅或銅合金。但亦可為其他金屬如銀、金、鋁、及上述組合。在一實施例中，UBM 26之形成方法為濺鍍製程。在另一實施例中，可使用物理氣相沉積(PVD)或者電鍍形成UBM 26。

第3圖亦顯示遮罩46的形成。遮罩46可為光阻如乾膜光阻或者液態光阻。接著圖案化遮罩46，形成遮罩46中的開口50以露出TSV 20。

在第4圖中，選擇性地填充金屬化材料於開口50中以形成再分佈線(RDL)52。由於TSV 20從基板10的後表面向外突出，因此TSV 20延伸到RDL 52內部。這有效增加了TSV 20與RDL 52之間結合的強度。在一實施例中，填充材料包括銅或銅合金，但可為其他金屬如銀、金、鋁以及上述組合。上述RDL 52之形成方法較佳為電化學鍍(ECP)、電鍍或者其他公開的沉積方法如濺鍍、印刷、及化學氣相沉積(CVD)等方法。接著除去遮罩46，露出原本位於遮罩46下方的部分UBM 26。

如第5圖所示，通過閃光蝕刻(flash etching)除去露出的部分UBM 26。保留的RDL 52可以包括RDL帶(也稱為再分佈跡線)52₁ ，其包括直接位於TSV20正上方並與其連接的部分，所述RDL 52還可選地包含與RDL帶52₁ 連接的RDL墊52₂ 。RDL 52可能的上視圖如圖7A及圖7B所示。在圖5及隨後的附圖中，沒有顯示UBM 26。由於UBM 26通常由類似於RDL 52的材料形成，因而與RDL 52結合出現。在較佳實施例中，RDL 52具有錐形輪廓，其中頂部寬度和頂部長度小於對應的底部寬度和底部長度。換言之，RDL 52的側壁53以小於90度的內角α傾斜，並且較佳小於約80度，更佳地為小於約70度。這樣的錐形輪廓可藉由移除露出的部分UBM 26之閃光蝕刻中，執行過度蝕刻來形成，例如通過將蝕刻時間延長到除去暴露的UBM 26所需時間的兩倍或三倍。利用具有錐形輪廓的RDL 52，在保護層56圖案化過程中易將不需要的部分保護層56充分移除。

接著如第6A圖所示，毯覆性地形成保護層56，並進行圖案化以形成開口58。保護層56可以由氮、氧、聚醯亞胺等形成。位於保護層56中的開口58可露出部分RDL墊52₂ 。除了RDL墊52₂ 中心部分之外，開口58較佳露出RDL墊52₂ 的側壁。RDL帶52₁ 仍由保護層56覆蓋。可以理解的是，一個晶片可以包括多個TSV 20，如第6B圖所示，該圖為晶片2的上視圖。在較佳實施例中，整個晶片2上的開口58的實質上具有一致的尺寸。一致尺寸的開口58使焊接各個TSV所需的焊料等量，因此減少了冷接(cold-joint)或非連接(non-joint)的可能性。

第7A圖顯示開口58和RDL 52的頂視圖。開口58較佳露出RDL 52的至少一個側壁53。因此，其他部分的保護層56較佳與側壁53間隔開。開口58可以具有比RDL墊52₂ 更大的面積，因此開口58露出全部的(或者基本上全部的，例如大於約90%的部分)RDL墊52₂ 。因此，亦露出RDL墊52₂ 其他側壁53，或僅露出部分的RDL墊52₂ 。在一實施例中，RDL帶52₁ 的寬度W1介於約5μm至約1.5μm之間。RDL墊52₂ 的寬度W2介於約60μm至約80μm之間，同時開口58具有約100μm的寬度W3。值得注意的是，圖示結構的尺寸並未按照比例繪製。在另一實施例中，如第7B圖所示，RDL 52不具有比RDL帶52₁ 寬的RDL墊52₂ 。因此，開口58僅露出RDL帶52₁ ，且較佳包括RDL帶52₁ 的端部。

接著如第8圖所示，在開口58中形成金屬拋光層60。金屬拋光層60的形成方法包括EPC、化學鍍、及類似方法等。在較佳實施例中，金屬拋光層60包括直接位於RDL墊522上方並與其接觸的鎳層62。金層66或者鈀層64上的金層66的附加層可選擇性地形成在鎳層62上。鎳層62的厚度大於保護層56的厚度，因此鎳層62的頂面高於保護層56頂面。鈀層64和金層66的形成進一步增加了金屬拋光層60的高度，從而晶片2與其所在的對應晶片之間的間距足以使後續封裝步驟中，填充的底層填料的流動性提高。利用上述金屬拋光層的形成，則不需在開口58中形成銅墊，或者在開口58中形成共熔焊墊如由Sn-Pb合金形成的共熔焊接材料。

本發明的實施例具有多個優點。通過形成具有錐形輪廓的再分佈線，容易將例如保護層殘留物的殘渣清除，尤其是靠近RDL側壁的區域。利用接觸RDL帶和/或RDL墊側壁的金屬拋光層，可以改善金屬拋光層與對應底層RDL之間的黏結力，從而產生更可靠的封裝結構。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

2、104．．．晶片

10．．．基板

12．．．內連線結構

14、108．．．焊墊

20、102．．．TSV

22．．．絕緣層

24．．．背面絕緣層

26．．．薄晶種層

46．．．遮罩

50、58．．．開口

52．．．RDL

52₁ ．．．RDL帶

52₂ ．．．RDL墊

53．．．側壁

56．．．保護層

60．．．金屬拋光層

62．．．鎳層

64．．．鈀層

66．．．金層

106．．．矽基板

W1．．．RDL帶寬度

W2．．．RDL墊寬度

W3．．．開口寬度

第1圖顯示一種包括穿透矽通孔(TSV)的習知積體電路結構，其中TSV穿過基板背面突出，並以銅柱的形式接線到另一個晶片的焊墊上；以及

第2圖至第8圖為根據本發明實施例之製程上視圖和剖視圖。

2．．．晶片

10．．．基板

12．．．內連線結構

14．．．焊墊

20．．．TSV

22．．．絕緣層

24．．．背面絕緣層

52．．．RDL

56．．．保護層

60．．．金屬拋光層

62．．．鎳層

64．．．鈀層

66．．．金層

Claims (20)

1. 一種積體電路結構，包括：一半導體基板，包括前面和背面；一穿透矽通孔穿過該半導體基板，且該穿透矽通孔之後端延伸到該半導體基板背面；一再分佈線，位於該半導體基板背面上方並連接到該穿透矽通孔後端；一保護層，位於該再分佈線上方並具有一開口，其中該開口露出該再分佈線的部分上表面與側壁；以及一金屬拋光層，接觸該再分佈線露出的部分上表面和側壁。
2. 如申請專利範圍第1項所述的積體電路結構，其中該再分佈線具有一上窄下寬的錐形輪廓。
3. 如申請專利範圍第1項所述的積體電路結構，其中該穿透矽通孔的後端延伸至該再分佈線。
4. 如申請專利範圍第1項所述的積體電路結構，其中該再分佈線包括：一再分佈線帶，連接至該穿透矽通孔；一再分佈線墊，其寬度大於該再分佈線帶的寬度，其中該開口露出的該再分佈線之側壁包括該再分佈線墊的側壁。
5. 如申請專利範圍第4項所述的積體電路結構，其中該開口實質上露出再分佈線墊的所有側壁，且其中該金屬拋光層實質上接觸該再分佈線墊的所有側壁。
6. 如申請專利範圍第1項所述的積體電路結構，其中所有該再分佈線具有實質上一致的寬度，其中該再分佈線包括位於該穿透矽通孔兩側的第一端和第二端，其中該開口露出之該再分佈線的側壁屬於該第一端。
7. 如申請專利範圍第1項所述的積體電路結構，其中該金屬拋光層包括一鎳層。
8. 如申請專利範圍第7項所述的積體電路結構，其中該金屬拋光層更包括一金層位於該鎳層上。
9. 如申請專利範圍第8項所述的積體電路結構，其中該金屬拋光層更包括一鈀層位於該鎳層與該金層之間。
10. 如申請專利範圍第1項所述的積體電路結構，其中面向該再分佈線側壁之該保護層邊緣，兩者之間係由該金屬拋光層的對應邊緣隔開。
11. 一種積體電路結構，包括：一半導體基板，包括前面和背面；一穿透矽通孔穿過該半導體基板，且該穿透矽通孔之後端延伸出該半導體基板背面；一再分佈線，位於該半導體基板背面上方並連接到該穿透矽通孔後端，該再分佈線包括：一再分佈線帶，接觸該穿透矽通孔；以及一再分佈線墊，其寬度大於該再分佈線帶的寬度，且該再分佈線墊連接該再分佈線帶；一保護層位於該再分佈線上；一開口位於該保護層中，其中該開口實質上露出該再分佈線墊的所有側壁；以及一鎳層，位於該開口中並接觸該再分佈線墊側壁，其中該鎳層實質上接觸該再分佈線墊的所有側壁，且該鎳層的上表面高於該保護層的上表面。
12. 如申請專利範圍第11項所述的積體電路結構，其中該再分佈線具有上窄下寬的錐形輪廓。
13. 如申請專利範圍第11項所述的積體電路結構，更包括一金層位於該鎳層上方。
14. 如申請專利範圍第13項所述的積體電路結構，更包括一鈀層位於該鎳層與該金層之間。
15. 一種積體電路結構，包括：一半導體基板，包括前面和背面；一穿透矽通孔穿過該半導體基板，且該穿透矽通孔之後端延伸出該半導體基板背面；一再分佈線，位於該半導體基板背面上方並連接到該穿透矽通孔後端，且該再分佈線具有上窄下寬的錐形輪廓；一保護層，位於該再分佈線上方；一開口位於該保護層中，其中該開口露出部份該再分佈線；以及一金屬拋光層位於該開口中並接觸部份該再分佈線。
16. 如申請專利範圍第15所述的積體電路結構，其中該金屬拋光層實質上接觸再分佈線的所有側壁。
17. 如申請專利範圍第15項所述的積體電路結構，其中該再分佈線包括：一再分佈線帶，連接到該穿透矽通孔；一再分佈線墊，其寬度大於該再分佈線帶寬度，其中與該金屬拋光層接觸的該再分佈線的側壁為該再分佈線墊的側壁。
18. 如申請專利範圍第17項所述的積體電路結構，其中該再分佈線墊實質上的所有側壁，均由該開口露出並接觸該金屬拋光層。
19. 如申請專利範圍第15項所述的積體電路結構，其中全部的該再分佈線實質上具有一致的寬度，其中該再分佈線包括位於該穿透矽通孔兩側上的第一端和第二端，且其中該第一端的側壁接觸該金屬拋光層。
20. 如申請專利範圍第15項所述的積體電路結構，其中該金屬拋光層包括：一鎳層位於該開口中並接觸該再分佈線；以及一金層位於該鎳層上方。