TWI464848B - 積體電路結構與形成積體電路結構的方法 - Google Patents

Description

積體電路結構與形成積體電路結構的方法

本發明大體而言關於積體電路結構，且更特別關於矽穿孔(through-silicon via)，且甚至更關於連接至矽穿孔之接合墊(bond pad)的形成。

自積體電路發明之後，由於在不同電子元件(即電晶體、二極體、電阻器與電容器等)之積體密度中的持續改善，半導體工業已經歷連續快速成長。對於做大部分而言，此於積體密度中的改善來自於最小結構尺寸中的重複縮減，以允許將更多元件整合進一給予的晶片區域。

這些整合改善實質上在本質上為二維(two-dimensional,2D)，於其中被積體元件所佔據的體積實質上於半導體晶圓之表面上。雖然在微影中之引人注目的改善已產生相當多的改善於2D積體電路形成中，但於二維中仍有可被達到之對密度的物理限制。這些限制之一為對於製造這些元件而言所需之最小尺寸。又，當更多裝置被置入一晶片時，需要更複雜的設計。

一額外的限制來自於，當裝置之數目增加時，介於元件間之內連線之數目與長度的顯著增加。當內連線之數目與長度增加時，電路電阻-電容延遲(RC delay)與功率消耗(power consumption)兩者皆會增加。

在解決上面討論之限制的努力成果之中，一般使用三維積體電路(three-dimensional integrated circuit,3DIC)與堆疊晶粒。因此將矽穿孔(through-silicon via,TSV)使用於三維積體電路與堆疊晶粒中。於此例子中，時常使用矽穿孔來連接於一晶粒上之積體電路與晶粒之背面。此外，也使用矽穿孔以提供短的接地途徑(grounding path)以將積體電路經由晶粒之背面接地，其可藉由一接地金屬膜(grounded metallic film)來覆蓋。

第1圖顯示一常見的矽穿孔102，其形成於晶片104中。矽穿孔102為於矽基板106中。經由在金屬化層中之內連線(金屬線與導孔(via)，未顯示)矽穿孔102電性連接至接合墊(bond pad)108，其為於晶片104之正表面上。矽穿孔102經由矽基板106之背表面以一銅杆(copper post)的形式被露出。當晶片104結合至另一晶片時，矽穿孔102以或不以焊料(solder)於其間結合至於另一晶片上的接合墊。

常見背面矽穿孔連接遭遇障礙。由於矽穿孔結合要求相對大的間距於矽穿孔之間，所以矽穿孔的位置受到限制且介於矽穿孔之間的距離需要夠大以提供，例如，焊球的空間。因此需要新的背面結構。

根據本發明之一態樣，一種積體電路結構，包括一半導體基板其具有一正面與一背面，與一導孔(conductive via)其貫穿該半導體基板。該導孔包括一後端延伸至該半導體基板的背面。一重新分佈線(redistribution line,RDL)於該半導體基板的背面上且電性連接至該導孔的後端。一保護層於該重新分佈線上，伴隨著一開口於該保護層中，其中該重新分佈線的一部份經由該開口被露出。一銅柱(copper pillar)具有一部份於該開口中且電性連接至該重新分佈線。

也揭露其他實施例。

本發明有益的特徵包括介於堆疊之晶粒間之經改善的結合力與經增加的平衡。

為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖示，作詳細說明如下：

提供一種新穎之連接至矽穿孔(through-silicon via,TSV)的背面連接結構與形成其的方法。以圖示說明於本發明一實施例之製造中的中間階段。討論實施例的變化。在本發明之不同圖示與說明的實施例中，使用相同之標號來標明相同的元件。

參見第2圖，提供晶片2，其包括基板10與積體電路(由塊狀物4符號表示)於其中。在一實施例中，晶片2為晶圓的一部分，而晶圓包括複數個與晶片2相同的晶片。基板10可為一半導體基板，例如一塊狀矽(bulk silicon)基板，然而其可包括其他半導體材料，例如III族、IV族，及/或V族元素。可於基板10之正表面(於第2圖中面向上的表面)形成半導體裝置，例如電晶體(也由塊狀物4所圖示)。內連線結構12，其包括金屬線與導孔(未顯示)形成於其中，係被形成於基板10上且連接至半導體裝置。金屬線與導孔可由銅或銅合金所形成，且可使用熟知之尺寸製程來形成。內連線結構12可包括一般已知之層間介電層(inter-layer dielectric,ILD)與金屬層間介電質層(inter-metal dielectric,IMD)。

矽穿孔20係形成於基板10中，且自背表面(於第2圖中面向下的表面)延伸至正表面(具有主動電路形成於其上之表面)。於一第一實施例中，如於第2圖中所示，矽穿孔20係使用一導孔優先(via-first)方法來形成，且在形成下層金屬化層(一般已知為M1)前形成。因此於內連線結構12中，矽穿孔20僅延伸進入使用來覆蓋主動裝置之層間介電層，但不進入金屬層間介電質層。在一替代實施例中，矽穿孔20係使用一導孔後(via-last)方法來形成，且在形成內連線結構12後形成。因此，矽穿孔20貫穿通過基板10與內連線12兩者。隔離層(isolation layer)22係形成於矽穿孔20的側壁上，且使矽穿孔20與基板10電性隔離。隔離層22可由一般使用之介電材料所形成，例如氮化矽、氧化矽(例如，四乙氧基矽烷(tetra-ethyl-ortho-silicate)氧化物)，與類似物。

參見第3圖，接合墊(bond pad)14係形成於晶片2之正表面的前側上(於第3圖中面向上之一側)，且突出超過晶片2之正表面。之後將晶片2(與對應之晶圓)經由膠18固定在載具晶圓(carrier wafer)16上。於第4圖中，執行一背面研磨(backside grinding)以移除基板10之超出部分。對晶片2之背面執行一化學機械研磨(chemical mechanical polish,CMP)，以露出矽穿孔20。形成背面隔離層24以覆蓋基板10的背面。在一示範實施例中，背面隔離層24的形成包括回蝕(etch back)基板10之背表面，毯覆形成背面隔離層24，與執行一輕化學機械研磨以移除直接於矽穿孔20上之背面隔離層24的部分。因此，矽穿孔20經由於背面隔離層24中之一開口被露出。在替代實施例中，於背面隔離層24中的開口，經由其矽穿孔20被露出，係藉由蝕刻來形成。

參見第5圖，薄晶種層(seed layer)26，也指一凸塊下金屬層(under bump metallurgy,UBM)，係毯覆形成於背面隔離層24與矽穿孔20上。凸塊下金屬層26的可用材料包括銅或銅合金。然而，也可包括其他材料，例如銀、金、鋁與其組合。在一實施例中，凸塊下金屬層26係使用濺鍍來形成。在其他實施例中，可使用電鍍。

第5圖也顯示一罩幕46的形成。在一實施例中，罩幕46為一光阻。或者，罩幕46係由乾膜(dry film)所形成，其可包括一有機材料，例如味之素增進膜(Ajinimoto buildup film,ABF)。之後將罩幕46圖案化以形成開口50於罩幕46中，伴隨著矽穿孔20經由開口50被露出。

於第6圖中，開口50係選擇性以金屬材料填滿，形成一重新分佈線(redistribution line,RDL)於開口50中。在較佳實施例中，填入材料包括銅或銅合金，但也可使用其他材料，例如鋁、銀、金，或其組合。形成方法可包括電化學電鍍(electro-chemical plating,ECP)、無電鍍法(electroless plating)，或其他一般使用沈積方法，例如濺鍍、印刷(printing)，與化學氣相沈積(chemical vapor deposition,CVD)方法。之後移除罩幕46。因此，於罩幕46下之凸塊下金屬層26的部分被露出。

參見第7圖，藉由一快速蝕刻(flash etching)來移除凸塊下金屬層26之露出的部分。剩下的重新分佈線52可包括重新分佈線帶(RDL strip)(也指為一重新分佈圖形(trace))52₁ 其包括一部份直接於矽穿孔20上且連接至矽穿孔20，又視需要而定，重新分佈線墊(RDL pad)52₂ 連接重新分佈線帶52₁ 。可於第9圖中發現重新分佈線52的上視圖。於第7圖與之後的圖中，未顯示凸塊下金屬層26，由於其一般由相似於重新分佈線52的材料所形成，且因此其呈現與重新分佈線52融合。由於快速蝕刻，也移除一重新分佈線52的薄層。然而，重新分佈線52經移除的部分與其全部厚度相較，為可忽略的。

接著，如第8圖所示，將保護層56毯覆形成且圖案化以產生開口58。保護層56可由氮化物、氧化物、聚亞醯胺(polymide)，與其類似物所形成。提供光阻60且將其顯影以定義開口58之圖案。重新分佈線墊52₂ 的部分經由於保護層56中之開口58被露出。開口58可佔據重新分佈線墊52₂ 的中央部分(請參見第9圖)。重新分佈線帶52₁ 被保護層56所覆蓋。

第9圖顯示保護層開口58與重新分佈線52之圖式的上視圖。請注意圖式結構的尺寸並沒有按照比例。較佳為，開口58具有一尺寸小於重新分佈線墊52₂ 且露出重新分佈線墊52₂ 的中央部分。在一示範實施例中，重新分佈線帶52₁ 的寬度W1介於約5μm與約15μm之間。重新分佈線墊52₂ 具有約80μm至約100μm的寬度W2，而保護層開口58具有約70μm至約90μm的寬度W3。保護層開口58的上視圖可具有任何多邊形的形狀，包括，但不限於八邊形、六邊形、方形，或任何其他適合的形狀。

接著，如於第10圖中所示，移除光阻60，且形成光阻62。光阻62較佳為比光阻60厚。在一實施例中，光阻62的厚度大於約20μm，或甚至大約60μm。將光阻62圖案化以形成一開口(也表示為58)，經由其露出重新分佈線墊52₂ 。之後，藉由電鍍自開口58開始形成銅柱(copper pillar)64。銅柱64可包括銅及/或其他金屬，例如銀、金、鎢、鋁，與其組合。

觀察到於保護層56的蝕刻中(第8圖)，可產生聚合物，且於開口58中之殘餘聚合物可影響於開口58中之任何鎳層的形成。此外，可將形成於開口58中之任何金屬結構電性連接至於晶片2中之電路。若使用無電鍍法以在開口58中形成一金屬結構，則可能會有影響連接至於開口58中之金屬結構的電路部分的電壓電位的可能性。然而，於本發明實施例中，於銅柱64的形成中使用電鍍以解決這些問題。

藉由電鍍，銅柱64可被可靠地形成，且可具有高品質。又，電鍍之沈積率(deposition rate)是高的。因此，銅柱64可被沈積至一顯著大於使用無電鍍法所沈積之金屬結構的厚度。在一示範實施例中，銅柱64的高度H大於約15μm，且甚至大於約60μm。接著，例如，藉由無電鍍法來形成阻擋層66，其中阻擋層66可由鎳所形成。或者，阻擋層66可包括釩(V)、鉻(Cr)，與其組合。焊料68也可被形成於阻擋層66之頂部上，且也可使用電鍍來形成。在一實施例中，焊料68包括一由錫-鉛(Sn-Pb)合金所形成之共熔焊接材料(eutectic solder material)。在一替代實施例中，焊料68係由一無鉛焊接材料，例如Sn-Ag或Sn-Ag-Cu合金所形成。需注意的是，阻擋層66與焊料68具有實質上與銅柱64之側壁對齊之側壁。此外，阻擋層66與焊料68被限制於直接在銅柱64上的區域。

參見第11圖，移除光阻62，且可將如於第10圖中所示之結構結合至另一晶片，例如晶片80。於一示範實施例中，晶片80具有銅杆(copper post)86、阻擋層84與焊料82於其正表面上，其中可將焊料82與68回流加熱(reflow)以互相連接。

第12與13圖顯示一替代實施例。此實施例之起始步驟可實質上與第2至9圖中所示相同。之後，參見第12圖，在形成銅柱64且不形成阻擋層66後，移除光阻62。然後，如第13圖中所示，形成金屬塗層(metal finish)90。金屬塗層90的形成方法包括電化學電鍍、無電鍍法，與其類似。在一實施例中，金屬塗層90包括鎳層92直接於銅柱64上，且與銅柱64接觸。此外，金屬塗層90覆蓋銅柱64的頂部且在銅柱64的側壁上。視需要而定，可形成額外的層，以使金屬塗層可為一無電鍍鎳浸金(electroless nickel immersion gold,ENIG)、一鎳無電鍍鈀浸金(nickel electroless palladium immersion gold,ENEPIG)，或一鎳鈀層。也可將金屬塗層90與於晶片80中之焊料82連接。

本發明實施例具有一些優點特徵。藉由使用電鍍取代無電鍍法形成銅柱64，沈積率遠高的多，且因此銅柱64之高度可於相當短的時間內達到數十微米。可因此增加於晶片2與80間的平衡(參見第11與13圖)，以使在隨後之封裝製程中，底部填充劑(underfill)可輕易流入介於晶片2與80空間中。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

102．．．矽穿孔

104．．．晶片

106．．．矽基板

108．．．接合墊(bond pad)

2、80．．．晶片

4．．．塊狀物

10．．．基板

12．．．內連線

14．．．接合墊

16．．．載具晶圓(carrier wafer)

18．．．膠

20．．．矽穿孔

22．．．隔離層

24．．．背面隔離層

26．．．薄晶種層(凸塊下金屬層)

46．．．罩幕

50、58．．．開口

52．．．重新分佈線

52₁ ．．．重新分佈線帶(RDL strip)(重新分佈圖形(trace))

52₂ ．．．重新分佈線墊(RDL pad)

56．．．保護層

60、62．．．光阻

64．．．銅柱(copper pillar)

66、84．．．阻擋層

68、82．．．焊料

86．．．銅杆(copper post)

90．．．金屬塗層

92．．．鎳層

第1圖顯示一常見的積體電路結構，其包括一矽穿孔(through-silicon via,TSV)，其中矽穿孔經由一基板之背面突出，且連結至另一晶片上之接合墊以一銅杆(copper post)的形式。

第2至11圖為根據一實施例，於一內連線結構之製造中之中間階段的上視圖與剖面圖。

第12與13圖為根據另一實施例，於一內連線結構之製造中之中間階段的上視圖與剖面圖。

2、80．．．晶片

4．．．塊狀物

10．．．基板

12．．．內連線

14．．．接合墊

16．．．載具晶圓(carrier wafer)

18．．．膠

20．．．矽穿孔

22．．．隔離層

24．．．背面隔離層

52．．．重新分佈線

56．．．保護層

64．．．銅柱(copper pillar)

66、84．．．阻擋層

68、82．．．焊料

86．．．銅杆(copper post)

Claims (6)

1. 一種積體電路結構，包括：一半導體基板，包括一正面與一背面；一電晶體於該半導體基板的正面；一導孔(conductive via)貫穿該半導體基板，該導孔包括一後端延伸至該半導體基板的背面；一重新分佈線(redistribution line,RDL)於該半導體基板的背面上且電性連接至該導孔的後端，其中該重新分佈線相較於該半導體基板的正面較接近該半導體基板的背面；一保護層於該重新分佈線之上，伴隨著一開口於該保護層中，其中該重新分佈線的一部份經由該開口被露出；一銅柱具有一部份於該開口中且電性連接至該重新分佈線；以及一金屬塗層(metal finish)，包括一金屬係擇自實質上由鎳、金、鈀與其組合所組成之群組，其中該金屬塗層包括一頂部部分於該銅柱之上與一側壁部分於該銅柱的側壁上。
2. 如申請專利範圍第1項所述之積體電路結構，其中該重新分佈線包括：一重新分佈線帶(RDL strip)包括一部份直接於該導孔之上且與該導孔接觸；以及一重新分佈線墊(RDL pad)具有一大於該重新分佈線帶的寬度，其中該銅柱包括一底部表面與該重新分佈線 墊的頂部表面接觸。
3. 一種積體電路結構，包括：一半導體基板，包括一正面與一背面；一電晶體於該半導體基板的正面；一導孔自該半導體基板的背面延伸進入該半導體基板，其中該導孔的後端經由該半導體基板的背面被露出；一重新分佈線於該半導體基板的背面之上且連接至該導孔的後端，該重新分佈線包括：一重新分佈線帶與該導孔接觸；以及一重新分佈線墊具有一大於該重新分佈線帶的寬度，其中重新分佈線墊與該重新分佈線帶連接。一保護層於該重新分佈線之上；一開口於該保護層中，其中該重新分佈線墊的一中間部份經由該開口被露出，且其中該重新分佈線墊的邊緣部分被該保護層覆蓋；一銅柱於該開口中且與該重新分佈線之該中間部分接觸；一阻擋層於該銅柱之上且與該銅柱接觸；以及一焊層(solder layer)直接於該阻擋層之上，其中該焊層與該阻擋層被限制於直接於該銅柱之上的一區域。
4. 一種形成積體電路結構的方法，該方法包括：提供一半導體基板，其包括一正面與一背面；提供一導孔，其貫穿該半導體基板，該導孔包括一後端延伸至該半導體基板的背面；形成一重新分佈線於該半導體基板的背面上且連接 至該導孔的後端；形成一保護層於該重新分佈線之上；形成一開口於該保護層中，伴隨著該重新分佈線的一部份經由該開口被露出；形成一光阻於該保護層之上，其中該光阻被填入該開口中；圖案化該光阻以使於該保護層中之該開口經由該光阻被露出；在該圖案化該光阻之步驟後，形成一銅柱，其具有一部份於該開口中，其中該銅柱為電性連接至該重新分佈線且於該重新分佈線之上，且其中該形成該銅柱之步驟包括電鍍；在該形成該銅柱之步驟後，電鍍一阻擋層於該銅柱上；電鍍一焊層於該阻擋層上；以及在該電鍍該焊層之步驟後，移除該光阻。
5. 如申請專利範圍第4項所述之形成積體電路結構的方法，更包括：在該移除該光阻之步驟後，形成一金屬塗層於該銅柱之頂部表面與側壁上。
6. 如申請專利範圍第4項所述之形成積體電路結構的方法，其中該重新分佈線包括銅。