TWI699861B - 用於預防焊錫橋接之互連結構及相關系統及方法 - Google Patents

Abstract

本文中揭示其上形成有互連結構之半導體晶粒及相關系統及方法。在一項實施例中，一互連結構包含電耦合至一半導體晶粒之一導電接觸件的一導電材料。該導電材料包含與該導電接觸件垂直對準之一第一部分、及橫向延伸遠離該導電接觸件之一第二部分。一焊錫材料安置於該互連結構之該第二部分上使得該焊錫材料至少部分橫向偏離該半導體晶粒之該導電接觸件。在一些實施例中，一互連結構可進一步包含在一回熔程序期間預防該焊錫材料之芯吸或其他非所要移動的一圍阻層。

Description

用於預防焊錫橋接之互連結構及相關系統及方法

本發明技術大體上係關於半導體裝置，且在數項實施例中更特定言之係關於用於晶粒間及/或封裝間互連之互連結構。

諸如記憶體裝置、微處理器及發光二極體之微電子裝置通常包含安裝至一基板且圍封於一保護層中的一或多個半導體晶粒。半導體晶粒包含功能構件，諸如記憶體單元、處理器電路、互連電路等。半導體晶粒製造商面臨愈來愈大的壓力，即減小由半導體晶粒佔用之體積又增大所得囊封總成之容量及/或速度。為滿足此等需求，半導體晶粒製造商通常將多個半導體晶粒垂直地堆疊於彼此之頂部上以增大電路板上之有限體積內之一微電子裝置或半導體晶粒所安裝至之其他元件之容量或效能。

堆疊之半導體晶粒通常藉由附接至形成於晶粒之焊墊上之金屬柱之焊錫凸塊電連接。各半導體晶粒之焊墊通常緊密地間隔在一起使得當焊錫在堆疊程序期間回熔以形成焊錫凸塊時，焊錫有時可「橋接」在相鄰金屬柱之間以電連接柱之相鄰柱且使半導體裝置短路。用於抑制焊錫橋接之習知方法包含藉由在半導體晶粒上形成一重佈層(RDL)而放鬆柱間距以將電連接重新分配至焊墊。替代地，半導體晶粒可經重新設計使得各晶粒之焊墊具有一更大間距。然而，此等方法兩者可增加設計及製造一半導體裝置之成本及/或複雜性。

本申請案之一些實施例提供一種半導體晶粒。該半導體晶粒包括：一半導體基板；一絕緣材料，其在該半導體基板之一表面上方；一導電接觸件，其在半導體材料之該表面處且藉由該絕緣材料中之一開口曝露；一互連結構，其包含電耦合至該導電接觸件之一導電材料，其中該導電材料包含一頂部表面，該頂部表面具有與該導電接觸件垂直地對準之一第一部分及橫向延伸遠離該第一部分且在該絕緣材料之至少一部分上方之一第二部分；及一焊錫材料，其至少部分安置於該導電材料之該頂部表面之該第二部分上。

本申請案之一些實施例提供一種半導體晶粒。該半導體晶粒包括：一半導體基板；一第一接觸件，其曝露在該半導體基板之一表面處；一第二接觸件，其曝露在該半導體基板之該表面處；一第一互連結構，其電耦合至該第一接觸件，其中該第一互連結構包含一頂部表面，該頂部表面具有該第一接觸件上方之一第一部分及橫向偏離該第一接觸件之一第二部分；一第一焊錫材料，其安置在該第一互連結構之該頂部表面之該第二部分上；一第二互連結構，其電耦合至該第二接觸件，其中該第二互連結構包含一頂部表面，該頂部表面具有該第二接觸件上方之一第三部分及橫向偏離該第二接觸件之一第四部分；及一第二焊錫材料，其安置在該第二互連結構之該頂部表面之該第四部分上。

本申請案之一些實施例提供一種方法。該方法包括：藉由將一導電材料鍍覆至一半導體晶粒之一表面上且至少部分在半導體晶粒之一導電接觸件上方而在半導體晶粒上建構一互連結構使得互連結構電耦合至導電接觸件；在互連結構之一頂部表面之至少一第一部分上形成一圍阻層；及將一焊錫材料安置於互連結構之頂部表面之一第二部分上，其中互連結構之頂部表面之第二部分至少部分橫向偏離半導體晶粒之導電接觸件。

在下文中描述半導體裝置之數項實施例之具體細節以及相關系統及方法。半導體裝置之實例包含邏輯裝置、記憶體裝置、微處理器及二極體等等。術語「半導體裝置」可指代一完成裝置或指代處於成為一完成裝置之前之各個處理階段之一總成或其他結構。取決於使用術語「基板」之內容背景，術語「基板」可指代一晶圓級基板或指代一單粒化晶粒級基板。相關技術之一般技術者將認知，可在晶圓級或在晶粒級執行本文中描述之方法之適合步驟。此外，除非內容背景另有指示，否則可使用習知半導體製造技術來形成本文中揭示之結構。可(舉例而言)使用化學氣相沈積、物理氣相沈積、原子層沈積、旋塗及/或其他適合技術來沈積材料。類似地，可(舉例而言)使用電漿蝕刻、濕式蝕刻、化學機械平坦化或其他適合技術來移除材料。

在下文中描述之數項實施例中，一半導體晶粒包含一半導體基板，其具有曝露在半導體基板之一表面處之至少一第一接觸件及一第二接觸件(例如，焊墊或延伸穿過基板之通孔之部分)。一第一互連結構電耦合至第一接觸件，且一第二互連結構電耦合至第二接觸件。第一互連結構可包含具有第一接觸件上方之一第一部分及橫向偏離第一接觸件之一第二部分的一頂部表面。一焊錫材料可安置於頂部表面之第二部分上使得焊錫材料至少部分橫向偏離第一接觸件。類似地，第二互連結構可包含具有第二接觸件上方之一第三部分及橫向偏離第二接觸件之一第四部分的一頂部表面，且一焊錫材料可安置於頂部表面之第四部分上使得焊錫材料至少部分偏離第二接觸件。

在某些實施例中，第一互連結構與第二互連結構上之焊錫材料之間之距離大於第一接觸件與第二接觸件之間之距離。相應地，相較於其中焊錫材料與半導體晶粒之接觸件垂直地對準之習知互連結構，本發明技術之互連結構可降低焊錫材料在焊錫材料之回熔期間橋接於第一互連結構與第二互連結構之間的可能性。此預期藉由減少經製造半導體裝置之焊錫橋接及因此電短路之發生而增大良率。

如本文中使用，術語「垂直」、「橫向」、「上」及「下」可指代半導體裝置中之構件鑑於圖中展示之定向之相對方向或位置。舉例而言，「上」或「最上」可指代與另一構件相比，定位為更接近一頁面之頂部之一構件。然而，此等術語應廣泛解釋為包含具有其他定向(諸如顛倒或傾斜定向)之半導體裝置，其中頂部/底部、上方/下方、之上/之下、上/下及左/右可取決於定向而互換。此外，為便於參考，貫穿本發明使用相同元件符號來識別類似或相似組件或構件，但相同元件符號之使用不暗示構件應解釋為相同的。實際上，在本文中描述之許多實例中，相同編號構件具有在結構及/或功能方面彼此相異之複數項實施例。此外，可使用相同陰影來指示可在組成上類似之橫截面中之材料，但相同陰影之使用不暗示材料應解釋為相同，除非本文中明確說明。

圖1A係具有根據本發明技術之實施例組態之互連結構110之一半導體晶粒100之一俯視平面圖。圖1B係圖1A之半導體晶粒100之一部分之一放大橫截面視圖，其展示根據本發明技術之實施例組態之一個別互連結構110。一起參考圖1A及圖1B，半導體晶粒100包含具有一上表面103及至少部分在上表面103上方之一絕緣材料104的一基板102 (例如，一半導體基板)。絕緣材料104可係(舉例而言)一適合介電材料(例如，鈍化材料、聚醯亞胺材料及/或用於覆蓋一半導體裝置之一頂部表面之其他材料)。半導體晶粒100進一步包含在基板102之上表面103處且至少部分透過絕緣材料104中之開口107自絕緣材料104曝露之導電接觸件106 (圖1A中以虛線展示)。互連結構110電耦合至對應接觸件106，且一電連接體130 (例如，一焊球、一微型凸塊等)可安置於互連結構110之各者上。

一般而言，接觸件106電耦合至基板102之積體電路。積體電路可包含(舉例而言)一記憶體電路(例如，一動態隨機記憶體(DRAM))、一控制器電路(例如，一DRAM控制器)、一邏輯電路及/或其他電路或電路之組合。在一些實施例中，接觸件106係焊墊，而在其他實施例中，接觸件106可係部分或完全延伸穿過基板102之一通孔(例如，一矽穿孔(TSV))之一部分。舉例而言，如圖1B中展示，接觸件106可係完全延伸穿過基板102之TSV 109 (圖1B中以虛線展示)之上部。在一些實施例中，TSV 109包含一介電襯墊及介電襯墊內之一導電插塞。

在圖1A中圖解說明之實施例中，基板102具有一大致矩形形狀，而在其他實施例中，基板102可具有任何其他形狀，諸如圓形、方形、多邊形等。如展示，接觸件106可各具有一直線(例如，方形)形狀且可沿著基板102之上表面103配置成兩行。然而，在其他實施例中，接觸件106可具有任何其他形狀、組態或數目。舉例而言，接觸件106可係圓形、多邊形等，且可配置成沿著上表面103定位之多個列及/或行。同樣地，各列及/或行可具有多於或少於圖解說明之六個接觸件106。此外，如圖1A中展示，接觸件106之各者與相同行中之接觸件106之相鄰者相等地間隔一距離D₁ 。在某些實施例中，相鄰接觸件106之間之距離可改變。

參考圖1B，互連結構110各包含一第一導電材料112及安置於第一導電材料112上方之一第二導電材料114。第一導電材料112定位於一對應接觸件106之至少一部分上方以將互連結構110電耦合至接觸件106。第一導電材料112在絕緣材料104上方自接觸件106橫向向外延伸(例如，在圖1B中圖解說明之實施例中延伸至頁面之右側)。第二導電材料114界定互連結構110之一頂部表面122，且第一導電材料112及第二導電材料114 (統稱為「導電材料112、114」)共同界定延伸在頂部表面122與絕緣材料104及接觸件106之間之互連結構110之一側壁表面124。更特定言之，如圖1A及圖1B兩者中展示，互連結構110之頂部表面122可各具有與一對應接觸件106垂直地對準(例如，重疊)之一第一部分113a及橫向偏離接觸件106且因此未與接觸件106垂直地對準之一第二部分113b。

在圖1A及圖1B中圖解說明之實施例中，互連結構110具有一長形(大致直線)形狀。然而，互連結構110之形狀及尺寸可改變。舉例而言，在一些實施例中，互連結構110可具有其他橫截面形狀，諸如矩形、規則多邊形、不規則多邊形、橢圓等。此外，在一些實施例中，互連結構110可具有介於約100奈米至100微米之間(例如，約4微米至50微米)之一高度。在某些實施例中，互連結構110可橫向延伸遠離接觸件106介於約1微米至3000微米之間(例如，約100微米、約150微米、約200微米等)之一距離。即，互連結構110之頂部表面122之第二部分113b可具有介於約1微米至3000微米之間之一長度。在一些實施例中，互連結構110可橫向延伸至接近半導體晶粒100之一邊緣。在一特定實施例中，第一導電材料112包括銅且第二導電材料114包括鎳。在其他實施例中，導電材料112、114可包括任何導電材料，諸如(舉例而言)金、矽、鎢等。在又其他實施例中，互連結構110可包含僅一單一導電材料，或相同或不同導電材料之兩個以上層。

電連接體130至少部分安置於第二部分113b上使得電連接體130至少部分橫向偏離接觸件106。如圖1A及圖1B中展示，電連接體130可完全安置於頂部表面122之第二部分113b內使得電連接體130未與接觸件106垂直地對準。在其他實施例中，電連接體130之一或多者可部分安置於第一部分113a及第二部分113b內(例如，橫跨第一部分113a及第二部分113b)。相應地，在一些實施例中，電連接體130之一或多者之一部分(例如，小於約25%、小於約50%、小於約75%等)可與一對應接觸件106垂直地對準(例如，重疊)。在一些實施例中，多個電連接體130可安置於相同互連結構110上。電連接體130可包括焊錫材料，諸如(舉例而言)錫-銀、銦或用於在互連結構110與一相鄰半導體晶粒或其他電裝置(例如，一基板、一半導體封裝等)之間形成一電及機械連接之另一適合焊錫材料。

再次參考圖1B，各互連結構110可進一步包含至少部分在頂部表面122之第一部分113a上方的一圍阻層116。在一些實施例中，如圖1B中展示，圍阻層116可形成在導電材料112、114之全部或實質上全部曝露部分上方。更特定言之，在某些實施例中，圍阻層116可形成在互連結構110之全部側壁表面124上方、頂部表面122之整個第一部分113a上方且部分在頂部表面122之第二部分113b上方，其中電連接體130未接觸第二導電材料114。在其他實施例中，圍阻層116可形成在或多或少的頂部表面122及側壁表面124上方。舉例而言，在一些實施例中，圍阻層116未形成在互連結構110之側壁表面122上方。

一般而言，圍阻層116經組態以限制電連接體130 (例如，焊錫材料)且在(舉例而言)一回熔程序期間抑制將電連接體130芯吸至互連結構110之非所要表面上。此芯吸可藉由使由電連接體130形成之接點之整體導電性及機械強度而有害地影響互連結構110與(舉例而言)另一半導體晶粒之間之一電及/或機械連接。如圖1B中展示，圍阻層116可抑制電連接體130 (i)自第二部分113b至頂部表面122之第一部分113a上及/或朝向第一部分113a及(ii)自第二部分113b至側壁表面124上及/或朝向側壁表面124之芯吸。在一些實施例中，圍阻層116包括預防將電連接體130潤濕至其所覆蓋之導電材料112、114之表面上的一防潤濕材料。即，圍阻層116之防潤濕材料可為電連接體130提供一不可潤濕表面。舉例而言，圍阻層116之防潤濕材料可具有電連接體130之一可擴散性，其係極低或可忽略的。在一些實施例中，圍阻層116包括氧化物、氮化物或聚醯亞胺。在一特定實施例中，圍阻層116包括氧化鎳。在某些實施例中，圍阻層116具有介於約100 Å至5000 Å之間，或在一些實施例中介於約2000 Å至2500 Å之間之一厚度。在其中圍阻層116包括聚醯亞胺之某些實施例中，圍阻層116可具有介於約1微米至10微米之間(例如，約5微米)之一厚度。

參考圖1A之俯視平面圖，在一些實施例中，相鄰互連結構110 (例如，電耦合至相同行中之接觸件106之相鄰者之互連結構110)可在不同方向上沿著絕緣材料104橫向延伸以增加電連接體130之間之間隔(例如，間距)。舉例而言，如展示，電連接體130可藉由大於相鄰接觸件106之間之距離D₁ 的一距離D₂ 分離。在某些實施例中，距離D₂ 係第一距離D₁ 之至少兩倍。相比之下，習知互連結構在一半導體晶粒之接觸件上方垂直地延伸使得各互連結構上之焊錫與接觸件垂直地對準。相應地，在此等習知裝置中，焊錫接點之間之間隔近似等於接觸件之間之間隔(例如，距離D₁ )。本文中描述之互連結構110有利地增加焊錫接點之間之間隔以降低焊錫材料在一回熔程序期間橋接於互連結構110之任一者之間且藉此形成使半導體晶粒100短路之一電連接的可能性。相應地，本發明技術可藉由減少歸因於焊錫橋接之缺陷而增大一半導體裝置製程之良率。

圖2A至圖2G係圖解說明根據本發明技術之實施例之製造其上具有互連結構110之一半導體晶粒100之一方法中之各個階段的放大橫截面視圖。為便於說明及理解，圖2A至圖2G圖解說明半導體晶粒100之一單一互連結構110之製造。然而，關於圖2A至圖2G圖解說明之階段可重複及/或擴展以形成半導體晶粒100之互連結構110之各者。此外，一般而言，半導體晶粒100可製造(舉例而言)為一離散裝置或一較大晶圓或面板之部分。在晶圓級或面板級製造中，一較大半導體裝置在經單粒化以形成複數個個別半導體晶粒之前形成。熟習此項技術者將容易理解，半導體晶粒100之製造可按比例調整為晶圓及/或面板級，即，包含更多組件以便能夠單粒化為一個以上半導體晶粒100，同時包含與本文中描述類似之構件且使用類似程序。

參考圖2A，在方法之此階段，在絕緣材料104上形成一第一遮罩240 (例如，一光罩)。第一遮罩240可係具有至少部分與(i)絕緣材料104中之開口107、(ii)接觸件106及(iii)鄰近接觸件106橫向延伸之絕緣材料104之一部分對準之一開口242之一光阻劑材料或其他適合遮罩材料。如下文中更詳細地說明，互連結構110之導電部分經形成於第一遮罩240之開口242中。在圖2A中圖解說明之實施例中，第一遮罩240之開口242具有一大致矩形橫截面形狀。然而，可使用具有其他橫截面形狀之遮罩來形成具有一不同形狀之一互連結構。

在一些實施例中，半導體晶粒100進一步具有形成於絕緣材料104及曝露於絕緣材料104之開口107處之接觸件106之部分上的一晶種結構(未描繪)。晶種結構可係適於鍍覆一互連結構之基底或第一材料之一單一材料。在一些實施例中，一晶種結構可包含一障壁材料及該障壁材料上之一晶種材料。障壁材料可係鉭、氮化鉭、鈦、鈦鎢或預防互連結構材料擴散至絕緣材料104及基板102中之另一材料。晶種材料可係銅、銅合金、鎳或用於使用此項技術中已知之電鍍或無電式電鍍技術來將第一導電材料112 (圖1B)鍍覆至晶種材料上之其他適合材料。舉例而言，在一些實施例中，晶種結構可包含使用物理氣相沈積程序沈積之銅晶種材料。

圖2B圖解說明在第一遮罩240之開口242中以及接觸件106及絕緣材料104上方形成第一導電材料112之後的半導體晶粒100。可使用此項技術中已知之一電鍍或無電式電鍍程序在開口242中形成第一導電材料112。在某些實施例中，第一導電材料112包括銅。

參考圖2C，半導體晶粒100之製造藉由在第一遮罩240之開口242 (圖2B)中及第一導電材料112上方形成第二導電材料114而繼續。第二導電材料114可以與第一導電材料112相同或類似之方式形成，且可包括鎳或其他適合材料。在一些實施例中，第二導電材料114可經選擇以提供一良好潤濕表面用於在第二導電材料114上形成電連接體。

圖2D圖解說明在移除第一遮罩240之後且在互連結構110之頂部表面122及側壁表面124上方形成圍阻層116之後的半導體晶粒100。可使用一濕式光阻剝除或此項技術中已知之其他適合技術來移除第一遮罩240。在圖2D中圖解說明之實施例中，圍阻層116經形成為導電材料112、114之全部曝露表面上方之一毯覆層，包含覆蓋整個頂部表面122。如上文中描述，圍阻層可係(i)電連接體130 (圖1B)之焊錫材料不容易在一液相中潤濕(例如，覆蓋)至及/或(ii)具有針對電連接體130之焊錫材料之一低或可忽略可擴散性的一材料。

在一些實施例中，藉由將導電材料112、114曝露於一電漿(例如，使用一電漿增強化學氣相沈積或其他適合程序)而形成圍阻層116。舉例而言，在一些實施例中，電漿係O₂ 電漿且第二導電材料114係鎳。相應地，圍阻層116可至少部分包括氧化鎳(例如，在互連結構110之頂部表面122處，其中O₂ 電漿與第二導電材料114反應)。在某些實施例中，在形成圍阻層116之前未移除第一遮罩240。在此等實施例中，圍阻層116可僅形成在互連結構110之頂部表面122上，而不形成在側壁表面124上。在其他實施例中，圍阻層116可選擇性地僅形成在頂部表面122及/或側壁表面124之一部分上。在又其他實施例中，如下文中參考圖3A至圖3D描述，可在形成圍阻層116之前形成電連接體130。

參考圖2E，半導體晶粒100之製造藉由至少在互連結構110之頂部表面122上之圍阻層116上形成一第二遮罩250 (例如，一光罩)而繼續。第二遮罩250可係具有至少部分與圍阻層116之一部分對準之一開口252之一光阻劑材料或其他適合遮罩材料。在其中在形成圍阻層116之前未移除第一遮罩240之一些實施例中，第二遮罩250可至少部分形成於第一遮罩240上方。如圖2E中進一步圖解說明，方法藉由移除曝露於第二遮罩250之開口252中之圍阻層116之部分而繼續。可使用(舉例而言)氯化氫(HCl)清潔程序、濕式清潔程序、蝕刻程序或此項技術中已知之另一程序來移除圍阻層116之部分。如圖2E中展示，在移除圍阻層116之部分之後，第二導電材料114曝露於第二遮罩250之開口252中。在其他實施例中，代替使用一光罩，可使用一標定雷射或另一適合程序來移除圍阻層116之一部分以曝露第二導電材料114之一部分。

圖2F圖解說明在第二遮罩250之開口252 (圖2E)中形成電連接體130之後的半導體晶粒100。舉例而言，電連接體130可包括鍍覆至第二遮罩250之開口252中且鍍覆至第二導電材料114之曝露部分上的焊錫材料(例如，錫-銀、銦焊錫等)。亦可藉由將一預成形焊球安置於第二導電材料114上之適當位置中或藉由使用一適合網版印刷程序而形成電連接體130，如此項技術中已知。相應地，電連接體130經由導電材料112、114電耦合至接觸件106及基板102之積體電路。如圖2F中展示，電連接體130在其形成於開口252中之後最初可具有一直線(例如，塊狀)形狀。

參考圖2G，半導體晶粒100之製造藉由移除第二遮罩250 (圖2F)且使電連接體130回熔(例如，以形成焊球或焊錫凸塊) (其給予電連接體130一更圓形狀)而繼續。第二遮罩250可以與第一遮罩240相同或類似之一方式(諸如(舉例而言)使用一濕式光阻剝除或其他類似技術)移除。回熔程序可係此項技術中已知用於加熱電連接體130以促成在互連件110與一相鄰半導體晶粒或其他電組件之間形成一電及/或機械連接的任何適合程序。

圖3A至圖3D係圖解說明根據本發明技術之另一實施例之製造其上具有互連結構110之一半導體晶粒100之一方法中之各個階段的放大橫截面視圖。許多步驟可大體上類似於上文中參考圖2A至圖2G描述之步驟。舉例而言，圖3A圖解說明在第一遮罩240已形成於絕緣材料104上之後且在將導電材料112、114鍍覆至第一遮罩240之開口中之後的半導體晶粒100。然而，如圖3A之實施例中進一步圖解說明，一第二遮罩360 (例如，一光罩)至少部分形成於第一遮罩240及第二導電材料114上方。第二遮罩360可係具有至少部分與第二導電材料114之一部分對準之一開口362之一光阻劑材料或其他適合遮罩材料。

圖3B圖解說明在第二遮罩360之開口362 (圖3A)中形成電連接體130之後且在移除第一遮罩240及第二遮罩360之後的半導體晶粒100。電連接體130可係鍍覆至曝露於開口362中之第二導電材料114之部分上之焊錫材料(例如，錫-銀)。亦可藉由將一預成形焊球安置於第二導電材料114上之適當位置中或藉由使用一適合網版印刷程序而形成電連接體130，如此項技術中已知。可使用一濕式光阻剝除或此項技術中已知之其他適合技術來移除第一遮罩240及第二遮罩360。應注意，在形成一圍阻層之前形成電連接體130。

參考圖3C，半導體晶粒100之製造藉由在導電材料112、114及電連接體130之曝露部分上方形成圍阻層116而繼續。即，圍阻層116經形成為互連結構110之整個側壁表面124、互連結構110之頂部表面122之曝露部分及電連接體130之一頂部及側壁表面上方之一毯覆層。在一些實施例中，藉由將導電材料112、114及電連接體130曝露於一電漿(例如，使用一電漿增強化學氣相沈積或其他適合程序)而形成圍阻層116。在某些實施例中，在形成電連接體130之後僅移除第二遮罩360 (圖3A)，且在形成圍阻層116之前未移除第一遮罩240。在此等實施例中，圍阻層116可僅形成在互連結構110之頂部表面122之曝露部分上，而不形成在側壁表面124上。在其他實施例中，圍阻層116可選擇性地僅形成在頂部表面122及/或側壁表面124之一部分上。

參考圖3D，半導體晶粒100之製造藉由使電連接體130回熔以在互連結構110之頂部表面122上形成(舉例而言)透過導電材料112、114電耦合至接觸件106之一焊球或焊錫凸塊而繼續。如圖3D之實施例中圖解說明，使電連接體130回熔可自電連接體130之表面部分或完全移除圍阻層116。舉例而言，在一些實施例中，電連接體130可包括焊錫材料及助熔劑材料。在回熔程序期間加熱電連接體130可活化助熔劑材料以自電連接體130之表面移除圍阻層116 (例如，氧化物)。在其他實施例中，液體助熔劑可在回熔程序之前或期間引入至電連接體130以促成電連接體130之表面上之圍阻層116之移除。回熔程序可係此項技術中已知用於加熱電連接體130以促成與一相鄰半導體晶粒或另一電組件形成一電及/或機械連接的任何適合程序。

應注意，可在不增加用於形成互連結構之現有方法之顯著額外成本或複雜性之情況下形成互連結構110。舉例而言，相較於用於形成與一半導體晶粒之接觸件垂直地對準之互連結構之許多習知方法，上文中參考圖2A至圖3D描述之方法僅併入(i)用於鍍覆導電材料之遮罩圖案之變化(例如，使得導電材料112、114橫向延伸遠離一對應接觸件106以形成長形互連結構110)及(ii)形成預防焊錫材料沿著長形互連結構芯吸之一圍阻層之額外步驟。特定言之，預期對用於形成互連結構之現有程序之此等修改不如增加一半導體裝置中之焊點之間之間隔之其他方法(諸如在半導體晶粒上形成一重佈層(RDL)或重新設計半導體晶粒自身)複雜。

具有上文中參考圖1A至圖3D描述之構件之半導體晶粒之任一者可併入至大量更大及/或更複雜系統之任一者中，系統之一代表性實例係圖4中示意性地展示之系統400。系統400可包含一處理器402、一記憶體404 (例如，SRAM、DRAM、快閃記憶體及/或其他記憶體裝置)、輸入/輸出裝置405及/或其他子系統或組件408。上文中參考圖1A至圖3D描述之半導體晶粒可包含於圖4中展示之元件之任一者中。所得系統400可經組態以執行廣泛多種適合運算、處理、儲存、感測、成像及/或其他功能之任一者。相應地，系統400之代表性實例包含(而不限於)電腦及/或其他資料處理器，諸如桌上型電腦、膝上型電腦、網際網路設備、手持式裝置(例如，掌上型電腦、可穿戴電腦、蜂巢式或行動電話、個人數位助理、音樂播放器等)、平板電腦、多處理器系統、基於處理器或可程式化消費型電子器件、網路電腦及微型電腦。系統400之額外代表性實例包含燈、相機、運載工具等。關於此等及其他實例，系統400可容置於一單一單元中或分佈於多個互連單元(例如，透過一通信網路)上。系統400之組件可相應地包含本端及/或遠端記憶體儲存裝置及廣泛多種適合電腦可讀媒體之任一者。

自前述內容，將瞭解，本文中已出於圖解之目的描述本技術之特定實施例，但可作出各種修改而不偏離本發明。因此，本發明除如藉由隨附發明申請專利範圍限制外並不受限。此外，在其他實施例中亦可組合或消除在特定實施例之內容背景中描述之新技術之特定態樣。此外，儘管已在新技術之某些實施例之內容背景中描述與彼等實施例相關之優點，然而其他實施例亦可展現此等優點且並非全部實施例需要展現此等優點以落在本技術之範疇內。因此，本發明及相關技術可涵蓋本文中未明確展示或描述之其他實施例。

100‧‧‧半導體晶粒 102‧‧‧基板 103‧‧‧上表面 104‧‧‧絕緣材料 106‧‧‧導電接觸件 107‧‧‧開口 109‧‧‧矽穿孔(TSV) 110‧‧‧互連結構 112‧‧‧第一導電材料 113a‧‧‧第一部分 113b‧‧‧第二部分 114‧‧‧第二導電材料 116‧‧‧圍阻層 122‧‧‧頂部表面 124‧‧‧側壁表面 130‧‧‧電連接體 240‧‧‧第一遮罩 242‧‧‧開口 250‧‧‧第二遮罩 252‧‧‧開口 360‧‧‧第二遮罩 362‧‧‧開口 400‧‧‧系統 402‧‧‧處理器 404‧‧‧記憶體 405‧‧‧輸入/輸出裝置 408‧‧‧子系統或組件 D₁‧‧‧第一距離 D₂‧‧‧距離

圖1A係具有根據本發明技術之一實施例組態之互連結構之一半導體晶粒之一俯視平面圖。

圖1B係展示根據本發明技術之一實施例之一個別互連結構之圖1A之半導體晶粒之一放大橫截面視圖。

圖2A至圖2G係圖解說明根據本發明技術之實施例之用於製造互連結構之一方法中之各個階段之一半導體晶粒的放大橫截面視圖。

圖3A至圖3D係圖解說明根據本發明技術之實施例之用於製造互連結構之一方法中之各個階段之一半導體晶粒的放大橫截面視圖。

圖4係包含根據本發明技術之實施例組態之一半導體晶粒之一系統之一示意圖。

100‧‧‧半導體晶粒

102‧‧‧基板

103‧‧‧上表面

104‧‧‧絕緣材料

106‧‧‧導電接觸件

107‧‧‧開口

109‧‧‧矽穿孔(TSV)

110‧‧‧互連結構

112‧‧‧第一導電材料

113a‧‧‧第一部分

113b‧‧‧第二部分

114‧‧‧第二導電材料

116‧‧‧圍阻層

122‧‧‧頂部表面

124‧‧‧側壁表面

130‧‧‧電連接體

Claims (27)

1. 一種半導體晶粒，其包括：一半導體基板，包括一中央部分以及一外邊緣部分；一絕緣材料，其在該半導體基板之一表面上方；一導電接觸件，其在該半導體基板之該表面處且藉由該絕緣材料中之一開口曝露；一互連結構，其包含電耦合至該導電接觸件之一導電材料，其中該導電材料包含具有一第一部分及一第二部分之一頂部表面，該第一部分與該導電接觸件垂直地對準，該第二部分：(a)在朝向該半導體基板之該外邊緣部分且遠離該中央部分之一方向上橫向延伸遠離該第一部分且(b)在該絕緣材料之至少一部分上方延伸；及一焊錫材料，其至少部分安置於該導電材料之該頂部表面之該第二部分上。
2. 如請求項1之半導體晶粒，其進一步包括至少部分在該導電材料之該頂部表面之該第一部分上方之一圍阻層。
3. 如請求項2之半導體晶粒，其中該圍阻層在該導電材料之該頂部表面之該第一部分之全部上方。
4. 如請求項2之半導體晶粒，其中該圍阻層經組態以預防該焊錫材料自該導電材料之該頂部表面之該第二部分芯吸至該第一部分。
5. 如請求項1之半導體晶粒，其中該圍阻層係氧化物、氮化物或聚醯亞胺之至少一者。
6. 如請求項5之半導體晶粒，其中該圍阻層包括氧化鎳。
7. 如請求項2之半導體晶粒，其中該互連結構進一步包含延伸在該頂部表面與該半導體基板及該接觸件之間之一側壁表面，且其中該圍阻層至少部分在該側壁表面上方。
8. 如請求項1之半導體晶粒，其中該導電材料包括電耦合至該導電接觸件之一第一導電材料及安置於該第一導電材料上方之一第二導電材料。
9. 如請求項8之半導體晶粒，其中該第一導電材料包括銅，其中該第二導電材料包括鎳，且其中該絕緣材料包括一鈍化材料。
10. 如請求項1之半導體晶粒，其中該導電接觸件係至少部分延伸穿過該半導體基板之一焊墊或一互連結構之一部分之至少一者。
11. 如請求項1之半導體晶粒，其中該焊錫材料之部分未與該導電接觸件垂直地對準。
12. 如請求項1之半導體晶粒，其中少於約50%之該焊錫材料與該導電接 觸件垂直地對準。
13. 如請求項1之半導體晶粒，其中少於約25%之該焊錫材料與該導電接觸件垂直地對準。
14. 一種半導體晶粒，其包括：一半導體基板；一第一接觸件，其曝露於該半導體基板之一表面處；一第二接觸件，其曝露於該半導體基板之該表面處，其中該第二接觸件鄰近該第一接觸件；一第一互連結構，其電耦合至該第一接觸件，其中該第一互連結構包含具有該第一接觸件上方之一第一部分及橫向偏離該第一接觸件之一第二部分的一頂部表面，其中該第一互連結構之該頂部表面在一第一方向上自該第一部分橫向延伸至該第二部分；一第一焊錫材料，其安置於該第一互連結構之該頂部表面之該第二部分上；一第二互連結構，其電耦合至該第二接觸件，其中該第二互連結構包含具有該第二接觸件上方之一第三部分及橫向偏離該第二接觸件之一第四部分的一頂部表面，其中該第二互連結構之該頂部表面在與該第一方向相反之一第二方向上自該第三部分橫向延伸至該第四部分；及一第二焊錫材料，其安置於該第二互連結構之該頂部表面之該第四部分上。
15. 如請求項14之半導體晶粒，其中該第二接觸件與該第一接觸件隔開一第一距離，且其中該第二焊錫材料與該第一焊錫材料隔開大於該第一距離的一第二距離。
16. 如請求項15之半導體晶粒，其中該第二距離係該第一距離之至少兩倍。
17. 如請求項14之半導體晶粒，其中該第一互連結構包含該第一互連結構之至少該第一部分上方之一第一圍阻層，且其中該第二互連結構包含該第二互連結構之至少該第三部分上方之一第二圍阻層。
18. 一種用於抑制焊錫橋接之方法，其包括：藉由將一導電材料鍍覆至一半導體晶粒之一表面上且至少部分在該半導體晶粒之一導電接觸件上方而在該半導體晶粒上建構一互連結構使得該互連結構電耦合至該導電接觸件；在該互連結構之一頂部表面之至少一第一部分上形成一圍阻層；及在該互連結構之該頂部表面之一第二部分上安置一焊錫材料，其中該互連結構之該頂部表面之該第二部分至少部分橫向偏離該半導體晶粒之該導電接觸件，及其中該互連結構之該頂部表面之該第二部分在一方向上橫向延伸遠離該互連結構之該頂部表面之該第一部分，該方向係：(a)遠離該半導體晶粒之一中央部分，以及(b)朝向該半導體晶粒之一外圍。
19. 如請求項18之方法，其中建構該互連結構包含(a)將一第一導電材料 鍍覆至該導電接觸件上且將一絕緣材料鍍覆於該半導體晶粒之該表面處，及(b)將一第二導電材料鍍覆至該第一導電材料上。
20. 如請求項18之方法，其進一步包括在該互連結構上形成該圍阻層之前於該互連結構上安置該焊錫材料。
21. 如請求項20之方法，其中形成該圍阻層包含在該焊錫材料之一表面上方形成該圍阻層。
22. 如請求項21之方法，其進一步包括使該焊錫材料回熔，其中使該焊錫材料回熔至少部分自該焊錫材料之該表面移除該圍阻層。
23. 如請求項18之方法，其進一步包括在將該焊錫材料安置於該互連結構上之前在該互連結構上形成該圍阻層。
24. 如請求項23之方法，其中該圍阻層包括一圍阻材料，且其中形成該圍阻層包含：在該互連結構之該頂部表面之全部上方形成該圍阻材料之一層；及移除該互連結構之該頂部表面之該第二部分上之該圍阻材料之一部分。
25. 如請求項18之方法，其中形成該圍阻層包含至少部分將該互連結構曝露至一電漿。
26. 如請求項25之方法，其中該電漿係氧電漿，且其中該圍阻層包括氧化物。
27. 如請求項18之方法，其中形成該圍阻層包含在該互連結構之一側壁表面上方形成該圍阻層。

Images