TW201007839A - Semiconductor device manufacturing method and semiconductor device - Google Patents
Semiconductor device manufacturing method and semiconductor device Download PDFInfo
- Publication number
- TW201007839A TW201007839A TW098115192A TW98115192A TW201007839A TW 201007839 A TW201007839 A TW 201007839A TW 098115192 A TW098115192 A TW 098115192A TW 98115192 A TW98115192 A TW 98115192A TW 201007839 A TW201007839 A TW 201007839A
- Authority
- TW
- Taiwan
- Prior art keywords
- tantalum nitride
- nitride film
- layer
- film
- semiconductor substrate
- Prior art date
Links
Classifications
-
- H10P95/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
- H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
201007839 六、發明說明: 【發明所屬之技術領域】 此發明係關於半導體裝置製造方法及半導體裝置。 此申請案係基於並主張2008年5月15曰申請的先前曰本 專利申請案第2008-128073號之優先權利;其全部内容以 引用方式併入本文中。 【先前技術】 最近’隨著對半導體電晶體的效能之日益增長的需求, 已難以僅藉由減小電晶體之尺寸來改良效能,並且新的技 術已在開發中。在此類技術之一者中,其中容易獲得一相 對較高内部應力之一氮化矽膜係形成於該半導體基板上以 便覆蓋該閘極結構,使得該應力係施加至在該閘極之下的 通道以增加載子遷移率(參見Jp_A2〇〇6237〇7〇(K〇kai))。 已知^在該通道長度方向上之一張應力作用於該通道上 時,n通道電晶體之載子遷移率增加。當在該通道長度 方向上之一張應力作用於該η通道電晶體之通道上時,該 氮化矽膜本身需要具有在收縮方向上之一内部應力。然 而,由於此收縮所致之破裂的可能性係要解決之一顧慮。 【發明内容】 依據本發明之一態樣,提供一種半導體裝置製造方法, 其中形成-氮化矽膜以覆蓋在一半導體基板上形成之 通道電aa體並將在-通道長度方向上之-張應力施加至該 η通道電晶體之-通道,該方法包括:⑷在該η通道電晶 體之上形成-第—層氮切膜;(Β)以紫外線轄射來照射 140112.doc 201007839 該第一層氮化矽膜;以及(c)在該紫外線照射之後,在該 第一層氮化石夕膜之上形成比該第一層氮化碎膜薄的至少一 氮化矽膜,形成以施加該張應力的氮化矽膜係藉由各別步 驟來形成。
依據本發明之另一態樣,提供一種半導體裝置,其包 括:一η通道電晶體,其係在一半導體基板上形成;以及 複數個氮化矽膜,其覆蓋該η通道電晶體並將在一通道長 度方向上之一張應力施加至該η通道電晶體之一通道,該 等氮化矽膜包括:一第一層氮化矽膜,其係形成於該11通 道電晶體之上;以及一或多個氮化矽膜,其係形成於該第 一層氮化矽膜之上,該一或多個氮化矽膜分別比該第一層 氮化矽膜更薄並具有更高的每單位體積之氫含量。 【實施方式】 現將參考圖式來說明本發明之具體實施例。在該等圖式 中,以相似參考數字來標記相似元件。 圖1係顯示依據本發明之一具體實施例的一半導體裝置 製造方法中之主要步驟的示意圖。 依據此具體實施例之半導體裝置製造方法包括以下步 驟:在一半導體基板(例如,矽基板}1上形成一電晶體2〇 ; 以及在該電晶體20之上形成氮化矽膜丨丨、丨2。 該電晶體20係一 n通道FET(場效電晶體),其包括選擇性 形成於該半導體基板1之表面部分中的一n型源極區域3與 一η型汲極區域4。經由一閘極介電膜(例如,氧化矽膜在 該源極區域3與該汲極區域4之間的區域(ρ型區域)上提供一 140112.doc -5- 201007839 閘極電極(例如,多晶矽)6。當將一所需閘極電壓施加至該 閘極電極6時,在該源極區域3與該汲極區域4之間的區域 中形成一 η型通道(反轉層),並且透過該通道在該源極區域 3與該沒極區域4之間建立一電傳導。 在該源極區域3與該汲極區域4之每一表面上並亦在該閘 極電極6之表面上形成一矽化物膜8 ^此等矽化物膜8減小 該源極區域3、該汲極區域4及該閘極電極6之每一表面的 電阻。 例如,複數個電晶體20係形成於該半導體基板1上,並 係藉由具有STI(淺溝渠隔離)結構之一裝置隔離層2來彼此 隔離。在形成該電晶體20之前,在該半導體基板丨中形成 一溝渠,並說明性地將氧化矽埋入該溝渠内部以形成該裝 置隔離層2。 在形成該電晶體20中,當該閘極結構(該閘極介電膜5與 該閘極電極6之堆疊結構)之圖案化係完成肖,其首先係用 作一遮罩來實行離子植入以在該半導體基板丨之表面中形 成一淺擴散區域。隨後,在該閘極結構之側表面上形成一 'J壁介電層7,並接著再次實行離子植入以在該半導體基 板1之表面中形成-深擴散區域。因而,在該半導體基板1 之表面中形成該源極區域3與該汲極區域4。 *接下來,在該半導體基板丨上整個形成一金屬膜,並接 著實行熱處理。藉由此熱處理,該金屬與在其中該金屬膜 與該源極區域3、該没極區域4及該閘極電極6接觸的部分 中之矽反應,並在該部分中形成該金屬與矽之一化合物 H0112.doc 201007839 膜’即一矽化物膜^ 透過上面說明的步驟,該電晶體20係形成於該半導體基 板1上,如圖1A所示。 接下來,在該半導體基板1上形成用作一應力襯之—氮 化矽膜,以便覆蓋該電晶體20。用於形成該氮化矽膜之— 常用方法係一電漿CVD(化學汽相沈積)方法,其中將射頻 功率施加至含有矽烷氣體與氨氣之一氣體大氣以產生—電 桀·,藉此在經受膜形成之一表面上沈積一氮化碎膜。 根據該膜形成條件,可控制該氮化矽膜是否具有將—壓 縮應力施加至該通道之一内部應力或具有將一張應力施加 至該通道之一内部應力。 當在該通道長度方向(連接於該源極區域與該汲極區域 之間的方向)上之一張應力作用於該通道上時,一 η通道電 晶體之載子(電子)遷移率增加。為了形成將此張應力施加 至該通道之一氮化矽膜’藉由電漿Cvd使用含有氫之一材 料氣體來形成高度含有氫之一氮化矽膜,並接著藉由紫外 線照射該膜來從該膜釋出氫。氫自該膜之釋出引起該膜本 身收縮。 在圖1C所示之氮化矽膜丨丨中,當沿在該側壁介電層7之 橫向侧上之基板表面定位的部分在藉由箭頭所指示的基板 表面方向上收縮時,一張應力在該通道長度方向上作用於 該通道上。 形成該氮化矽膜11以便塗布在該基板表面與該閘極結構 之間的階梯部分。然而,在該階梯塗布中,該膜生長速率 140112.doc 201007839 於該邊角部分處減小,並因此該部分傾向於比其他部分更 易碎。當在紫外線照射之後該膜旋即收縮時,如圖3所 示,沿該基板表面之部分在該基板表面方向上收縮,並且 覆蓋該側壁介電層7之部分垂直地收縮。因此,一張應力 作用於其間的邊角部分上。此外,此部分如上面所說明係 易碎的。因而,在上述邊角部分中可能發生-裂痕3!,其 接近該通道。在此部分中的裂痕31減小作用於該通道上的 應力並干擾電晶體效能透過增加的載子遷移率之改良。 當該裂痕31發生時,—裂縫首先在該膜表面上產生並向 下擴展。因而,在此具體實施例中,藉由減低其中以其他 方式首先產生一裂縫的膜表面中之收縮量來防止裂痕的發 生。 在下文中,說明在本發明之具體實施例中用於形成一氮 化矽膜之一方法。 在此具體實施例中,以複數個步驟來形成複數個氮化矽 膜。在下文說明的範例中,以兩個步驟來形成兩個氮化矽 膜11 、 12 。 首先’如圖1B所示,在該半導體基板1上形成一第一氮 化矽膜11作為一第一層氮化矽膜。該第一氮化矽膜u覆蓋 該電晶體20以便塗布在該基板表面與該閘極結構之間的階 梯部分。 藉由電衆CVD來形成該第一氮化石夕膜Η。以含有處於一 60 SCCm之流動速率的單矽烷(siH4)氣體、處於9〇〇 sccm的 氨氣(NH3)及處於1000 sccm的氮氣(N2)之一材料氣體來供 140112.doc 201007839 應該膜形成至’並將該膜形成室中的壓力保持於1.1 33 Χίο3 Pa。將1〇〇 W之射頻功率施加至提供於該膜形成室中的 電極在膜形成期間,將該半導體基板丨加熱至大約 300 C除矽(Sl)元素與氮(N)元素以外,在此電漿CVD程 - 序令形成的第—氮化碎膜η還含有得自該材料氣體之氫 (Η)元素。 精由控制該臈形成時間,該第一氮化石夕膜11係形成至一 _ (例如)5〇 nm(奈米)之厚度。 接下來,如圖1C所示,以紫外線輻射來照射該第一氮化 石夕膜11纟形成該第一氮化石夕膜】J之後,該晶圓(在其上 形成該電晶體20的半導體基板1)係自該膜形成室載送出並 載送至-紫外線照射室中。在一減壓大氣下實行此載送, 並亦在一減壓大氣下實行在該紫外線照冑室中之紫外線照 射。因此’在自該膜形成程序直至完成該紫外線照射程序 的時間期間,不將該第一氮化石夕膜u曝露至空氣。此外, • ㈣紫外線照射程序期間,說明性地將該晶圓加熱至大約 400〇C。 精由紫外線照射該第一氮化矽膜u,以H_N基團與si_H &團的形式自其釋出該膜中之氫。氫自該膜之此釋出引起 該第-氮化石夕膜U收縮並將在該通道長度方向上之一張應 力施加至該通道’如上面所說明。 傳統上,此完成形成職化石夕膜之程序,並將該晶圓曝 露至空氣。此時,由於曝露至空氣所致的氮化石夕膜之溫度 減小引起該膜收縮,並可能引起裂痕。 140112.doc 201007839 相比之下’在此具體實施例中在紫外線照射該第一氮 化夕膜11之後,再次在—減壓大氣下將該晶圓載送至該膜 形成室中而不曝露至空痛, 主二虱並形成在第二層中之一第二氮 化矽膜12(圖1D)。 亦藉由電漿CVD來形成該第二氮化矽膜12,並因此條件 亦與在形成該第-氮化碎中之條件相同。然而,該膜 形成時間短於在形成該第-氮化矽膜U中之該時間,並係 控制以使得該第二氮切膜12具有小於該第—氮化石夕膜 ii(5〇nm)之一厚度,例如1〇nr^ 接下來’如圖1E所不,以紫外線轄射來照射該第二氮化 石夕膜12。同樣’在針對該第二氮切㈣之此紫外線照射 序期間說明性地將該晶圓加熱至大約4〇〇。〇^ 類似於該第—氮切膜11,藉由紫外線照射該第二氮化 =膜.12 ’以抑基團與_基目的形式自其釋出該膜中之 氫氫自該膜之此釋出引起該第二氮化石夕膜】2收縮並將在 該通道長度方向上之—張應力施加至該通道,如上面所說 隨f t外線照射含有氫之氮化矽膜的時間增加在該膜 ""含量減小。然而,该減小最終飽和並達到一極限 點,其中不管任何進一步紫外線照射,在該膜中的氫含量 幾乎不變化。 使該第—氮化矽膜11經受接近該極限點的紫外線照射。 此照射時間取決於該膜厚度。例如,對於—5g⑽之膜厚 度而言’其係大約450秒。 140112.doc 201007839 目比之j ’该第二氮化矽膜12薄於該第一氮化矽膜u。 因錢中的氫含量最初低於在該第-氮化硬膜1!中 的虱含ϊ ’並且達到上述極限點的時間短於針對該第一氮 化梦膜此該時間。此外,在此具體實施例中,將作為一 應力襯用於將-應力施加至該通道的功能大部分指派給該 第氮化石夕膜11,而針對該第二氮化石夕膜12,⑯制該紫外 線照射時間以使其短於對應於該媒厚度之極限點,以便減
低收縮量來避免裂痕。例如,在此具體實施例中,針對該 第二氮化石夕膜12之紫外線照射時間係大約90秒。因此,在 該务外I,,、射程序之後,在該第二氮化♦膜中的每單位 體積之氫含量鬲於在該第一氮化矽膜1】中的每單位體積之 氫含量。 該第一氮化石夕膜11具有大於該帛二氮化石夕膜12之-厚度 (更大的體積),並且因為紫外線照射係接近上述極限點來 實行’故自整個膜釋出的氫之總量大於針對該第二氮化石夕 膜12之該數量。因此,收縮量亦藉由該數量而更大。 相比之下針對该第二氮化石夕膜】2,自整個膜釋出的氯 之總量小於針對該第-氮切膜丨丨之該數量,並且膜收縮 罝亦更小。在大氣曝露時,將該第二氮化矽膜12之表面曝 露至空氣。該第二氮化㈣12之較小收縮量起作用以避免 由於收縮所致的表面裂痕,藉此避免在主要具有一應力襯 功能的下層第一氮化矽膜U中的裂痕。 此外,一第一氮化矽膜丨丨之膜形成、該第一氮化矽膜u 之紫外線照射、一第二氮化矽膜12之膜形成及該第二氮化 140112.doc -11- 201007839 石夕膜12之紫外線照射的程序系列係在一減壓大氣中連續地 實行而不曝露至空氣。因此,具有一較大收縮量的第一氮 化矽膜11之表面不被曝露至空氣’並可避免相關聯的快速 溫度減小。此亦對避免裂痕有貢獻。 在上述條件下在其上形成該第一氮化矽膜u與該第二氮 化矽膜12的晶圓係藉由光學顯微鏡來觀察,並且無裂痕係 ' 識別。 _
作為一比較範例,在類似於前述之條件下藉由電漿cVD 形成具有一 60 nm的厚度之一氮化矽膜。在紫外線照射之春 前,在該氮化矽膜本身中的内部應力係〇 5 Gpa。然而, 藉由紫外線照射此氮化矽膜,該内部應力係增加至丨6〇 GPa。 相比之下,在其中如上面所說明形成具有一 5〇 之厚 度的第一氮化矽膜11與具有一10 nm之厚度的第二氮化矽 膜12之上面的具體實施例之結構中,此等氮化矽膜之整體 的内部應力係1.59 GPa。因而,可將幾乎等於上述比較範 例的該張應力之一張應力施加至該通道。 〇 即,不增加該氮化矽膜之總厚度,此具體實施例可對該 等氣化石夕膜賦予一所需應力,並亦藉由將收縮限制於其中 裂痕可能以其他方式發端之膜表面處來避免裂痕。僅在膜 . 表面側上的第二氮化矽膜12中限制收縮量,而針對主要具 有一應力襯功能的第一氮化矽膜η,調整膜厚度與紫外線 照射時間以實現所需内部應力。因此,可在該通道長度方 向上將一適合的張應力施加至該η通道電晶體20之通道。 140112.doc • 12- 201007839 因此’可增加載子遷移率,並可改良電晶體效能。 在藉由上面的㈣形成之第—氮切模叫第二氮化石夕 膜12中’在位於該源極區域3、該沒極區域4及該閉極電極 6之广的部分中選擇性地形成連接孔(導通孔卜分別將該源 品域3該汲極區域4及該閘極電極6透過該等連接孔連 , 接至一源極電極、-汲極電極及-閘極接線(未顯示)。 如上面所說明,為了限制收縮量,該第二氮化硬膜12具 • #小於該第一氮化石夕膜11之一厚度,並且該紫外線照射時 間亦短於針對該第一氮化石夕膜η之該時間。隨著該膜厚度 、曰 藉由糸外線照射自該膜釋出的氫之總量藉由該數 _ ㈣加,並且膜收縮量增加。因此,該第二氮化石夕膜12之 厚度較佳的係該第一氮化石夕膜11之厚度的25%或更少。實 際上,由於使用滿足此條件的膜厚度之製造(該第一氮化 矽膜u具有一 50 nm之厚度並且該第二氮化矽膜η具有一 1〇 nm之厚度),整個膜之内部應力實現一所需應力(1W φ GPa),並且無裂痕發生。 將作為一應力襯的功能大部分指派給該第一氮化矽膜 . U ’但若亦以紫外線輻射來照射該第二氮化矽膜12,則相 ·_於不具有此類照射的情況可增加作用於該通道上的張應 力,並可預期增加的載子遷移率。然而,該第二氣化石夕膜 12之主要功能並非一應力襯之功能,但係限制膜表面收縮 量之功犯。因此,可省略該第二氮化矽膜12之紫外線照 射。 氮化矽膜之數目並不限於兩個,但可以係三個或更多。 140112.doc -13- 201007839 圖2顯示其中說明性地形成三個氮化矽膜之—範例。 例如,該第—氮化梦模11具有一 40 nm之厚度,在其上 形成的第二氮化矽膜12具有一 10 nm之厚度,並且在其上 形成的第三氮化矽膜13具有一 1〇 nm之厚度。此等氮化矽 膜之總厚度與上面的具體實施例中之總厚度相同,即6〇 nm 〇 同樣,在此結構之情況下,在該第二及後續層中之每一 , 氮化矽膜(即,該第二氮化矽膜12與該第三氮化矽膜13之 每一者)的厚度(1〇 nm)係主要具有一應力襯功能的第一層鬱 中之第一氮化矽膜U的厚度(4〇 nm)之25%或更少。此其作 用以限制在該第二氮化賴12與該第三氮化賴13之每一 者中的收縮量’藉此避免可能在提供於該表面側上之此等 膜中以其他方式發生的裂痕。此外,使該第二及後續氮化 ㈣(該第二氮切膜12與該第三氮化妙膜13)之總厚度薄 於該第一氮化矽膜11之厚度。 在此、、、》構中,說明性地藉由調整該紫外線照射時間或膜 厚度可使在該第二氮化石夕膜12中的收縮量大於在該第三_ 氮化矽膜13中的收縮量(可使在該第二氮化矽膜12中的每 單位體積之氫含量低於在該第三氮化石夕膜13中的每單位體, 積之虱含量)。因而’在具有一高内部應力的第一氮化石夕、 膜U與具有—低内部應力的第三氮化石夕膜13之間,插入具 有一中間内部應力的第二氮化韻12。因此,可預期防止 由於内部應力差異所致的煩惱(例如於該膜介面處之剥 落)此外’备更可罪地避免裂痕時可將在紫外線照射 140ί I2.doc •14· 201007839 期間的晶圓加熱溫度增加至大約48〇£>c以進一步增加整個 氮化石夕膜之内部應力。 應注意,氮化矽膜之數目的增加導致增加該膜形成程序 (CVD程序)與該紫外線照射程序之重複次數。因此,從製 造效率與成本的觀點看,較佳的係氮化矽膜之數目更小。 在前述說明中提到的特定數值、程序條件及材料僅係說 明性而非限制性。 【圖式簡單說明】 圖1A至1E係顯示以依據本發明之一具體實施例的一半 導體裝置製造方法形成氮化矽膜之示意圖; 圖2係依據本發明之另一具體實施例的一半導體裝置之 示意斷面圖;以及 圖3係顯示在一比較範例之一半導體裝置中的一氮化矽 膜中發生的裂痕之條件的示意斷面圖。 【主要元件符號說明】 1 半導體基板 2 裝置隔離層 3 η型源極區域 4 η型汲極區域 5 閘極介電膜 6 閘極電極 7 側壁介電層 8 矽化物膜 11 140112.doc 第一氮化矽膜 -15 201007839 12 第二氮化矽膜 13 第三氮化矽膜 20 電晶體 31 裂痕 140112.doc -16-
Claims (1)
- 201007839 七、申請專利範圍: 一種半導體裝置製造方法,於其中形成化石夕膜以覆 蓋在形成於一半導體基板上之—n通道電晶體,並將在 一通道長度方向上之一張應力施加至該n通道電晶體之 一通道,該方法包含: (A)在該n通道電晶體之上形成一第一層氮化矽膜; (Β)以紫外線輻射來照射該第一層氮化矽膜;以及 (c)在备、外線照射之後,在該第一層氮化矽膜之上形成 比該第一層氮化矽膜薄的至少一氮化矽膜, 形成以施加該張應力的氮化矽膜係藉由各別步驟來形 成。 2. 如4求項1之製造方法,其中該第一層氮化矽膜係藉由 一電浆CVD(化學汽相沈積)方法來形成。 3. 如請求項2之製造方法,其中該電漿CVD方法使用含有 石夕院氣體與氨氣之一材料氣體。 4. 如請求項3之製造方法,其中該紫外線照射引起氫自該 第一層氮化矽膜釋出。 5·如睛求項丨之製造方法,其中當形成該第一層氮化矽膜 時加熱該半導體基板。 6. 如請求項丨之製造方法,其中當以該紫外線輻射來照射 該第—層氤化矽膜時加熱該半導體基板。 7. 如請求項1之製造方法,其中 該η通道電晶體包括一閘極電極,其係提供於該半導 體基板之一表面之上,以及 140112.doc 201007839 該第一層氮化矽膜塗布該閘極電極之一表面與在該半 導體基板之該表面與該閘極電極之間之一階梯部分。 8. 如請求項1之製造方法,其中該在該n通道電晶體之上形 成該第一層氮化矽膜、該以紫外線輻射來照射該第一層 氮化矽膜、及該在該紫外線照射之後在該第一層氮化矽 膜之上形成比該第一層氮化石夕膜薄的至少一氮化碎膜係 在一減壓大氣中連續地實行而不曝露至空氣。 9. 如請求項1之製造方法,其中在該第一層氮化矽膜之上 形成的該氮化矽膜係藉由一電漿CVD(化學汽相沈積)方 法來形成。 10. 如請求項9之製造方法,其中該電漿CVD方法使用含有 矽烷氣體與氨氣之一材料氣體。 11. 如請求項1之製造方法,其進一步包含在該在該紫外線 照射之後在該第一層氮化矽膜之上形成比該第一層氮化 矽膜薄的至少一氮化矽膜之後: (D)以紫外線輻射來照射在該第一層氮化矽膜之上形 成的該氮化硬膜。 12. 如請求項11之製造方法,其中在以紫外線輻射來照射在 該第一層氮化矽膜之上形成的該氮化矽膜中的紫外線照 射時間短於在以紫外線輻射來照射該第一層氮化矽膜中 的該紫外線照射時間。 13. 如請求項11之製造方法,其中該紫外線照射引起氫自在 该第一層氮化矽膜之上形成的該氮化矽膜釋出。 14. 如請求項11之製造方法,其中當形成在該第一層氮化矽 140112.doc -2 - 201007839 膜之上形成的該氮化矽膜並以該紫外線輻射來照射在該 第一層氮化矽膜之上形成的該氮化矽膜時加熱該半導體 基板。 15. 如請求項1之製造方法,其中在該第一層氮化矽膜之上 • 形成的該氮化矽膜之一厚度係該第一層氮化矽膜之一厚 度的25%或更少。 曹 16. —種半導體裝置,其包含: φ 一 n通道電晶體’其係形成於一半導體基板上;以及 複數個氮化矽膜’其覆蓋該η通道電晶體並將在一通 道長度方向上之一張應力施加至該η通道電晶體之一通 道, 該等氮化矽膜包括: 一第一層氮化矽膜’其係形成於該η通道電晶體之 上;以及 一或多個氮化矽膜,其係形成於該第一層氮化矽膜 φ 之上,該一或多個氮化矽膜分別比該第一層氮化矽膜更 薄並具有更高的每單位體積之氫含量。 • 17·如請求項16之半導體裝置,其中該η通道電晶體包括一 閘極電極’其係提供於該半導體基板之一表面之上。 s 18.如請求項17之半導體裝置’其中該第一層氮化矽膜塗布 該閘極電極之一表面與在該半導體基板之該表面與該閘 極電極之間之一階梯部分。 19·如請求項16之半導體裝置,其中在該第一層氮化矽膜之 上形成的該一或多個氮化矽膜之一各別厚度係該第一層 140112.doc 201007839 氮化矽膜之一厚度的25%或更少。 20.如請求項16之半導體裝置,其中在該第一層氮化矽膜之 上形成的該一或多個氮化矽膜之一總厚度薄於該第一層 氮化矽膜之一厚度。 140112.doc 4-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008128073A JP2009277908A (ja) | 2008-05-15 | 2008-05-15 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201007839A true TW201007839A (en) | 2010-02-16 |
Family
ID=41315371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098115192A TW201007839A (en) | 2008-05-15 | 2009-05-07 | Semiconductor device manufacturing method and semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7803706B2 (zh) |
| JP (1) | JP2009277908A (zh) |
| TW (1) | TW201007839A (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5387176B2 (ja) * | 2009-07-01 | 2014-01-15 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| CN102386087B (zh) * | 2010-08-27 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 一种改进的金属前介质层的构造方法 |
| JP2012164869A (ja) * | 2011-02-08 | 2012-08-30 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US8421132B2 (en) | 2011-05-09 | 2013-04-16 | International Business Machines Corporation | Post-planarization UV curing of stress inducing layers in replacement gate transistor fabrication |
| JP5792550B2 (ja) * | 2011-08-02 | 2015-10-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN103489778B (zh) * | 2012-06-11 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN102709244A (zh) * | 2012-06-21 | 2012-10-03 | 上海华力微电子有限公司 | Nmos器件制作方法 |
| US8937369B2 (en) * | 2012-10-01 | 2015-01-20 | United Microelectronics Corp. | Transistor with non-uniform stress layer with stress concentrated regions |
| CN106449362B (zh) * | 2016-10-10 | 2019-02-01 | 上海华力微电子有限公司 | 一种改善应力记忆工艺效果的方法 |
| US10566446B2 (en) * | 2018-05-30 | 2020-02-18 | Globalfoundries Inc. | Mitigation of hot carrier damage in field-effect transistors |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053400B2 (en) | 2004-05-05 | 2006-05-30 | Advanced Micro Devices, Inc. | Semiconductor device based on Si-Ge with high stress liner for enhanced channel carrier mobility |
| JP4453572B2 (ja) | 2005-02-22 | 2010-04-21 | ソニー株式会社 | 半導体集積回路の製造方法 |
| JP5091397B2 (ja) * | 2005-10-27 | 2012-12-05 | パナソニック株式会社 | 半導体装置 |
| JP2007324391A (ja) | 2006-06-01 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008140854A (ja) | 2006-11-30 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPWO2008117430A1 (ja) * | 2007-03-27 | 2010-07-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法、半導体装置 |
| US20090152639A1 (en) * | 2007-12-18 | 2009-06-18 | Texas Instruments Incorporated | Laminated Stress Overlayer Using In-SITU Multiple Plasma Treatments for Transistor Improvement |
| DE102008011928B4 (de) * | 2008-02-29 | 2010-06-02 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Herstellen eines Halbleiterbauelements unter Verwendung einer Ätzstoppschicht mit geringerer Dicke zum Strukturieren eines dielektrischen Materials |
-
2008
- 2008-05-15 JP JP2008128073A patent/JP2009277908A/ja active Pending
-
2009
- 2009-03-20 US US12/408,593 patent/US7803706B2/en active Active
- 2009-05-07 TW TW098115192A patent/TW201007839A/zh unknown
-
2010
- 2010-08-25 US US12/805,940 patent/US7960764B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7803706B2 (en) | 2010-09-28 |
| US20100320512A1 (en) | 2010-12-23 |
| US7960764B2 (en) | 2011-06-14 |
| US20090283874A1 (en) | 2009-11-19 |
| JP2009277908A (ja) | 2009-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201007839A (en) | Semiconductor device manufacturing method and semiconductor device | |
| TWI391516B (zh) | 低溫製造高應變pecvd氮化矽薄膜之方法 | |
| TWI446522B (zh) | 半導體裝置及其製造方法 | |
| JP2004111447A (ja) | 半導体装置及びその製造方法 | |
| US7763945B2 (en) | Strained spacer design for protecting high-K gate dielectric | |
| TWI306309B (en) | Semiconductor device and method of making the same | |
| US20090224293A1 (en) | Semiconductor device and method for manufacturing same | |
| US20060275975A1 (en) | Nitridated gate dielectric layer | |
| US6524918B2 (en) | Method for manufacturing a gate structure incorporating therein aluminum oxide as a gate dielectric | |
| JP2002198526A (ja) | 半導体装置の製造方法 | |
| CN101427363A (zh) | 半导体器件以及将卤素并入电介质的方法 | |
| KR20110057645A (ko) | 절연막 형성 방법 및 이를 포함하는 트랜지스터 형성 방법 | |
| KR20050002041A (ko) | 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법 | |
| JP5387176B2 (ja) | 半導体装置の製造方法 | |
| TW200908156A (en) | Method of manufacturing semiconductor device | |
| KR100729354B1 (ko) | 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법 | |
| CN103579076B (zh) | 形成浅沟槽隔离区的方法 | |
| US20110306171A1 (en) | Methods of fabricating semiconductor devices with differentially nitrided gate insulators | |
| US7091135B2 (en) | Method of manufacturing semiconductor device | |
| US7071038B2 (en) | Method of forming a semiconductor device having a dielectric layer with high dielectric constant | |
| JPH11261065A (ja) | シリコンゲートfetの製造方法 | |
| JP4719422B2 (ja) | 半導体装置の製造方法 | |
| KR100380270B1 (ko) | 반도체 소자의 게이트 제조방법 | |
| KR100721208B1 (ko) | 고유전율의 게이트 절연막을 갖는 반도체 소자 및 그제조방법 | |
| KR101070312B1 (ko) | 하드마스크질화막을 포함하는 반도체 소자의 게이트전극및 그 형성 방법 |